TWI575732B - 畫素結構及其顯示面板 - Google Patents

Description

畫素結構及其顯示面板

本發明是關於一種畫素結構及其顯示面板。

在各種平面顯示器中，有機發光顯示器(Organic Light Emitting Display，簡稱OLED)因具有視角廣、色彩對比效果好、響應速度快及成本低等優點，可望成為下一代的平面顯示器之主流。

有機發光顯示器，為了維持所需要的儲存電容，往往需要保留足夠的面積，儲存電容的設置將導致的有效發光區(有效發光區)變的很小，產生開口率較小的問題。而且隨著 OLED 產品解析度增加，同時畫面品質需求提升，畫素尺寸越來越小，畫素電路越來越複雜。如何在不增加儲存電容平面面積的情況下，又可以維持電容容量，同時提升畫素電路驅動的穩定性，是本領域持續努力的目標。

本發明提供一種畫素結構，其包括可撓性基板、緩衝層、第一導電電極、第一保護層、半導體層、閘極絕緣層、電極層、閘極、電容電極層、第二保護層、源極與汲極以及畫素電極。緩衝層，設置於可撓性基板。第一導電電極，設置於緩衝層上。第一保護層，設置於第一導電電極上。半導體層，設置於該第一保護層上。閘極絕緣層，設置於半導體層上，閘極絕緣層具有第一貫孔與一第二貫孔。閘極，設置於閘極絕緣層上。電極層，設置於閘極絕緣層上，且電極層具有至少一閘極與至少一電容電極。其中，閘極與半導體層於垂直投影於該可撓性基板上部份重疊，電容電極與第一導電電極於垂直投影於該可撓性基板上至少一部份重疊。其中電容電極、半導體層與第一導電電極其中至少二者耦合成儲存電容。第二保護層，設置於閘極、電容電極與閘極絕緣層上，第二保護層與閘極絕緣層具有第一貫孔與第二貫孔。源極與汲極，分別設置於第二保護層上且相互分隔，源極與汲極藉由第一貫孔與第二貫孔與半導體層接觸。畫素電極，設置於第二保護層上，且其與源極或汲極連接。

本發明之一實施例中，半導體層之材料包含多晶矽。

本發明之一實施例中，更包括第二導電電極，設置於緩衝層上，且第二導電電極與閘極的垂直投影於可撓性基板上至少一部份重疊。

本發明之一實施例中，半導體層未延伸至電容電極下方。

本發明之一實施例中，至少部分半導體層延伸至電容電極下方，

電容電極及位於電容電極下方的半導體層在垂直投影於可撓性基板上至少一部份重疊，其中，位於電容電極下方之半導體層係為摻雜半導體層。

本發明之一實施例中，第一保護層與閘極絕緣層具有至少一連接孔，電容電極藉由連接孔與第一導電電極連接。

本發明之多個實施例中，更包括第三保護層，設置於源極、汲極與第二保護層上。第三保護層具有第三貫孔。其中，畫素電極藉由第三貫孔與源極或汲極接觸。

本發明之一實施例中，更包含畫素定義層，設置於第三保護層上，且畫素定義層具有一開口，以使畫素電極位於開口中。

本發明之一實施例中，更包括有機平坦層設置於部份第三保護層上。

本發明之一實施例中，第一導電電極係為浮置電極。

本發明之一實施例中，第一導電電極與電容電極垂直投影於可撓性基板上之投影形狀或圖案實質上相同。

本發明之一實施例中，電容電極與第一導電電極耦合成儲存電容。

本發明之一實施例中，儲存電容包括第一儲存電容與第二儲存電容，其中電容電極層與半導體層耦合為第一儲存電容，半導體層與第一導電電極耦合為第二儲存電容。

本發明之顯示面板包含多個畫素結構、另一基板與顯示介質層。該些畫素結構至少一部份包含如本發明實施例其中之一所述之畫素結構。另一基板，設置於該可撓性基板的對向。顯示介質層，設置於另一基板與可撓性基板之間。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。圖式所畫各元件層別，厚度僅為參考，並不代表各元件層別的相對厚度。

圖1是根據本發明一實施例之有機發光二極體顯示面板之畫素結構的等效電路示意圖。請參照圖1，有機發光二極體顯示面板之畫素結構包括有機發光二極體OLED、資料線Yn、掃描線Xn、開關薄膜電晶體Ta、驅動薄膜電晶體Tb以及儲存電容Cst。開關薄膜電晶體Ta的閘極G1耦接至掃瞄線Xn，第一電極S1耦接至資料線Yn，且第二電極D1耦接至驅動薄膜電晶體Tb的閘極G2。驅動薄膜電晶體Tb的第二電極D2耦接至有機發光二極體OLED，第一電極S2則與電源線Vdd耦接。儲存電容Cst的其中一端電極與驅動薄膜電晶體Tb的第二電極D2電性連接，且儲存電容Cst的另一端電極則與開關薄膜電晶體Ta的第二電極D1電性連接。在本實施例中，所述畫素結構是以應用於電致發光顯示面板，例如：有機電致發光顯示面板之畫素結構且具有2個薄膜電晶體以及1個電容(2T1C)之架構為例來說明，但本發明不限於此。在其他實施例中，此畫素結構也可以是具有三個薄膜電晶體以上(例如6T1C、5T1C、3T1C之結構)、1T1C之結構或是其他種薄膜電晶體以及電容器之組合，且此畫素結構也可以應用於其他種顯示面板，例如是液晶顯示面板、電泳顯示面板、電濕潤顯示面板或是其他種顯示面板。另外，為了簡潔說明以下實施例，圖2、圖3、圖4與圖5之剖面圖是針對2T1C之畫素結構中的驅動薄膜電晶體Tb與儲存電容Cst之剖面為來說明，但不限於此。

圖2繪示本發明第一實施例之畫素結構10。第一實施例的畫素結構10。畫素結構10包括可撓性基板100、緩衝層B、第一導電電極106、第一保護層108、半導體層SE、閘極絕緣層GI、閘極GE、電極層201、第二保護層110、源極S與汲極D以及畫素電極PE。可撓性基板100，其材質可包括例如聚亞醯胺(polyimide, PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate, PET)、聚萘二甲酸乙二酯(polyethylene naphthalate, PEN)、聚醯胺(Polyamide, PA)等有機材料，但不以此為限。為了讓顯示面板具備挺性，可於可撓性基板100之外表面透過靜電或粘膠貼附其它種類的支撐基板，例如：玻璃、石英、陶瓷、金屬、合金或其它合適的材料。緩衝疊層B，選擇性地包括第一緩衝層102與第二緩衝層104，設置於基板100之內表面上。緩衝層B的材料包括包含無機材料(例如：氧化矽、氮化矽、氮氧化矽或其它合適的材料)、有機材料(例如：聚亞醯胺(polyimide, PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate, PET)、聚萘二甲酸乙二酯(polyethylene naphthalate, PEN)、或其它合適的材料)、或其它合適的材料、或上述之組合。緩衝層B的數目可依據實際需求做調整。本實施例緩衝層B的第一緩衝層102與第二緩衝層104僅為舉例而言，緩衝層B數目大於1，應當都在本實施例揭露範圍內。較佳地，緩衝層B包含第一緩衝層102與第二緩衝層104且前述之材料，分別以氮化矽及氧化矽範例，可做為阻止可撓性基板100之雜質進入後續的膜層中，且也可以增加後續膜層與可撓性基板100之附著力。

第一導電電極106，設置於緩衝層B上。其中，第一導電電極106，較佳地，係為浮置(folating)或浮接電極，即第一導電電極106未連接至其它電位。於其它實施例中，第一導電電極106可選擇連接至固定電位，例如：接地或共通電位。第一導電電極106可為單層或多層，且其材料可選自於非透光導電材料(例如：鋁、銅、銀、鉻、鈦、鉬、或其它合適的材料、或上述材料之合金)、透明導電材料但並不以此為限而可使用其他具有導電性質之材料。第一保護層108，設置於第一導電層106上。第一保護層108可為單層或多層，且其材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述之組合)、有機材料(例如：光阻、聚醯亞胺(polyimide，PI)、苯並環丁烯(BCB)、環氧樹脂(Epoxy)、過氟環丁烷(PFCB)、其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。半導體層SE，設置於第一保護層108上。必需說明的是，本實施例中，半導體層SE會從預定形成薄膜電晶體處，例如圖2中之薄膜電晶體T處，延伸至第一導電電極106之上方。預定形成薄膜電晶體處之半導體層SE具有通道區CH以及二個分別位於通道區CH二側之摻雜區(或稱為歐姆接觸區)SE1與SE2，且通道區CH係為本徵區、非摻雜區或為了某些調控薄膜電晶體狀況下會很微量的摻雜濃度小於或實質上等於輕摻雜區(LDD)。較佳地，延伸至第一導電電極106上方的半導體層SE係為摻雜區SE2或稱為摻雜半導體，可做為類似於導電電極之用。其中，半導體層SE材料較佳由多晶矽組成，但於其他應用中半導體層SE也可包括非晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鍺鋅氧化物、或是其它合適的材料、或上述之組合)、或其它合適的材料、或含有摻雜物(dopant)於上述材料中、或上述之組合。

接著，閘極絕緣層GI，設置於半導體層SE上。其中，閘極絕緣層GI可為單層或多層結構，且其材料可選自第一保護層108之材料，而二者之材料可實質上相同或不同。電極層201，設置於閘極絕緣層GI上。半導體層SE具有摻雜區SE1、SE2與通道區CH。電極層201包含至少一閘極GE與至少一電容電極201a分別設置於閘極絕緣層GI上，且閘極GE與電容電極201a較佳地相分隔。電極層201的材料可為單層或多層，且其材料可選自第一導電電極106所述之材料，而二者之材料可實質上相同或不同。閘極GE與電容電極201a，較佳地係為同一道製程或膜層形成，但並不以此為限。其中，閘極GE與半導體層SE於垂直投影於可撓性基板100上部份重疊，即閘極GE對應且重疊於半導體層SE之通道區CH，而電容電極201a與該第一導電電極106於垂直投影於可撓性基板100上至少一部份重疊。較佳地，第一導電電極106與電容電極201a垂直投影於可撓性基板100上之投影形狀或圖案實質上相同，可使得開口率變小幅度較為輕微，但不限於此，二者亦可不同。必需說明的是，半導體層SE(例如：摻雜區SE2或稱為摻雜半導體)延伸至第一導電電極106之上方，位於此處半導體層SE下方之第一導電電極106可用以防止可撓性基板100於後續高溫製程時逸出其所含之雜質而進入半導體層SE中，同時可避免半導體層SE的應力受到緩衝層B的影響，進而提升導體層SE的良率。更進一步來說，電容電極201a、半導體層SE與第一導電電極106其中至少二者耦合成一儲存電容C，本實施例以儲存電容C包含第一儲存電容C1與第二儲存電容C2為範例，即電容電極201a與半導體層SE(例如：摻雜區SE2或稱為摻雜半導體)耦合成儲存電容C1以及半導體層SE(例如：摻雜區SE2或稱為摻雜半導體)與第一導電電極106耦合成儲存電容C2，因為半導體層SE良率提升，進而可以提升畫素結構10的電容值。

第二保護層110，設置於閘極GE、電容電極201a與閘極絕緣層GI上。閘極絕緣層GI與第二保護層具有對應之第一貫孔P1與第二貫孔P2。詳細來說，閘極絕緣層GI與第二保護層110對應之第一貫孔P1與第二貫孔P2，可為於同一步驟形成，但並不以此為限。第二保護層110可為單層或多層，且其材料可選自閘極絕緣層GI之材料，且二者實質上相同或不同，而第二保護層110材料可與第一保護層108實質上相同或不同。

源極S與汲極D，分別設置於第二保護層110上，源極S與汲極D分別藉由第一貫孔P1與第二貫孔P2與半導體層SE接觸。因此，閘極GE、該源極S、汲極D以及夾設於閘極GE、源極S與汲極D之間的半導體層SE構成薄膜電晶體T(例如：開關薄膜電晶體Ta或驅動薄膜電晶體Tb)。畫素電極PE，設置於第三保護層112上，且畫素電極PE與源極S或汲極D連接。於本實施例中，可選擇性的包含第三保護層112設置於源極S、汲極D與第二保護層110上，第三保護層112具有至少一第三貫孔P3，則畫素電極PE藉由第三貫孔P3與源極S或汲極D連接。第三保護層112可為單層或多層，且其材料可選自第二保護層110所述之材料，且二者實質上相同或不同。於本實施例中，可選擇性的包含有機平坦層114，設置於第三保護層112上。若於本實施例中，第三保護層112與有機平坦層114皆設置於第二保護層110上， 則畫素電極PE會設置於有機平坦層114上，且第三保護層112與有機平坦層114具有第三貫孔P3，畫素電極PE經由第三貫孔P3連接源極S或汲極D，因此，可依據實際需求，選擇是否設置有機平坦層114。有機平坦層114可為單層或多層，且其材料包含為聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、或其它合適的材料。於本實施例中，可選擇性的包含畫素定義層(或稱為堤壩bank)116，設置於有機平坦層114、直接設置於第三保護層112、或者直接設置於第二保護層110上，且畫素定義層116具有開口130，則畫素電極PE位於開口130中，即依照開口處之有機平坦層114與第三保護層存在與否，則開口130會露出有機平坦層114部分表面(例如：開口處下的存在有機平坦層114)、第三保護層112部分表面(例如：開口處下的不存在有機平坦層114)、或者第二保護層110部分表面(例如：開口處下的不存在有機平坦層114與第三保護層112)。

請參考圖3，繪示本發明第一實施例之變化實施例之畫素結構11。本實施例的畫素結構與圖2的畫素結構相似，其類似的構件以相同的標號表示，且具有類似的功能，因此不再重複說明。二者主要差別之處在於：變化實施例之畫素結構11更包括第二導電電極206，設置於緩衝層B上，且第二導電電極206與閘極GE的垂直投影於該可撓性基板100上至少一部份重疊，而圖2所示實施例之畫素結構10中，並不包含第二導電電極206。第二導電電極206與第一導電電極106，較佳地係為同一道製程或膜層形成，但並不以此為限。其中，第二導電電極206可為單層或多層，且其材料可選自於第一導電電極106之材料，二者可實質上相同或不同。必需要說明的是，第二導電電極206位於閘極GE下方可用以防止基板100逸出所含之雜質進入半導體層SE，確保薄膜電晶體T的電性穩定。此外，第二導電電極206可選擇性的做為另一閘極，即薄膜電晶體T係為上下雙閘極類型可以改善薄膜電晶體性質，而且，若第二導電電極206若為非透光材料，更可以阻擋部份光源(例如背光)進入薄膜電晶體T處之半導體層SE(例如:通道區CH)，以改善薄膜電晶體T之光漏電效應。再者，依照設計的需要，第一導電電極106與第二導電電極206可相分隔或連接。

請參考圖4，繪示本發明第二實施例之畫素結構12。本實施例的畫素結構與圖2的畫素結構相似，其類似的構件以相同的標號表示，且具有類似的功能，因此不再重複說明。第二實施例與第一實施例的差別在於第一保護層108與閘極絕緣層GI具有連接孔O，電容電極201a藉由連接孔O與第一導電電極106連接，即電容電極201a與第一導電電極106，使得儲存電容C為立體儲存電容，則儲存電容C就會包括第一儲存電容與第二儲存電容，其中第一儲存電容C1與第二儲存電容C2為串連的兩個電容，因此儲存電容C的電容值實質上等於第一儲存電容C1的電容值加上第二儲存電容C2的電容值。因此，在不增加儲存電容平面面積的情況下，有效增加儲存電容C的電容值，又同時提升畫素電路驅動的穩定性。於此實施例中，依照設計的需要，第一導電電極106與電容電極201a垂直投影於可撓性基板100上之投影形狀或圖案可不同，但不限於此。於另一變化實施例中，畫素結構12可選擇包括第一實施例之變化例之第二導電電極206與閘極GE的垂直投影於可撓性基板100至少一部份重疊。

請參考圖5，繪示本發明第三實施例之畫素結構13。本實施例的畫素結構與圖2的畫素結構相似，其類似的構件以相同的標號表示，且具有類似的功能，因此不再重複說明。其中，第三實施例與第一實施例的差別在於半導體層SE(例如摻雜區SE2或摻雜半導體層)未延伸至電容電極201a下方，即半導體層SE與電容電極201a的垂直投影於可撓性基板100不重疊，如圖5所示。相較於第一實施例的儲存電容C下電極使用半導體層SE(例如摻雜區SE2或摻雜半導體層)，第三實施例的電容下電極為第一導電電極106與電容電極201a構成儲存電容C，因為第一導電電極106的表面平整性優於半導體層SE(例如摻雜區SE2或摻雜半導體層)，則可以改善儲存電容C的漏電現象。於另一變化實施例中，畫素結構13可選擇包括第一實施例之變化例之第二導電電極206與閘極GE的垂直投影於可撓性基板100至少一部份重疊。

請參照圖6，可撓式顯示面板160包括多個畫素結構，其中該些畫素結構至少一部份包含前述實施例之畫素結構10、11、12或13以及及配置於前述實施例之畫素結構10、11、12或13的基板100與另一基板120之間的顯示介質層122。於本實施例中，可選擇性包含一對向電極(未標示)設置於顯示介質層122上。舉例而言，以顯示介質層122係為有機電激發光層及圖2為範例，則有機電激發光層122設置於畫素電極PE之上，且對向電極(未標示)設置於有機電激發光層122上。若圖2之實施例設置有畫素定義層(或稱為堤壩bank)116，則有機電激發光層122會位於開口130中。於其它實施例中，顯示介質層122可為其它材料，例如：液晶，則畫素定義層(或稱為堤壩bank)116、對向電極(未標示)或其它類似的膜層(例如：有機平坦層114)其中至少一者可選擇性的不設置。

上述實施例，儲存電容C在具有與傳統畫素結構之電容器相同的所需佔用的面積之前提之下，可以提供較高的儲存電容值，進而達到降低畫素結構整體所需佔用的面積之目的。舉例而言，將第二實施例應用於6T1C的驅動電路中，相較於沒有第一導電電極106的畫素結構而言，可有效提升電容值為40％。此外，本發明之第一導電電極106或第二導電電極206可用以防止可撓性基板100於後續高溫製程時逸出其所含之雜質而進入半導體層SE中，同時可避免半導體層SE的應力受到緩衝層B的影響，進而提升導體層SE的良率。其餘的描述可參閱前述實施例。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10 、11、12、13‧‧‧畫素結構

102‧‧‧第一緩衝層

100‧‧‧可撓性基板

104‧‧‧第二緩衝層

B‧‧‧緩衝層

106‧‧‧第一導電電極

108‧‧‧第一保護層

P1‧‧‧第一貫孔

SE‧‧‧半導體層

GI‧‧‧閘極絕緣層

G1、G2、GE‧‧‧閘極

201‧‧‧電極層

110‧‧‧第二保護層

112‧‧‧第三保護層

114‧‧‧有機平坦層

116‧‧‧畫素定義層

S1、S2、S‧‧‧源極

D1、D2、D‧‧‧汲極

P1‧‧‧第一貫孔

PE‧‧‧畫素電極

P2‧‧‧第二貫孔

O‧‧‧接觸孔

P3‧‧‧第三貫孔

130‧‧‧開孔

C、Cst‧‧‧儲存電容

C1‧‧‧第一儲存電容

C2‧‧‧第二儲存電容

T‧‧‧薄膜電晶體

Ta‧‧‧開關薄膜電晶體

Tb‧‧‧驅動薄膜電晶體

206‧‧‧第二導電電極

Vdd‧‧‧電源線

Xn‧‧‧掃描線

Yn‧‧‧資料線

CH‧‧‧通道區

SE1、SE2‧‧‧摻雜區

120‧‧‧另一基板

122‧‧‧顯示介質層

201a‧‧‧電容電極

圖1繪示本發明一實施例之有機發光二極體顯示面板之畫素結構的等效電路示意圖。 圖2 繪示本發明第一實施例之畫素結構的剖面示意圖。 圖3 繪示本發明第一實施例之變化實施例之畫素結構的剖面示意圖。 圖4 繪示本發明第二實施例之畫素結構的剖面示意圖。 圖5 繪示本發明第三實施例之畫素結構的剖面示意圖。 圖6繪示本發明第四實施例之顯示面板的剖面示意圖。

10‧‧‧畫素結構

100‧‧‧可撓性基板

B‧‧‧緩衝層

102‧‧‧第一緩衝層

104‧‧‧第二緩衝層

106‧‧‧第一導電電極

108‧‧‧第一保護層

SE‧‧‧半導體層

GE‧‧‧閘極

110‧‧‧第二保護層

114‧‧‧有機平坦層

S‧‧‧源極

P1‧‧‧第一貫孔

P2‧‧‧第二貫孔

P3‧‧‧第三貫孔

C1‧‧‧第一儲存電容

C2‧‧‧第二儲存電容

GI‧‧‧閘極絕緣層

201a‧‧‧電容電極層

112‧‧‧第三保護層

116‧‧‧畫素定義層

D‧‧‧汲極

PE‧‧‧畫素電極

T‧‧‧薄膜電晶體

130‧‧‧開孔

CH‧‧‧通道區

SE1、SE2‧‧‧摻雜區

Claims (10)

1. 一種畫素結構，包括：一可撓性基板；一緩衝層，設置於該可撓性基板上；一第一導電電極，設置於該緩衝層上；一第一保護層，設置於該第一導電電極上；一半導體層，設置於該第一保護層上；一閘極絕緣層，設置於該半導體層上；一電極層，設置於該閘極絕緣層上，且該電極層具有至少一閘極與至少一電容電極，其中，該閘極與該半導體層於垂直投影於該可撓性基板上部份重疊，該電容電極與該第一導電電極於垂直投影於該可撓性基板上至少一部份重疊，該半導體層延伸至該電容電極下方，且該電容電極及其下方的該半導體層在垂直投影於該可撓性基板上至少一部份重疊，其中該電容電極與該半導體層耦合為一第一儲存電容，該半導體層與該第一導電電極耦合為一第二儲存電容；一第二保護層，設置於該閘極、該電極層與該閘極絕緣層上，該閘極絕緣層與該第二保護層具有一第一貫孔與一第二貫孔；一源極與一汲極，分別設置於該第二保護層上且相互分隔，該源極與該汲極分別藉由該第一貫孔與該第二貫孔與該半導體層接觸，其中，該閘極、該源極、該汲極以及夾設於該閘極、該源極與該汲極之間的該半導體層構成一薄膜電晶體；以及一畫素電極，設置於該第二保護層上，且其與該源極或汲極連接。
2. 如請求項1所述之畫素結構，其中，該半導體層之材料包含多晶矽。
3. 如請求項1所述之畫素結構，更包括一第二導電電極，設置於該緩衝層上，且其與該閘極的垂直投影於該基板上至少一部份重疊。
4. 如請求項1所述之畫素結構，其中，該第一保護層與該閘極絕緣層具有至少一連接孔，該電容電極藉由該連接孔與該第一導電電極連接。
5. 如請求項2-4其中任一所述之畫素結構，更包括：一第三保護層，設置於該源極、該汲極與該第二保護層上，該第三保護層具有至少一第三貫孔，其中，該畫素電極藉由該第三貫孔與該源極或該汲極連接。
6. 如請求項5所述之畫素結構，更包括：一畫素定義層，設置於該第三保護層上，且其具有一開口，以使該畫素電極位於該開口中。
7. 如請求項6所述之畫素結構，更包括一有機平坦層設置於部份該第三保護層上。
8. 如請求項1所述之畫素結構，其中，該第一導電電極係為浮置電極。
9. 如請求項1所述之畫素結構，其中，該第一導電電極與該電容電極垂直投影於該可撓性基板上之投影形狀或圖案實質上相同。
10. 一種顯示面板，包含： 多個畫素結構，其中該些畫素結構至少一部份包含如請求項1所述之畫素結構；另一基板，設置於該可撓性基板的對向；以及一顯示介質層，設置於該另一基板與該可撓性基板之間。