Nothing Special   »   [go: up one dir, main page]

TWI554035B - 時脈介面裝置及方法 - Google Patents

時脈介面裝置及方法 Download PDF

Info

Publication number
TWI554035B
TWI554035B TW103142287A TW103142287A TWI554035B TW I554035 B TWI554035 B TW I554035B TW 103142287 A TW103142287 A TW 103142287A TW 103142287 A TW103142287 A TW 103142287A TW I554035 B TWI554035 B TW I554035B
Authority
TW
Taiwan
Prior art keywords
clock
circuit
sub
circuits
inputs
Prior art date
Application number
TW103142287A
Other languages
English (en)
Other versions
TW201541871A (zh
Inventor
張坤龍
陳耕暉
陳張庭
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201541871A publication Critical patent/TW201541871A/zh
Application granted granted Critical
Publication of TWI554035B publication Critical patent/TWI554035B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

時脈介面裝置及方法
本發明是有關於一種裝置，特別是有關於一種包含積體電路及時脈介面的裝置。
積體電路通常包含外部時脈訊號提供到裝置的端點。外部時脈訊號經由一時脈緩衝器或其他時脈電路傳送到內部訊號。
使用積體電路執行的一系統或裝置的流程通常包括連接積體電路到一匯流排系統或者其他提供外部時脈訊號的通訊結構。因此，外部時脈訊號的性質可依據被使用的系統而供積體電路使用。並不會總是預先知道可使用什麼類型的系統或者什麼類型的外部時脈。
在一典型的積體電路中，裝置上的一單相時脈電路使用被提供到一專用的單一時脈腳位的一外部時脈，用來產生內部時脈以同步積體電路上的電路與外部匯流排系統。在另一典型的可用於高速操作的積體電路中，裝置上的時脈電路使用被提供到一對專用的時脈腳位的一差動外部時脈，用來產生內部時脈以同步積體電路上的電路與外部匯流排系統。當匯流排系統用一不符合積體電路被設置的格式執行一內部時脈時，積體電路會被視為與系統設計不相容。
因此有需要提供一種技術以解決這種環境引起的相容性問題。
在本文描述的技術提供在一積體電路上的一組態時脈電路，例如可用以在需要外部多相時脈時使用多端點時脈介面，例如在需要外部單相時脈時使用單端點時脈介面，用以與內部電路相容的一格式產生一內部時脈訊號。此技術可克服可能遇到各種外部時脈來源引起的相容性問題。
本文描述包含一組態時脈介面的一記憶體裝置，此組態時脈介面提供一時脈訊號到內部電路。內部電路包含一或多個記憶體裝置上的周邊裝置、記憶體陣列、或周邊裝置和記憶體陣列。本文描述的內部電路包含積體電路上的電路。並且，在多於一個積體電路共享一時脈訊號的多晶片封裝的實施例中，本文描述的內部電路包含積體電路封裝內的電路。
在一方面，此技術提供一裝置。此裝置包含一積體電路，積體電路包含輸入端及內部電路。積體電路上的一時脈電路提供一內部時脈訊號到內部電路。時脈電路上的時脈輸入端電性連接到複數個輸入端。時脈電路包含複數個子電路。複數個子電路用以使用不同組的複數個輸入端以產生對應的時脈訊號。積體電路上的一選擇電路回應一組態參數。選擇電路回應於組態參數選擇複數個子電路其中之一以提供對應的時脈訊號作為內部時脈訊號。組態參數被儲存在積體電路上的一時脈組態儲存器。時脈組態儲存器可使用一次編程記憶體元件執行，例如沒有抹除電路的保險絲或快閃記憶體單元(fuses or flash memory cells)。並且，也可使用其他種類的記憶體單元執行。
在本文所描述的實施例中，複數個子電路中的一第一子電路使用複數個輸入端之單一個輸入端產生對應第一子電路的時脈訊號，例如可由一外部來源提供一單相時脈。複數個子電路的一第二子電路使用複數個輸入端之兩個輸入端產生對應第二子電路的時脈訊號，例如可由一外部來源提供一二相時脈。
在本文所描述的實施例中，複數個子電路中的子電路以符合內部電路需要的一共同格式產生對應的時脈。舉例來說，在組態時脈電路被設置為使用任一個子電路時，組態時脈電路產生的內部時脈可為一單相時脈。
在一些實施例中，一或多個子電路將複數個輸入端中對應的該組輸入端的一多相時脈轉換為一單相時脈。
並且，本文描述一種一裝置的方法，此方法使用一時脈組態流程以設置一時脈介面操作以滿足可能遇到各種外部時脈來源的相容性的需求。
本發明的其他方面和優點可以從下列的圖式、詳細描述和申請範圍中看出。
121‧‧‧輸入緩衝器
122‧‧‧I/O電路
123‧‧‧組態時脈電路
124‧‧‧輸入緩衝器
140‧‧‧控制器
149‧‧‧組態暫存器
150‧‧‧命令解碼器
151‧‧‧狀態機
160‧‧‧記憶體單元的陣列
161‧‧‧位址解碼器
163‧‧‧頁緩衝器
174‧‧‧其他周邊電路
175、275‧‧‧積體電路
280、281‧‧‧時脈來源
201、202‧‧‧時脈墊1、時脈墊N
203‧‧‧時脈電路
204‧‧‧選擇電路
205、206‧‧‧線
230‧‧‧單端時脈來源
211、212‧‧‧時脈墊1、時脈墊2
213A、233A‧‧‧單相時脈緩衝器
213B、233B‧‧‧二相時脈緩衝器
220‧‧‧選擇器
225‧‧‧組態儲存器
250、251‧‧‧橢圓指示的元件
216‧‧‧內部時脈
231‧‧‧差動時脈來源
第1圖繪示如本文描述的包含組態時脈電路的裝置的簡化方塊圖。
第2圖繪示適合用於積體電路記憶體裝置的組態時脈電路的簡化方塊圖。
第3圖繪示說明一選擇的組態的組態時脈電路的一實施例的較詳細 的方塊圖。
第4圖繪示如第3圖的說明一不同的選擇的方塊圖。
第5圖繪示如第3圖的說明一另一實施例的組態時脈電路的方塊圖。
參照第1~5圖提供本發明實施例的詳細描述。
第1圖繪示包含組態時脈電路123的積體電路175的簡化方塊圖。複數個端點連接到組態時脈電路123(CLK端點(1)到CLK端點(N))。在此例中，積體電路175包含輸入/輸出I/O電路122連接到資料/位址訊號的端點。並且，積體電路包含一輸入緩衝器121連接到一控制訊號CNTR的端點。另一輸入緩衝器124連接到一晶片選擇訊號CS的端點。
這些端點可包含積體電路上的接觸墊或接觸腳位，或者其他可作為外部電路到內部電路的訊號路徑的連接結構。舉例來說，積體電路有時候被封裝成容易處理及組裝到印刷電路板之上。這種封裝提供的腳位提供從電路板上的外部電路到晶片上的焊墊的訊號路徑。在一些其他例子中，積體電路晶粒可包含墊或凸塊設置為直接連接到基板。其他連接結構也可被用以提供積體電路的端點。
積體電路175包含記憶體單元的陣列160。陣列160包含一快閃記憶體陣列，快閃記憶體陣列被設置成一NOR結構、NAND結構或者其他結構。
一位址解碼器161藕接到陣列160。位址被供應給積體電路175並且提供到位址解碼器161。位址解碼器161可包含字元線解碼器、位元線解碼器和其他可解碼所提供的位址並選擇陣列160中對應的記憶體單元的適合的解碼器。
在此例中，陣列160中的字元線耦接到一頁緩衝器163，頁緩衝器163耦接到其他周邊電路174。頁緩衝器163可包含一或多個儲存元件連接到每一個字元線。位址解碼器161可選擇並經由對應連接的字元線耦接陣列160中的特定記憶體單元到頁緩衝器163。頁緩衝器163可儲存從這些特定記憶體單元寫入或者讀取的資料。
周邊電路包含使用邏輯電路或者類比電路形成的且不在陣列160中的電路，例如位址解碼器161、控制器140等等。在此例中，其他周邊電路的方塊174可包含例如一通用處理器、專用應用電路、或一提供陣列160所支持的系統單晶片(system-on-a-chip)功能模組的組合。
控制器140提供訊號以控制積體電路175的其他電路以執行多種記憶體陣列160讀取或寫入資料的操作。控制器140包含一命令解碼器150及一狀態機151或其他序列邏輯電路。控制器140可使用習知的特殊用途的邏輯電路而被執行。在另一實施例中，控制器包含一通用處理器以執行一電腦程式來控制裝置的操作。在又一實施例中，控制器的執行可使用專用邏輯電路和通用處理器的組合。
積體電路175也包含一組態暫存器149，組態暫存器149用於裝置的組態操作中的各種用途。在此例中，組態暫存器149包含一時脈組態暫存器耦接到組態時脈電路123。組態暫存器149是一個適合提供 組態參數到組態時脈電路123的組態儲存器的一例。
組態時脈電路123有複數個時脈輸入端可從CLK端點(1)到(N)接收時脈訊號，CLK端點(1)到(N)用以被組態時脈電路123使用作為接收的時脈訊號。裝置上的其他端點可被連接到其他輸入用以接收專門的電源、接地、控制訊號和不是時脈電路使用作為接收的時脈訊號的時脈輸入等。
組態時脈電路123提供裝置一內部時脈INT CLK，內部時脈INT CLK被至少一些內部電路使用，例如控制器、記憶體陣列、頁緩衝器等。
組態時脈電路123包含複數個子電路，這些子電路用以使用不同組的複數個輸入端以產生對應的時脈訊號。方塊電路123中的這些子電路可沒有重疊的元件而作為獨立電路，或者可替代的使用至少一些共同的元件。舉例來說，組態時脈電路123的時脈輸入端可包含直接連接到端點的放大器。這些放大器可被每一個子電路所使用，且構成重疊的元件。當然，可執行各式各樣的子電路的組態。
時脈電路123可包含在積體電路上的一選擇電路，選擇電路回應於組態暫存器149中的組態參數。選擇電路根據組態參數可選擇複數個子電路中的其中之一以提供對應的時脈訊號作為內部時脈訊號INTCLK。選擇電路可包含開關或多工器、致能電路或或這些元件的組合。開關或多工器可操作以選擇不同的子電路各自的輸出。致能電路致能耦接到一共用輸出的不同的子電路。
組態暫存器149包含一時脈組態儲存器，用以提供組態參 數給選擇電路。時脈組態儲存器可包含一次編程記憶體元件，例如沒有抹除電路的保險絲或快閃記憶體單元。並且，時脈組態儲存器可包含其他類型的非揮發性記憶體。在又一實施例中，時脈組態儲存器可包含SRAM和DRAM記憶體單元或其他類型的揮發性記憶體元件。
第2圖繪示適合用於包含第1圖的積體電路的一裝置的組態時脈電路的一實施例的詳細示意圖。方塊275代表積體電路的邊界。積體電路提供複數個端點，包含時脈墊1(201)到時脈墊N(202)。時脈墊1(201)到時脈墊N(202)連接到以圖示的元件280及281的時脈來源，或者連接到一或多個方塊來源，在製造此裝置時，方塊來源的數量和組態可能是未知的。時脈墊1(201)到時脈墊N(202)連接到時脈電路203的時脈輸入，時脈電路203耦接到選擇電路204。選擇電路204的輸出是線206上的一內部時脈訊號INT CLK，內部時脈訊號INT CLK被提供到積體電路上的一內部時脈電路。組態參數CONFIG由線205被提供到選擇電路204以控制時脈電路的哪一個電路被使用。
複數個子電路用以使用不同組的複數個輸入端(時脈墊1、時脈墊N)以產生對應的複數個時脈訊號。舉例來說，一子電路用以利用單一時脈墊1(201)，而另一子電路用以利用複數個輸入端之兩個輸入端，例如時脈墊1(201)和一第二時脈墊。子電路可被包含以使用一或多個輸入端而設置為一單相、二相、四相及其他多相時脈輸入。並且，多個子電路可被包含用以在不同的輸入端使用單相時脈輸入。為了適合特定的實施，可包含各式各樣的子電路的組合。
第3圖繪示有兩端點：時脈墊1(211)、時脈墊2(212)的 組態時脈電路的詳細示意圖。時脈墊1(211)電性連接到一單相時脈緩衝器213A及一差動的二相時脈緩衝器213B，以使傳送到時脈墊211的任何時脈訊號電性通訊兩者。一差動的二相時脈可被視為一180°不同相位的二相時脈。也可使用其他種類的二相時脈，包含不同量的相位偏移的二相時脈。時脈墊2(212)電性連接到二相時脈緩衝器213B，以使傳送到時脈墊212的任何時脈訊號只與二相時脈緩衝器213B電性通訊。
單相時脈緩衝器213A用以產生時脈CLK1，而二相時脈緩衝器213B用以產生時脈CLK2，時脈CLK1和時脈CLK2都被提供到選擇器220。選擇器220的輸出是一內部時脈216，內部時脈216被施加到內部電路。
單相時脈緩衝器213A和二相時脈緩衝器213B包含電路以內部電路使用的一共同格式產生時脈。在一些實施例中，此共同格式為一可被提供到單一訊號線206的單相時脈。在其他實施例中，此共同格式可為一差動的、二相時脈、或其他多相時脈組態。時脈CLK1和時脈CLK2的頻率可根據時脈緩衝器213A和213B包含的電路相同於或不同於提供到端點的時脈訊號。舉例來說，一或多個子電路可包含時脈乘法器電路以增加時脈頻率，或包含時脈除法器亦以減少時脈頻率。
組態儲存器225儲存一時脈介面選擇(CIS)參數CIS[0：1]，在此例中時脈介面選擇(CIS)參數包含兩位元。這兩位元可被用以指示選擇CLK1或CLK2。
第3圖說明組態時脈電路在時脈墊1(211)上從一外部來源230接收一單端時脈的一組態。組態儲存器被設定以選擇產生CLK1 的子電路(包含橢圓250指示的元件)。如同「X」所指示的，並不在乎什麼連接到時脈墊2(212)。有一時脈輸入耦接到時脈墊2(212)的子電路在此組態中並未被選擇。
第4圖繪示修改後的第3圖以說明組態時脈電路在時脈墊1(211)和在時脈墊2(212)上從一外部差動時脈來源231接收一二相時脈、差動時脈的一組態。在此例中，組態參數被設定以選擇選擇產生CLK2的子電路(包含橢圓251指示的元件)。
在第3圖及第4圖的實施例中，組態參數備用以控制選擇器220。選擇器220可適合特定的實施由簡單的開關、或較複雜的時脈多工電路組成。
第5圖繪示另一實施例，如第3圖及第4圖的包含兩端點：時脈墊1(211)、時脈墊2(212)的組態時脈電路。時脈墊1(211)電性連接到一單相時脈緩衝器233A及一二相時脈緩衝器233B，以使傳送到時脈墊211的任何時脈訊號電性通訊兩者。時脈墊2(212)電性連接到二相時脈緩衝器233B，以使傳送到時脈墊212的任何時脈訊號只與二相時脈緩衝器233B電性通訊。
單相時脈緩衝器233A用以產生時脈CLK1，而二相時脈緩衝器233B用以產生時脈CLK2。時脈CLK1和時脈CLK2被提供到一OR-線(wired-OR)的訊號線240以在線206上提供內部時脈INT CLK。
組態儲存器225在此例中被用以致能或非致能子電路中被選擇的一個子電路。因此，組態儲存器225的輸出包含一致能訊號E1和 一致能訊號E2，致能訊號E1電性連接到單相時脈緩衝器233A，致能訊號E2電性連接到二相時脈緩衝器233B。在此實施例中的選擇電路從而包含電路以致能和非致能時脈緩衝器，並包含時脈CLK1和時脈CLK2的訊號線240。
在其他實施例中，如第3圖和第4圖的致能或非致能電路的輸出端的多工器或開關的組合可被用以作為組態時脈電路的選擇電路。在另一實施例中，選擇電路可包含由組態儲存器中的參數控制的開關，開關會開啟或關閉端點(例如訊號墊1(211)和訊號墊2(212))與時脈緩衝器233A和233B之間的訊號路徑。
本發明提供一種操作一裝置的方法，此裝置例如一積體電路包含複數個輸入端及一內部電路。此方法包含：讀取此裝置上的一組態參數。此組態參數辨識複數個輸入端的其中一組輸入端。其中被辨識的該組輸入端是被預先設定以符合裝置內的可利用的組合。藉由組態參數使用複數個輸入端中被辨識的該組輸入端產生一內部時脈訊號。此方法更包括提供內部時脈訊號到內部時脈電路。
產生內部時脈的步驟包括使用一第一子電路或一第二子電路其中之一，第一子電路可包含一單相時脈緩衝器用以使用複數個輸入端中的單一個輸入端以產生一第一時脈訊號，第二子電路可包含一差動時脈緩衝器用以使用複數個輸入端中的兩個輸入端以產生一第二時脈訊號。可選擇第一時脈訊號或第二時脈時訊號其中之一。
在一些實施例中，此方法可提供組態參數辨識的該組的輸入端包含複數個輸入端中的一組並藉由將該複數個輸入端被辨識的該組輸入 端的一多相時脈轉換為一單相時脈以產生內部時脈。
雖然本發明參照較佳實施例和例子揭露如上，然應當理解的是這些例子是用來說明而非用以限定本發明。本領域具有通常知識者容易想到可以預期的變型和組合，這些變型和組合是在不脫離本發明和以下申請專利範圍的精神和範圍內。
121‧‧‧輸入緩衝器
122‧‧‧I/O電路
123‧‧‧組態時脈電路
124‧‧‧輸入緩衝器
140‧‧‧控制器
149‧‧‧組態暫存器
150‧‧‧命令解碼器
151‧‧‧狀態機
160‧‧‧記憶體單元的陣列
161‧‧‧位址解碼器
163‧‧‧頁緩衝器
174‧‧‧其他周邊電路
175‧‧‧積體電路

Claims (13)

  1. 一種時脈介面裝置，包含：一積體電路，包含複數個輸入端，該複數個輸入端電性連接到複數個時脈來源，該複數個時脈來源係由複數個外部電路所提供；一內部電路；一時脈電路，該時脈電路位於該積體電路之上，並用以提供一內部時脈訊號到該內部電路，該時脈電路包含複數個時脈輸入端電性連接到該複數個輸入端，該時脈電路用以回應於一參數使用不同組的該複數個輸入端以產生該內部時脈訊號，其中該時脈電路更包含複數個子電路，該複數個子電路用以使用不同組的該複數個輸入端以產生對應的複數個時脈訊號；一選擇電路，該選擇電路位於該積體電路之上，該選擇電路回應於該參數選擇該複數個子電路其中之一以提供對應的該時脈訊號作為該內部時脈訊號；以及一時脈組態儲存器，用以提供該參數到該選擇電路。
  2. 如申請專利範圍第1項所述之裝置，其中該複數個時脈電路包含一第一子電路、一第二子電路，該第一子電路用以使用該複數個輸入端之單一個輸入端產生一第一時脈訊號，該第二子電路用以使用該複數個輸入端之兩個輸入端產生一第二時脈訊號，該選擇電路回應於該參數以選擇該第一子電路或該第二子電路其中之一。
  3. 如申請專利範圍第2項所述之裝置，其中該第一子電路包含一單相時脈緩衝器，該第二子電路包含一多相時脈緩衝器。
  4. 如申請專利範圍第1項所述之裝置，其中該複數個時脈電路之其中一子電 路將該複數個輸入端之一組的一多相時脈轉換為一單相時脈。
  5. 一種時脈介面裝置，包含：一積體電路，包含複數個輸入端，該複數個輸入端電性連接到複數個時脈來源，該複數個時脈來源係由複數個外部電路所提供；一記憶體陣列；一內部電路；一時脈電路，該時脈電路位於該積體電路之上，並用以提供一內部時脈訊號到該內部電路，該時脈電路包含複數個時脈輸入端電性連接到該複數個輸入端，該時脈電路包含複數個子電路，該複數個子電路用以使用不同組的該複數個輸入端以產生對應的複數個時脈訊號；一選擇電路，該選擇電路位於該積體電路之上，該選擇電路回應於一參數選擇該複數個子電路其中之一以提供對應的該時脈訊號作為該內部時脈訊號；以及一時脈組態儲存器，用以提供該參數給該選擇電路。
  6. 如申請專利範圍第5項所述之裝置，其中該複數個子電路的一第一子電路使用該複數個輸入端之單一個輸入端產生對應該第一子電路的該時脈訊號，該複數個子電路的一第二子電路使用該複數個輸入端之兩個輸入端產生對應該第二子電路的該時脈訊號。
  7. 如申請專利範圍第5項所述之裝置，其中該第一子電路包含一單相時脈緩衝器以將該複數個輸入端之一個的一單時脈轉換對應該單相時脈緩衝器的該時脈訊號，該第二子電路包含一二相時脈緩衝器以將該複數個輸入端之兩個的一二相時脈轉換為對應該二相時脈緩衝器的該時脈訊號。
  8. 如申請專利範圍第5項所述之裝置，其中該複數個子電路之至少一該子電路將該複數個輸入端的一多相時脈轉換為一單相時脈。
  9. 一種時脈介面裝置的操作方法，該裝置包含複數個輸入端及一內部電路，該時脈介面裝置包含複數個子電路，該複數個輸入端電性連接到複數個時脈來源，該複數個時脈來源係由複數個外部電路所提供，該方法包含：該複數個子電路使用不同組的該複數個輸入端以產生對應的複數個時脈訊號；讀取該裝置上的一參數，該參數選擇該複數個子電路其中之一；回應於該參數從被選擇的該複數個子電路其中之一提供對應的該時脈訊號產生一內部時脈訊號；以及提供該內部時脈訊號到該內部電路。
  10. 如申請專利範圍第9項所述之方法，其中該裝置產生該內部時脈訊號的步驟包含使用該複數個子電路包含之一第一子電路或該複數個子電路包含之一第二子電路其中之一，該第一子電路用以使用該複數個輸入端中的單一個輸入端以產生一第一時脈訊號及，該第二子電路用以使用該複數個輸入端中的兩個輸入端以產生一第二時脈訊號。
  11. 如申請專利範圍第10項所述之方法，其中該第一子電路包含一單相時脈緩衝器，該第二子電路包含一多相時脈緩衝器。
  12. 如申請專利範圍第9項所述之方法，其中該時脈介面裝置包含一時脈電路用以產生該內部時脈訊號。
  13. 如申請專利範圍第9項所述之方法，其中該複數個子電路之其中一子電路將一多相時脈轉換為一單相時脈以產生該內部時脈。
TW103142287A 2014-04-14 2014-12-05 時脈介面裝置及方法 TWI554035B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461979011P 2014-04-14 2014-04-14
US201462003750P 2014-05-28 2014-05-28
US14/448,573 US9489007B2 (en) 2014-04-14 2014-07-31 Configurable clock interface device

Publications (2)

Publication Number Publication Date
TW201541871A TW201541871A (zh) 2015-11-01
TWI554035B true TWI554035B (zh) 2016-10-11

Family

ID=52434660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142287A TWI554035B (zh) 2014-04-14 2014-12-05 時脈介面裝置及方法

Country Status (5)

Country Link
US (1) US9489007B2 (zh)
EP (2) EP3358438B1 (zh)
JP (1) JP6053203B2 (zh)
CN (1) CN104980144B (zh)
TW (1) TWI554035B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396922B2 (en) 2017-02-07 2019-08-27 Texas Instruments Incorporated Apparatus and mechanism to support multiple time domains in a single soc for time sensitive network
US10339998B1 (en) * 2018-03-27 2019-07-02 Micron Technology, Inc. Apparatuses and methods for providing clock signals in a semiconductor device
US10418081B1 (en) 2018-10-10 2019-09-17 Micron Technology, Inc. Apparatuses and methods for providing voltages to conductive lines between which clock signal lines are disposed
US11789071B2 (en) * 2021-01-12 2023-10-17 Texas Instruments Incorporated High speed integrated circuit testing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154022A (ja) * 1996-11-04 1998-06-09 Texas Instr Inc <Ti> データ処理システム内の種々のクロック源間を切り替える装置およびその方法
JPH11261408A (ja) * 1998-01-08 1999-09-24 Fujitsu Ltd 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム
US6157265A (en) * 1998-10-30 2000-12-05 Fairchild Semiconductor Corporation Programmable multi-scheme clocking circuit
US6650160B2 (en) * 2001-02-01 2003-11-18 Nec Corporation Two step variable length delay circuit
US20130235659A1 (en) * 2007-02-16 2013-09-12 Mosaid Technologies Incorporated Clock mode determination in a memory system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789811B2 (ja) * 1990-10-29 1998-08-27 松下電器産業株式会社 非同期クロックの選択回路
US5274678A (en) * 1991-12-30 1993-12-28 Intel Corporation Clock switching apparatus and method for computer systems
US6025744A (en) * 1998-04-17 2000-02-15 International Business Machines Corporation Glitch free delay line multiplexing technique
TW425766B (en) * 1999-10-13 2001-03-11 Via Tech Inc Non-integer frequency division device
JP4371511B2 (ja) 1999-12-17 2009-11-25 三菱電機株式会社 デジタル同期回路
US6239626B1 (en) * 2000-01-07 2001-05-29 Cisco Technology, Inc. Glitch-free clock selector
JP4726334B2 (ja) * 2001-06-13 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置
JP3821787B2 (ja) * 2003-02-27 2006-09-13 エルピーダメモリ株式会社 Ｄｌｌ回路
JP4613483B2 (ja) * 2003-09-04 2011-01-19 日本電気株式会社 集積回路
US7129765B2 (en) * 2004-04-30 2006-10-31 Xilinx, Inc. Differential clock tree in an integrated circuit
DE102005006343B4 (de) * 2005-02-11 2010-01-14 Qimonda Ag Integrierter Halbleiterspeicher mit taktsynchroner Zugriffssteuerung
US7629828B1 (en) * 2007-04-27 2009-12-08 Zilog, Inc. Glitch-free clock multiplexer that provides an output clock signal based on edge detection
ATE555431T1 (de) * 2008-02-28 2012-05-15 Synopsys Inc Taktschaltungen und verfahren
US8775854B2 (en) * 2009-11-13 2014-07-08 Marvell World Trade Ltd. Clock turn-on strategy for power management

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154022A (ja) * 1996-11-04 1998-06-09 Texas Instr Inc <Ti> データ処理システム内の種々のクロック源間を切り替える装置およびその方法
JPH11261408A (ja) * 1998-01-08 1999-09-24 Fujitsu Ltd 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム
US6157265A (en) * 1998-10-30 2000-12-05 Fairchild Semiconductor Corporation Programmable multi-scheme clocking circuit
US6650160B2 (en) * 2001-02-01 2003-11-18 Nec Corporation Two step variable length delay circuit
US20130235659A1 (en) * 2007-02-16 2013-09-12 Mosaid Technologies Incorporated Clock mode determination in a memory system

Also Published As

Publication number Publication date
US20150293556A1 (en) 2015-10-15
EP3358438A1 (en) 2018-08-08
TW201541871A (zh) 2015-11-01
EP2933701A1 (en) 2015-10-21
CN104980144B (zh) 2018-11-30
JP6053203B2 (ja) 2016-12-27
CN104980144A (zh) 2015-10-14
JP2015204107A (ja) 2015-11-16
EP3358438B1 (en) 2020-12-09
US9489007B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
TWI590250B (zh) 用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法
TWI554035B (zh) 時脈介面裝置及方法
US10002651B2 (en) Semiconductor devices
TW201506934A (zh) 非同步橋接器晶片
TWI524471B (zh) 具有主／從可組態設定的微電子元件
JP7297784B2 (ja) プログラマブル制御回路を用いた選択的なクロック信号の提供
Kong et al. An efficient March (5N) FSM-based memory built-in self test (MBIST) architecture
TWI509618B (zh) 封裝的串列週邊介面反及閘快閃記憶體裝置及快閃記憶體裝置與其配置方法
US8009475B2 (en) Device selection circuit and method
CN107209735B (zh) 可配置管芯、层叠封装装置以及方法
KR102432849B1 (ko) 데이터 제어 회로 및 이를 포함하는 반도체 메모리 장치 및 반도체 시스템
US9377957B2 (en) Method and apparatus for latency reduction
CN106575523B (zh) 指定半导体管芯以实现高堆叠能力
CN105608033B (zh) 半导体装置及其操作方法
US8788893B2 (en) Semiconductor device and memory device
JP2012003812A (ja) 半導体デバイス
US7560953B1 (en) Power management systems and methods for programmable logic devices
CN207939496U (zh) 一种引脚功能限定电路和芯片
KR20170016636A (ko) 파라미터 설정 회로, 반도체 장치 및 이를 이용한 반도체 시스템
KR102083497B1 (ko) 반도체 장치, 이를 제조하는 방법, 및 이를 포함하는 시스템
KR20230077594A (ko) 메모리 시스템
KR20110001078A (ko) 메모리 칩 패키지 장치 및 그 동작 방법
JP2006114116A (ja) 半導体記憶装置の入出力回路、入出力方法、組立方法、及び半導体記憶装置