TWI542019B

TWI542019B - 壓力感測器以及其製造方法

Info

Publication number: TWI542019B
Application number: TW103121912A
Authority: TW
Inventors: 錢元晧; 曾立天
Original assignee: 明銳光電股份有限公司
Priority date: 2014-06-25
Filing date: 2014-06-25
Publication date: 2016-07-11
Also published as: TW201601326A; US9227832B1; US20150375988A1

Description

壓力感測器以及其製造方法

本發明是有關一種壓力感測器以及其製造方法，特別是一種以微機電系統裝置所實現之壓力感測器以及其製造方法。

自1970年代微機電系統(microelectrical mechanical system，MEMS)裝置概念成形起，微機電系統裝置已從實驗室的探索對象進步至成為高階系統整合的對象，並已在大眾消費性裝置中有廣泛的應用，展現了驚人且穩定的成長。微機電系統裝置是藉由感測或控制可動之微機電系統元件之運動物理量可實現微機電系統裝置的各項功能。因此，防止可動之微機電系統元件沾黏而失效一直是微機電系統裝置之重要課題之一，尤其是具有氣密空腔之壓力感測器。

本發明提供一種以微機電系統裝置所實現之壓力感測器以及其製造方法，其是於半導體製程中，即在氣密空腔之內側表面塗佈一抗沾黏層，以防止可動之微機電系統元件沾黏而失效。

本發明一實施例之壓力感測器之製造方法包含：提供一第一基板，其包含一金屬層，其中金屬層部分曝露於第一基板之一表面，以作為一第一電路、一第二電路以及一導電接點；提供一第二基板，其具有一第一表面以及一第二表面；將第二基板以第一表面朝向第一基板接合於第一基板之表面，以定義出一第一空腔、一第二空腔以及至少一微通道，其中第一電路設置於第一空腔，第二電路設置於第二空腔，以及微通道自第一空腔沿第一基板以及第二基板之交界面向外延伸；形成一微機電系統元件以及一參考元件於第二基板，其中微機電系統元件對應於第一電路，以及參考元件對應於第二電路；形成至少一第一貫孔以及一第二貫孔，其中第一貫孔以及第二貫孔貫穿第二基板之第一表面以及第二表面，且第一貫孔與微通道連通以及第二貫孔對應於導電接點；經由第一貫孔以及微通道導入一抗沾黏材料，以在第一空腔之內側表面形成一抗沾黏層；以及填充一導電材料於第一貫孔以及第二貫孔，以封閉第一貫孔以及電性連接第二基板以及導電接點。

本發明另一實施例之壓力感測器包含一第一基板、一第二基板以及一抗沾黏層。第一基板包含一金屬層，其中金屬層部分曝露於第一基板之一表面，以作為一第一電路、一第二電路以及一導電接點。第二基板具有一第一表面、一第二表面以及至少一接觸貫孔，其貫穿第二基板之第一表面以及第二表面，且以一填充物加以封閉，其中第二基板以第一表面朝向第一基板設置於第一基板之表面，並與導電接點電性連接。第二基板包含一微機電系統元件以及一參考元件。微機電系統元件與第一電路相對應，且與第一基板以及第二基板定義出一氣密空腔，其中，空腔具有至少一延伸至接觸貫孔之微通道。參考元件與第二電路相對應，且與第二電路維持一固定間距。抗沾黏層則設置於空腔之內側表面。

以下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明之壓力感測器是以微機電系統裝置所實現。請參照圖1以及圖2，本發明之一實施例之壓力感測器1包含一第一基板11、一第二基板12以及一抗沾黏層(為了簡化圖式而未圖示)。第一基板11包含至少一金屬層。於圖1所示之實施例中，第一基板11包含金屬層111a以及111b，而最上層之金屬層111b部分曝露於第一基板11之表面。曝露出來之金屬層111b可作為一第一電路113a、一第二電路113b以及一導電接點113c。於一實施例中，第一基板11可為一互補式金氧半導體基板。

第二基板12具有一第一表面121以及一第二表面122，且第二基板12以第一表面121朝向第一基板11設置於第一基板11之表面，並與第一基板11之導電接點113c電性連接。舉例而言，第二基板12具有至少一導電貫孔123b，其貫穿第二基板12之第一表面121以及第二表面122。導電貫孔123b可透過與第二基板12之第二表面122或導電貫孔123b之側壁所形成之一歐姆接觸，使導電接點113c以及第二基板12電性連接。於一實施例中，歐姆接觸區域包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。第二基板12更包含至少一接觸貫孔123a，其亦貫穿第二基板12之第一表面121以及第二表面122，且以一填充物封閉接觸貫孔123a。於一實施例中，接觸貫孔123a中之填充物可與導電貫孔123b中之導電材料(例如鎢)為相同或相異之材料。需注意者，導電貫孔123b可與接觸貫孔123a整合在一起。舉例而言，接觸貫孔123a中之填充物為導電材料，且與接觸貫孔123a接觸之金屬層111b亦為適當設計之導電接點，如此，接觸貫孔123a即可作為一導電貫孔，並提供一電性連接第一基板11以及第二基板12之另一導電路徑。或者，直接將導電貫孔123b加以省略。

接續上述說明，第二基板12包含一微機電系統元件124以及一參考元件125。微機電系統元件124與第一基板11之第一電路113a相對應，且與第一基板11以及第二基板12定義出一氣密空腔126。空腔126內與外部環境之壓力差可造成微機電系統元件124朝向或遠離第一基板11的方向形變。微機電系統元件124與第一電路113a電性耦合，即可量測微機電系統元件124之形變量。參考元件125則與第二電路113b相對應，且與第二電路113b維持一固定間距。簡言之，參考元件125不因壓力變化而產生形變，因此，參考元件125與第二電路113b電性耦合可產生一穩定之參考訊號。於一實施例中，可藉由增加參考元件125之厚度，以避免參考元件125因外部環境之壓力變化而形變。

請繼續參照圖1，第一基板11以及第二基板12更定義出一微通道115。微通道115自空腔126延伸至接觸貫孔123a，換言之，微通道115連通空腔126以及接觸貫孔123a。因此，在製造過程中，抗沾黏材料即可經由接觸貫孔123a以及微通道115導入空腔126，並在空腔126之內側表面形成抗沾黏層。於一實施例中，抗沾黏材料可為形成自組分子薄膜(self assembled monolayer，SAM)之材料，例如dichlordimethylsilane (DDMS)，octadecyltrichlorsilane (OTS)，perfluoroctyltrichlorsilane (PFOTCS)，perfluorodecyl-trichlorosilane (FDTS)，fluoroalkylsilane (FOTS)等。藉由空腔126內側表面之抗沾黏層可防止微機電系統元件124與第一基板11沾黏而失效。較佳者，可設置一止動凸塊116於對應於微機電系統元件124之第一基板11之表面，如此可降低微機電系統元件124與第一基板11之接觸面積，以進一步防止微機電系統元件124與第一基板11沾黏而失效。

第三基板13包括多個托腳結構131，其圍繞一凹槽區域132。第三基板13設置於第二基板12的上方，並以托腳結構131與第一基板11連接，使第二基板12容置於第三基板13之凹槽區域132。於一實施例中，第三基板13具有導電性，且托腳結構131之末端設有接墊133。第三基板13與第一基板11共晶鍵合(eutectically bonded)，使接墊133與第一基板11之接合區域113d形成一低阻抗導電接觸。舉例而言，第三基板13包含摻雜矽、具有導電電鍍之陶瓷、具有氧化錫(ITO)塗層之玻璃，及氧化鉭至少其中之一。可以理解的是，第三基板13亦具有一通道134連通凹槽區域132以及外部環境，以使凹槽區域132以及外部環境之壓力相等。於一實施例中，通道134是設置於托腳結構131之末端。

於圖1所示之實施例中，微通道115是設置於第一基板11側，亦即於第一基板11之表面形成一溝槽，而在第二基板12與第一基板11接合之後即可形成微通道115。於一實施例中，請參照圖3，微通道115亦可設置於第二基板12側，亦即於第二基板12之第一表面121形成一溝槽，而在第二基板12與第一基板11接合之後亦可形成微通道115。

於圖1所示之實施例中，於第二基板12之第一表面121側形成一凹槽以薄化微機電系統元件124。但不限於此，凹槽124a亦可形成於第二基板12之第二表面122側以薄化微機電系統元件124，如圖4所示。請參照圖4，於一實施例中，於第二基板12之第二表面122側亦可形成一凹槽125a，以薄化參考元件125。為了避免薄化之參考元件125因外部環境之壓力變化而形變，可設置一通道125b連通參考元件125所定義之空腔127，使空腔127以及外部環境之間不存在壓力差，如此，參考元件125即不會因外部環境之壓力變化而形變。

請參照圖5，其為未接合第二基板12之微通道之局部示意圖。於圖5所示之實施例中，微通道115具有朝水平方向(即沿第一基板以及第二基板之交界面)偏折之一彎曲部115a。如此，在填充一填充物於接觸貫孔123a時，填充物容易在彎曲部115a堆積而不會污染空腔126。可以理解的是，微通道115具有朝垂直方向(即垂直第二基板之第一表面)偏折之一彎曲部亦可達到相同的作用。

請參照圖6，於一實施例中，可於微通道115內設置至少一阻體115b。阻體115b可使微通道115之內徑縮小，如此可使抗沾黏材料通過，但使得填充物容易在阻體115b處堆積而不會污染空腔126。於另一實施例中，請參照圖7，阻體115b亦可使微通道115之內徑在垂直方向上縮小，且僅可於微通道115之上面通過，如此，阻體115b即可攔阻填充物於阻體115b之前或阻體115b之間。

請參照圖8a至圖8h，以說明本發明一實施例之製造圖1所示之壓力感測器之製造方法。首先，提供一第一基板11，其包含驅動電路及/或感測電路等。於第一基板11中可使用類比及/或數位電路，其通常係以特殊應用積體電路(ASIC)設計之元件實施。第一基板11亦可稱為電極基板。於本發明之一實施例中，第一基板11可為任何具有適宜機械剛性的基板，包括互補式金氧半導體(CMOS)基板、玻璃基板等。雖然這些剖面圖中僅顯示單一裝置，但可以理解的是，於單一基板上可製造多個晶粒。因此，這些圖中所示的單一裝置僅為代表，並非用以限制本發明於單一裝置之製造方法。於本說明書中將更完整的描述以晶圓級製程於一基板上製造多個晶粒或裝置。於製造裝置後，再利用切割(dicing)與切單(singulation)技術產生單獨的裝置封裝以於各種應用中使用。

如圖8a所示，於第一基板11上設置一具有預定厚度的第一介電層112a。於一實施例中，第一介電層112a可為一二氧化矽(SiO₂ )層，但本發明並非必要如此，其它適合的材料之使用也應涵蓋於本發明之範疇內。舉例來說，於不同實施例中，可沈積氮化矽(Si₃ N₄ )或氮氧化矽(SiON)以形成第一介電層112a。另外，於另一不同實施例中，亦可沈積多晶矽材料，包括非晶多晶矽(amorphous polysilicon)，以形成第一介電層112a。任何材料具有適合特性包括可與基板形成強韌的接合、可良好地黏著於第一基板11，以及機械剛性者，都可代替Si_x O_y 材料。依據特定的應用，可於第一介電層112a之沈積過程中適當地使用緩衝層。

於一些實施例中，第一介電層112a之形成是透過多次沈積以及研磨步驟以形成最終層。舉例來說，可以使用高密度電漿(HDP)沈積程序形成第一介電層112a之第一部分，再使用化學機械研磨(CMP)進行研磨。由於裝置特徵之密度為一變量，其可為相對橫向位置變化，亦即沈積層並不一定會有均勻之上表面。因此，使用多步驟沉積/研磨程序可製造一平坦且均勻之表面。沈積技術之舉例包括正矽酸乙酯(TEOS)、高密度電漿(HDP)、化學氣相沉積(CVD)、低壓化學氣相沉積(LPCVD)、熱氧化(Thermal Oxdiation)等。此外，在有覆蓋一最終層(例如為氧化物)的情況下可使用其它的材料。

於本發明之一些實施例中，沉積第一介電層112a之程序是根據存在於基板上之結構進行。舉例而言，於第一基板11為互補式金氧半導體基板的情況下，基板上的一些電路可能會因為進行高溫沈積程序而有不良影響，因為高溫沈積程序可能會損壞金屬或造成電路之相連接面有擴散的現象。因此，本發明一特定實施例使用低溫沈積、圖案化以及蝕刻程序，例如溫度低於500°C的程序，以形成圖8a至圖8h所示之數個層。於另一特定實施例中，沈積、圖案化以及蝕刻程序係於低於450°C的情況下進行，以形成所示之各個層。形成第一介電層112a後，將其圖案化以及蝕刻，以形成多個第一互連線貫孔(interconnect via)118a。第一互連線貫孔118a提供第一基板11與後續形成於第一介電層112a上之第一金屬層111a間之電性連接，於下將有更完整之描述。

接著，於第一介電層112a之上方設置一第一金屬層111a。第一金屬層111a填滿第一互連線貫孔118a。於一些實施例中，第一互連線貫孔118a可分別以一導電材料(例如鎢)填充。於一實施例中，第一金屬層111a是以電鍍、物理氣相沉積(PVD)或化學氣相沉積(CVD)程序進行沉積。圖8a所示為第一基板11以及經過蝕刻程序後之圖案化第一金屬層111a。為了清楚說明本發明，於製程過程中並未顯示一微影程序，其中將一光阻層沉積於第一金屬層111a上，且圖案化以形成蝕刻罩幕。於微影程序中，蝕刻罩幕之尺寸可嚴格控制，且能夠以任何能抵抗用以蝕刻金屬層之蝕刻程序之合適材料形成。一特定實施例是使用氮化矽(Si₃ N₄ )蝕刻罩幕。雖然圖8a中所示為一維之剖面圖，但本領域中具有通常知識者應能明白金屬層中所形成的為一具有指定幾何形狀之二維圖案。於一實施例中，第一金屬層111a可包含鋁、銅、鋁-銅-矽之合金、鎢，以及氮化鈦。

接著，第一金屬層111a之上方設置了一第二介電層112b。於一些實施例中，形成第二介電層112b之程序以及第二介電層112b之成分與第一介電層112a相似。於其它實施例中，第二介電層112b使用了與第一介電層112a不同之材料以及程序。更有其它實施例中此二介電層具有相似處亦有相異處。形成第二介電層112b後，將其圖案化以及蝕刻，以形成多個第二互連線貫孔118b。第二互連線貫孔118b提供第一金屬層111a與後續形成於第二介電層112b上之第二金屬層111b間之電性連接，於下將有更完整之描述。

接著，於第二介電層112b上設置一第二金屬層111b。第二金屬層111b填滿第二互連線貫孔118b。於一些實施例中，第二互連線貫孔118b可分別以一導電材料(例如鎢)填充。將第二金屬層111b圖案化後可作為微機電系統裝置之電極，例如第一電路113a以及第二電路113b作為感測及/或驅動電極，或者作為與第二基板12電性連接之導電接點113c，或用於與第三基板13接合之接合區域113d。接合區域113d可包含一導電材料，其於結構上具有足夠之機械剛性以維持連接界面。於一特定實施例中，接合區域113d與第一基板11形成一低阻抗歐姆接觸。於一些實施例中，接合區域113d可包含鍺、鋁或銅。於其它實施例中，接合區域113d亦可使用其它材料，例如金、銦，以及其它提供底部黏著以及濕潤改良金屬堆疊之焊料。

請參照圖8b，於第二介電層112b上沈積一第三介電層112c。第三介電層112c之沈積程序可如同上述圖8a所示第二介電層112b之製程程序。之後，再對第三介電層112c進行圖案化以形成至少一溝槽115c。在第二基板12與第一基板11接合之後，溝槽115c即可形成微通道115。蝕刻程序可包含一或多個蝕刻程序，例如非等向性蝕刻、氧化物蝕刻、反應性離子蝕刻(RIE)等。於一實施例中，蝕刻程序亦可定義一或多個微機電系統元件之機械止動結構，亦即止動凸塊116。於一實施例中，可使用一或多個緩衝層作為蝕刻擋止層。舉例而言，第一金屬層111a中之金屬層114可防止第一介電層112a曝露出來。本領域中具有通常知識者應能辨認許多本發明之變化、修改以及置換。於一實施例中，蝕刻程序亦可定義多個籬柱117。多個籬柱117環繞第三基板13之接合區域113d，以防止該區域之金屬於接合過程中移入週遭區域而造成裝置故障。

請參照圖8c，提供一第二基板12，並於第二基板12之第一表面121形成一凹槽124a。當第二基板12與第一基板11接合時，凹槽124a可幫助減少從第一基板11來的干擾。可以理解的是，對應於參考元件125之位置亦可形成凹槽，但最終之參考元件125之厚度大於微機電系統元件124之厚度，或者應形成適當之通道以使參考元件125不因壓力變化而產生形變。需注意者，若為製作圖4所示之實施例，則可以省略此步驟，而在後續步驟於第二基板12之第二表面122形成凹槽124a。此外，若為製作圖3所示之實施例，則需在此步驟時形成對應微通道115之溝槽於第二基板12之第一表面121。

請參照圖8d，接著將第二基板12以其第一表面121朝向第一基板11，並與第一基板11接合。第二基板12與第一基板11之接合能夠以熔接(fusion bond)、共晶鍵合(eutectic bonding)、導電共晶鍵合、銲接以及黏合至少其中之一加以實現。於一些實施例中，第二基板12能夠以異方性導電膜黏合於第一基板11。第二基板12與第一基板11接合後，即定義出一第一空腔126、一第二空腔127以及至少一微通道115，其中第一電路113a設置於第一空腔126內，第二電路113b設置於第二空腔127內，而微通道115則自第一空腔126沿第一基板11以及第二基板12之交界面向外延伸。

接著，以一研磨(grinding)及/或其它薄化(thinning)程序對第二基板12進行薄化，以達成指定之厚度，如圖8e所示。於一些實施例中，薄化後之對應於微機電系統元件124之區域的剩餘厚度大約介於10μm至100μm，使微機電系統元件124能隨著壓力變化而產生形變。指定之厚度可用傳統薄化技術如化學機械研磨(CMP)及/或反應性離子蝕刻(RIE)達成。由於圖8d所示之實施例中沒有結構可作為擋止層以使薄化程序終止，薄化程序採用了精準之控制。假如沒有精準的控制，則薄化程序可能產生比指定厚度要薄或厚的第二基板12，因而影響後續所製造之微機電系統裝置之性能。於其它實施例中，將一蝕刻擋止層與第二基板12結合，以便於薄化程序之精準控制。本領域中具有通常知識者應能辨認許多本發明之變化、修改以及置換。

請參照圖8e，接著對第二基板12進行圖案化以及蝕刻，即形成第一貫孔128a以及第二貫孔128b。第一貫孔128a以及第二貫孔128b皆貫穿第二基板12之第一表面121以及第二表面122。第一貫孔128a與微通道115連通，使第一空腔126可經由第一貫孔128a以及微通道115與外部連通。第二貫孔128b則對應於導電接點113c，使導電接點113c曝露出來。

請參照圖8f，由於第一空腔126可經由第一貫孔128a以及微通道115與外部連通，因此，抗沾黏材料可經由第一貫孔128a以及微通道115導入第一空腔126，以在第一空腔126之內側表面形成一抗沾黏層(未圖示)。抗沾黏材料如前所述，在此不再贅述。

請參照圖8g，接著，於第一貫孔128a中填充一填充物即可封閉第一貫孔128a；於第二貫孔128b填充一導電材料(例如鎢)即可使第二貫孔128b作為一導電貫孔123b，以電性連接第二基板12以及第一基板11之導電接點113c。較佳者，第一貫孔128a中之填充物可與第二貫孔128b中之導電材料相同。如前所述，形成以及填充第一貫孔128a以及第二貫孔128b能夠以相同的製程同時完成，因此，本發明無需設計額外之製程步驟即可打開微通道115並加以封閉，大幅簡化製程。

請參照圖8h，提供一第三基板13。於一些實施例中，第三基板13可包含摻雜矽、具有一導電塗層之陶瓷、以一導電塗層(例如氧化錫(ITO))覆蓋之玻璃，或者像氧化鉭之金屬。於第三基板13之表面設置一黏著層。黏著層可輔助第三基板13與第一基板11間之黏著。於一些實施例中，黏著層是以沉積一種晶種層(seed layer)，例如鈦/金，接著沈積一導電層(例如電鍍金)所形成。接著，對第三基板13進行圖案化以及蝕刻，以形成多個托腳結構131。蝕刻第三基板13以形成托腳結構131之程序使第三基板13中形成一凹槽區域132。保留於托腳結構131上之部分黏著層形成接墊133。凹槽區域132可包圍第二基板12。凹槽區域132之橫向尺寸是依據第三基板13所覆蓋之第二基板12之幾何結構來選擇。於一實施例中，在形成托腳結構131之過程中，可在托腳結構131之末端形成一或多個溝槽，將第三基板13以托腳結構131接合於第一基板11後，溝槽即可作為連通凹槽區域132以及外部之通道134，並製作完成圖1所示之實施例。第三基板13與第一基板11之接合步驟能夠以熔接(fusion bond)、玻璃介質鍵合(glass frit bonding)、共晶鍵合(eutectic bonding)、導電共晶鍵合、銲接以及黏合至少其中之一加以實現。於一些實施例中，接合第三基板13與第一基板11時所採用之溫度比接合第二基板12與第一基板11時所採用之溫度低，以保護微機電系統元件124。第三基板13具有導電性，可提供第二基板12電磁干擾(EMI)之遮蔽。需注意者，第三基板13為一選擇性元件，亦即缺少第三基板13的情況下，本發明之壓力感測器仍可實現其功能。

綜合上述，本發明之以微機電系統裝置所實現之壓力感測器以及其製造方法無需額外增加半導體製程即可打開微通道，並在空腔之內側表面塗佈抗沾黏層後封閉微通道，使空腔維持在氣密狀態，因此，本發明之壓力感測器以及其製造方法能夠大幅簡化製程，且可在氣密空腔之內側表面塗佈抗沾黏層，以防止可動之微機電系統元件沾黏而失效。

以上所述之實施例僅是為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

1‧‧‧壓力感測器
11‧‧‧第一基板
111a‧‧‧第一金屬層
111b‧‧‧第二金屬層
112a‧‧‧第一介電層
112b‧‧‧第二介電層
112c‧‧‧第三介電層
113a‧‧‧第一電路
113b‧‧‧第二電路
113c‧‧‧導電接點
113d‧‧‧接合區域
114‧‧‧金屬層
115‧‧‧微通道
115a‧‧‧彎曲部
115b‧‧‧阻體
115c‧‧‧溝槽
116‧‧‧止動凸塊
117‧‧‧籬柱
118a‧‧‧第一互連線貫孔
118b‧‧‧第二互連線貫孔
12‧‧‧第二基板
121‧‧‧第一表面
122‧‧‧第二表面
123a‧‧‧接觸貫孔
123b‧‧‧導電貫孔
124‧‧‧微機電系統元件
124a‧‧‧凹槽
125a‧‧‧凹槽
125‧‧‧參考元件
126‧‧‧空腔
127‧‧‧空腔
128a‧‧‧第一貫孔
128b‧‧‧第二貫孔
13‧‧‧第三基板
131‧‧‧托腳結構
132‧‧‧凹槽區域
133‧‧‧接墊
134‧‧‧通道

圖1為一剖面示意圖，顯示本發明一實施例之壓力感測器。圖2為一示意圖，顯示本發明一實施例之壓力感測器之空腔、微通道以及接觸貫孔之配置。圖3為一剖面示意圖，顯示本發明另一實施例之壓力感測器。圖4為一剖面示意圖，顯示本發明又一實施例之壓力感測器。圖5為一局部示意圖，顯示本發明一實施例之壓力感測器之微通道之結構。圖6為一局部示意圖，顯示本發明一實施例之壓力感測器之微通道之結構。圖7為一局部剖面示意圖，顯示本發明一實施例之壓力感測器之微通道之結構。圖8a至圖8h為一剖面示意圖，顯示本發明一實施例之壓力感測器之製造步驟。

1‧‧‧壓力感測器

11‧‧‧第一基板

111a‧‧‧第一金屬層

111b‧‧‧第二金屬層

112a‧‧‧第一介電層

112b‧‧‧第二介電層

112c‧‧‧第三介電層

113a‧‧‧第一電路

113b‧‧‧第二電路

113c‧‧‧導電接點

113d‧‧‧接合區域

114‧‧‧金屬層

115‧‧‧微通道

116‧‧‧止動凸塊

117‧‧‧籬柱

12‧‧‧第二基板

121‧‧‧第一表面

122‧‧‧第二表面

123a‧‧‧接觸貫孔

123b‧‧‧導電貫孔

124‧‧‧微機電系統元件

125‧‧‧參考元件

126‧‧‧空腔

127‧‧‧空腔

13‧‧‧第三基板

131‧‧‧托腳結構

132‧‧‧凹槽區域

133‧‧‧接墊

134‧‧‧通道

Claims

一種壓力感測器之製造方法，包含：提供一第一基板，其包含一金屬層，其中該金屬層部分曝露於該第一基板之一表面，以作為一第一電路、一第二電路以及一導電接點；提供一第二基板，其具有一第一表面以及一第二表面；將該第二基板以該第一表面朝向該第一基板接合於該第一基板之該表面，以定義出一第一空腔、一第二空腔以及至少一微通道，其中該第一電路設置於該第一空腔，該第二電路設置於該第二空腔，以及該微通道自該第一空腔沿該第一基板以及該第二基板之交界面向外延伸；形成一微機電系統元件以及一參考元件於該第二基板，其中該微機電系統元件對應於該第一電路，以及該參考元件對應於該第二電路；形成至少一第一貫孔以及一第二貫孔，其中該第一貫孔以及該第二貫孔貫穿該第二基板之該第一表面以及該第二表面，且該第一貫孔與該微通道連通以及該第二貫孔對應於該導電接點；經由該第一貫孔以及該微通道導入一抗沾黏材料，以在該第一空腔之內側表面形成一抗沾黏層；以及填充一導電材料於該第一貫孔以及該第二貫孔，以封閉該第一貫孔以及電性連接該第二基板以及該導電接點。
如請求項1所述之壓力感測器之製造方法，更包含：形成至少一溝槽於該第一基板之該表面或該第二基板之該第一表面，以定義後續之該微通道。
如請求項1所述之壓力感測器之製造方法，其中該微通道具有朝水平或垂直方向偏折之一彎曲部。
如請求項1所述之壓力感測器之製造方法，其中該微通道具有一阻體，其用以縮小該微通道之內徑。
如請求項1所述之壓力感測器之製造方法，更包含：形成一凹槽於該第二基板之該第一表面側或該第二表面側，以薄化該微機電系統元件。
如請求項1所述之壓力感測器之製造方法，更包含：形成一止動凸塊於對應該微機電系統元件之該第一基板之該表面。
如請求項1所述之壓力感測器之製造方法，其中該第二貫孔更與該微通道連通。
如請求項1所述之壓力感測器之製造方法，其中該第二貫孔中之該導電材料與該第二基板形成一歐姆接觸，其中該歐姆接觸區域包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。
如請求項1所述之壓力感測器之製造方法，其中該第一基板包含一互補式金氧半導體基板。
如請求項1所述之壓力感測器之製造方法，更包含：提供一第三基板，其具有一凹槽區域以及多個托腳結構；以及將該第三基板以該托腳結構與該第一基板之該表面連接，使該第二基板容置於該凹槽區域。
如請求項10所述之壓力感測器之製造方法，其中該第三基板具有一通道，其設置於該托腳結構之末端。
一種壓力感測器，包含：一第一基板，其包含一金屬層，其中該金屬層部分曝露於該第一基板之一表面，以作為一第一電路、一第二電路以及一導電接點；一第二基板，其具有一第一表面、一第二表面以及至少一接觸貫孔，其貫穿該第二基板之該第一表面以及該第二表面，且以一填充物封閉該接觸貫孔，其中該第二基板以該第一表面朝向該第一基板設置於該第一基板之該表面，並與該導電接點電性連接，且該第二基板包含：一微機電系統元件，其與該第一電路相對應，且與該第一基板以及該第二基板定義出一氣密空腔，其中，該空腔具有至少一延伸至該接觸貫孔之微通道；以及一參考元件，其與該第二電路相對應，且與該第二電路維持一固定間距；以及一抗沾黏層，其設置於該空腔之內側表面。
如請求項12所述之壓力感測器，其中該微通道具有朝水平或垂直方向偏折之一彎曲部。
如請求項12所述之壓力感測器，其中該微通道具有一阻體，其用以縮小該微通道之內徑。
如請求項12所述之壓力感測器，其中該微通道設置於該第一基板。
如請求項12所述之壓力感測器，其中該微通道設置於該第二基板。
如請求項12所述之壓力感測器，其中該微機電系統元件具有一凹槽，其設置於該第一表面側或該第二表面側。
如請求項12所述之壓力感測器，其中對應於該微機電系統元件之該第一基板之該表面具有一止動凸塊。
如請求項12所述之壓力感測器，其中該第二基板包含一導電貫孔，其貫穿該第二基板之該第一表面以及該第二表面，其中該導電貫孔透過一歐姆接觸與該導電接點以及該第二基板電性連接，且該歐姆接觸區域包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。
如請求項19所述之壓力感測器，其中該導電貫孔整合於該接觸貫孔。
如請求項12所述之壓力感測器，其中該第一基板包含一互補式金氧半導體基板。
如請求項12所述之壓力感測器，更包含：一第三基板，其具有一凹槽區域以及多個托腳結構，該第三基板設置於該第二基板上方，並以該托腳結構與該第一基板連接，使該第二基板容置於該凹槽區域。
如請求項22所述之壓力感測器，其中該第三基板具有一通道，其設置於該托腳結構之末端。