TWI472000B - 微機電系統裝置及其製造方法 - Google Patents

Description

微機電系統裝置及其製造方法

本發明是有關一種微機電系統裝置及其製造方法，特別是一種簡化導電路徑之微機電系統裝置及其製造方法。

自1970年代微機電系統裝置概念成形起，微機電系統裝置已從實驗室的探索對象進步至成為高階系統整合的對象，並已在大眾消費性裝置中有廣泛的應用，展現了驚人且穩定的成長。微機電系統裝置包含一可動之微機電系統元件，藉由感測或控制可動之微機電系統元件之運動物理量可實現微機電系統裝置的各項功能。

為了提升微機電系統裝置之整合度或功能性，可於可動之微機電系統元件表面設置所需之電路，例如應用於磁性感測之微機電系統裝置。然而，習知之微機電系統裝置是將設置可動之微機電系統元件表面之電路利用打線等方式與基板或外部電性連接。如此不僅增加製程的複雜度，且佔用較大之基板面積，導致無法有效縮小微機電系統裝置之體積。

綜上所述，如何簡化微機電系統裝置之導電路徑以提升微機電系統裝置之整合度便是目前極需努力的目標。

本發明提供一種微機電系統裝置及其製造方法，其是將製作可動之微機電系統元件之基板分為兩個電性獨立的導電區域，使可動之微機電系統元件以及設置於其表面上之電路可分別經由相對應的導電區域與下方之另一基板電性連接，藉此簡化導電路徑以及製造流程。

本發明一實施例之微機電系統裝置包含一第一基板、一第二基板以及一第三基板。第一基板包含至少一第一電路，其設置於第一基板 之一表面。第二基板具有一第一表面以及一第二表面，並包含一微機電系統元件、一導電部以及一第二電路。微機電系統元件分離自第二基板且以第一表面朝向第一基板設置於第一基板之表面，並與第一電路電性連接。導電部分離自第二基板且與微機電系統元件電性獨立，並與第一電路電性連接。第二電路設置於微機電系統元件之第二表面，並與微機電系統元件電性獨立。第二電路是經由導電部與第一電路電性連接。第三基板具有一凹槽區域以及多個托腳結構。第三基板設置於第二基板上方，並以托腳結構與第一基板連接，使第二基板容置於凹槽區域。

本發明另一實施例之微機電系統裝置之製造方法包含：提供一第一基板，其包含至少一第一電路，其設置於第一基板之一表面；提供一第二基板，其具有一第一表面以及一第二表面；將第二基板以第一表面朝向第一基板設置於第一基板之表面；將第二基板分成一元件區域以及一導電部，其中元件區域以及導電部彼此電性獨立且分別與第一電路電性連接；形成一導電層於第二基板之第二表面；將導電層圖案化，以形成一第二電路；形成一微機電系統元件於第二基板之元件區域；提供一第三基板，其具有一凹槽區域以及多個托腳結構；以及將第三基板設置於第二基板上方，並以托腳結構與第一基板連接，使第二基板容置於凹槽區域。

以下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明之實施例提供一半導體製程技術。本發明之實施例特別是包括了利用半導體製造技術以形成微機電系統裝置之方法與結構。一僅作為舉例說明之實施例提供了使用一單片整合(monolithic integration)製程以形成motion sensor、陀螺儀(gyroscope)以及磁性感測器(magnetic)之方法。本發明之方法與結構亦適用於其它應用，例如致動器、感測 器以及偵測器等。

請參照圖1以及圖2，本發明之一實施例之微機電系統裝置1包含一第一基板11、一第二基板12以及一第三基板13。於一實施例中，第一基板11可為一矽基板。第一基板11包含至少一第一電路111，其設置於第一基板11之上表面。舉例而言，第一電路111可包含一或多個電極111a以及多個導電接點111b。較佳者，第一電路111可包含一互補式金氧半導體元件。

第二基板12具有一第一表面121以及一第二表面122。第二基板12包含一或多個可動之微機電系統元件12a、一導電部12b以及一第二電路12c。微機電系統元件12a以第一表面121朝向第一基板11設置於第一基板11的上表面，並與第一電路111之導電接點111b電性連接。舉例而言，微機電系統元件12a可包含一導電貫孔123a。導電貫孔123a貫穿微機電系統元件12a之第一表面121以及第二表面122，並與第一電路111之導電接點111b電性連接，且透過一歐姆接觸與微機電系統元件12a電性連接。歐姆接觸可形成於微機電系統元件12a之第二表面122、於微機電系統元件12a容置導電貫孔123a之貫穿孔的側壁及/或微機電系統元件12a之第一表面121。此處當與微機電系統元件12a之第二表面122形成該歐姆接觸時，微機電系統元件12a更可包括一導電層12c’，其與第二電路12c電性分離。導電層12c’則與導電貫孔123a電性連接，並於微機電系統元件12a之第二表面122形成歐姆接觸，使微機電系統元件12a能夠以其第二表面122，經由導電貫孔123a與第一電路111電性連接。導電貫孔123a更可包括一位於其頂部之延伸部分，用以使導電貫孔123a及微機電系統元件12a形成更良好之歐姆接觸。此處當與用以容置導電貫孔123a之貫穿孔之側壁形成該歐姆接觸時，貫穿孔123a之側壁其上可形成一導電層用以與微機電系統元件12a形成歐姆接觸，如同另一情況中微機電系統元件12a之第二表面122其上可以形成導電層12c’。此處當與微機電系統元件12a之第一表面121形成歐姆接觸，導電貫孔之深度可減少且第一表面 11其上可形成一導電層，用以與微機電系統元件12a之第一表面121形成歐姆接觸，如同另一情況中微機電系統元件12a之第二表面122其上形成導電層12c’。

接續上述說明，導電部12b與微機電系統元件12a電性獨立。舉例而言，可於第二基板12設置一溝渠124，並於溝渠124中充填介電材料，使導電部12b以及微機電系統元件12a彼此電性獨立。導電部12b並與第一電路111之導電接點111b電性連接。第二電路12c則設置於微機電系統元件12a之第二表面122，並與微機電系統元件12a電性獨立。舉例而言，一介電層125以及第二電路12c依序設置於微機電系統元件12a之第二表面122上即可使第二電路12c以及微機電系統元件12a彼此電性獨立。第二電路12c並與導電部12b電性連接，使第二電路12c能夠經由導電部12b與第一電路111之導電接點111b電性連接。舉例而言，導電部12b可包含一導電貫孔123b，其貫穿導電部12b之第一表面121以及第二表面122，並與第一電路111之導電接點111b電性連接。將第二電路12c與導電貫孔123b電性連接，第二電路12c即可經由導電貫孔123b與第一電路111電性連接。

第三基板13包括多個托腳結構131，其圍繞一凹槽區域132。第三基板13設置於第二基板12的上方，並以托腳結構131與第一基板11連接，使第二基板12容置於第三基板13之凹槽區域132。於一實施例中，第三基板13具有導電性，且托腳結構131之末端設有接墊133。第三基板13與第一基板11共晶鍵合(eutectically bonded)，使接墊133與第一基板11之接合區域形成一低阻抗導電接觸。舉例而言，第三基板13包含摻雜矽、具有導電電鍍之陶瓷、具有氧化錫(ITO)塗層之玻璃，及氧化鉭至少其中之一。較佳者，可於第三基板13之上表面形成一介電層134。

依據圖1以及圖2所示之結構，第二基板12包含微機電系統元件12a經由導電貫孔123a與第一基板11之第一電路111電性連接之第一導電路徑，以及設置於微機電系統元件12a之第二表面122之第二電路 12c經由導電貫孔123b與第一基板11之第一電路111電性連接之第二導電路徑，且第一導電路徑以及第二導電路徑彼此電性獨立。因此，第一基板11以及第二基板12能夠垂直整合在一起，且佔用較小之基板面積。

本領域中具有通常知識者應可辨認許多本發明之變化、修改以及置換等。舉例而言，請參照圖3A，設置於微機電系統元件12a之第二表面122之第二電路12c可包含多層電路層。或者，可於第一基板11之上表面設置機械止動結構113。於一實施例中，第二基板12可為一基於矽的基板，例如一單晶矽基板。於圖3B所示之實施例中，第二基板12可為一參雜低阻抗矽基板。於第二基板12之第二表面122沉積一導電層，接著並對導電層進行圖案化以及蝕刻，即可形成彼此電性獨立之二個導電路徑，亦即微機電系統元件12a經由接墊126a與第一電路111電性連接，以及第二電路12c經由導電部12b之矽基板以及接墊126b與第一電路111電性連接。另外，根據一些設計，或許需要對導電部12b進一步的劃分區塊以避免第二電路12c之不同端點間發生電流短路。

應當注意的是，於上述諸實施例所描述之部分特徵為選擇性的，且可依據不同的製程與應用來使用。雖然這些特徵分別陳述於不同之實施例中，例如圖1所示之實施例之籬柱116，圖3A所示之實施例之多層電路層，以及圖3A所示之實施例之機械止動結構113，但其可分開或結合應用。

請參照圖4A至圖4L，說明本發明一實施例之微機電系統裝置之製造方法製造圖1所示之微機電系統裝置1之步驟。本發明之製造方法從一第一基板11開始。第一基板11包含驅動電路及/或感測電路等。於基板中可使用類比及/或數位電路，其通常係以特殊應用積體電路(ASIC)設計之元件實施。第一基板11亦可稱為電極基板。於本發明之一實施例中，第一基板11可為任何具有適宜機械剛性的基板，包括互補式金氧半導體(CMOS)基板、玻璃基板等。雖然這些剖面圖中僅顯示 單一裝置，但可以理解的是於單一基板上可製造多個晶粒。因此，這些圖中所示的單一裝置僅為代表，並非用以限制本發明於單一裝置之製造方法。於本說明書中將更完整的描述以晶圓級製程於一基板上製造多個晶粒或裝置。於製造裝置後，再利用切割(dicing)與切單(singulation)技術產生單獨的裝置封裝以於各種應用中使用。

如圖4A所示，於第一基板11上設置一具有預定厚度的第一介電層112a。於一實施例中，第一介電層112a可為一二氧化矽(SiO₂ )層，但本發明並非必要如此，其它適合的材料之使用也應涵蓋於本發明之範疇內。舉例來說，於不同實施例中，可沉積氮化矽(Si₃ N₄ )或氮氧化矽(SiON)以形成第一介電層112a。另外，於另一不同實施例中，亦可沉積多晶矽材料，包括非晶多晶矽(amorphous polysilicon)，以形成第一介電層112a。任何材料具有適合特性包括可與基板形成強韌的接合、可良好地黏著於第一基板11，以及機械剛性，都可代替Si_x O_y 材料。依據特定的應用，可於第一介電層112a之沉積過程中適當地使用緩衝層。

初步完成沉積之第一介電層112a具有一預定厚度，於一實施例中，此預定厚度大約為1μm。於其它實施例中，厚度之範圍涵蓋從大約0.01μm至大約10μm。當然，厚度會取決於特定的應用。於一些實施例中，第一介電層112a之形成是透過多次沉積以及研磨步驟以形成最終層。舉例來說，可以使用高密度電漿(HDP)沉積程序形成第一介電層112a之第一部分，再使用化學機械研磨(CMP)進行研磨。由於裝置特徵之密度為一變量，其為橫向位置之函數，沉積層並不一定會有均勻之上表面。因此，使用多步驟沉積/研磨程序可製造一平坦與均勻之表面。沉積技術之舉例包括正矽酸乙酯(TEOS)、高密度電漿(HDP)、化學氣相沉積(CVD)、低壓化學氣相沉積(LPCVD)、熱氧化(Thermal Oxdiation)等。此外，在有覆蓋一最終層(例如為氧化物)的情況下可使用其它的材料。

於本發明之一些實施例中，沉積第一介電層112a之程序是根據存在於基板上之結構進行。舉例而言，於第一基板11為互補式金氧半導 體基板的情況下，基板上的一些電路可能會因為進行高溫沉積程序而有不良影響，因為高溫沉積程序可能會損壞金屬或造成電路之相連接面有擴散的現象。因此，本發明一特定實施例使用低溫沉積、圖案化以及蝕刻程序，例如溫度低於500℃的程序，以形成圖4A-4L所示之數個層。於另一特定實施例中，沉積、圖案化以及蝕刻程序係於低於450℃的情況下進行，以形成所示之各個層。形成第一介電層112a後，將其圖案化以及蝕刻，以形成多個第一互連線貫孔(interconnect via)114a。第一互連線貫孔114a提供第一基板11與後續形成於第一介電層112a上之第一金屬層113a間之電性連接，於下將有更完整之描述。

接著，於第一介電層112a之上方設置一第一金屬層113a。第一金屬層113a填滿第一互連線貫孔114a。於一些實施例中，貫孔114a可分別以一導電材料(例如鎢)填充。於一實施例中，第一金屬層113a是以電鍍、物理氣相沉積(PVD)或化學氣相沉積(CVD)程序進行沉積。圖4A所示為第一基板11以及經過蝕刻程序後之圖案化第一金屬層113a。為了清楚說明本發明，於製程過程中並未顯示一微影程序，其中將一光阻層沉積於第一金屬層113a上，且圖案化以形成蝕刻罩幕。於微影程序中，蝕刻罩幕之尺寸可嚴格控制，且能夠以任何能抵抗用以蝕刻金屬層之蝕刻程序之合適材料形成。一特定實施例是使用氮化矽(Si₃ N₄ )蝕刻罩幕。雖然圖4A中所示為一維之剖面圖，但本領域中具有通常知識者應能明白金屬層中所形成的為一具有指定幾何形狀之二維圖案。於一實施例中，第一金屬層113a可包含鋁、銅、鋁-銅-矽之合金、鎢，以及氮化鈦。於一實施例中，第一金屬層113a之厚度可介於0.1μm至5μm之間。於一特定實施例中，第一金屬層113a之厚度為0.5μm。

接著，第一金屬層113a之上方設置了一第二介電層112b。於一些實施例中，形成第二介電層112b之程序以及第二介電層112b之成分與第一介電層112a相似。於其它實施例中，第二介電層112b使用了與第一介電層112a不同之材料以及程序。更有其它實施例中此二介電層具 有相似處亦有相異處。形成第二介電層112b後，將其圖案化以及蝕刻，以形成多個第二互連線貫孔114b。第二互連線貫孔114b提供第一金屬層113a與後續形成於第二介電層112b上之第二金屬層113b間之電性連接，於下將有更完整之描述。

接著，於第二介電層112b上設置一第二金屬層113b。第二金屬層113b填滿第二互連線貫孔114b。於一些實施例中，貫孔114b可分別以一導電材料(例如鎢)填充。將第二金屬層113b圖案化後可作為微機電系統裝置之電極，例如感測以及驅動電極，或者作為與第二基板12以及第三基板13之連接區域。連接區域可包含一導電材料，其於結構上具有足夠之機械剛性以維持連接界面。於一特定實施例中，連接區域與第一基板11形成一低阻抗歐姆接觸。於一些實施例中，連接區域可包含鍺、鋁或銅。於其它實施例中，連接區域亦可使用其它材料，例如金、銦，以及其它提供底部黏著以及濕潤改良金屬堆疊之焊料。

請參照圖4B，於第二介電層112b上沉積一第三介電層112c。第三介電層112c之沉積程序可如同上述圖4A所示第二介電層112b之製程程序。之後，再對第三介電層112c進行圖案化以形成多個籬柱116以及一凹槽區域115，以容置一或多個微機電系統元件。多個籬柱116環繞第三基板13之接合位置，以防止該區域之金屬於接合過程中移入週遭區域而造成裝置故障。蝕刻程序可包含一或多個蝕刻程序，例如非等向性蝕刻、氧化物蝕刻、反應性離子蝕刻(RIE)等。於一實施例中，蝕刻程序亦可定義一或多個微機電系統元件之機械止動結構113，如圖3A所示。於一實施例中，可使用一或多個緩衝層作為蝕刻擋止層。本領域中具有通常知識者應能辨認許多本發明之變化、修改以及置換。

請參照圖4C，其顯示一第二基板12。第二基板12之第一表面121上可形成了多個凹槽區域127。於一實施例中，凹槽區域127之深度可介於1μm至500μm。當第二基板12與第一基板11接合時，凹槽區域127可幫助減少從第一基板11來的干擾。於一些實施例中，每一凹槽區域127之深度可與其他凹槽區域127之深度不同，以致能創造一自 行設定之第二基板12。於一實施例中，第二基板12之厚度為第二基板12上沿著一或多個與厚度垂直方向的位置(也就是第二基板12之表面上位置)的函數。

於另一實施例中，於第二基板12之第一表面121沉積一導電層，接著並對導電層進行圖案化以及蝕刻，以形成多個接墊126a、126b，如圖3B所示。接墊126a、126b之厚度介於0.1μm與1μm。於一特定實施例中，接墊126a、126b可包括一鋁銅合金。需注意者，接墊126a、126b亦可設置於第一基板11上，以進行後續之接合程序。

請參照圖4D，將第二基板12以其第一表面121朝向第一基板11，並與第一基板11接合。第二基板12與第一基板11之接合能夠以熔接(fusion bond)、共晶鍵合(eutectic bonding)、導電共晶鍵合、銲接以及黏合至少其中之一加以實現。於一實施例中，對第一基板11以及第二基板12之接合界面進行施壓以及加熱，使接合界面之導電材料產生回流反應(reflow)。導電材料之回流反應所形成的接合結構提供第二基板12與第一基板11間之歐姆接觸，如圖3B所示。第二基板12與第一基板11間之接合為具有導電性之共晶鍵合，因此免除了需提供微機電系統元件以及第一基板11間訊號另外之導電路徑。於一些實施例中，接合可以金屬對金屬融接達成，例如Al-Al、Cu-Cu或Au-Au。於一些實施例中，第二基板12亦能夠以異方性導電膜黏合於第一基板11。

接著，以一研磨(grinding)及/或其它薄化(thinning)程序對第二基板12進行薄化，以達成指定之厚度，如圖4E所示。於一些實施例中，薄化後之第二基板12之剩餘厚度大約介於1μm至500μm。指定之厚度可用傳統薄化技術如化學機械研磨(CMP)及/或反應性離子蝕刻(RIE)達成。由於圖4D所示之實施例中沒有結構可作為擋止層以使薄化程序終止，薄化程序採用了精準之控制。假如沒有精準的控制，則薄化程序可能產生比指定厚度要薄或厚的第二基板12，因而影響後續所製造之微機電系統裝置之性能。於其它實施例中，將一蝕刻擋止層與第二基板12結合，以便於薄化程序之精準控制。本領域中具有通常知識者應 能辨認許多本發明之變化、修改以及置換。

請參照圖4E，接著將第二基板12分成一元件區域12a’以及一導電部12b，其中元件區域12a’以及導電部12b彼此電性獨立。於一實施例中，可於第二基板12形成一溝渠124，使第二基板12分成實體上未連接之一元件區域12a’以及一導電部12b。接著，於溝渠124中充填介電材料。於一實施例中，可在第二基板12之第二表面122形成一介電層125時，一併充填介電材料於溝渠124中。

請參照圖4F，對介電層125進行圖案化以及蝕刻，以使第二基板12之第二表面122曝露出來。多個曝露之第二表面122分別分佈於第二基板12之元件區域12a’以及一導電部12b。接著，在曝露之第二表面122的位置對第二基板12進行圖案化以及蝕刻，以形成多個貫孔V。貫孔V貫穿元件區域12a’以及導電部12b之第一表面121以及第二表面122，直達第一電路111，如圖4G所示。需注意者，貫孔V之開口尺寸小於曝露之第二表面122之面積。

請參照圖4H，於貫孔V(標示於圖4G)中充填導電材料(例如鎢)即可形成與第一電路111電性連接之導電貫孔123a、123b。導電貫孔123a可透過一歐姆接觸與微機電系統元件12a電性連接，其中導電貫孔123a可與微機電系統元件12a之第二表面122、於微機電系統元件12a中用以容置導電貫孔123a之貫孔V之側壁、及/或微機電系統元件12a之第一表面121形成歐姆接觸。此處當與微機電系統元件12a之第二表面122形成歐姆接觸時，第二基板12之第二表面122其上形成一導電層12c’。導電層12c’與導電貫孔123a、123b電性連接，並且與第二基板12之第二表面122上之暴露位置形成歐姆接觸。除此之外，可對貫孔V填料以使得導電貫孔123a具有一延伸部分，如此與第二基板12之第二表面122可形成更良好之歐姆接觸。此處當與微機電系統元件12a中用以容置導電貫孔123a之貫孔V之側壁形成歐姆接觸時，需要持續地注意維持貫孔V之導電性，以避免如氧化物對導電性的不良影響。並且，如同導電層12c’之作用，貫孔V之側壁其上可以形成一導電層， 用以與第二基板12形成歐姆接觸。此處當與第二基板12之第一表面121形成歐姆接觸時，如同導電層12c’之作用，在第二基板12與第一基板11接合之前，一導電層可被嵌入第三介電層112c(如圖4B所示)，並且導電材料可形成並填充貫孔V。導電貫孔123a與第二基板12形成歐姆接觸之區域可包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。

請參照圖4I，對導電層12c’進行圖案化以及蝕刻，以形成第二電路12c。第二電路12c與導電貫孔123b電性連接，使第二電路12c可經由導電貫孔123b與第一電路111電性連接。而部分與導電貫孔123a電性連接之導電層12c’則與第二電路12c彼此電性獨立。

請參照圖4J，接著，對第二基板12進行圖案化以及蝕刻，以形成一微機電系統元件12a。形成微機電系統元件12a所使用之圖案化與蝕刻技術會依據不同之微機電系統元件12a改變。此處可使用傳統之蝕刻技術像非等向性蝕刻、反應性離子蝕刻(RIE)等。於一些實施例中，第二基板12之厚度隨沿著第二基板12長度之位置變化呈一函數關係，其中長度是定義為沿著與第二基板12厚度垂直之方向。舉例來說，第二基板12可於一端具有一第一厚度、中央具有一第二厚度，以及另一端具有一第三厚度。在這個例子中，第一、第二與第三厚度可彼此不同。因為第二基板12厚度的可調變特性，可藉此微調其重量分布，以增加微機電系統元件12a的敏感度。

請參照圖4K，提供一第三基板13。於一些實施例中，第三基板13可包含摻雜矽、具有一導電塗層之陶瓷、以一導電塗層(例如氧化錫(ITO))覆蓋之玻璃，或者像氧化鉭之金屬。於第三基板13之表面設置一黏著層。黏著層可輔助第三基板13與第一基板11間之黏著。於一些實施例中，黏著層是以沉積一種晶種層(seed layer)，例如鈦/金，接著沉積一導電層(例如電鍍金)所形成。接著，對第三基板13進行圖案化以及蝕刻，以形成多個托腳結構131。於一些實施例中，托腳結構131大約具有90μm之高度。蝕刻第三基板13以形成托腳結構131之程序使第三基板13中形成一凹槽區域132。保留於托腳結構131上之部分 黏著層形成接墊133。凹槽區域132可包圍第二基板12。凹槽區域132之橫向尺寸是依據第三基板13所覆蓋之第二基板12之幾何結構來選擇。

請參照圖4L，將第三基板13以托腳結構131接合於第一基板11。第三基板13與第一基板11之連接步驟能夠以熔接(fusion bond)、玻璃介質鍵合(glass frit bonding)、共晶鍵合(eutectic bonding)、導電共晶鍵合、銲接以及黏合至少其中之一加以實現。於一些實施例中，接合第三基板13與第一基板11時所採用之溫度比接合第二基板12與第一基板11時所採用之溫度低，以保護微機電系統元件12a。於一些實施例中，接合溫度低於450℃。第三基板13具有導電性，以提供第二基板12電磁干擾(EMI)之遮蔽。第三基板13並將第二基板12以及第一基板11上之電子裝置與外界環境隔絕，因此提供微機電系統元件12a一控制環境。於一些實施例中，可於微機電系統元件12a之操作生命期提供控制環境，可包含於大氣壓力或較小壓力下之空氣、乾空氣、氮氣、惰性氣體等。於一特定實施例中，提供一真空環境作為控制環境。於一些應用中，使用了各種不同壓力之氟化硫(SF₆ )或其它高介電常數之氣體。本領域中具有通常知識者應能辨認許多本發明之變化、修改與置換。最後，於第三基板13之上表面形成一介電層134，即完成圖1所示之微機電系統裝置1。

上述之微機電系統裝置可為一具有多個微機電系統裝置之陣列製造於單一基板上。本發明可進行基板級接合，以將每一微機電系統裝置包圍於一晶粒中。舉例而言，第一基板包含多個電子裝置，例如電極，且以陣列之形式設置。第二基板包含多個微機電系統元件，且以陣列之形式設置。接著，將第二基板與第一基板對應接合，並形成所需之導電路徑。最後將包含多個陣列配置之凹槽區域之第三基板與第一基板接合，以使每一微機電系統裝置容置於凹槽區域中。如此，多個微機電系統裝置即可同時形成。

綜合上述，本發明之微機電系統裝置及其製造方法是將製作可動 之微機電系統元件之基板分為兩個電性獨立的導電區域，使可動之微機電系統元件以及設置於其表面之電路可分別經由相對應的導電區域與下方之另一基板電性連接。因此本發明之微機電系統裝置及其製造方法無需使用打線製程，如此不僅可簡化導電路徑的配置，並提升微機電系統裝置之整合度，亦可簡化製造流程。

以上所述之實施例僅是為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

1‧‧‧微機電系統裝置

11‧‧‧第一基板

111‧‧‧第一電路

111a‧‧‧電極

111b‧‧‧導電接點

112a‧‧‧第一介電層

112b‧‧‧第二介電層

112c‧‧‧第三介電層

113‧‧‧機械止動結構

113a‧‧‧第一金屬層

113b‧‧‧第二金屬層

114a‧‧‧第一互連線貫孔

114b‧‧‧第二互連線貫孔

115‧‧‧凹槽區域

116‧‧‧籬柱

12‧‧‧第二基板

12a‧‧‧微機電系統元件

12a’‧‧‧元件區域

12b‧‧‧導電部

12c‧‧‧第二電路

12c’‧‧‧導電層

121‧‧‧第一表面

122‧‧‧第二表面

123a‧‧‧導電貫孔

123b‧‧‧導電貫孔

124‧‧‧溝渠

125‧‧‧介電層

126a、126b‧‧‧接墊

127‧‧‧凹槽區域

13‧‧‧第三基板

131‧‧‧托腳結構

132‧‧‧凹槽區域

133‧‧‧接墊

134‧‧‧介電層

V‧‧‧貫孔

圖1為一剖面示意圖，顯示本發明一實施例之微機電系統裝置。

圖2為一俯視圖，顯示本發明一實施例之微機電系統裝置之第二基板。

圖3A為一剖面示意圖，顯示本發明另一實施例之微機電系統裝置。

圖3B為一剖面示意圖，顯示本發明又一實施例之微機電系統裝置。

圖4A至圖4L為一剖面示意圖，顯示本發明一實施例之微機電系統裝置之製造步驟。

1‧‧‧微機電系統裝置

11‧‧‧第一基板

111‧‧‧第一電路

111a‧‧‧電極

111b‧‧‧導電接點

112a‧‧‧第一介電層

112b‧‧‧第二介電層

112c‧‧‧第三介電層

116‧‧‧籬柱

12‧‧‧第二基板

12a‧‧‧微機電系統元件

12b‧‧‧導電部

12c‧‧‧第二電路

12c’‧‧‧導電層

121‧‧‧第一表面

122‧‧‧第二表面

123a‧‧‧導電貫孔

123b‧‧‧導電貫孔

124‧‧‧溝渠

125‧‧‧介電層

13‧‧‧第三基板

131‧‧‧托腳結構

132‧‧‧凹槽區域

133‧‧‧接墊

134‧‧‧介電層

Claims (29)

1. 一種微機電系統裝置，包含：一第一基板，其包含至少一第一電路，設置於該第一基板之一表面；一第二基板，其具有一第一表面以及一第二表面，該第二基板包含：一微機電系統元件，其分離自該第二基板且以該第一表面朝向該第一基板設置於該第一基板之該表面，並與該第一電路電性連接；一導電部，其分離自該第二基板且與該微機電系統元件電性獨立，並與該第一電路電性連接；以及一第二電路，其設置於該微機電系統元件之該第二表面，並與該微機電系統元件電性獨立，該第二電路經由該導電部與該第一電路電性連接；以及一第三基板，其具有一凹槽區域以及多個托腳結構，該第三基板設置於該第二基板上方，並以該托腳結構與該第一基板連接，使該第二基板容置於該凹槽區域。
2. 如請求項1所述之微機電系統裝置，其中該微機電系統元件包含一導電貫孔，其中，該導電貫孔貫穿該微機電系統元件之該第一表面以及該第二表面，並透過一歐姆接觸與該第一電路以及該微機電系統元件電性連接。
3. 如請求項2所述之微機電系統裝置，其中該微機電系統元件更包含一導電層；該導電層與該導電貫孔電性連接，且與該微機電系統元件之該第二表面形成該歐姆接觸。
4. 如請求項2所述之微機電系統裝置，其中該歐姆接觸區域包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。
5. 如請求項1所述之微機電系統裝置，其中該導電部包含一導電貫孔，其貫穿該導電部之該第一表面以及該第二表面，並與該第一電路以及該第二電路電性連接。
6. 如請求項1所述之微機電系統裝置，其中該第二電路與該導電部之該 第二表面形成一歐姆接觸，且該歐姆接觸之區域包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。
7. 如請求項1所述之微機電系統裝置，其中該第一基板包含一互補式金氧半導體基板。
8. 如請求項1所述之微機電系統裝置，其中該第二基板包含單晶矽。
9. 如請求項1所述之微機電系統裝置，其中該第二基板之厚度隨沿著該第二基板長度之位置變化呈一函數關係，其中長度是定義為沿著與該第二基板厚度垂直之方向。
10. 如請求項1所述之微機電系統裝置，其中該微機電系統元件以及該導電部與該第一電路之連接區域包含一合金，其包含鋁、銅、鍺、銦、金以及矽至少其中之一。
11. 如請求項1所述之微機電系統裝置，其中該第三基板與該第一基板之連接區域包含一合金，其包含鋁、銅、鍺、銦、金以及矽至少其中之一。
12. 如請求項1所述之微機電系統裝置，其中該第三基板具有導電性，且包含摻雜矽、具有導電電鍍之陶瓷、具有氧化錫(ITO)塗層之玻璃，及氧化鉭至少其中之一。
13. 一種微機電系統裝置之製造方法，包含：提供一第一基板，其包含至少一第一電路，設置於該第一基板之一表面；提供一第二基板，其具有一第一表面以及一第二表面；將該第二基板以該第一表面朝向該第一基板設置於該第一基板之該表面；將該第二基板分成一元件區域以及一導電部，其中該元件區域以及該導電部彼此電性獨立且分別與該第一電路電性連接；形成一導電層於該第二基板之該第二表面；將該導電層圖案化，以形成一第二電路； 形成一微機電系統元件於該第二基板之該元件區域；提供一第三基板，其具有一凹槽區域以及多個托腳結構；以及將該第三基板設置於該第二基板上方，並以該托腳結構與該第一基板連接，使該第二基板容置於該凹槽區域。
14. 如請求項13所述之微機電系統裝置之製造方法，更包含：形成一導電貫孔，其貫穿該元件區域之該第一表面以及該第二表面，並與該第一電路電性連接，且透過一歐姆接觸與該微機電系統元件電性連接。
15. 如請求項14所述之微機電系統裝置之製造方法，更包含：形成一導電層，其與該導電貫孔電性連接，且與該微機電系統元件之該第二表面形成該歐姆接觸。
16. 如請求項14所述之微機電系統裝置之製造方法，其中該歐姆接觸區域包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。
17. 如請求項13所述之微機電系統裝置之製造方法，更包含：形成一導電貫孔，其貫穿該導電部之該第一表面以及該第二表面，並與該第一電路以及該第二電路電性連接。
18. 如請求項13所述之微機電系統裝置之製造方法，其中該第二電路與該導電部之該第二表面形成歐姆接觸，且該歐姆接觸之區域包含矽、鋁銅合金、氮化鈦以及鎢至少其中之一。
19. 如請求項13所述之微機電系統裝置之製造方法，其中該第二基板以及該第三基板與該第一基板之連接區域以多個籬柱圍繞。
20. 如請求項19所述之微機電系統裝置之製造方法，其中該籬柱包含一介電材料。
21. 如請求項13所述之微機電系統裝置之製造方法，更包含：蝕刻該第二基板，以使該第二基板之厚度隨沿著該第二基板長度之位置變化呈一函數關係，其中長度是定義為沿著與該第二基板厚度垂直 之方向。
22. 如請求項13所述之微機電系統裝置之製造方法，更包含薄化該第二基板。
23. 如請求項13所述之微機電系統裝置之製造方法，其中該第二基板與該第一基板之連接步驟是以熔接(fusion bond)、共晶鍵合(eutectic bonding)、導電共晶鍵合、銲接以及黏合至少其中之一加以實現。
24. 如請求項13所述之微機電系統裝置之製造方法，其中該第三基板與該第一基板之連接步驟是以熔接(fusion bond)、玻璃介質鍵合(glass frit bonding)、共晶鍵合(eutectic bonding)、導電共晶鍵合、銲接以及黏合至少其中之一加以實現。
25. 如請求項13所述之微機電系統裝置之製造方法，其中該第二基板與該第一基板以及該第三基板與該第一基板之連接步驟分別於第一溫度以及一第二溫度下進行，其中該第一溫度高於該第二溫度。
26. 如請求項25所述之微機電系統裝置之製造方法，其中該第一溫度低於450℃。
27. 如請求項13所述之微機電系統裝置之製造方法，其中該第一基板包含一互補式金氧半導體基板。
28. 如請求項13所述之微機電系統裝置之製造方法，其中該第二基板包含單晶矽。
29. 如請求項13所述之微機電系統裝置之製造方法，其中該第三基板具有導電性，且包含摻雜矽、具有導電電鍍之陶瓷、具有氧化錫(ITO)塗層之玻璃，及氧化鉭至少其中之一。