Nothing Special   »   [go: up one dir, main page]

TWI423351B - Image identification installation method - Google Patents

Image identification installation method Download PDF

Info

Publication number
TWI423351B
TWI423351B TW095114658A TW95114658A TWI423351B TW I423351 B TWI423351 B TW I423351B TW 095114658 A TW095114658 A TW 095114658A TW 95114658 A TW95114658 A TW 95114658A TW I423351 B TWI423351 B TW I423351B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
image
alignment mark
electrode
Prior art date
Application number
TW095114658A
Other languages
English (en)
Other versions
TW200731425A (en
Inventor
Terada Katsumi
Senda Masafumi
Nishimura Koji
Original Assignee
Toray Eng Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Eng Co Ltd filed Critical Toray Eng Co Ltd
Publication of TW200731425A publication Critical patent/TW200731425A/zh
Application granted granted Critical
Publication of TWI423351B publication Critical patent/TWI423351B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Image Analysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

影像辨識安裝方法
本發明有關於在將半導體晶片安裝到電路基板時，以良好之精度檢測晶片之突起電極的位置，吸收突起電極和電路基板之電極的位置偏移之安裝方法。
在將半導導晶片安裝在電路基板之方法中，習知之方法是使形成在半導體晶片之電極襯墊上的突起電極和電路基板之電極進行位置對準，利用加壓和加熱進行接合。形成在半導體晶片之電極襯墊上的突起電極，一般稱為接點突起部。該接點突起部之形成是使用接線法在半導體晶片之電極襯墊附著既定量之金線後，在停止供給金線之狀態，使接線之工具遠離半導體晶片，將金線拉斷。另外，電路基板使用陶瓷基板或玻璃．環氧樹脂基板，在電路基板上設有與各種佈線電連接之電極。該電極(內引線)其剖面視圖形成大致梯形形狀，隨著遠離電路基板使幅度變窄。在專利文獻1中所揭示之方法是將形成在半導體晶片之接點突起部和電路基板之電極配置成互相面對，使電極之幅度形成與接點突起部之幅度同等以下，進行熱壓著直至接點突起部之前端部的幅度成為與電極的幅度相同之程度，進行接點突起部和電極之接合，在接合後利用樹脂將接合部密封。
近年來電子零件之高密度安裝化，利用半導體晶片端子之細間距化和安裝有晶片零件之電路基板的微細化加以因應。因此，進行細間距化，要求將半導體晶片安裝到從10 μ m至30 μ m之電極幅度的電路基板。成為接合到此種方式之細間距的電路基板之電極的半導體晶片之接點突起部，其突起部之直徑為15 μ m至35 μ m程度，如圖2所示，在電極2的前後左右等之一側，離開電極2之中心的位置偏移極小。因此，如圖7所示，在接合晶片1和電路基板4時，晶片1之接點突起部3不被配置在電路基板4之電極5的中央，造成靠向一側，在安裝時接點突起部3會如箭頭所示地橫向滑動，而引起安裝不良。
另外，由於電路基板4之延伸等，電極5之位置會偏離電路基板4之對位標記的位置，在進行晶片1和電路基板4的對位標記間之對準安裝時，會引起安裝不良為其問題。
[專利文獻1]日本專利特開2003－332374號公報
因此本發明之課題是針對上述之問題，提供即使晶片之接點突起部的位置不被配置在晶片之電極的中心，亦可以進行良好之接合的電子零件之安裝方法。
另外，本發明之課題是避免晶片和電路基板之對準標記間進行對準之安裝的安裝不良。
用來解決上述問題的本發明之影像辨識安裝方法，在安裝前利用辨識手段對晶片之對位標記和基板之對位標記進行影像辨識，用來進行晶片和基板之對位，藉以使晶片之突起電極和基板之電極接合，其特徵在於：在利用辨識手段對晶片之對位標記進行影像辨識之後，利用辨識手段對形成在離開晶片之對位標記既定位置之突起電極的外觀進行影像辨識，計算突起電極之位置的座標，校正離開突起電極之對位標記的位置偏移量，進行晶片和基板之接合。
在該影像辨識安裝方法中，當在安裝前利用辨識手段對基板之對位標記進行影像辨識時，在利用辨識手段對基板之對位標記進行影像辨識之後，可以利用辨識手段對形成在離開基板之對位標記既定位置的電極之外觀進行影像辨識，計算電極之位置的座標，校正離開基板之電極的對位標記之位置偏移量，進行晶片和基板之接合。
另外，在上述影像辨識安裝方法中，搬運晶片用之晶片搬運手段的晶片保持板由透明構件構成，在搬運晶片時，可以利用被配置在晶片搬運手段之下方的辨識手段，對形成在晶片之突起電極進行影像辨識，藉以辨識晶片之突起電極的位置。亦即構成為可對搬運中之晶片的突起電極進行影像辨識。
另外，在上述影像辨識安裝方法中，可以預先登錄突起電極的平均之影像圖案，利用辨識手段對形成在晶片之突起電極進行影像辨識，使上述平均之影像圖案和利用辨識手段影像辨識到之影像圖案進行比較，用來辨識晶片之突起電極的位置。
依照本發明之影像辨識安裝方法，不是以晶片和基板之對位標記作為基準進行位置對準而安裝，而是對晶片之突起電極進行影像辨識，正確地把握突起電極之位置，進行其突起電極和基板之對位，所以即使突起電極形成在偏離晶片之電極的中心部之位置，亦可以高精度安裝晶片，成為對基板具有所希望之目標的位置關係。
另外，假如成為對基板之電極的電極位置進行影像辨識藉以對位之方式時，即使由於基板之延伸等基板的電極偏離對位標記之位置時，亦可以達成既定之良好的接合。
另外，假如晶片搬運手段之晶片保持板由透明構件構成，在晶片之搬運中可以對突起電極進行影像辨識時，可以縮短成為接合步驟整體之作業時間。
另外，假如預先登錄突起電極之平均的影像辨識，使其與影像辨識之影像圖案進行比較時，即使當在晶片形成突起電極時，突起電極之一部份欠缺，假如與預先登錄之突起電極的影像圖案之差很小時，亦可以安裝，所以不要求作成該程度之突起電極的精度，可以提高良率，可以提高安裝效率。
下面參照圖式說明本發明之一實施形態。
圖1是用來實施本發明之一實施形態的影像辨識安裝方法中，倒裝晶片安裝裝置之主要部份正面圖。該安裝裝置之接合部的構成包含有：結合頭6，用來吸著和保持晶片1；結合載物7，用來吸著和保持基板4；和作為影像手段之2視野攝影機8。結合頭6成為可以升降，結合載物台7成為可以在X、Y、θ方向移動。2視野攝影機8以可以插入在結合頭6和結合載物台7之間的方式，構建成可以進退。晶片1朝向安裝裝置之接合部的搬運，成為使用圖中未顯示之晶片吸著反轉工具進行。基板4之搬運則使用圖中未顯示之基板搬運工具進行。
在圖2中表示作為晶片1之組裝面的突起電極之接點突起部3的形成面。在接點突起部3之形成面形成有晶片1之對位標記9和多個電極2。在各個電極2之上，形成有作為突起電極之接點突起部3。接點突起部3當在前步驟利用接線法使金線附著在電極2時，因為不易以良好之位置精度附著，所以在圖示實例中，形成對偏離電極2之電極中心10偏移到上下左右之位置。
其次，使用圖5之流程圖用來說明本發明之影像辨識安裝方法。首先，使用吸著反轉工具，將在前步驟於晶片1之電極2形成有接點突起部3之晶片1，吸著和保持在結合頭6。另外，具有電極5之基板4被基板搬運工具吸著和保持，搬運到結合載物台7(步驟S1)。
其次，2視野攝影機8進入晶片1和基板4之間(步驟S2)。2視野攝影機8進入後之位置成為使晶片1和基板4之對位記進入到2視野攝影機8之視野範圍的位置。
其次，2視野攝影機8進行晶片1之影像辨識，從所獲得之視野範圍的影像資料中，進行對位標記9之插尋(步驟S3)。以這時之搜尋範圍作為第1搜尋範圍A1。圖2以虛線表示該第1搜尋範圍A1。在第1搜尋範圍A1，因為包含2視野攝影機8之視野範圍的全部影像，所以存在有多個之電極2和接點突起部3。因為對位標記9與電極2和接點突起部3之外觀不同，所以在第1搜尋範圍A1進行與預先設定有對位標記9之影像資料的比較(粗搜尋)。當對位標記9之搜尋完成時，以離開對位標記9預先設定之距離的第2搜尋範圍A2作為搜尋範圍，進行接點突起部3之搜尋。圖2表示第2搜尋範圍A2。2視野攝影機8以對位標記9作為起點，在虛線所示之2搜尋範圍A2內進行搜尋(詳細搜尋)。當在第2搜尋範圍A2未檢測到接點突起部3之情況，使2視野攝影機8之位置移動既定量，變更視野範圍，再度地再設定第2搜尋範圍A2，進行搜尋動作。
其次，搜尋動作之結果，當檢測到接近如圖3所示之預先設定的登錄接點突起部之影像資料RID(圖3(A))的影像DID(圖3(B))時，如圖3(C)所示，進行影像資料間之比較。使表示登錄接點突起部之影像RID的外形之圖，重疊在所檢測到的接點突起部3之影像DID，如圖3(C)所示，求得兩個影像之差分的面積△A(步驟S4)。
其次，使預先設定之差分的面積之容許值和在步驟S4計算得之差分的面積進行比較(步驟S5)。當面積之比率在容許範圍外時，進行成為接點突起部形成不良之不良品因應處理(步驟S24)。
其次，在步驟S5，當面積之比率在容許範圍以內時，利用檢測到接點突起部3之影像資料，計算中心位置12(圖2之圖示)。然後，計算中心位置12和對位標記9之位置關係，取得圖2所示之x1,y1之資料(步驟S6)。
其次，使2視野攝影機8之位置移動既定量，變更視野範圍，從所獲得之視野範圍的影像資料之中，進行與步驟S3不同之對位標記9的搜尋(步驟S7)。與從步驟S3到步驟S6之動作同樣地，對另外之接點突起部3’進行搜尋，取得接點突起部3’之中心座標x1’,y1’的資料(步驟S7~S10)。
其次，計算連結接點突起部3和接點突起部3’之直線的斜率k1和座標x3,y3(步驟S11)。使用該斜率k1和座標作為晶片之結合基準位置。
其次，2視野攝影機8對基板4之對位標記13(圖4之圖示)進行影像辨識(基板之調製標記之粗搜尋)。然後，利用對位標記13，在預先設定之範圍，進行基板4之電極5的影像搜尋動作(電極之詳細搜尋)(步驟S12)。
其次，搜尋動作之結果，與接點突起部3之情況同樣地，當檢測到接近登錄電極之影像資料的影像時，進行影像資料間之比較。使表示登錄電極之影像的外形之四角形，重疊在檢測定之電極5的影像，求得差分之面積(步驟S13)。
其次，使預先設定之差分的面積之容許值，和在步驟S8計算得的差分之面積進行比較(步驟S14)。當面積之比率在容許範圍外時，進行電極形成不良之不良品因應處理(步驟S26)。
其次，在步驟S9當在容許範圍以內時，利用檢測到之電極5的影像資料，計算中心位置14(圖4之圖示)。然後，計算中心位置14和對位標記13之位置關係，取得x2,y2之資料(步驟S15)。
其次，使2視野攝影機8之位置移動既定量，變更視野範圍，從所獲得之視野範圍的影像資料中，進行與步驟S12不同的對位標記之搜尋(步驟S16)。與從步驟S12至步驟S15之動作同樣地，對另外一個之電極5’進行搜尋，取得電極5’之中心座標x2’,y2’的資料(步驟S16~S19)。在步驟S18，當面積之比率在容許範圍外時，進行電極形成不良之不良品因應的處理(步驟S27)。
其次，計算連結電極5和電極5’之直線的斜率k2和直線之中心點的座標x4,y4(步驟S20)。斜率k2和座標x4,y4成為基板之結合基準位置。
其次，根據晶片之斜率k1和座標x3,y3，與基板之斜率k2和座標x4,y4，使結合載物台7在X,Y,θ方向動作，用來進行對位(步驟S21)。
其次，當對位完成時，使結合頭6下降，進行加壓和加熱既定時間，用來使晶片1之接點突起部3和基板4之電極5接合(步驟S22)。
其次，使結合頭6上升，完成接合(步驟S23)。
依照此種方式，代替晶片1之對位標記9和基板之對位標記13者，因為根據接點突起部3和電極5之位置資料進行對位，藉以進行晶片1和基板4之接合，所以即使接點突起部3之位置不形成在晶片1的電極2之中心，亦可以達成良好之接合。另外，基板4之對位標記13和電極5之位置關係即使受到基板膨脹或收縮之影響，亦可以形成高精度的良好之接合。另外，接點突起部3之形狀即使在前步驟不能以良好之精度形成，假如成為既定的容許範圍以內之形狀時，因為可以辨識為接點突起部，所以可以提高接點突起部3是否良好之判定的良率，可以提高生產效率。
另外，本發明並不只限於上述之實施形態，可以實施下列方式之變化。首先，在上述實施形態之步驟S7以後是檢測基板4的電極5之影像，求得電極5之位置資料x2,y2，但是代替位置資料x2,y2者，亦可以使用基板4的對位標記13之位置資料，進行晶片1和基板4之對位。特別是在熱變形很小之基板4和晶片1接合之時，不需要利用電極5之位置資料進行對位，可以縮短該部份之作業時間。
另外，在上述之實施形態中，突起電極成為接點突起部3(以金或鋁線形成之突起部)，但是亦可以成為焊接突起部或電鍍突起部。
另外，在接點突起部3,3’之影像辨識時，如圖3(D)所示，由於照明之反射等成為在影像中央部產生有空白之影像資料DHD。在此種情況，以接點突起部3或3’之外形成為基準可以判定為進行圖案匹配之處理。
另外，在本發明之實施形態中是利用2視野攝影機8對被吸著保持在結合頭6之晶片1進行影像辨識，例如如圖6所示，預先使用透過型之晶片搬運手段15，在從晶片供給源將晶片1搬運到結合頭6之期間，可以使用作為辨認手段之CCD攝影機16進行影像辨識。
圖6所示之晶片搬運手段15，可以在從晶片供給源延伸到結合頭6之下部的固定軌道18上移動，可以以面向下狀態(晶片1之突起部的面向下)搬運晶片1。晶片1之吸著保持面由透明構件17(例如，玻璃等)構成。在結合作業中，利用CCD攝影機16對停止在等待位置之晶片搬運手段15上的晶片1進行影像辨識。
經由成為此種構造，進行結合作業時，對晶片1之接點突起部3進行影像辨識，可以在預定之等待位置進行粗搜尋、詳細搜尋，可以縮短作業時間。
另外，在該上述實施形態之流程圖中是在對晶片1之接點突起部3,3’進行2點辨識後，對基板4側之電極5,5’進行2點辨識，但是亦可以採用利用2視野攝影機8同時辨識接點突起部3,3’和電極5,5’之方式。利用此種方式，因為攝影機移動2次即可，所以作業時間變短。另外，利用2視野攝影機8同時辨識接點突起部3,3’和電極5,5’，因為可以不受攝影機軸停止精度之影響，所以可以以優良之精確安裝。
另外，以上之說明是就具有作為突起電極之接點突起部的晶片對基板之安裝進行說明，但是本發明亦可以擴展到形成有突起電極之其他電子零件對基板的安裝。因此，在本發明中，形成有突起電極之晶片在概念上包含此種其他之電子零件。
(產業上之可利用性)
在本發明之影像辨識安裝方法中，因為可以使裝置簡化和使步驟大幅地縮短，所以本發明可以適用在要求將晶片接合到基板之所有領域。
1．．．晶片
2．．．電極
3．．．接點突起部(突起電極)
4．．．基板
5．．．電極
6．．．結合頭
7．．．結合載物台
8．．．2視野攝影機
9．．．對位標記
10．．．電極中心
11．．．接點突起部中心
12．．．中心位置
13．．．對位標記
14．．．中心位置
15．．．晶片搬運手段
16．．．CCD攝影機
17．．．透明構件
18．．．固定軌道
A1．．．第1搜尋範圍
A2．．．第2搜尋範圍
圖1是用來實施本發明一實施形態之安裝方法的安裝裝置之主要部份正面圖。
圖2用來說明晶片之接點突起部形成面。
圖3(A)~(D)用來說明影像辨識處理時所使用之登錄資料和檢測資料。
圖4用來説明基板之電極和對位標記的位置關係。
圖5是本發明之一實施形態的影像辨識安裝方法之流程圖。
圖6是斜視圖，用來說明從下方對被晶片搬運手段保持之晶片進行影像辨識的方法。
圖7是晶片和基板之剖面圖，用來表示先前技術之安裝方法的問題。
1．．．晶片
2．．．電極
3、3’．．．接點突起部(突起電極)
9．．．對位標記
10．．．電極中心
12．．．中心位置
A1．．．第1搜尋範圍
A2．．．第2搜尋範圍

Claims (4)

  1. 一種影像辨識安裝方法，在安裝前利用辨識手段對晶片之對位標記和基板之對位標記進行影像辨識，用來進行晶片和基板之對位，藉以使晶片之突起電極和基板之電極接合，如此之影像辨識安裝方法，其特徵在於：在利用辨識手段對晶片之對位標記進行影像辨識之後，利用辨識手段對形成在離開晶片之對位標記既定位置之突起電極的外觀進行影像辨識，在未檢測出突起電極外觀的情況下，移動辨識手段的位置、變更視野範圍，再進行影像辨識，計算突起電極之位置的座標，校正離開突起電極之對位標記的位置偏移量，進行晶片和基板之接合。
  2. 一種影像辨識安裝方法，在安裝前利用辨識手段對晶片之對位標記和基板之對位標記進行影像辨識，用來進行晶片和基板之對位，藉以使晶片之突起電極和基板之電極接合，如此之影像辨識安裝方法，其特徵在於：在利用辨識手段對基板之對位標記進行影像辨識之後，利用辨識手段對形成在離開基板之對位標記既定位置的電極之外觀進行影像辨識，計算電極之位置的座標，校正離開基板之電極的對位標記之位置偏移量，進而，在利用辨識手段對晶片的對位標記進行影像辨識之後，利用辨識手段對形成在離開晶片的對位標記既定位置的突起電極外觀進行影像辨識，計算突起電極之位置的座標，校正離開突起電極的對位標記之位置偏移量，進行晶片和基板之接合。
  3. 一種影像辨識安裝方法，在安裝前利用辨識手段對晶 片之對位標記和基板之對位標記進行影像辨識，用來進行晶片和基板之對位，藉以使晶片之突起電極和基板之電極接合，如此之影像辨識安裝方法，其特徵在於：搬運晶片用之晶片搬運手段的晶片保持板由透明構件構成，在搬運晶片時，利用辨識手段對晶片的對位標記進行影像辨識之後，對形成於離開晶片的對位標記既定位置之突起電極外觀，利用被配置在晶片搬運手段之下方的辨識手段進行影像辨識，計算突起電極的位置之座標，並校正離開突起電極的對位標記之位置偏移量，以進行晶片與基板的接合。
  4. 如申請專利範圍第1至3項中任一項之影像辨識安裝方法，其中，預先登錄突起電極的平均之影像圖案，利用辨識手段對形成在晶片之突起電極進行影像辨識，使上述平均之影像圖案和利用辨識手段影像辨識到之影像圖案進行比較，用來辨識晶片之突起電極的位置。
TW095114658A 2005-04-28 2006-04-25 Image identification installation method TWI423351B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132922 2005-04-28

Publications (2)

Publication Number Publication Date
TW200731425A TW200731425A (en) 2007-08-16
TWI423351B true TWI423351B (zh) 2014-01-11

Family

ID=37307821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095114658A TWI423351B (zh) 2005-04-28 2006-04-25 Image identification installation method

Country Status (3)

Country Link
JP (1) JP5065889B2 (zh)
TW (1) TWI423351B (zh)
WO (1) WO2006118019A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088684B2 (en) * 2007-02-05 2012-01-03 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
TWI392417B (zh) * 2008-10-17 2013-04-01 Hon Hai Prec Ind Co Ltd 印刷電路板及其定位系統和方法
JP6538596B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
WO2017179152A1 (ja) 2016-04-13 2017-10-19 オリンパス株式会社 半導体装置および半導体装置の製造方法
TWI624894B (zh) * 2016-08-12 2018-05-21 鴻騏新技股份有限公司 重組式晶圓的對貼方法
JP7090219B2 (ja) * 2017-09-13 2022-06-24 パナソニックＩｐマネジメント株式会社 位置特定方法および位置特定装置
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206534A (ja) * 1990-11-30 1992-07-28 Fujitsu Ltd フリップチップボンディングの位置合わせ方法及び装置
JPH0837209A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2002110745A (ja) * 2000-09-27 2002-04-12 Yamaha Motor Co Ltd 部品認識制御方法及び部品認識制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206534A (ja) * 1990-11-30 1992-07-28 Fujitsu Ltd フリップチップボンディングの位置合わせ方法及び装置
JPH0837209A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2002110745A (ja) * 2000-09-27 2002-04-12 Yamaha Motor Co Ltd 部品認識制御方法及び部品認識制御装置

Also Published As

Publication number Publication date
WO2006118019A1 (ja) 2006-11-09
TW200731425A (en) 2007-08-16
JP5065889B2 (ja) 2012-11-07
JPWO2006118019A1 (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
TWI423351B (zh) Image identification installation method
JP4840862B2 (ja) 実装装置のチップ供給方法、及びその実装装置
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
TWI684235B (zh) 相對於第二物體來定位第一物體的裝置和方法
JP5232460B2 (ja) 半導体パッケージ
CN109314065B (zh) 安装装置和安装方法
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
JP3804649B2 (ja) 電子回路装置の製造方法および電子回路装置
JP3530517B2 (ja) アライメント補正機能付きフリップチップ実装装置
JP2006041006A (ja) 半導体チップのボンディング方法及び装置
JP5157364B2 (ja) 接合対象物のアライメント方法、これを用いた部品接合方法および部品接合装置
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
KR102247600B1 (ko) 본딩 장치 및 본딩 방법
WO2022158122A1 (ja) ボンディング方法およびボンディング装置使用方法
JPH05152794A (ja) Ｉｃチツプ実装装置
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP2002009112A (ja) 半導体素子の位置決め方法
JP2001196731A (ja) バンプ形成方法および半導体チップの接合方法
JP2009010307A (ja) ボンディング装置
KR20240080768A (ko) 기판 처리 장치 및 기판 처리 방법
JP2004014693A (ja) アライメント・マーク位置検出方法
KR20240141551A (ko) 기판 처리 장치 및 기판 처리 방법
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2002368493A (ja) 電子部品位置決め装置およびその方法