TWI420450B - 移位暫存器的時脈訊號供應方法與電路 - Google Patents

Description

移位暫存器的時脈訊號供應方法與電路

本發明是有關於一種移位暫存器的操作方法與電路，且特別是有關於一種移位暫存器的時脈訊號供應方法與時脈訊號供應電路。

目前之平面液晶顯示裝置的移位暫存電路係利用非晶矽(a-Si)或者多晶矽(p-Si)製程而直接製作在玻璃基板上，藉此節省閘極驅動晶片的成本、簡化模組段製造流程以及增加玻璃基板利用效率等。而以常見的移位暫存電路來說，一般會包括多個級聯耦接的移位暫存器。各個移位暫存器接收高頻率的時脈訊號，並依序驅動移位暫存器相電性耦接的閘極線與對應像素進行資料顯示的操作。

但是，當平面液晶顯示裝置的移位暫存電路製作在玻璃基板上，且又使用高頻率的時脈訊號時，將產生很大的寄生電容效應而造成整體電路的動態功率消耗大幅上升。

本發明的目的之一就是在提供一種移位暫存器的時脈訊號供應方法，其可大幅度地降低相關的動態功率消耗。

本發明的另一目的是提供一種移位暫存器的時脈訊號供應電路，其採用上述之移位暫存器的時脈訊號供應方法以減少相關的動態功率消耗。

本發明提出一種移位暫存器的時脈訊號供應方法，包括下列步驟：接收時脈訊號。將時脈訊號同時提供至兩個第一階訊號傳遞路徑上，這些第一階訊號傳遞路徑被第一控制訊號決定是否導通，且各第一階訊號傳遞路徑在不同時間被導通。

在本發明一實施例所述之時脈訊號供應方法中，所稱的第一控制訊號包括第一控制訊號本身及第一控制訊號的反相訊號。

在本發明一實施例所述之時脈訊號供應方法中，至少有一個第一階訊號傳遞路徑更分岔為兩個第二階訊號傳遞路徑，這些第二階訊號傳遞路徑被第二控制訊號決定是否導通，且各第二階訊號傳遞路徑在不同時間被導通。

在本發明一實施例所述之時脈訊號供應方法中，所稱的第二控制訊號包括第二控制訊號本身及第二控制訊號的反相訊號。

在本發明一實施例所述之時脈訊號供應方法，其中由同一個第一階訊號傳遞路徑所分岔出的多個第二階訊號傳遞路徑所傳遞的訊號，係被提供至不同的移位暫存器上；另外，由不同的第一階訊號傳遞路徑所傳遞的訊號，也被提供至不同的移位暫存器上。

本發明亦提出一種移位暫存器的時脈訊號供應電路，此電路包括：一組訊號源、第一訊號傳遞線路、第二訊號傳遞線路、第一開關以及第二開關。訊號源接收時脈訊號。第一開關電性耦接於訊號源與第一訊號傳遞線路之間。第二開關電性耦接於訊號源與第二訊號傳遞線路之間。第一開關與第二開關由一個第一控制訊號來決定是否導通，且第一開關與第二開關在不同時間導通。

在本發明一實施例所述之時脈訊號供應電路中，此電路更包括：第三訊號傳遞線路、第四訊號傳遞線路、第三開關以及第四開關。第三開關電性耦接於第一訊號傳遞線路與第三訊號傳遞線路之間。第四開關電性耦接於第一訊號傳遞線路與第四訊號傳遞線路之間。而第三開關與第四開關則由一個第二控制訊號來決定是否導通，且第三開關與第四開關在不同時間導通。

在本發明一實施例所述之時脈訊號供應電路，上述之第三開關為N型電晶體或P型電晶體，而第四開關則為N型電晶體與P型電晶體中不同於第三開關者；類似的，第一開關也可為N型電晶體或P型電晶體，而第二開關則為N型電晶體與P型電晶體中不同於第一開關者。

本發明解決前述問題的方式，乃是在時脈訊號供應電路上應用上述之時脈訊號供應方法。因此，本發明之時脈訊號供應電路在接收時脈訊號之後，會將時脈訊號傳遞至多階的訊號傳遞路徑上，而在不同時間上進行時脈訊號重新分配的動作，且重新分配的時脈訊號被提供至不同的移位暫存器上，使得整體時脈訊號的切換次數大幅度地降低，因而整體電路的功率消耗減少。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

以下將配合圖式說明本案為改善習用手段缺失所發展出來之移位暫存器的時脈訊號供應方法與時脈訊號供應電路。

第一實施例：

圖1為依照本發明一實施例之移位暫存電路的局部電路方塊圖。請參照圖1，移位暫存電路160包括有時脈訊號供應電路100以及多個級聯耦接的移位暫存器，例如移位暫存器102及106等。其中時脈訊號供應電路100透過導線接收高頻時脈訊號如CK與XCK，並透過時脈訊號供應電路100在不同的時間上依序產生對應的，相對較為低頻的低頻時脈訊號如CK1、CK2、XCK1與XCK2。也就是說，其一高頻時脈訊號CK透過時脈訊號供應電路100以產生二個低頻時脈訊號CK1與CK2，並透過導線傳遞至不同的移位暫存器如102與106，以使每一個移位暫存器在不同的時間上依序開始工作。

圖2為依照本發明一實施例之時脈訊號供應電路的示意圖。請參照圖2，時脈訊號供應電路100包括訊號源200、訊號傳遞線路211、212、213與214以及開關S21、S22、S23與S24。其中，訊號源200接收上述之二個高頻時脈訊號CK與XCK之一(在此實施例中是同時接收二者，但在只有一個高頻時脈訊號的狀況下當然也可以只接受唯一存在的高頻時脈訊號)，且將所接收的高頻時脈訊號CK與XCK向後傳遞。訊號源200將所接收到的高頻時脈訊號CK提供至訊號傳遞路徑組201上，並將另一高頻時脈訊號XCK提供至另一訊號傳遞路徑組202上。

以下以訊號傳遞路徑組201來進行解說。訊號傳遞路徑組202的運作方式與訊號傳遞路徑組201十分相似，為了簡化篇幅，以下並不特別說明。

請繼續參照圖2。訊號傳遞路徑組201包含了兩條訊號傳遞線路211與212(後續被歸類於第一階訊號傳遞路徑)，當訊號傳遞路徑組201被控制訊號Ctrl_a(即後述的第一控制訊號)決定是否導通時，將使兩條訊號傳遞線路211與212在不同時間上被決定是否導通。

當訊號源200所接收到的高頻時脈訊號CK傳遞至訊號傳遞路徑組201時，高頻時脈訊號CK會透過上述二個開關S21與S22，而在二條訊號傳遞線路211與212產生對應的低頻時脈訊號CK1與CK2。其中，開關S21(即後述的第一開關)電性耦接於訊號源200與訊號傳遞線路211(即後述的第一訊號傳遞線路)之間。開關S22(即後述的第二開關)電性耦接於訊號源200與訊號傳遞線路212(即後述的第二訊號傳遞線路)之間。控制訊號Ctrl_a(即第一控制訊號)用以控制二個開關S21與S22是否導通，且使得二個開關S21與S22被此控制訊號Ctrl_a控制在不同時間上導通。

另外說明的是，訊號源200也將所接收到的另一高頻時脈訊號XCK亦傳遞至訊號傳遞路徑組202上，並透過二個開關S23與S24在二條訊號傳遞線路213與214上，以產生對應的低頻時脈訊號XCK1與XCK2，相關的操作方式與上述頗為類似，在此不多加贅述。

以圖2所示的例子來說，控制訊號Ctrl_a會同時決定出開關S21、S22、S23與S24是否導通，且每一個開關會在不同時間上被導通。在此例中，所述之高頻時脈訊號CK與高頻時脈訊號XCK互為反相，舉例來說，當高頻時脈訊號CK為致能(高準位狀態)時，高頻時脈訊號XCK為禁能(低準位狀態)；當高頻時脈訊號XCK為致能(高準位狀態)時，高頻時脈訊號CK為禁能(低準位狀態)。所以，當上述之二個高頻時脈訊號CK與XCK傳遞至時脈訊號供應電路100時，可以是依照圖3(A)或圖3(B)所示的方式來進行時脈訊號重新分配的動作。

圖3(A)與圖3(B)分別為依照本發明一實施例之時脈訊號供應方法的時序圖。請同時參照圖2與圖3(A)，當控制訊號Ctrl_a為高準位時，開關S21與開關S23為導通。然後，在第一時間t1，只有高頻時脈訊號CK為高準位狀態，因此高頻時脈訊號CK透過開關S21在訊號傳遞線路211上產生對應的低頻時脈訊號CK1的脈衝。接下來，在第二時間t2，只有高頻時脈訊號XCK為高準位狀態，因此高頻時脈訊號XCK透過開關S23在訊號傳遞線路213上產生對應的低頻時脈訊號XCK1的脈衝。

類似地，當控制訊號Ctrl_a為低準位時，開關S22與開關S24為導通。由於在第三時間t3只有高頻時脈訊號CK為高準位狀態，因此高頻時脈訊號CK透過開關S22在訊號傳遞線路212上產生對應的低頻時脈訊號CK2的脈衝。接下來，在第四時間t4，只有高頻時脈訊號XCK為高準位狀態，因此高頻時脈訊號XCK透過開關S24在訊號傳遞線路214上產生對應的低頻時脈訊號XCK2的脈衝。

請同時參照圖2與圖3(B)。當控制訊號Ctrl_a為高準位時，開關S21與開關S23為導通。然後，在高頻時脈訊號CK為高準位狀態時，高頻時脈訊號CK將透過開關S21傳遞至訊號傳遞線路211上，以進一步產生對應的低頻時脈訊號CK1；而在高頻時脈訊號XCK為高準位狀態時，高頻時脈訊號XCK將透過開關S23傳遞至訊號傳遞線路213上，以進一步產生對應的低頻時脈訊號XCK1。

類似地，當控制訊號Ctrl_a為低準位時，開關S22與開關S24為導通。然後，在高頻時脈訊號CK為高準位狀態時，高頻時脈訊號CK將透過開關S22傳遞至訊號傳遞線路212上，以進一步產生對應的低頻時脈訊號CK2；而在高頻時脈訊號XCK為高準位狀態時，高頻時脈訊號XCK將透過開關S24傳遞至訊號傳遞線路214上，以進一步產生對應的低頻時脈訊號XCK2。

從圖3(A)、(B)與圖2可知，開關S21與S23在控制訊號Ctrl_a為高準位時被導通，而開關S22與S24則在同時被截止。所以在每一訊號傳遞路徑組之二個開關可各自採用例如是N型電晶體或P型電晶體來實現。再者，從上述操作的方式可知，每一訊號傳遞路徑組的二個開關的導通狀態在相同時間上互為反相關係，因此，只要是在不影響時脈訊號重新分配的工作，控制訊號Ctrl_a更可以透過例如是反閘或是其他電子元件來實現，一如圖3(C)所示。

藉由上述之說明可知，時脈訊號供應電路100在接收時脈訊號之後，會將時脈訊號傳遞至多階的訊號傳遞路徑上，而在不同時間上進行時脈訊號重新分配的動作，且重新分配的時脈訊號被提供至不同的移位暫存器上，使得整體時脈訊號的切換次數大幅度地降低，因而整體電路的功率消耗減少。

第二實施例：

圖4為依照本發明另一實施例之時脈訊號供應電路的示意圖。圖4所示的實施例大致上與圖2所示的實施例相當，其不同之處在於圖2所示的實施例僅使用了第一階訊號傳遞路徑，而圖4所示的實施例則在第一階訊號傳遞路徑之後增加了第二階訊號傳遞路徑。更詳細地說，圖4所示的實施例利用圖2所示的二個訊號傳遞路徑組201與202(歸類於第一階訊號傳遞路徑)，分岔為四個訊號傳遞路徑組401、402、403與404(後續歸類於第二階訊號傳遞路徑)，且利用圖2所示的實施例之訊號傳遞線路211、212、213與214電性耦接至訊號傳遞路徑組401、402、403與404上，並透過開關S41-S48在訊號傳遞線路411-418產生對應的低頻時脈訊號CK1、CK2、CK3、CK4、XCK1、XCK2、XCK3與XCK4。而在此例中，所述之每一個訊號傳遞路徑組的二個開關被控制訊號Ctrl_b決定是否導通，且每一訊號傳遞路徑組的二個開關在不同時間上被導通。

以下以訊號傳遞路徑組401來進行解說。訊號傳遞路徑組402、403與404的運作方式與訊號傳遞路徑組401十分相似，為了簡化篇幅，以下將不特別說明。

訊號傳遞路徑組401包含了訊號傳遞線路411(即後述的第三訊號傳遞線路)與訊號傳遞線路412(即後述的第四訊號傳遞線路)，當訊號傳遞路徑組401被控制訊號Ctrl_b(即後述的第二控制訊號)決定是否導通時，係使兩條訊號傳遞線路411與412在不同時間導通。

請繼續參照圖4。當訊號傳遞線路211上的訊號傳遞至訊號傳遞路徑組401時，此訊號會透過二個開關S41與S42，而在二條訊號傳遞線路411與412產生對應的低頻時脈訊號CK1與CK2。其中，開關S41(即後述的第三開關)電性耦接於訊號傳遞線路211與訊號傳遞線路411之間。開關S42(即後述的第四開關)電性耦接於訊號傳遞線路211與訊號傳遞線路412之間。控制訊號Ctrl_b用以控制開關S41與開關S42是否導通，且開關S41與開關S42在不同時間上被控制訊號Ctrl_b決定是否導通。

以圖4所示的例子來說，訊號傳遞線路212上的訊號也將透過開關S43與S44，而在訊號傳遞線路413與414產生對應的低頻時脈訊號CK3與CK4，且開關S43與S44在不同時間上被控制訊號Ctrl_b決定是否導通。訊號傳遞線路213上的訊號也將透過開關S45與S46，在訊號傳遞線路415與416產生對應的低頻時脈訊號XCK1與XCK2，且開關S45與S46在不同時間上被控制訊號Ctrl_b決定是否導通。訊號傳遞線路214上的訊號也將透過開關S47與S48，在訊號傳遞線路417與418產生對應的低頻時脈訊號XCK3與XCK4，且開關S47與S48在不同時間上被控制訊號Ctrl_b決定是否導通。

圖5為依照本發明另一實施例之時脈訊號供應方法的時序圖。請同時參照圖5與圖4，當第一階訊號傳遞路徑的控制訊號為Ctrl_a為高準位，且第二階訊號傳遞路徑的控制訊號Ctrl_b為高準位時，高頻時脈訊號CK會因為開關S41導通而被傳遞至訊號傳遞線路411而成為低頻時脈訊號CK1；而當第一階訊號傳遞路徑的控制訊號為Ctrl_a為高準位，且第二階訊號傳遞路徑的控制訊號Ctrl_b為低準位時，高頻時脈訊號CK會因為開關S42為導通而被傳遞至訊號傳遞線路412而成為低頻時脈訊號CK2。其餘低頻時脈訊號CK3-CK4以及XCK1-XCK4的產生也基於類似的條件。如此，從圖5所示的例子得知，時脈訊號供應電路400在不同時間上可以利用控制訊號Ctrl_a與Ctrl_b的變化來進行時脈訊號重新分配的動作。相關的操作與圖3(B)所示者頗為類似，在此不多加贅述。

要另外說明的是，在每一訊號傳遞路徑組的二個開關之一可分別採用例如是N型電晶體或是P型電晶體來實現，而二個開關係的導通狀態互為反相。而在採用多階的訊號傳遞路徑的時候，每一個訊號傳遞路徑組上的二個開關並不需要都包括相同的電路，這些開關只要能夠完成相同的操作即可。

綜上所述，本發明解決前述問題的方式，乃是在時脈訊號供應電路上應用上述之時脈訊號供應方法。因此，本發明之時脈訊號供應電路在接收時脈訊號之後，會將時脈訊號傳遞至多階的訊號傳遞路徑上，而在不同時間上進行時脈訊號重新分配的動作，且重新分配的時脈訊號被提供至不同的移位暫存器上，使得整體時脈訊號的切換次數大幅度地降低，因而整體電路的功率消耗減少。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

160．．．移位暫存電路

100、400．．．時脈訊號供應電路

102、106．．．移位暫存器

CK、XCK．．．高頻時脈訊號

CK1、CK2、CK3、CK4、XCK1、XCK2、XCK3、XCK4．．．低頻時脈訊號

200．．．訊號源

211、213．．．第一訊號傳遞線路

212、214．．．第二訊號傳遞線路

411、413、415、417．．．第三訊號傳遞線路

412、414、416、418．．．第四訊號傳遞線路

S21、S23．．．第一開關

S22、S24．．．第二開關

201、202、401、402、403、404．．．訊號傳遞路徑組

Ctrl_a．．．第一控制訊號

Ctrl_b．．．第二控制訊號

圖1為依照本發明一實施例之移位暫存電路的局部電路方塊圖。

圖2為依照本發明一實施例之時脈訊號供應電路的示意圖。

圖3(A)皆為依照本發明一實施例之時脈訊號供應方法的時序圖。

圖3(B)皆為依照本發明一實施例之時脈訊號供應方法的時序圖。

圖3(C)為依照本發明一實施例之時脈訊號供應電路的示意圖。

圖4為依照本發明另一實施例之時脈訊號供應電路的示意圖。

圖5為依照本發明另一實施例之時脈訊號供應方法的時序圖。

400．．．時脈訊號供應電路

CK、XCK．．．高頻時脈訊號

CK1、CK2、CK3、CK4、XCK1、XCK2、XCK3、XCK4．．．低頻時脈訊號

211、213．．．第一訊號傳遞線路

212、214．．．第二訊號傳遞線路

411、413、415、417．．．第三訊號傳遞線路

412、414、416、418．．．第四訊號傳遞線路

201、202、401、402、403、404．．．訊號傳遞路徑組

Ctrl_a．．．第一控制訊號

Ctrl_b．．．第二控制訊號

Claims (9)

1. 一種移位暫存器的時脈訊號供應方法，包括：接收一時脈訊號；以及將該時脈訊號同時提供至兩個第一階訊號傳遞路徑上，該些第一階訊號傳遞路徑被一第一控制訊號決定是否導通，且該些第一階訊號傳遞路徑在不同時間被導通；其中由不同的該第一階訊號傳遞路徑所傳遞的訊號，係被提供至不同的移位暫存器上。
2. 如申請專利範圍第1項所述的時脈訊號供應方法，其中該些第一階訊號傳遞路徑被該第一控制訊號決定是否導通時，該第一控制訊號包括該第一控制訊號本身及該第一控制訊號的反相訊號。
3. 如申請專利範圍第1項所述的時脈訊號供應方法，其中任一該些第一階訊號傳遞路徑更分岔為兩個第二階訊號傳遞路徑，該些第二階訊號傳遞路徑被一第二控制訊號決定是否導通，且該些第二階訊號傳遞路徑在不同時間被導通。
4. 如申請專利範圍第3項所述的時脈訊號供應方法，其中該些第二階訊號傳遞路徑被該第二控制訊號決定是否導通時，該第二控制訊號包括該第二控制訊號本身及該第二控制訊號的反相訊號。
5. 如申請專利範圍第3項所述的時脈訊號供應方法，其中 由同一個該第一階訊號傳遞路徑所分岔出的該些第二階訊號傳遞路徑所傳遞的訊號，係被提供至不同的移位暫存器上。
6. 一種移位暫存器的時脈訊號供應電路，包括：一訊號源，接收一時脈訊號；一第一訊號傳遞線路；一第二訊號傳遞線路；一第一開關，電性耦接於該訊號源與該第一訊號傳遞線路之間；以及一第二開關，電性耦接於該訊號源與該第二訊號傳遞線路之間，其中，一第一控制訊號用以控制該第一開關與該第二開關是否導通，且該第一開關與該第二開關在不同時間導通；其中，該第一訊號傳遞線路與第二訊號傳遞線路共同構成至少一個訊號傳遞路徑組，且訊號傳遞路徑組包括一第一階訊號傳遞路徑，該訊號傳遞路徑所傳遞的訊號，係被提供至不同的移位暫存器上。
7. 如申請專利範圍第6項所述的時脈訊號供應電路，更包括：一第三訊號傳遞線路；一第四訊號傳遞線路；一第三開關，電性耦接於該第一訊號傳遞線路與該第三訊號傳遞線路之間；以及一第四開關，電性耦接於該第一訊號傳遞線路與該第四訊號傳遞線路之間； 其中，一第二控制訊號用以控制該第三開關與該第四開關是否導通，且該第三開關與該第四開關在不同時間導通。
8. 如申請專利範圍第7項所述的時脈訊號供應電路，其中該第三開關與該第四開關其中一者為N型電晶體，另一者為P型電晶體。
9. 如申請專利範圍第6項所述的時脈訊號供應電路，其中該第一開關與該第二開關其中一者為N型電晶體，另一者為P型電晶體。