Nothing Special   »   [go: up one dir, main page]

TWI493894B - 用於無線通訊系統的高頻構件 - Google Patents

用於無線通訊系統的高頻構件 Download PDF

Info

Publication number
TWI493894B
TWI493894B TW096129376A TW96129376A TWI493894B TW I493894 B TWI493894 B TW I493894B TW 096129376 A TW096129376 A TW 096129376A TW 96129376 A TW96129376 A TW 96129376A TW I493894 B TWI493894 B TW I493894B
Authority
TW
Taiwan
Prior art keywords
transmission line
frequency
circuit
line
capacitor
Prior art date
Application number
TW096129376A
Other languages
English (en)
Other versions
TW200822583A (en
Inventor
Kenji Hayashi
Masayuki Uchida
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of TW200822583A publication Critical patent/TW200822583A/zh
Application granted granted Critical
Publication of TWI493894B publication Critical patent/TWI493894B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Waveguides (AREA)
  • Amplifiers (AREA)

Description

用於無線通訊系統的高頻構件
本發明係關於一種收發不同頻率訊號之無線通訊系統中，具有與天線開關模組一起使用之高頻放大器的高頻構件及構成其之高頻電路。
攜帶式無線系統中，例如主要有：在歐洲盛行之EGSM(移動型通訊用擴充全球系統(Extended Global System for Mobile Communications))方式及DCS(數位胞系統(Digital Cellular System))方式、美國盛行之PCS(個人通訊服務(Personal Communication Service))方式、以及日本所採用之PDC(個人數位胞(Personal Digital Cellular))方式等。對應於複數系統之小型高頻構件例如有：對應於EGSM與DCS之2個系統的高頻開關模組，以及對應於EGSM、DCS及PCS之3個系統的高頻開關模組等。此外，現在亦廣泛利用IEEE802.11規格所代表之無線LAN之資料通訊。無線LAN之規格中有頻帶等不同的多種規格，使用無線LAN之多頻帶通訊裝置中亦使用各種高頻電路。
在行動電話之傳送側，為了輸出較大電力之訊號，而使用數W程度之高功率放大器(高頻放大器)。為了使行動電話等縮小體積且耗電低，而要求消耗DC電力之大部分的高功率放大器須為DC－RF電力轉換效率(亦稱為電力附加效率)高，且體積小。此外，用於行動電話等攜帶式通訊機器之組合天線開關模組與高功率放大器的高頻構件，由於為了阻抗匹配，而在高頻電路中設置輸出匹配電路，因此，為了小型化，除了高功率放大器之外，天線開關模組及輸出匹配電路等亦需要小型化。
輸出匹配電路，係在傳送線路上連接複數電容器而構成，不過，記載於日本特開2004－147166號之輸出匹配電路，係將高頻放大器模組與高頻開關模組予以一體化後，以阻抗匹配可微調整的方式在疊層體之表層直線狀地設置傳送線路。由於為了確保充分之阻抗，傳送線路需要足夠長度，因此，記載於日本特開2004－147166號之輸出匹配電路並不適於小型化。此外，長的傳送線路之導體損失大，而妨礙高性能化。
自高頻放大器輸出而通過輸出匹配電路之高頻電力因為包含高次諧波，所以需要藉由濾波器電路等除去高次諧波。但是，由於高次諧波藉由濾波器電路的衰減未必充分，因此，欲增大衰減量，濾波器電路就會趨於複雜化、大型化。如此，高次諧波之抑制與高頻電路之小型化難以兼顧。
行動電話系統為了避免與周圍之行動電話干擾，而穩定地維持通話品質，係自基地台向行動電話傳送控制訊號(功率控制訊號)，使得發訊輸出成為互相通訊所必要之最小限度的功率，藉由依據控制訊號而動作之APC(自動功率控制(Automatic Power Control))電路，以傳送輸出為通話時必要之輸出，而以高頻放大器控制閘極電壓。該控制係藉由比較自高頻放大器輸出之電力的檢測訊號，與來自基地台之功率控制訊號來進行。高頻放大器之輸出例如是藉由裝配於其輸出端子上的耦合器來檢測。然而，因為以往的耦合器與輸出匹配電路等係分別安裝於印刷基板上，所以安裝面積大，而妨礙行動電話之小型化。
日本特開2003－324326號提出一種在一個基板上一體地形成高頻放大器、輸出匹配電路及耦合器的高頻放大裝置。但是，將輸出匹配電路及耦合器形成於一個基板上時，高頻構件未必能充分地小型化。一般而言，耦合器之主線路及副線路的長度約為使用頻率之波長的1/4，因為在行動電話等所主要使用之頻帶的1/4波長約為15~100mm，所以記載於日本特開2003－324326號之平面構造無法實現10mm邊長以下與小型之高頻構件。此外，為了小型化，而將耦合器之主線路與副線路在基板上靠近時，可能造成短路，因此主線路與副線路之間隔縮小有限度。
因此，本發明之目的為提供一種具有輸出匹配電路之小型且高性能的高頻構件。
本發明之另一目的為提供一種構成該高頻構件之高頻電路。
本發明之第一高頻構件之特徵為：係將高頻電路，其係具有：高頻放大器，及接收自前述高頻放大器輸出之高頻電力的輸出匹配電路，構成於堆疊複數個電介質層而形成的多層基板上者，前述輸出匹配電路具有第一傳送線路，其係自前述高頻放大器側傳播前述高頻電力至輸出端子側，前述第一傳送線路之至少一部分，藉由將通過複數個電介質層而形成之複數個導體圖案串聯地連接於疊層方向而形成。藉由該結構，可縮小每一個電介質層之導體圖案，並且可使高頻構件小型化。
前述複數個導體圖案宜將疊層方向作為中心軸而螺旋狀地連接。藉此，即使有限之空間，仍可獲得高阻抗，而使高頻構件進一步小型化。
前述複數個導體圖案以導孔(via)電極連接，前述複數個導體圖案中，形成於鄰接之電介質層的各導體圖案，宜僅以前述導孔電極連接之部分在疊層方向相對。藉由該結構，形成於鄰接之電介質層的各導體圖案之結合率小，即使傳送線路短，仍可獲得希望之阻抗，並且謀求高頻構件之小型化及低損失化。
本發明之一種實施形態，係前述第一傳送線路中，由通過複數個電介質層而形成的複數個導體圖案構成之部分具有：前述高頻放大器側之第一端，及前述輸出端子側之第二端，前述第一端經由導孔電極，而與前述高頻放大器連接，前述第二端位於比前述第一端接近前述高頻放大器之疊層方向位置。
本發明之其他實施形態，係前述第一傳送線路中，由通過複數個電介質層而形成的複數個導體圖案構成之部分具有：前述高頻放大器側之第一端，及前述輸出端子側之第二端，前述第一端經由導孔電極，而與前述高頻放大器連接，前述第二端位於比前述第一端遠離前述高頻放大器之疊層方向位置。
在比前述第一傳送線路之第二端接近第一端的疊層方向位置，宜配置接地電極。藉由該結構，可自第一端至第 二端增大第一傳送線路之阻抗，而適合自低阻抗增加成高阻抗來取匹配之情況。此外，由於複數個導體圖案係經由導孔電極連接，因此，第一傳送線路之特性阻抗自第一端至第二端階段性地變化。特性阻抗之變化，亦可藉由將第一傳送線路之寬度形成如輸入側之粗度而獲得。
由於第一傳送線路之特性阻抗變化擔任阻抗匹配之一部分，因此，縮短第一傳送線路，可謀求使用輸出匹配電路之高頻電路的小型化。此外，藉由第一傳送線路變短，損失亦減少。第一傳送線路之特性阻抗不含第一傳送線路上分歧狀地連接的其他電路元件之阻抗。
本發明之一種實施形態，係在至少一部分相鄰之電介質層中，形成於接近前述接地電極一方之電介質層的導體圖案之寬度，宜比形成於自前述接地電極遠離一方之電介質層的導體圖案寬。藉由該結構，第一傳送線路之阻抗，第二端比第一端大，阻抗之調整容易。
本發明之其他實施形態，係在前述第一傳送線路之比第一端接近第二端的疊層方向位置配置接地電極。藉由該結構，第一傳送線路之阻抗，第二端比第一端小，而適合自高阻抗減少成低阻抗來取匹配的情況。即使藉由將第一傳送線路之寬度隨著向輸出側變粗，仍可獲得相同之效果。接近於前述接地電極之一方的導體圖案比自前述接地電極遠離一方的導體圖案寬時，第一傳送線路之第一端側的阻抗比第二端側之阻抗更大。
本發明之第二高頻構件的特徵為：係將高頻電路，其係具有：高頻放大器，及接收自前述高頻放大器輸出之高頻電力的輸出匹配電路，構成於堆疊複數個電介質層而形成的多層基板上者，前述輸出匹配電路具備：第一傳送線路，其係自前述高頻放大器側傳播前述高頻電力至輸出端子側；及耦合器，其係包含檢測前述高頻電力之主線路及副線路；前述主線路包含前述第一傳送線路之至少一部分，前述主線路及副線路形成於前述多層基板內。藉由該結構，可謀求具備耦合器之高頻構件的小型化。
本發明之一種實施形態，係前述主線路之電極圖案的至少一部分與前述副線路之電極圖案的至少一部分，相對而配置於前述電介質層上。本發明之其他實施形態，係前述主線路之電極圖案的至少一部分與前述副線路之電極圖案的至少一部分，經由前述電介質層，相對而配置於疊層方向。
前述副線路之電極圖案的至少一部分之寬度比前述主線路之電極圖案的至少一部分之寬度窄，自上觀察時，前述副線路之電極圖案的至少一部分宜位於前述主線路之電極圖案的至少一部分之寬度內側。藉由該結構，可抑制因電極圖案之位置偏差，造成主線路與副線路之結合狀態的變動。
前述副線路之一端宜以電阻以及與其並聯連接之電容器作為終端。並宜在前述電容器上串聯地連接傳送線路。該結構可縮短主線路及副線路上需要的線路長度，而適合小型化。
本發明之第三高頻構件的特徵為：係將高頻電路，其係具有：高頻放大器，及接收自前述高頻放大器輸出之高頻電力的輸出匹配電路，構成於堆疊複數個電介質層而形成的多層基板上者，前述輸出匹配電路具備：第一傳送線路，其係自前述高頻放大器側傳播前述高頻電力至輸出端子側；及至少一個共振電路，其係分歧狀地連接於前述第一傳送線路；前述第一傳送線路之至少一部分藉由形成於前述多層基板內之電介質層上的導體圖案而形成。藉由共振電路之連接，可在輸出匹配電路上賦予相當於共振頻率之頻帶的衰減功能。亦即，可藉由共振電路來調整衰減極。由於無須為了形成衰減極，而增大輸出匹配電路之第一傳送線路，因此，可謀求高頻構件之小型化。
前述輸出匹配電路之一例，係前述共振電路係由分歧狀地連接於第一傳送線路之第一電容器與第二傳送線路而構成的串聯共振電路。自第一傳送線路分歧之該串聯共振電路具有相當於其共振頻率之頻帶的衰減功能。藉由該結構，可縮短成為輸出匹配電路之主線路的第一傳送線路，而有助於高頻構件之小型化。
前述輸出匹配電路之另外例具有：第三傳送線路，其係串聯地連接於前述第一傳送線路；及並聯共振電路，其係包含並聯連接於前述第三傳送線路之第二電容器。該並聯共振電路使相當於其共振頻率之頻帶衰減。
前述輸出匹配電路之又另外例，除了第三傳送線路及第二電容器之外，還具有第四傳送線路及第三電容器，前述第四傳送線路之一端連接於前述第三傳送線路之輸出端子側一端，前述第四傳送線路之另一端連接於前述第二電容器之輸出端子側一端，前述第三電容器之一端連接於前述第四傳送線路之另一端，前述第三電容器之另一端接地。藉由該結構，可獲得更大之衰減。
宜與前述高頻電力之n倍高次諧波(n為2以上之自然數)的至少一個頻率大致一致，而調整前述共振電路之共振頻率。使共振電路之衰減極與高頻電力之n倍高次諧波的頻率大致一致時，自輸出匹配電路輸出之高頻電力的不需要頻帶衰減。
第一~第三實施形態之任何一個高頻構件具備天線開關模組，其係具有切換傳送系統與接收系統之連接的開關電路，並宜在前述輸出匹配電路與前述天線開關模組之間取阻抗匹配。
本發明之高頻電路的特徵為具有：高頻放大器，及輸出匹配電路，其係接收自前述高頻放大器輸出之高頻電力；前述輸出匹配電路具有第一傳送線路，其係自前述高頻放大器側傳播前述高頻電力至輸出端子側，前述第一傳送線路之至少一部分的特性阻抗，自前述高頻放大器側至前述輸出端子側而變化。
藉此，自高頻放大器向輸出端子之阻抗匹配容易。
以使用天線開關模組之行動電話為例，並參照圖式詳細說明本發明之高頻構件如下，不過，本發明不為此等所限定。此外，就各實施形態所個別地說明之構成，只要未特別預先說明，亦可照樣適用於其他實施形態，因此，合併具有各實施形態之要件的構成亦屬於本發明之範圍內。
[1]第一實施形態
第一實施形態中，輸出匹配電路之主傳送線路(第一傳送線路)的至少一部分係具有形成於構成多層基板之各電介質層上的堆疊複數個導體圖案之構造。第1圖顯示本發明第一實施形態之高頻電路的等價電路。該高頻電路具有：半導體元件Q1，及接收以半導體元件Q1放大後之高頻電力的輸出匹配電路(以虛線包圍)。輸出匹配電路之輸出端子Po，例如連接於第9圖所示之天線開關模組之EGSMTx的傳送端子Tx－LB，放大之傳送訊號傳送至天線開關。輸出匹配電路之第一傳送線路ASL係串聯地配置於半導體元件Q1與輸出端子Po之間，而傳播高頻電力至輸出端子Po側。在第一傳送線路ASL之端部與輸出端子Po之間設有直流阻隔電容器Ca1。
(A)輸出匹配電路第1圖所示之輸出匹配電路，係一端接地之複數個電容器Cm1、Cm2、Cm3、Cm4分歧狀地連接於第一傳送線路ASL，電容器Cm1、Cm2、Cm3、Cm4係調整輸出匹配電路之阻抗。電容器數量可依需要而變更。
本實施形態之高頻構件係將具有輸出匹配電路之高頻電路構成於堆疊有複數個帶有電極之電介質層而形成的多層基板上。電介質層可藉由半導體、陶瓷或樹脂而形成，不過，從小型化及低成本化之容易性的觀點而言，宜採用陶瓷。以半導體基板構成多層基板時，亦可將放大元件及輸出匹配電路等之至少一部分一體地構成於半導體基板上。
半導體元件配置於多層基板之表面及/或內部。將半導體元件配置於多層基板表面時，亦可搭載於多層基板之平坦的表面，亦可收納於多層基板之凹部。此外，亦可將構成輸出匹配電路等之傳送線路及電容器的一部分形成於多層基板內，並將其餘部分作為晶片構件等而配置於多層基板之表面上。
第2圖顯示第一傳送線路的至少一部分以疊層方向為中心軸而形成螺旋狀之一例。第2(a)圖顯示為了構成第一傳送線路，而形成於各電介質層上的導體圖案，第2(b)圖顯示導體圖案之疊層構造[自第2(a)圖之左方向觀察]。另外，第2(b)圖中並未顯示連接於比第4層更上層的導孔電極等。另外，第1層~第4層係僅具有導體圖案之電介質層的層數，與整個高頻構件之電介質層的層數並非一致。
構成第一傳送線路ASL之複數個C字狀的導體圖案5,5,5，以重疊於疊層方向，而自第2層至第4層配置，並以疊層方向為中心軸而成為螺旋狀般地藉由導孔電極4串聯地連接。藉由螺旋狀之連接，即使有限之空間，仍可獲得具有高阻抗之第一傳送線路ASL。不過，導體圖案之形狀、數量及連接方法等不限於圖示之例。例如，導體圖案不限於C字狀，亦可為直線狀或L字狀，此外，亦可為圓弧狀。再者，經由導孔電極而連接之導體圖案不限於螺旋狀。
第2(a)圖中，高頻放大器之半導體元件配置於第4層或比其更上之層，半導體元件之端子經由導孔電極3而連接於第2層所形成之導體圖案5的第一端1(第1圖所示之等價電路中，半導體元件側之端部)。亦可在半導體元件與導孔電極3之間進一步設置傳送線路用電極圖案。從搭載 容易度之觀點而言，半導體元件宜配置於多層基板之表面，不過亦可配置於多層基板內。以第2圖所示之例子而言，由複數個導體圖案所成之第一傳送線路用之第二端2(第1圖所示之等價電路中，輸出端子Po側之端部)比導體圖案5之第一端1接近半導體元件。該構成適於將輸出匹配電路與其後段之電路靠近半導體元件作連接。
第2圖所示之例，在最接近第一傳送線路之第一端1的疊層位置之第1層上，以與複數個導體圖案重疊於疊層方向般地形成有接地電極6，在比第4層更上之層(圖上未顯示)上未設置接地電極。由於第一傳送線路之第一端1最接近接地電極6，第二端2距接地電極6最遠，因此，容易將第二端2側形成高阻抗，而適合自第一端1側至第二端2側，使阻抗增加而取匹配。即使在比第4層更上之層上有接地電極，只要第一傳送線路之第一端1與接地電極6的距離比第二端2與上層之接地電極的距離還短，即可獲得此種效果。
如此，在第一傳送線路ASL是藉由串聯地連接通過複數個電介質層而設置之複數個導體圖案所形成時，由於第一傳送線路ASL與接地電極6之間隔，隨著自第一端1移動至第二端2而階段性變大，因此，第一傳送線路ASL之特性阻抗亦因應其而階段性變大。第一傳送線路ASL之特性阻抗的變化方法不限定，可連續性亦可階段性。不過，第2圖所示之特性阻抗的階段性變化者，容易構成輸出匹配電路。第2圖之情況，形成於一個電介質層之導體圖案之特性阻抗大致一定，形成於鄰接之電介質層的導體圖 案，在以導孔電極連接之部分，特性阻抗變化。
一般而言，由於半導體元件之輸出側為數Ω的阻抗低，因此，為了以50Ω與天線開關模組等之後段的電路取匹配，需要增加阻抗。因此，自半導體元件側之第一端1至輸出端子Po側之第二端2，第一傳送線路ASL之特性阻抗宜增加。將此種第一傳送線路ASL使用於第1圖所示之輸出匹配電路時，與僅以分歧狀地連接於具有一定特性阻抗之第一傳送線路ASL的複數電容器Cm1、Cm2、Cm3、Cm4而使阻抗變化的場合相較下，可縮短第一傳送線路ASL。因而，可使輸出匹配電路及具備其之高頻電路小型化及低損失化。
即使是第3圖所示之結構，仍可實現自第一端1至第二端2而階段性地變大之特性阻抗。第3圖顯示以疊層方向為中心軸而成為螺旋狀的方式串接有複數個導體圖案之第一傳送線路的另一例。第3(a)圖顯示第1層至第4層之導體圖案，第3(b)圖顯示第1層至第4層之導體圖案的疊層構造[自第3(a)圖之左方觀察]。另外，第3(b)圖中未顯示連接於比第4層更上之層的導孔電極。形成於第1層至第3層之複數個導體圖案5藉由導孔電極4而串聯地連接，在與第2圖所示者反方向形成有螺旋狀之第一傳送線路。在第3圖之例中，第一傳送線路之第二端2與第一端1相較下，係離半導體元件較遠。
高頻放大器之半導體元件配置於比第4層更上面之層，並經由導孔電極3而連接於第3層所形成之導體圖案5的第一端1。形成於第3層之C字狀的導體圖案5與形成 於第2層之C字狀的導體圖案5藉由導孔電極4而串聯地連接，形成於第2層之C字狀的導體圖案5與形成於第1層之C字狀的導體圖案5藉由導孔電極而串聯地連接，而建構成以疊層方向為中心軸之螺旋狀的第一傳送線路。第3圖所示之例中，第一傳送線路之第一端1在第3層上，而接近半導體元件，自第3層至第1層捲繞第一傳送線路，第一傳送線路之第二端2在第1層上，並距離半導體元件最遠。如第3圖所示，亦可將第一傳送線路之第二端2連接於經由導孔電極3而形成於比第4層更上之層(如配置半導體元件之層)的傳送線路之導體圖案，不過，亦可在第1層等之電介質層(多層基板內)上，與後段之電路連接。此時，可在自半導體元件於疊層方向遠離的位置連接輸出匹配電路之後段的電路。
第3圖顯示第一傳送線路之至少一部分是以疊層方向為中心軸而形成螺旋狀的另一例。該例係以與第一傳送線路用之複數個導體圖案重疊於疊層方向般地在第4層上形成有接地電極6。由於比第1層更下之層，例如鄰接於第1層之層(圖上未顯示)並無接地電極，因此，第一傳送線路之第一端1最接近接地電極，第二端2距離接地電極最遠。因而，與第2圖之結構同樣地，第一傳送線路之特性阻抗自半導體元件側之第一端1至輸出端子Po側之第二端2階段性地增加，容易取得阻抗匹配。另外，即使在比第1層更下之層有接地電極，只要第一傳送線路之第一端1與接地電極6之距離，比第二端2與下層之接地電極的距離還短時，可獲得上述效果。
第4圖顯示第一傳送線路之至少一部分是以疊層方向為中心軸而形成螺旋狀的又另一例。第4(a)圖顯示第1層至第4層之接地電極及導體圖案，第4(b)圖顯示第1層至第4層之接地電極及導體圖案的疊層構造[自第4(a)圖之左向觀察]。另外，第4(b)圖中未顯示連接於比第4層更上之層的導孔電極。自第4層通過第2層而形成之複數個導體圖案5，藉由導孔電極4串聯地連接，而構成在疊層方向具有中心軸之螺旋狀的第一傳送線路。第4圖所示之例，與第2圖之構成相反，第一傳送線路之第一端1是接近半導體元件。
高頻放大器之半導體元件(圖上未顯示)與第一傳送線路之第一端1的連接，於第4層上配置有半導體元件情況下，係經由連接線路來進行，此外，在比第4層更上之層配置有半導體元件之情況下，係經由導孔電極來進行。形成於第4層之C字狀的導體圖案5與形成於第3層之C字狀的導體圖案，藉由導孔電極4串聯地連接，形成於第3層之C字狀的導體圖案與形成於第2層之C字狀的導體圖案，藉由導孔電極串聯地連接，而構成以疊層方向為中心軸之螺旋狀的第一傳送線路。第4圖所示之例，由於第一傳送線路之第一端1位在最接近半導體元件之疊層位置，因此第一傳送線路之捲繞方向係第4層至第2層之方向。如第4圖所示，亦可將第一傳送線路之第二端2經由導孔電極3，而連接於比第3層更上之層(如配置半導體元件之層)所形成之傳送線路的導體圖案，不過，亦可在第1層之電介質層上與後段之電路連接。此時，可在自半 導體元件於疊層方向遠離的位置連接輸出匹配電路之後段的電路。
第4圖所示之例，係以在第1層上與複數個導體圖案重疊於疊層方向般地形成有接地電極6。由於在比第4層更上之層(如第5層)上未設置接地電極，因此，第一傳送線路之第二端2比第一端1接近接地電極。因而，第一傳送線路之特性阻抗自半導體元件Q1側之第一端1至輸出端子Po側之第二端2階段性變小，阻抗匹配容易取得。第4圖所示之例，與第2圖所示之例，在第一傳送線路之卷繞方向及接地電極的配置上係相反。第4圖所示之構成，輸出匹配電路之一部分亦可用作局部減少阻抗的手段。另外，即使在比第4層更上之層上有接地電極，只要第一傳送線路之第二端2與接地電極6的距離，比第一端1與上層之接地電極的距離還短，即可獲得上述效果。
第5圖顯示第一傳送線路之至少一部分是以疊層方向為中心軸而形成螺旋狀的又另一例。在該例中，形成於第2層及第3層之導體圖案的寬度比形成於第4層之導體圖案的寬度大。若將接近接地電極一方的導體圖案(具有第一端1)之寬度作成比距離接地電極遠的導體圖案(具有第二端2)的寬度還大時，接近接地電極側(第一端1側)係形成低阻抗，遠離側(第二端2側)係形成高阻抗。無須全部之導體圖案具有不同之寬度，如第5圖所示，只須至少一部分在疊層方向相鄰之導體圖案的寬度大到接近接地電極6的程度即可。當然，亦可自第二端2側，每個電介質層逐漸增大導體圖案之寬度。此外，具有不同寬度之 導體圖案的配置不限於第5圖所示者，亦可為第3圖及第4圖所示者。如此，藉由改變導體圖案之寬度，仍可獲得具有自半導體元件Q1側之第一端1至輸出端子Po側之第二端2增大的特性阻抗之第一傳送線路ASL。
第6(a)圖顯示螺旋狀地連接導體圖案之另一例，第6(b)圖顯示導體圖案之疊層構造[自第6(a)圖之下方觀察]。第6圖所示之例，係在第2層及第5層上形成有L字狀的導體圖案5,5，在第3層及第4層上形成有C字狀的導體圖案5,5，全部導體圖案5,5,5,5係藉由導孔電極4,4,4串聯地連接，而構成中心軸是在疊層方向延伸之螺旋狀的第一傳送線路。而以導孔電極4連接之部分係包含導孔電極4周圍之導體部分。藉由調整形成於鄰接之電介質層的導體圖案之重疊，可抑制線路間之結合。第6圖之例，由於形成於鄰接之電介質層的導體圖案5,5，僅在導孔電極4連接之部分重疊於疊層方向，因此線路間結合小。另外，在第2層與第4層之間及第3層與第5層之間，導體圖案重疊於疊層方向，不過，由於介有複數個電介質層而隔離，因此對線路間結合之影響小。
亦可改變形成導體圖案之電介質層的厚度。例如在一部分鄰接導體圖案之間設置複數個電介質層時，不受多層基板之佈局的約束，而可變更鄰接導體圖案間的距離。此外，亦可不固定地而每層改變導體圖案之間隔。例如導體圖案之間隔窄時，電長度比圖案長度小，而構成電感元件時，以高Q形成窄頻帶之特性。反之，導電圖案之間隔寬時，電長度比圖案長度大，而構成電感元件時，以低Q形成寬頻帶之特性。
藉由串聯連接導體圖案而形成之第一傳送線路ASL的第一端1及第二端2，嚴格而言，係指第一傳送線路ASL之螺旋部的端部，而不限定為指第一傳送線路ASL之末端。整個第一傳送線路ASL係螺旋狀時，第一傳送線路ASL之末端成為第一端1及第二端2，為了螺旋部與半導體元件或輸出端子Po之連接，大多是進一步經由傳送線路。此時，不將連接用傳送線路之末端稱為第一端1或第二端2。第1圖等係在第一傳送線路ASL之末端註記1及2之編號，不過，這僅是權宜上圖示於末端。須理解在螺旋部之外側有連接用傳送線路情況下，係在比第一傳送線路ASL之末端稍微內側的位置(螺旋部之端部位置)上註記1及2之編號。
(B)其他電路就第1圖所示之高頻電路中之高頻放大器電路作說明。第一傳送線路ASL之第一端1係連接於一種半導體元件之場效開關電晶體(FET)Q1的汲極D。FET Q1之源極接地，閘極連接於雙極開關元件(B－Tr)Q2之集電極。
第一傳送線路ASL之第一端1與FET Q1之汲極D的連接點，經由包含λ/4帶狀線等之電感器SL1與電容器Ca5的串聯電路而接地，電感器SL1與電容器Ca5之連接點連接於汲極電壓端子Vdd1。FET Q1之閘極與B－Tr Q2之集電極的連接點，經由電容器Ca6而接地，並且亦連接於閘極電壓端子Vg。
B－Tr Q2之發射極接地，基極連接於傳送線路SL3之一端。B－Tr Q2之集電極經由包含帶狀線等之電感器SL2與電容器Ca7的串聯電路而接地，電感器SL2與電容器Ca7之連接點連接於集電極電壓端子Vc。電感器SL2與電容器Ca7之連接點亦連接於B－Tr Q2之基極與傳送線路SL3的連接點。傳送線路SL3之另一端經由電容器Ca8而接地，並且連接於輸入端子Pin。
第1圖之等價電路中的傳送線路及電感器大多由帶狀線構成，不過，亦可由微帶狀線、共面導線等構成。此外，亦可在放大器電路上附加半導體元件Q3及電源供給電路，而作為3段以上之高功率放大器。就電晶體而言，係將Q1作為FET，將Q2作為B－Tr，不過，亦可使用矽－MOSFET、砷化鎵FET、矽雙極電晶體、砷化鎵HBT(異型接合雙極電晶體)、HEMT(高電子遷移率電晶體)、MMIC(單片微波積體電路)等之其他電晶體。本例係直接連接傳送線路SL3與電晶體Q2，不過亦可經由電阻而連接。電感器SL1、SL2不限於帶狀線，亦可由電阻、鐵素體珠、空芯線圈等代用，不過，宜使用越接近輸出側直流電阻值會越低之元件。
為了檢測高頻電力，亦可將具備結合之主線路與副線路(亦稱為結合傳送線路)的耦合器設於高頻電路上。耦合器例如亦可設於輸出匹配電路之輸出側，亦可藉由將輸出匹配電路之第一傳送線路的至少一部分作為主線路，而與輸出匹配電路複合化。複合化時，宜將主線路與副線路形成於多層基板內。亦可使構成主線路及副線路之電極圖案的至少一部分，在1個電介質層上相對而配置，此外，亦可經由電介質層在疊層方向上相對而配置。在兩線路之間介有陶瓷之絕緣材料時，即使為了小型化及高結合性而縮小兩線路之間隔，仍不致發生短路。由於可高精度地控制電介質層之厚度，因此，縮小兩線路之間隔時，宜經由電介質層而在疊層方向上配置。
在疊層方向上配置之情況，自上方觀察多層基板時，副線路之電極圖案宜配置成不自主線路之電極圖案露出。具體而言，副線路之電極圖案宜位於主線路電極圖案之寬度內側。藉由如此配置，即使主線路之電極圖案與副線路之電極圖案有若干位置偏差，兩線路之間隔幾乎無變化，亦抑制結合狀態之變化。
(C)高頻構件(複合疊層模組)本發明之高頻構件可藉由將上述高頻電路形成於包含複數個電介質層之多層基板上而獲得。第7圖顯示一種高頻構件之多頻帶用複合疊層高頻構件之一部分。第一傳送線路等之傳送線路及電容器之一部分係形成於包含電介質層的多層基板內。亦可將構成輸出匹配電路之元件全部內建於多層基板中。此時，可期待減少搭載構件的安裝面積、高頻構件之小型化、減少搭載構件之低成本化、減少安裝工時及成本。本實施形態係將高頻電路構成於陶瓷多層基板上，不過亦可將電路之一部分例如形成於半導體基板上。
第7圖係構成陶瓷多層基板的16層電介質層，且顯示形成有構成第8圖所示之輸出匹配電路的電極圖案者。第7圖之上段表示自左算起第1層(表層)~第5層，中段表示自左算起顯示第6層~第11層，下段表示自左算起第12層~第16層。下段之右端表示多層基板之背面。第7圖中之電極圖案上註記與第8圖中對應之電路元件相同的符號。在多層基板之背面，如第14圖所示，設有：中央之接地電極13及沿著四邊的端子電極11，四個角落之端子電極11’比其他端子電極11大。在背面設有覆蓋端子電極11、11’中未面向多層基板之邊的緣部之外護層12。由於端子電極11、11’局部地被外護層12覆蓋，因此，端子電極11、11’之密合性提高。由於四個角落之端子電極11’比其他端子電極11大，因此，即使僅二個緣部被外護層12覆蓋，仍可充分確保密合性。由於只須在四個角落之端子電極11’的二個緣部設置外護層12即可，所以可提高端子電極之積體性。
第15圖模式顯示安裝於攜帶式終端等印刷布線基板(主機板)的高頻構件。高頻構件14之端子15與主機板20之端子17以焊錫19接合。高頻構件14之端子15的周圍被外護層12覆蓋，主機板20之端子17周圍被抗蝕層18覆蓋。在高頻構件14搭載於主機板20之狀態下，因落下撞擊等大的外力作用，而造成主機板20變形時，如第15(a)圖所示，在端部之游隙小時，可能因為搭載之高頻構件14與主機板20之實體性干擾及應力向連接端子集中等因素而造成端子面斷裂。反之，在高頻構件14之四個角落部分並無外護層的結構時，如第15(b)圖所示，因為加大端部之游隙，所以可避免與主機板20之實體性干擾，而可確保端子連接之可靠性。只要是端子設於背面的高頻構件，與其中之高頻電路的構造無關，均可採用該結構。
如第7圖所示，構成輸出匹配電路之傳送線路的導體圖案(亦稱為電極圖案)，低頻側係L101~L105及Lp101~103，高頻側係L201~L205及Lp210。此等中，L101~L105及L201~L205分別構成低頻側及高頻側之第一傳送線路ASL。L102~L104構成低頻側之第一傳送線路ASL的螺旋部，L202~L204構成高頻側之第一傳送線路ASL的螺旋部。構成電容器之電極圖案，低頻側係C101~C102、Cp101~103及Cs101，高頻側係C201~C202及Cp201~203。
第8圖所示之輸出匹配電路，除第一傳送線路ASL之外，還具備電容器及其他傳送線路。第12圖顯示另一種輸出匹配電路。該輸出匹配電路具有：第一傳送線路ASL；及複數第一電容器Cm1、Cm2、Cm3及Cm4其等之一端係分歧狀地連接於第一傳送線路ASL而另一端接地。在電容器Cm1、Cm2及Cm3與第一傳送線路ASL之間，分別串聯地連接第二傳送線路Lm1、Lm2及Lm3。第12圖所示之輸出匹配電路係藉由傳送線路及電容器之組合而具有輸出匹配時需要的阻抗，並且亦發揮作為串聯共振電路之功能。傳送線路Lm1與電容器Cm1、傳送線路Lm2與電容器Cm2及傳送線路Lm3與電容器Cm3之各組合，係藉由電感與電容而構成串聯共振電路，可大幅衰減不需要頻帶。例如藉由以與通過輸出匹配電路之頻率f的高頻電力之n倍(n為2以上之自然數)的頻率一致的方式來調整串聯共振電路之共振頻率，而使2f帶、3f帶等之n倍高次諧波衰減。宜使設於輸出匹配電路之各共振電路的共振頻率，自輸出匹配電路之輸入側(半導體元件側)起依序與2倍波、3倍波、4倍波之頻率一致。另外，電容器Cm4之位置亦可在半導體元件側，不過，如第12圖所示，若配置於輸出端子側時因可減低損失，故較佳即使是第8圖所示之例，仍可同樣地獲得串聯共振功能。
第13圖顯示又另一種輸出匹配電路。該例係在第一傳送線路ASL上，自輸入側(半導體元件側)起依序分歧狀地連接：僅電容器Cm1、傳送線路Lm2與電容器Cm2之串聯共振電路、僅電容器Cm3、及傳送線路Lm4與電容器Cm4之串聯共振電路。再者，在傳送線路Lm2與電容器Cm2之串聯共振電路，以及傳送線路Lm4與電容器Cm4之串聯共振電路之間，於第一傳送線路ASL上並聯地連接電容器Cm5，而構成並聯共振電路。如此，藉由在串聯共振電路之間夾著並聯共振電路而配置，傳送損失減少，衰減特性提高。為求獲得優異之衰減特性，宜將由第一傳送線路ASL之一部分與電容器Cm5所成之並聯共振電路，與由傳送線路Lm4與電容器Cm4所成之串聯共振電路的第一傳送線路ASL之連接點間的間隔形成λ/40以上。
如第7圖所示，第1層、第9層、第8層、第7層及第2層具有低頻側之第一傳送線路用的導體圖案L101、L102、L103、L104及L105，導體圖案L102、L103及L104經由導孔電極而螺旋狀地連接。第1層上搭載有連接於導體圖案L101之半導體元件。此外，第1層、第10層、第8層、第7層及第2層具有高頻側之第一傳送線路用的導體圖案L201、L202、L203、L204及L205，導體圖案L202、L203及L204係經由導孔電極而螺旋狀地連接。在第1層 上之半導體元件上連接有導體圖案L101。
第一傳送線路ASL亦可由一條線構成，不過，宜為串聯地連接通過複數個電介質層所形成之複數個導體圖案而構成。第7圖所示之例，第一傳送線路ASL係自下層(低頻側係第9層，高頻側係第10層)至上層(低頻側及高頻側均係第2層)而螺旋狀地形成。例如觀察低頻側之第一傳送線路ASL時，構成其螺旋狀部分之複數個導體圖案中，最接近半導體元件之導體圖案L102形成於第9層，最接近第12層之接地電極，導體圖案L103及L104依序配置成自第8層及第7層與接地電極遠離。具有阻抗轉換功能之輸出匹配電路，須輸入側為低阻抗，輸出側為大致50Ω，該條件藉由上述配置可輕易達成。此就高頻側之第一傳送線路ASL而言亦相同。
藉由將第一傳送線路ASL自先前之直線構造或彎曲構造變更成螺旋狀之疊層構造，線路間之電磁耦合強，可縮短線路長度。此乃有利於高頻構件之小型化。此外，在第7圖所示之例中，由於導體圖案不經由接地電極而配置，因此，無須為了保持傳送線路之阻抗一定，而如交互堆疊導體圖案與接地電極時，線路長度變長。
低頻側之第一傳送線路的一部分之導體圖案L104兼為耦合器之主線路，並與導體圖案L104相對而配置副線路之導體圖案L301。此外，高頻側之第一傳送線路的一部分之導體圖案L204兼為耦合器之主線路，並與導體圖案L204相對而配置副線路之導體圖案L401。如此，耦合器之主線路及副線路的電極圖案係經由電介質層而相對配置於疊層方向。第一傳送線路之螺旋部分及耦合器係配置於第12層之接地電極與第2層之接地電極之間。另外，第7圖中,為了清晰化，構成輸入匹配電路、區段間匹配電路及電源供給電路等的其他導體圖案係省略。
作為本發明之高頻構件的一個例子，係說明在輸出匹配電路上連接具有切換傳送系統與接收系統之連接的開關電路之天線開關模組的結構。在輸出匹配電路與天線開關模組之間，需要取阻抗匹配大致為50 Ω。
第9圖顯示可用於本發明之高頻構件的四頻帶用天線開關模組的一種等價電路。該天線開關模組係使用低頻帶之GSM850(傳送頻率：824~849MHz，接收頻率：869~894MHz)及EGSM頻帶(傳送頻率：880~915MHz，接收頻率：925~960MHz)、高頻帶之DCS頻帶(傳送頻率：1710~1785MHz，接收頻率：1805~1880MHz)及PCS頻帶(傳送頻率：1850~1910MHz，接收頻率：1930~1990MHz)。除此等頻帶之外，亦可使用PDC800頻帶(810~960MHz)、GPS頻帶(1575.42MHz)、PHS頻帶(1895~1920MHz)、Bluetooth頻帶(2400~2484MHz)、CDMA2000、TD－SCDMA等。當然，天線開關模組不限於四頻帶，亦可為三頻帶或雙頻帶。
第9圖所示之天線開關模組具備：藉由低頻側濾波器及高頻側濾波器而構成之分波電路(天線分離濾波器)Dip；配置於分波電路Dip之低頻側濾波器的後段，藉由自控制端子Vc供給之電壓，切換傳送端子Tx－LB與接收端子Rx－LB之第一開關電路SW1；及配置於分波電路Dip之高頻側濾波器的後段，藉由自控制端子Vc供給之電壓，切換傳送端子Tx－HB與接收端子Rx－HB之第二開關電路SW2。低頻側之傳送端子Tx－LB及接收端子Rx－LB係共用於GSM及EGSM，高頻側之傳送端子Tx－HB及接收端子Rx－HB共用於DCS及PCS，低頻側之接收端子Rx－LB及高頻側之接收端子Rx－HB係藉由搭載本模組之攜帶式終端所使用的地區來選擇使用。如歐洲將Rx－LB分配於EGSM，將Rx－HB分配於DCS，美國將Rx－LB分配於GSM，將Rx－HB分配於PCS。亦可在接收端子Rx－LB及Rx－HB之後段進一步設置開關電路，而作為4個接收端子。
與天線端子ANT連接之分波電路Dip具備：使GSM及EGSM之收發訊號通過，而使DCS及PCS之收發訊號衰減的低頻側濾波器；及使DCS及PCS之收發訊號通過，而使GSM及EGSM之收發訊號衰減的高頻側濾波器。低頻側濾波器及高頻側濾波器分別是利用由傳送線路及電容器所成之低通濾波器及高通濾波器所構成，不過，亦可藉由帶通濾波器或陷波濾波器來構成。
在作為低頻側濾波器之低通濾波器中，傳送線路LL1以低損失使低頻側之GSM及EGSM頻帶之訊號通過，而對高頻側之DCS及PCS頻帶的訊號，成為高阻抗而阻止其通過。傳送線路LL2及電容器CL1係構成在DCS及PCS頻帶具有共振頻率之串聯共振電路，使DCS及PCS頻帶之訊號落於地面。在作為高頻側濾波器之高通濾波器中，電容器CH4、CH5以低損失使高頻側之DCS及PCS頻帶的訊號通過，而對低頻側之GSM及EGSM頻帶的訊號成為高阻抗而阻止其通過。傳送線路LH4及電容器CH6係構成在GSM及EGSM頻帶具有共振頻率之串聯共振電路，使GSM及EGSM頻帶之訊號落於地面。
切換傳送端子Tx－LB與接收端子Rx－LB之第一開關電路SW1，及切換傳送端子Tx－HB與接收端子Rx－HB之第二開關電路SW2，均將開關元件及傳送線路作為主要元件。作為開關元件宜為PIN二極體，不過，亦可使用SPDT(單極雙投(Single Pole Dual Throw))、SP3T等之SPnT型之FET開關、pHEMT、MES－FET等之砷化鎵開關等之FET開關。使用PIN二極體之開關電路雖比砷化鎵開關可廉價地構築開關電路，但是砷化鎵開關比起使用PIN二極體之開關電路可較低耗電。因此，選擇兩者以活用此等優點。
切換GSM/EGSM之傳送端子Tx－LB與GSM/EGSM之接收端子Rx－LB之第一開關電路SW1，係以2個二極體Dg1、Dg2及2個傳送線路Lg1、Lg2作為主要元件。二極體Dg1之陽極連接於分波電路Dip之低頻側濾波器，二極體Dg1之陰極連接於藉由傳送線路LL3及電容器CL2、CL3而構成之L型的低通濾波器LPF1。在傳送線路LL3之Tx－LB側端部與接地之間連接有傳送線路Lg1。傳送線路Lg1亦可以在低頻帶中，具有接地位準可視為斷路(open)(高阻抗狀態)程度之電感(須約10~100nH)的偏轉線圈來代用。傳送線路Lg1亦具有調整低通濾波器之傳送端側之阻抗的功能，π型低通濾波器時，宜比需要之線路長度更長。
低通濾波器LPF1使自GSM/EGSM之功率放大器(圖上未顯示)輸入的GSM/EGSM傳送訊號通過，不過，宜具有使其包含之高次諧波畸變充分衰減的特性。具有電感之傳送線路LL3與電容器CL3係構成具有GSM/EGSM傳送頻率之2倍或3倍的共振頻率的並聯共振電路。本例為了使自功率放大器輸入之GSM/EGSM傳送訊號中包含的高次諧波畸變充分衰減，而將共振頻率設定為約3倍。
亦可將上述並聯共振電路作二段連接。此時，可將傳送端子側之並聯共振電路的共振頻率設定為傳送頻率之3倍，將天線端子側之並聯共振電路的共振頻率設定為傳送頻率之2倍即可。當取代在二個並聯共振電路之兩端設置接地電容，而在二個並聯共振電路之連接部配置接地電容時，可適切地調整天線開關模組與具有半導體元件及輸出匹配電路之高頻構件(高頻放大器模組)的阻抗之相位關係，藉由可減低自天線發射之不需要的高次諧波。此外’二段之並聯共振電路的情況，為了抑制接近之二個螺旋狀傳送線路相互干擾，宜將二個螺旋狀傳送線路之捲繞方向相反。將二個螺旋狀傳送線路形成相反捲繞方向時，比起相同捲繞方向的場合，線路長可縮短約10%，藉此可達成小型化及減低線路損失。相反捲繞方向之布線不限於低通濾波器，亦可適用於其他傳送線路，不過，特別是為了線路長的縮短效果，使用於λ/4線路等較長之傳送線路時有效。
電容器Cg6、Cg2、Cg1係具有DC切斷功能及相位調整功能。藉由DC切斷功能，可在包含二極體Dg1及Dg2之電路上施加控制用直流電壓。在二極體Dg1之陽極與接收端子Rx－LB之間插入傳送線路Lg2，在傳送線路Lg2與接地之間連接有二極體Dg2及電容器Cg1。電容器Cg1具有在使用頻帶串聯共振之電容以消除二極體之寄生電感。在二極體Dg2之陽極與控制端子Vc1之間，串聯地連接有用於控制二極體Dg2之偏壓電流的電阻Rg。本例之電阻Rg係100~200 Ω，不過可依電路結構而適當變更。連接於控制端子Vc1與接地之間的電容器Cvg係阻止雜訊混入控制用電源。傳送線路Lg1及Lg2均以作為λ/4共振器之功能，而具有共振頻率成為GSM/EGSM之傳送訊號的頻帶內之線路長。例如將傳送線路Lg1及Lg2之共振頻率設為GSM之傳送頻率的大致中間頻率(869.5MHz)時，在希望之頻帶內可獲得優異之插入損失特性。
控制電源Vc1為High時，二極體Dg1及Dg2一起接通，二極體Dg2與傳送線路Lg2的連接點成為接地位準，λ/4共振器之傳送線路Lg2的阻抗成為無限大。因此，控制電源Vc1為High時，在分波電路Dip~低頻側接收端子Rx－LB之路徑上訊號無法通過，而在分波電路Dip~低頻側傳送端子Tx－LB的路徑上訊號可通過。另外，控制電源Vc1為Low時，二極體Dg1及Dg2斷開，在分波電路Dip~低頻側傳送端子Tx－LB之路徑上訊號無法通過，而在分波電路Dip~低頻側接收端子Rx－LB的路徑上可通過訊號。藉由以上之結構，來切換低頻側訊號之收發。
用以對DCS及PCS之接收端子Rx－HB與DCS及PCS之傳送端子Tx－HB切換之第二開關電路SW2係以2個二極體Dd1及Dd2與2個傳送線路Ld1及Ld2作為主要元件。二極體Dd1之陽極連接於分波電路Dip之高頻側濾波器，二極體Dd1之陰極係連接於藉由傳送線路LH5與電容器CH7、CH8而構成的L型之低通濾波器LPF2。在傳送線路LH5之Tx－HB側端部與接地之間連接有傳送線路Ld1。傳送線路Ld1亦能以在高頻帶中具有接地位準可視為斷路(高阻抗狀態)程度之電感(須約5~60nH)的偏轉線圈來代用。傳送線路Ld1亦具有調整低通濾波器LPF2之傳送端側之阻抗的功能，π型低通濾波器時，宜比需要之線路長更長。低通濾波器LPF2使自DCS及PCS之功率放大器(圖上未顯示)輸入之傳送訊號通過，不過，宜具有使其包含之高次諧波畸變(2倍以上)充分衰減之特性。並聯連接於二極體Dd1之電感器Ls與電容器Cs之串聯電路具有在斷開時，藉由抵銷二極體Dd1之電容成分，而確保傳送端子Tx－HB與天線端子ANT之間，及傳送端子Tx－HB與接收端子Rx－HB之間隔離的功能。
傳送線路Ld1及Ld2為了作為λ/4共振器之功能，宜具有共振頻率屬於DCS及PCS之傳送訊號的頻帶內的線路長，特別宜具有成為傳送訊號之中間頻率的線路長。例如將傳送線路Ld1及Ld2之共振頻率設定為DCS頻帶與PCS頻帶之傳送頻率的大致中間之頻率(1810MHz)時，可以1個電路處理2個傳送訊號。
電容器Cd2具有DC切斷功能及相位調整功能。藉由DC切斷功能，可在包含二極體Dd1及Dd2之電路上施加控制用直流電壓。傳送線路Ld2之一端連接於構成分波電路Dip之高頻側濾波器的電容器CH5，在傳送線路Ld2之另一端與接地之間連接二極體Dd2及電容器Cd1。電容器Cd1之電容設定成在使用頻帶串聯共振而消除二極體Dd2之寄生電感。在二極體Dd2之陽極上，經由電阻Rd而連接有控制端子Vc2。為了控制二極體Dd2之偏壓電流，本例之電阻Rd係設定為100~200 Ω，不過，可依電路結構而適當變更。電容器Cvd阻止雜訊混入控制用電源。電容器Cd5係DC切斷用。
控制電源Vc2為High時，二極體Dd1及Dd2一起接通，二極體Dd2與傳送線路Ld2的連接點成為接地位準，λ/4共振器之傳送線路Ld2的阻抗成為無限大。因此，控制電源Vc2為High時，在分波電路Dip~高頻側接收端子Rx－HB之路徑上訊號無法通過，而在分波電路Dip~高頻側傳送端子Tx－HB的路徑上可通過訊號。另外，控制端子Vc2為Low時，二極體Dd1及Dd2斷開，在分波電路Dip~高頻側傳送端子Tx－HB之路徑上訊號無法通過，而在分波電路Dip~高頻側接收端子Rx－HB的路徑上可通過訊號。
電感器L1係在天線端子ANT上施加靜電氣、打雷等之過電流時，具有將其導引至地面，以防止破壞模組之功能。電感器L2與電容器Cg2，及電感器L5與電容器Cd2分別作為高通型連接相位調整電路之功能，來抑制自高頻放大器HPA洩漏之高次諧波。天線開關之阻抗與基本波成為共軛匹配，不需要之n倍波調整成非共軛匹配。L3、C2、L4及C1構成在250MHz附近具有共振點之LC共振電路及LC高通電路，防止使靜電脈衝衰減而進入接收端子。C3係匹配調整用之電容器。
宜將除去傳送訊號中包含之高次諧波畸變的第一及第二低通濾波器LPF1、LPF2設於傳送路徑上，不過並非必須。在第9圖之例子中，第一低通濾波器LPF1係配置於第一開關電路SW1中之第一二極體D1與傳送線路Lg1之間，不過，亦可配置於分波器Dip與第一開關電路SW1之間，亦可配置於傳送線路Lg1與低頻側傳送端子Tx－LB之間。同樣地，第二低通濾波器LPF2亦可配置於分波器Dip與第二開關電路SW2之間，亦可配置於傳送線路Ld1與高頻側傳送端子Tx－HB之間。總之，第一及第二低通濾波器LPF1、LPF2亦可設於傳送訊號所通過之分波器Dip~傳送端子Tx間之傳送路徑的任何處。第二低通濾波器LPF2中，將連接於接地之電容器與傳送線路Ld1並聯配置，而構成並聯共振電路時，可使傳送線路Ld1之線路長比λ/4短。此外，使用偏轉線圈時，可減少電感。
亦可將高頻側分成DCS頻帶(傳送頻率：1710~1785MHz，接收頻率：1805~1880MHz)，與PCS頻帶(傳送頻率：1850~1910MHz，接收頻率：1930~1990MHz)，而作為設置獨立之接收端子的四頻帶天線開關模組。再者，低頻側亦可分成GSM850(傳送頻率：824~849MHz，接收頻率：869~894MHz)與EGSM(傳送頻率：880~915MHz，接收頻率：925~960MHz)，而作為使全部接收端子獨立之四頻帶天線開關模組。此時，傳送系統中使用共用端子，接收系統中連接用以切換GSM850與EGSM或DCS與PCS的開關。亦可取代開關，而使用成為GSM850或EGSM之λ/4共振器的傳送線路，及成為DCS或PCS之λ/4共振器的傳送線路，來區分頻率。
形成電介質層之陶瓷生片(ceramic green sheet)中，宜使用可在950℃以下之低溫同時燒結的LTCC。例如使用以Al2 O3 換算，含有10~60質量%之Al，以SiO2 換算，含有25~60質量%之Si，以SrO換算，含有7.5~50質量%之Sr，以TiO2 換算，含有20質量%以下之Ti，以Bi2 O3 換算，含有0.1~10質量%之Bi，以Na2 O換算，含有0.1~5質量%之Na，以K2 O換算，含有0.1~5質量%之K，以CuO換算，含有0.01~5質量%之Cu，及以MnO2 換算，含有0.01~5質量%之Mn的陶瓷組合物。為了容易形成傳送線路及電容器，生片之厚度宜為20~200μm。導電材料宜為銀系膏。在具有通孔之各生片上藉由電極圖案形成傳送線路及電容器，並且形成導孔電極。堆疊具有電極圖案之生片而壓接後，藉由以950℃燒結，而獲得疊層體(多層基板)。疊層體可小型化為縱橫6mm以下，高度0.5mm以下，例如形成5.8mm×5.8mm×0.45mm。在疊層體之上面搭載二極體、電晶體、晶片電感器及晶片電容器，並在其上覆蓋金屬外殼作為成品。成品之高度約為1.25mm。亦可採用樹脂密封封裝體來取代金屬外殼，此時之高度約為1.2mm。
由於高頻放大器與開關電路是經由輸出匹配電路而連接，因此，積體化進行時，高頻放大器用裸晶片與開關電路用裸晶片接近多層基板之表面而搭載，連接於此等之導線亦接近。此時，如第11圖所示，高頻放大器用裸晶片7之輸出端子及其導線所連接之疊層體的電極10，比輸入端子及其導線連接之疊層體的電極9還接近於開關電路用裸晶片8時，自連接於高頻放大器用裸晶片7之輸出端子的導線，至連接於開關電路用裸晶片8之導線，藉由電力發射而產生不需要訊號之飛奔，而發生開關電路之不穩定動作及混入雜訊。反之，如第10圖所示，高頻放大器用裸晶片7之輸出端子及其導線所連接之疊層體的電極10，比輸入端子及其導線所連接之疊層體的電極9還遠離開關電路用裸晶片8時，則抑制不需要訊號之飛奔。再者，由於相當之發熱源的高頻放大器用裸晶片7之最後段放大器係遠離開關電路用裸晶片8，因此，可防止因開關電路之溫度上昇而造成特性變化。
為了確認本發明之效果，把具有本發明之輸出匹配電路的高頻構件及先前之具有輸出匹配電路的高頻構件，就安裝面積及通過損失作了比較。針對低頻側之輸出匹配電路而言，先前之高頻構件需要約15mm之總傳送線路長及約16mm2 之安裝面積，通過損失為1.4dB。另外，本發明之高頻構件的總傳送線路長約10mm，係先前高頻構件之約65%，安裝面積約4mm2 ，係先前之約25%，通過損失顯著降低1.0dB。此等效果，即使就高頻側之輸出匹配電路亦相同。如此，瞭解藉由本發明可實現高頻構件之小型化及高性能化。
第7圖所示之高頻構件中，全部的生片係區分為2個區域，構成高頻放大器HPA之電極圖案配置於左側區域，構成天線開關模組ASM之電極圖案配置於右側區域。藉此，不致導致特性惡化，而可達到高頻構件之小型化。此外，藉由將高頻放大器HPA與天線開關模組ASM在疊層體內一體化，除了縮短連接兩者之線路外，亦無須在印刷布線基板上布線，線路損失減低。再者，因為高頻放大器HPA與天線開關模組ASM一體化，所以可整合設於兩者之匹配電路，且阻抗匹配亦容易。因而，可達成高頻構件之小型化、低損失化及輸出效率化等。
[2]第二實施形態
第16圖顯示第二實施形態之高頻構件的電路。該高頻構件具有在輸出匹配電路上檢測高頻電力用的耦合器。而與第一實施形態相同結構及功能的說明係省略。
(A)輸出匹配電路在構成輸出匹配電路之第一傳送線路ASL的傳送線路部ASL1、ASL2及ASL3之間，連接有一端接地之電容器Ca2、Ca3及Ca4。該輸出匹配電路具有檢測高頻電力之耦合器。亦使用屬第一傳送線路ASL之一部分的ASL1作為耦合器之主線路，而與耦合器之副線路CSL1耦合。副線路CSL1之第一端Pc的輸出被傳送至檢波器，用以控制高頻放大器HPA之輸出電力。副線路CSL1之第二端Pt，一般而言以50 Ω之電阻R為終端，不過，為了調整耦合度及隔離，亦可適當變更電阻R之電阻值。
第16圖所示之例中，耦合器形成輸出匹配電路之一部分。藉由該結構，由於無須另外設置耦合器，因此高頻構件可小型化，此外，可藉由包含耦合器之輸出匹配電路，而與輸出端子Po取匹配。例如耦合器之主線路(傳送線路部ASL1)與耦合器之副線路CSL1耦合之部分的阻抗，在半導體元件側未達50 Ω(如40 Ω)，在輸出端子Po側係50 Ω。
耦合器之主線路(輸出匹配電路之傳送線路部ASL1)及副線路CSL1係形成於如陶瓷疊層體之多層基板內。第17圖顯示構成高頻構件之全部16層中之第6層至第8層。與第1圖所示之例同樣地，全部之層區分為2個區域，構成高頻放大器HPA之電極圖案係配置於左側區域，構成天線開關模組ASM之電極圖案係配置於右側區域。第17圖係省略構成輸出匹配電路及耦合器之其他部分。
如第17圖所示，包含第一傳送線路之輸出匹配電路的電極圖案105~108與副線路CSL1之電極圖案109及110係形成於電介質層上，主線路與副線路經由電介質層而相對。電極圖案105、106係低頻側之輸出匹配電路的第一傳送線路之一部分。相對於兼具耦合器之主線路ASL1的電極圖案105，而配置有副線路CSL1之電極圖案109。電極圖案107、108係高頻側之輸出匹配電路的第一傳送線路之一部分。相對於兼具耦合器之主線路的電極圖案107，而配置有副線路之電極圖案110。因為主線路與副線路經由電介質層而配置，所以即使縮小兩者之間隔，仍不致短路。
第18圖顯示第一傳送線路之電極圖案與副線路之電極圖案的一種關係。第一傳送線路之電極圖案101、102、103形成於不同之電介質層100，副線路之電極圖案104形成於與電極圖案101、102、103不同之電介質層上。
第19圖顯示第一傳送線路之電極圖案與副線路之電極圖案的另一種關係。在形成有第一傳送線路之電極圖案101、102、103的複數個電介質層中，在形成有電極圖案101之電介質層上形成有副線路之電極圖案104。亦即，兼為主線路之傳送線路部的電極圖案與副線路之電極圖案是在電介質層上相對。此時，亦可在兩線路間介有絕緣性陶瓷。相對之兩線路的間隔宜一定。
第20圖顯示兼為主線路之第一傳送線路的電極圖案101與副線路之電極圖案104經由電介質層而相對之例。主線路與副線路之耦合度係依此等之間隔來決定，其間隔是由電介質層之厚度來決定。陶瓷電介質層因為可高精度地控制厚度故較佳。
在第20圖所示之例中，副線路之電極圖案104的寬度，比兼為主線路之第一傳送線路的電極圖案101之寬度還窄，且自上觀察時，電極圖案104位在比電極圖案101之寬度還靠近內側(不自電極圖案101露出)。藉由該結構，即使電極圖案101及104有若干位置偏差，兩者之間隔仍不改變，亦可抑制伴隨其之耦合狀態的變化。
如第21圖所示，將耦合器之副線路的第二端Pt(與輸出監視器相反側)經由電阻Rt而接地為終端。此外，如第22(a)圖所示，亦可將並聯連接於電阻Rt之電容器Ct的另一端接地為終端。將副線路之一端以並聯連接之電阻及電容器為終端時，可縮短主線路及副線路之線路長，而有利於小型化。此外，由於只須調整線路長，即可調整隔離峰值及電容，因此調整簡便。再者，耦合量之傾斜呈平坦，而可寬頻化。再者，如第22(b)圖所示，亦可與電阻Rt並聯地連接電容器Ct與傳送線路Lt之LC串聯共振電路，將端部接地為終端。藉由該結構，可更加縮短副線路。因為藉由介有傳送線路Lt，可縮小電容器Ct，所以有利於小型化，此外，隔離峰值之調整及寬頻化的效果顯著。第21圖及第22圖所示之耦合器的副線路之終端構造，不會依據輸出匹配電路與耦合器是否一體化。
將電容器Ct以電極圖案形成於多層基板內時有利於小型化，此外，作為對多層基板之搭載構件時，可每個製品作調整，並降低瑕疵率。就傳送線路Lt亦同。
(B)高頻構件(複合疊層模組)第二實施形態之高頻構件具有取阻抗匹配之輸出匹配電路及天線開關模組，並具備形成輸出匹配電路之一部分的耦合器。由於只須在輸出匹配電路與天線開關模組之間取匹配即可，因此比起在輸出匹配電路與天線開關模組之間設置耦合器的場合，高頻構件可小型化及低損失化。另外，此等連接之匹配，只須VSWR(電壓駐波比)為1.5以下即可，1.2以下較佳。由於耦合器以外之部分與第9圖所示之第一實施形態相同，因此省略其說明。
與第一實施形態同樣可獲得之疊層體的大小約為5.8mm×5.8mm×0.45mm，在疊層體之上面搭載：二極體、電晶體、晶片電感器及晶片電容器。覆蓋金屬外殼之成品的高度約為1.25mm，樹脂密封後之成品的高度約為1.2mm。
本實施形態之高頻構件(輸出匹配電路與耦合器以未達50 Ω之阻抗匹配)的插入損失，比將包含輸出匹配電路之功率放大器及耦合器分別安裝於印刷基板上時(先前例)，低頻側(GSM、EGSM)與高頻側(DCS、PCS)均改善約0.15~0.25dB。該改善若換算成功率放大器之效率時，約為2~3%。第23(a)圖顯示750MHz~1GHz之低頻側中插入損失的改善。插入損失之改善即使在高頻側亦相同。
此外，將本發明之上述高頻構件，與輸出匹配電路及耦合器複合化後之高頻構件(兩者取50 Ω之匹配)作比較。發現低頻側(GSM、EGSM)與高頻側(DCS、PCS)之插入損失均大幅改善約0.1~0.15dB。第23(b)圖顯示在750MHz~1GHz之低頻側的插入損失之改善。該改善若換算成功率放大器之效率時，約為1~2%。插入損失之改善在高頻側亦相同。大致達到邊界之功率放大器的效率亦改善1%以上，可以說是顯著之效果。
以0.1dB之插入損失及－20dB之耦合度設計第21圖所示之僅藉由電阻Rt為終端的耦合器時，如第24圖所示，方向性為－8dB，隔離約為－30dB。在不改變插入損失及結合度之設計下，藉由電容器為終端之例[第22(a)圖]，如第25圖所示，方向性及隔離均大幅提高12dB以上。此外，藉由電容器及傳送線路為終端之例[第22(b)圖]，如第26圖所示，方向性亦提高16dB以上，隔離亦提高17dB以上。
就尺寸而言，先前之個別安裝時，耦合器需要約1mm3 之體積及約2~4mm2 之安裝面積。此外，即使僅將耦合器與輸出匹配電路予以一體化時，各頻帶約造成高頻構件大1mm3 (2頻帶約2mm3 )。但是，本實施形態，因為電容為終端時體積約為0.4mm3 ，電容與傳送線路為終端時體積約0.5mm3 以下即可，所以可不改變高頻構件之尺寸而複合化。此時，副線路長在低頻側約為2mm，在高頻側約為1mm，均形成3mm以下。
[3]第三實施形態
第27圖係本發明第三實施形態之高頻構件，且顯示具有分歧狀地連接於第一傳送線路之共振電路的一種高頻構件。就與第一及第二實施形態相同之結構及功能的說明予以省略。當然，第三實施形態之結構並不限於圖示之高頻構件，亦可廣泛適用於具有高頻放大器及輸出匹配電路之高頻構件。
(A)輸出匹配電路相對於一端接地之複數電容器Cm1、Cm2、Cm3、Cm4分歧狀地連接於傳送線路ASL之第1圖所示之第一實施形態的輸出匹配電路，第三實施形態係在第一傳送線路上分歧狀地連接共振電路。作為共振電路可舉出LC共振電路及短截線等。作為LC共振電路可舉出例如由分歧狀地連接於第一傳送線路ASL之第二傳送線路，與一端連接於第二傳送線路，而另一端接地之第一電容器所成的串聯共振電路，以及串聯地連接於第一傳送線路ASL之第三傳送線路與並聯地連接於第三傳送線路之第二電容器所成的並聯共振電路。
第27圖所示之例中，係在第一傳送線路ASL上分歧狀地連接有複數個接地之第一電容器Cm1、Cm2、Cm3、Cm4，在第一電容器Cm2、Cm3、Cm4與第一傳送線路ASL之間，分別串聯連接第二傳送線路Lm2、Lm3、Lm4。第27圖所示之輸出匹配電路，藉由第二傳送線路及第一電容器之組合，而獲得在輸出匹配時所需要之阻抗，並且發揮以下之功能。第二傳送線路Lm2與第一電容器Cm2、第二傳送線路Lm3與第一電容器Cm3、及第二傳送線路Lm4與第一電容器Cm4之各組合係構成串聯共振電路。例如以輸出匹配電路之衰減極可與高頻電力(頻率f)之2f波、3f波等之n倍高次諧波(n為2以上之自然數)的至少一個大致一致般地調整串聯共振電路之至少一個共振頻率時，可使n倍高次諧波顯著衰減。由分歧狀地連接於第一傳送線路ASL之第一電容器及第二傳送線路所成的串聯共振電路數量，只須依須衰減之頻帶數量來設定即可。
再者，藉由變更第二傳送線路及第一電容器之常數值，及調整串聯共振電路對第一傳送線路ASL的連接點等，可調整阻抗匹配。第二傳送線路及第一電容器之常數值，可在將藉由1/[2 π(LC)1/2 ]表示之串聯共振電路的共振頻率保持一定的狀態下而變更。藉由此種設計自由度之提高，在維持希望之阻抗匹配及衰減特性狀態下，為了減低通過損失，可縮短第一傳送線路ASL。
第28圖顯示第三實施形態之另一種輸出匹配電路。該輸出匹配電路具有：一端分歧狀地連接於第一傳送線路ASL而另一端接地的3個電容器Cm1、Cm2及Cm3；在電容器Cm2及Cm3與第一傳送線路ASL之間分別串聯地連接之第二傳送線路Lm2及Lm3；串聯地連接於第一傳送線路ASL之第三傳送線路Lm5；及並聯地連接於第三傳送線路Lm5之第二電容器Cm5。第三傳送線路Lm5與第二電容器Cm5係構成並聯共振電路，藉由使並聯共振電路之共振頻率與不需要頻帶之頻率一致，可使不需要的頻帶衰減。藉由該結構，即使接地電極不存在時，仍可構成並聯共振電路，並可達成高次諧波之衰減。第28圖之情況，由第一電容器與第二傳送線路所成之串聯共振電路的數量，只須依須衰減之頻帶數量等來設定即可。例如串聯共振電路設為2f帶，並聯共振電路為3f帶時，能以小型之三維安裝構造，即使在高次諧波電力成分中，仍可有效地使較大電力之2倍高次諧波及3倍高次諧波衰減。另外，第28圖中，係將並聯共振電路設於第二端2側，不過，亦可設於第一端1側或串聯共振電路之間。
在串聯共振電路是連接於第一傳送線路ASL之第27圖的結構，及串聯共振電路及並聯共振電路連接於第一傳送線路ASL之第28圖的結構中，為了兼顧減低插入損失及增大不需要頻帶的衰減量，2倍波共振電路宜配置於半導體元件側。此外，宜自半導體元件側起依序，按照2f帶、3f帶、4f帶之順序，宜衰減之高次諧波的頻率會提高。為了寬頻化，在半導體元件側，連接於第一傳送線路ASL之元件亦可僅為電容器。
第29圖顯示第三實施形態之又另一種輸出匹配電路。該輸出匹配電路具有在第28圖所示之輸出匹配電路的並聯共振電路上設置：一端連接於第三傳送線路Lm5之輸出端子側端而另一端連接於第二電容器Cm5之輸出端子側端的第四傳送線路Lm6；及一端連接於第四傳送線路Lm6之另一端而另一端接地之第三電容器Cm6的構造。因為傳送線路Lm5、Lm6及電容器Cm5、Cm6具有與極化型低通濾波器大致相同構造，所以衰減量比第28圖之並聯共振電路(Lm5,Cm5)還多，衰減頻帶寬。再者，第29圖之構造，可簡單兼顧衰減極之調整與阻抗匹配之調整。第29圖之共振電路(Lm5,Lm6,Cm5,Cm6)係設於第二端2側設置，不過亦可設於第一端1側，亦可設於串聯共振電路之間。為了兼顧減低插入損失及增大不需要頻帶之衰減量，亦可自半導體元件側起依序，例如連接具有3f帶之衰減極的串聯共振電路(Lm2,Cm2)、具有2f帶之衰減極的共振電路(Lm5,Lm6,Cm5,Cm6)及具有4f帶之衰減極的串聯共振電路(Lm3,Cm3)。
(B)高頻構件(複合疊層模組)本實施形態之高頻構件除了具有由Lm2,Cm2等所成之串聯共振電路(第27圖)、由Lm5,Cm5所成之並聯共振電路(第28圖)或是由Lm5,Lm6,Cm5,Cm6所成之共振電路(第29圖)之外，還具有與第一實施形態之高頻構件基本上相同之構造。此外，亦可構成將第一傳送線路之一部分作為主線路，設置與其並聯之副線路而構成耦合器，不過第27~29圖中並未明確記載。構成高頻構件之電介質層及導體圖案可與第一及第二實施形態相同。再者，藉由將第一傳送線路連構成在多層基板內串聯地連接複數個導體圖案，並且將複數個導體圖案之至少一個連接共振電路時，可使高性能之高頻構件進一步小型化。
與第一及第二實施形態同樣地可獲得之疊層體的大小約為5.8mm×5.8mm×0.45mm，在疊層體之上面搭載二極體、電晶體、晶片電感器及晶片電容器，並藉由金屬外殼之覆蓋或樹脂密封封裝體而作成成品。成品之高度，於採用金屬外殼時約為1.25mm，於採用樹脂密封封裝體時約為1.2mm。
藉由以下之實施例進一步詳細說明本發明，不過，本發明並不限定於此等。
實施例1~3、參考例1
就低頻側之高頻特性(插入損失及高次諧波之衰減量)、形成用以構成輸出匹配電路的傳送線路所需要之電極圖案的合計長度及電容值之合計(電極圖案及搭載構件兩者)，比較具備包含第27~29圖所示之共振電路的輸出匹配電路之高頻構件(實施例1~3)，與具備並無共振電路之輸出匹配電路的高頻構件(參考例1)。結果顯示於表1。
具有共振電路之實施例1~3的插入損失與不設置共振電路之參考例1相等或比其大，2倍波~4倍波之衰減量比參考例1大幅改善，此外，電極圖案之合計長度及電容值之合計均比參考例1減低，瞭解到高頻構件已小型化。據此，瞭解到藉由使用包含共振電路之輸出匹配電路，可獲得高頻特性優異之小型的高頻構件。另外，上述比較係關於低頻側之輸出匹配電路，不過，高頻側之輸出匹配電路亦相同。
從阻抗設計之觀點而言，傳送線路與接地電極之距離是重要的，傳送線路之電極圖案在設計上之限制比電容器之電極圖案還多。因此，比電容器之電極圖案還優先設計傳送線路之電極圖案。再者，由於輸出匹配電路之第一傳送線路的構造對插入損失的影響大，因此，實施例及參考例之第一傳送線路均採相同構造，其中重要設計值之第一傳送線路的電極圖案與接地電極之距離同樣約75 μm。第一傳送線路之電極圖案與接地電極之距離增大時，可縮短第一傳送線路，插入損失減低。例如增厚電介質層，將前述距離設定為100 μm以上時，高頻特性進一步提高。
實施例4及5、參考例1
將第1圖及第27圖之輸出匹配電路上，如第16圖所示地設置耦合器之高頻構件(實施例4及5)，與參考例1之高頻構件比較的結果，實施例4及5之輸出匹配電路的插入損失比起參考例1，在低頻側(GSM、EGSM)及高頻側(DCS、PCS)均僅減低約0.1~0.25dB程度。將其換算成功率放大器之重要特性的效率時，相當於改善約1~3%。根據大致達到邊界之功率放大器的效率時，藉由將輸出匹配電路之一部分與耦合器共用，可獲得1%以上之效率改善者，可以說是本發明之顯著效果。
關於耦合器之特性，電容為終端之輸出匹配電路(實施例4)比起參考例1者，方向性大幅提高12dB以上，隔離大幅提高12dB以上。此外，電容與傳送線路為終端之輸出匹配電路(實施例5)比起參考例1者，方向性進一步提高16dB以上，隔離進一步提高17dB以上。
關於安裝體積，電容為終端之輸出匹配電路(實施例4)及電容與傳送線路為終端之輸出匹配電路(實施例5)均約0.4mm3 ，未滿0.5mm3 。此外，副線路長在低頻側約2mm，在高頻側約1mm，均未滿3mm。如此，瞭解到將第一傳送線路之一部分作為耦合器之主線路的本發明之構造，可使高頻構件大幅小型化。
(發明之效果)
由於本發明之高頻構件係藉由在疊層方向串聯地連接通過複數個電介質層所形成之複數個導體圖案，而形成第一傳送線路之至少一部分，因此，可縮小每一個電介質層之導體圖案，藉此可小型化。以疊層方向為中心軸而螺旋狀地連接複數個導體圖案時，即使在有限之空間仍可獲得高阻抗，高頻構件進一步小型化。再者，自第一傳送線路之輸入端至輸出端，使阻抗增大。
1‧‧‧第一端
2‧‧‧第二端
3‧‧‧導孔電極
4‧‧‧導孔電極
5‧‧‧導體圖案
6‧‧‧接地電極
7‧‧‧高頻放大器用裸晶片
8‧‧‧開關電路用裸晶片
9‧‧‧電極
10‧‧‧電極
11,11’‧‧‧端子電極
12‧‧‧外護層
13‧‧‧接地電極
14‧‧‧高頻構件
15‧‧‧端子
17‧‧‧端子
18‧‧‧抗蝕層
19‧‧‧焊錫
20‧‧‧主機板
ASL．．．第一傳送線路
Ca1．．．直流切斷電容器
Ca2~Ca8．．．電容器
C101~C102,Cp101~103,Cs101．．．低頻側之電容器電極圖案
C201~C202,p201~203．．．高頻側之電容器電極圖案
Cm1,Cm2,Cm3,Cm4．．．第一電容器
Cm5．．．第二電容器
Cm6．．．第三電容器
Dip．．．分波電路
L101~L105,p101~103．．．低頻側之第一傳送線路用導體圖案
L201~L205,Lp210．．．高頻側之傳送線路電極圖案
L301,L401．．．導體圖案
Lm1,Lm2,Lm3,Lm4．．．第二傳送線路
Lm5．．．第三傳送線路
Lm6．．．第四傳送線路
Pin．．．輸入端子
Po．．．輸出端子
Q1,Q3．．．半導體元件
Q2．．．偶極切換元件
Tx－HB．．．高頻側之傳送端子
Rx－HB．．．高頻側之接收端子
Tx－LB．．．低頻側之傳送端子
Rx－LB．．．低頻側之接收端子
ANT．．．天線端子
SL1,SL2．．．電感器
SL3．．．傳送線路
SW1．．．第一開關電路
SW2．．．第二開關電路
Vc,Vc1,Vc2．．．控制端子
Vc1．．．控制電源
Vc．．．集電極電壓端子
Vdd1．．．汲極電壓端子
CL1,CL2,CL3．．．電容器
LL1,LL2,LL3．．．傳送線路
CH4,CH5,CH6,CH7,CH8．．．電容器
LH4,LH5．．．傳送線路
LPF1．．．第一低通濾波器
LPF2．．．第二低通濾波器
Cg1,Cg2,Cg6．．．電容器
Dg1,Dg2,Dd1,Dd2．．．二極體
Lg1,Lg2,Ld1,Ld2．．．傳送線路
R,Rd,Rg,Rt．．．電阻
HPA．．．高頻放大器
ASL1,ASL2,ASL3．．．傳送線路部
Ct,Cd1,Cd2,Cd5,Cvg,Cs．．．電容器
Cvd,C2,C3．．．電容器
Lt．．．傳送線路
100．．．電介質層
101~110．．．電極圖案
ASL1~ASL3．．．主線路
ASM．．．天線開關模組
CLS1．．．副線路
Pc．．．副線路之第一端
Pt．．．副線路之第二端
Vg．．．閘極電壓端子
D．．．汲極
L1,L2,L5．．．電感器
第1圖係顯示本發明第一實施形態之高頻電路的一種等價電路圖。
第2(a)圖係本發明第一實施形態之一種高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路用的導體圖案之電介質層的展開圖。
第2(b)圖係顯示第2(a)圖所示之第一傳送線路的疊層構造圖。
第3(a)圖係本發明第一實施形態之另一種高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路用的導體圖案之電介質層的展開圖。
第3(b)圖係顯示第3(a)圖所示之第一傳送線路的疊層構造圖。
第4(a)圖係本發明第一實施形態之又另一種高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路用的導體圖案之電介質層的展開圖。
第4(b)圖係顯示第4(a)圖所示之第一傳送線路的疊層構造圖。
第5(a)圖係本發明第一實施形態之又另一種高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路用的導體圖案之電介質層的展開圖。
第5(b)圖係顯示第5(a)圖所示之第一傳送線路的疊層構造圖。
第6(a)圖係本發明第一實施形態之又另一種高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路用的導體圖案之電介質層的展開圖。
第6(b)圖係顯示第6(a)圖所示之第一傳送線路的疊層構造圖。
第7圖係顯示本發明第一實施形態之高頻構件的展開圖。
第8圖係顯示用於本發明第一實施形態之高頻構件的一種輸出匹配電路圖。
第9圖係顯示本發明第一實施形態之高頻電路的一種等價電路圖。
第10圖係顯示搭載於高頻構件之疊層體表面的裸晶片之一種配置的平面圖。
第11圖係顯示搭載於高頻構件之疊層體表面的裸晶片之另一種配置的平面圖。
第12圖係顯示用於本發明第一實施形態之高頻構件的另一種輸出匹配電路圖。
第13圖係顯示用於本發明第一實施形態之高頻構件的又另一種輸出匹配電路圖。
第14圖係顯示設於高頻構件背面之端子電極及外護層的底視圖。
第15(a)圖係顯示搭載於印刷布線基板之一種高頻構件的部分剖面圖。
第15(b)圖係顯示搭載於印刷布線基板之另一種高頻構件的部分剖面圖。
第16圖係顯示本發明第二實施形態之高頻電路的一種等價電路圖。
第17圖係本發明第二實施形態之高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路用導體圖案之電介質層的展開圖。
第18圖係本發明第二實施形態之高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路與耦合器之副線路的一種位置關係之部分剖面圖。
第19圖係本發明第二實施形態之高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路與耦合器之副線路的另一種位置關係之部分剖面圖。
第20圖係本發明第二實施形態之高頻構件的一部分，且係顯示形成有輸出匹配電路之第一傳送線路與耦合器之副線路的又另一種位置關係之部分剖面圖。
第21圖係顯示本發明第二實施形態之高頻構件中的耦合器之一種終端構造圖。
第22(a)圖係顯示本發明第二實施形態之高頻構件中的耦合器之另一種終端構造圖。
第22(b)圖係顯示本發明第二實施形態之高頻構件中的耦合器之又另一種終端構造圖。
第23(a)圖係顯示將本發明第二實施形態之高頻構件與包含輸出匹配電路之功率放大器及耦合器分別安裝於印刷基板上的習知例之插入損失特性的比較圖。
第23(b)圖係顯示將本發明第二實施形態之高頻構件與取50 Ω匹配而將輸出匹配電路及耦合器予以複合化的習知高頻構件之插入損失特性的比較圖。
第24圖係顯示第21圖所示之耦合器的隔離及方向性之圖。
第25圖係顯示第22(a)圖所示之耦合器的隔離及方向性之圖。
第26圖係顯示第22(b)圖所示之耦合器的隔離及方向性之圖。
第27圖係顯示本發明第三實施形態之高頻電路的一種等價電路圖。
第28圖係顯示用於本發明第三實施形態之高頻電路的另一種輸出匹配電路圖。
第29圖係顯示用於本發明第三實施形態之高頻電路的又另一種輸出匹配電路圖。
1‧‧‧第一端
2‧‧‧第二端
3‧‧‧導孔電極
4‧‧‧導孔電極
5‧‧‧導體圖案
6‧‧‧接地電極

Claims (13)

  1. 一種用於無線通訊系統的高頻構件，係將具有高頻放大器及接收自前述高頻放大器輸出之高頻電力的輸出匹配電路之高頻電路，構成於堆疊複數個電介質層而形成的多層基板上，其特徵為：前述輸出匹配電路具備：第一傳送線路，其係自前述高頻放大器側傳播前述高頻電力至輸出端子側；及至少一個共振電路，其一端係以分歧狀連接於前述第一傳送線路，另一端係接地；前述共振電路係使前述高頻電力的n倍(n為2以上之自然數)的高次諧波衰減；前述第一傳送線路之至少一部分係藉由形成於前述多層基板內之電介質層上的導體圖案而形成。
  2. 如申請專利範圍第1項之用於無線通訊系統的高頻構件，其中前述共振電路係由第一電容器與第二傳送線路所構成之串聯共振電路，前述第一電容器與前述第二傳送線路係藉由形成於前述多層基板內之電介質層上的導體圖案而形成，前述第二傳送線路的導電體圖案係形成於與前述第一傳送線路的導電體圖案不同的電介質層上。
  3. 如申請專利範圍第1或2項之用於無線通訊系統的高頻構件，其中具有並聯共振電路，其係由串接於前述第一 傳送線路的第三傳送線路、及並聯連接於前述第三傳送線路之第二電容器所構成。
  4. 如申請專利範圍第3項之用於無線通訊系統的高頻構件，其中還具有第四傳送線路及第三電容器，前述第四傳送線路的一端連接於前述第三傳送線路之輸出端子側一端，前述第四傳送線路的另一端連接於前述第二電容器之輸出端子側一端，前述第三電容器的一端連接於前述第四傳送線路的另一端，前述第三電容器之另一端接地。
  5. 如申請專利範圍第1或2項之用於無線通訊系統的高頻構件，其中以與前述高頻電力之n倍高次諧波(n為2以上之自然數)的至少一個頻率大致一致的方式調整前述共振電路之共振頻率。
  6. 如申請專利範圍第1或2項之用於無線通訊系統的高頻構件，其中具備天線開關模組，其具有切換傳送系統與接收系統之連接的開關電路，在前述輸出匹配電路與前述天線開關模組之間取得阻抗匹配。
  7. 如申請專利範圍第1項之用於無線通訊系統的高頻構件，其中前述輸出匹配電路又具備：耦合器，係由檢測前述高頻電力之主線路及副線路所構成；前述主線路係由前述第一傳送線路之至少一部分所構成，前述主線路及副線路係形成於前述多層基板內。
  8. 如申請專利範圍第7項之用於無線通訊系統的高頻構 件，其中前述主線路之電極圖案的至少一部分與前述副線路之電極圖案的至少一部分，係於前述電介質層上相對而配置。
  9. 如申請專利範圍第7項之用於無線通訊系統的高頻構件，其中前述主線路之電極圖案的至少一部分與前述副線路之電極圖案的至少一部分，係隔著前述電介質層而相對配置於疊層方向。
  10. 如申請專利範圍第9項之用於無線通訊系統的高頻構件，其中前述副線路之電極圖案的至少一部分之寬度係比前述主線路之電極圖案的至少一部分之寬度窄，自上面觀察時，前述副線路之電極圖案的至少一部分係位於前述主線路之電極圖案的至少一部分之寬度的內側。
  11. 如申請專利範圍第7至10項中任一項之用於無線通訊系統的高頻構件，其中前述副線路之一端，係以電阻以及與其並聯地連接之電容器為終端。
  12. 如申請專利範圍第11項之用於無線通訊系統的高頻構件，其中前述電容器上串接有傳送線路。
  13. 如申請專利範圍第7至10項中任一項之用於無線通訊系統的高頻構件，其中具備天線開關模組，其具有切換傳送系統與接收系統之連接的開關電路，在前述輸出匹配電路與前述天線開關模組之間取得阻抗匹配。
TW096129376A 2006-08-09 2007-08-09 用於無線通訊系統的高頻構件 TWI493894B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006216448 2006-08-09
JP2006312771 2006-11-20
JP2007034435 2007-02-15
JP2007091192 2007-03-30

Publications (2)

Publication Number Publication Date
TW200822583A TW200822583A (en) 2008-05-16
TWI493894B true TWI493894B (zh) 2015-07-21

Family

ID=39033094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129376A TWI493894B (zh) 2006-08-09 2007-08-09 用於無線通訊系統的高頻構件

Country Status (7)

Country Link
US (1) US8130055B2 (zh)
EP (1) EP2051394B1 (zh)
JP (2) JP5168146B2 (zh)
KR (1) KR101451185B1 (zh)
CN (1) CN101502011B (zh)
TW (1) TWI493894B (zh)
WO (1) WO2008018565A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8204466B2 (en) * 2004-05-21 2012-06-19 Realtek Semiconductor Corp. Dynamic AC-coupled DC offset correction
JP5625453B2 (ja) * 2009-05-26 2014-11-19 株式会社村田製作所 高周波スイッチモジュール
JP5273388B2 (ja) * 2009-09-08 2013-08-28 日本電気株式会社 多帯域対応高周波電力モニタ回路
JP5299356B2 (ja) 2010-06-07 2013-09-25 株式会社村田製作所 高周波モジュール
JP5745322B2 (ja) * 2010-06-29 2015-07-08 株式会社Ｎｔｔドコモ 複数帯域共振器及び複数帯域通過フィルタ
JP5957816B2 (ja) * 2011-02-23 2016-07-27 株式会社村田製作所 インピーダンス変換デバイス、アンテナ装置および通信端末装置
JP2012191521A (ja) * 2011-03-11 2012-10-04 Fujitsu Ltd 可変フィルタ装置および通信装置
JP5269148B2 (ja) * 2011-05-31 2013-08-21 住友大阪セメント株式会社 高周波電気信号用伝送路
JP5858280B2 (ja) * 2011-12-13 2016-02-10 株式会社村田製作所 Ｒｆ電力増幅器
CN103327726A (zh) * 2012-03-19 2013-09-25 鸿富锦精密工业（深圳）有限公司 电子装置及其印刷电路板的布局结构
CN104919713B (zh) 2013-01-11 2017-03-08 株式会社村田制作所 高频开关模块
CN103066348B (zh) * 2013-01-30 2015-07-01 深圳市麦捷微电子科技股份有限公司 一种新型ltcc双工器
JP5773096B1 (ja) * 2013-10-17 2015-09-02 株式会社村田製作所 高周波回路モジュール
JP6201718B2 (ja) * 2013-12-17 2017-09-27 三菱電機株式会社 インダクタ、ｍｍｉｃ
KR20150090445A (ko) 2014-01-29 2015-08-06 주식회사 이노칩테크놀로지 적층칩 소자
JP2016100797A (ja) * 2014-11-25 2016-05-30 京セラ株式会社 フィルタ一体型カプラおよび通信モジュール
US9479160B2 (en) 2014-12-17 2016-10-25 GlobalFoundries, Inc. Resonant radio frequency switch
KR101672035B1 (ko) * 2015-02-17 2016-11-03 조인셋 주식회사 안테나 대역폭 확장장치
JP6358129B2 (ja) * 2015-02-26 2018-07-18 株式会社デンソー 電力変換装置
US9871501B2 (en) * 2015-06-22 2018-01-16 Nxp Usa, Inc. RF circuit with multiple-definition RF substrate and conductive material void under a bias line
WO2018101112A1 (ja) * 2016-11-30 2018-06-07 株式会社村田製作所 配線基板、カプラモジュール、及び通信装置
CN106817086A (zh) * 2017-03-22 2017-06-09 江苏博普电子科技有限责任公司 一种用于微波功率放大电路的供电臂
US10848076B2 (en) * 2017-06-20 2020-11-24 Sharp Kabushiki Kaisha Rectifying circuit and power supply device
JP2020170944A (ja) * 2019-04-03 2020-10-15 株式会社村田製作所 高周波モジュール及び通信装置
US12085587B2 (en) * 2021-01-23 2024-09-10 Essai, Inc. Hybrid shielding sockets with impedance tuning for integrated circuit device test tooling
WO2023021982A1 (ja) * 2021-08-20 2023-02-23 株式会社村田製作所 高周波モジュール
JP2024044571A (ja) 2022-09-21 2024-04-02 株式会社東芝 高周波スイッチ及び半導体装置
WO2024174710A1 (zh) * 2023-02-23 2024-08-29 南京国博电子股份有限公司 层叠型电子器件、集成式滤波器、滤波电路和电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187357A1 (en) * 2000-03-15 2002-03-13 Hitachi Metals, Ltd. High-frequency module and wireless communication device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3675210B2 (ja) 1999-01-27 2005-07-27 株式会社村田製作所 高周波スイッチ
FI106414B (fi) * 1999-02-02 2001-01-31 Nokia Networks Oy Laajakaistainen impedanssisovitin
US6735418B1 (en) 1999-05-24 2004-05-11 Intel Corporation Antenna interface
JP2002171196A (ja) 2000-11-30 2002-06-14 Kyocera Corp 高周波モジュール
JP2002300081A (ja) 2001-03-30 2002-10-11 Kyocera Corp 高周波モジュール
TW486861B (en) 2001-07-04 2002-05-11 Ind Tech Res Inst Impedance matching circuit for a multi-band power amplifier
US7071792B2 (en) 2001-08-29 2006-07-04 Tropian, Inc. Method and apparatus for impedance matching in an amplifier using lumped and distributed inductance
US6653911B2 (en) * 2002-04-10 2003-11-25 Motorola, Inc. Broad band impedance matching device with reduced line width
JP2003324326A (ja) 2002-05-08 2003-11-14 Matsushita Electric Ind Co Ltd 高周波増幅装置
US7076216B2 (en) * 2002-09-17 2006-07-11 Hitachi Metals, Ltd. High-frequency device, high-frequency module and communications device comprising them
JP4126651B2 (ja) 2002-10-25 2008-07-30 日立金属株式会社 高周波スイッチモジュール及び複合積層モジュール並びにこれらを用いた通信機
JP4134744B2 (ja) 2003-02-04 2008-08-20 日立金属株式会社 アンテナスイッチ
JP2004319550A (ja) * 2003-04-11 2004-11-11 Hitachi Ltd 半導体装置
JP3824230B2 (ja) 2003-04-14 2006-09-20 日立金属株式会社 マルチバンド用高周波スイッチモジュール
JP2004031934A (ja) * 2003-05-15 2004-01-29 Ngk Spark Plug Co Ltd 実装型電子回路部品
JP4331634B2 (ja) * 2004-03-17 2009-09-16 日本特殊陶業株式会社 アンテナ切換モジュールおよびその製造方法
JP2005277515A (ja) 2004-03-23 2005-10-06 Kyocera Corp アンテナ切り換え回路装置
JP2005293146A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体メモリカード
JP3832484B2 (ja) 2004-11-02 2006-10-11 株式会社村田製作所 高周波スイッチ
JP2006157095A (ja) 2004-11-25 2006-06-15 Hitachi Metals Ltd 高周波回路及びこれを用いたマルチバンド通信装置
JP4487256B2 (ja) 2004-11-25 2010-06-23 日立金属株式会社 高周波スイッチ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187357A1 (en) * 2000-03-15 2002-03-13 Hitachi Metals, Ltd. High-frequency module and wireless communication device

Also Published As

Publication number Publication date
JP2013085290A (ja) 2013-05-09
US8130055B2 (en) 2012-03-06
KR101451185B1 (ko) 2014-10-15
EP2051394A1 (en) 2009-04-22
EP2051394B1 (en) 2017-05-10
EP2051394A4 (en) 2009-12-02
TW200822583A (en) 2008-05-16
CN101502011B (zh) 2013-08-07
US20100182097A1 (en) 2010-07-22
CN101502011A (zh) 2009-08-05
JP5168146B2 (ja) 2013-03-21
WO2008018565A1 (fr) 2008-02-14
JPWO2008018565A1 (ja) 2010-01-07
KR20090045237A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI493894B (zh) 用於無線通訊系統的高頻構件
KR101031836B1 (ko) 고주파 부품 및 고주파 모듈 및 이들을 사용한 통신기
KR101421452B1 (ko) 분기 회로, 고주파 회로 및 고주파 모듈
EP1956615A2 (en) Electronic device and RF module
KR20080053231A (ko) 전자 장치 및 ｒｆ 모듈
JP4304677B2 (ja) 複合積層モジュール及びこれを用いた通信機
US7545759B2 (en) High-frequency switching module and its control method
JP4304674B2 (ja) 高周波モジュール及びこれを用いた通信機
JP3904151B2 (ja) 複合積層モジュール及びこれを用いた通信機
JP4120935B2 (ja) 高周波モジュール及びこれを用いた通信機
JP4688043B2 (ja) 高周波モジュール及びこれを用いた通信機
JP3874285B2 (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP2004135316A (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP3909701B2 (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP2006121736A (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP4120927B2 (ja) 高周波スイッチモジュール及び複合積層モジュール並びにこれらを用いた通信機
WO2023203858A1 (ja) 高周波回路および通信装置
KR100833252B1 (ko) 고주파 스위치 모듈 및 그 제어 방법
JP2006121727A (ja) 高周波回路
JP2006254196A (ja) 高周波スイッチモジュール及びその制御方法、並びにこれらを用いた通信装置
JP2005136886A (ja) 高周波モジュール及び無線通信装置