TWI483401B - 薄膜電晶體與顯示面板 - Google Patents

Description

薄膜電晶體與顯示面板

本發明是有關於一種半導體元件與包括所述半導體元件的面板，且特別是有關於一種薄膜電晶體與包括所述薄膜電晶體的顯示面板。

隨著製程技術的進步，各類型的顯示器應用不斷推陳出新。因應顯示器應用的輕、薄、短、小以及可攜式等需求，下一世代的顯示器應用朝向可捲曲與易攜帶的趨勢發展。目前較為常見者，如可撓式電泳顯示器(flexible electro-phoretic display,flexible EPD)與電子紙(electronic paper)等可撓式顯示器(flexible display)，其發展已受到業界的重視並投入研究。特別是，在顯示器中被大量使用到的薄膜電晶體，其結構設計或是材料的選擇更是會直接影響到產品的性能。

一般來說，薄膜電晶體至少具有閘極、源極、汲極以及通道層等構件，其中可透過控制閘極的電壓來改變通道層的導電性，以使源極與汲極之間形成導通(開啟)或絕緣(關閉)的狀態。此外，通常還會在通道層上形成一具有N型掺雜或P型掺雜的歐姆接觸層，以減少通道層與源極、或通道層與汲極間的接觸電阻。

然而，在可撓式顯示器中，當薄膜電晶體經過反覆彎折後，會累積應力於通道層中且使通道層的深陷阱(deep traps)增加，使得薄膜電晶體的電特性劣化(諸如臨界電壓飄移或關閉電流增加)甚至失去效能。因此，習知的薄膜電晶體在可撓式顯示器應用上具有元件特性不佳與穩定性不佳的問題存在。

本發明提供一種薄膜電晶體，其具有良好的電特性與穩定性。

本發明另提供一種顯示面板，其具有良好的顯示品質。

本發明提出一種薄膜電晶體，配置於一基板上，包括一通道層、一源極與一汲極、一緩衝層、一閘極以及一閘絕緣層。通道層包括多個通道單元，通道單元沿著第一方向排列。源極與汲極分別與各通道單元電性連接，以定義出各通道單元之通道長度方向。緩衝層位於通道單元之間，且緩衝層的楊氏係數小於通道單元的楊氏係數。閘極位於通道層之上方或下方。閘絕緣層配置於閘極與通道層之間。

在本發明之一實施例中，上述之源極位於各通道單元的一第一側，以及汲極位於各通道單元的一第二側，第一側與第二側為相對兩側，使得各通道單元之通道長度方向實質上與第一方向垂直。

在本發明之一實施例中，上述之源極包括多個第一電極，第一電極沿著第一方向排列且彼此電性連接，汲極包括多個第二電極，第二電極沿著第一方向排列且彼此電性連接，以及各通道單元係位於對應之第一電極與第二電極之間。

在本發明之一實施例中，上述之緩衝層至少配置於各通道單元的一第三側與一第四側，第三側與第四側為相對兩側，且第三側與第四側平行於各通道單元之通道長度方向。

在本發明之一實施例中，上述之閘極位於通道單元下方，以及源極與汲極位於通道單元上方。

在本發明之一實施例中，上述之緩衝層覆蓋源極、汲極、部分通道層及部分閘絕緣層，且緩衝層與通道單元接觸。

在本發明之一實施例中，上述之源極與汲極位於通道單元下方，閘極位於通道單元上方，以及緩衝層位於閘極上方且填入通道單元之間。

在本發明之一實施例中，更包括一歐姆接觸層，位於通道層與源極之間，以及位於通道層與汲極之間。

在本發明之一實施例中，更包括一介電層，其中源極、介電層、汲極、通道單元、閘絕緣層、閘極以及緩衝層依序堆疊於基板上，其中各通道單元延伸至源極與汲極的側壁，使得各通道單元之通道長度方向實質上與基板垂直。

在本發明之一實施例中，更包括一第一歐姆接觸層與一第二歐姆接觸層，其中第一歐姆接觸層配置於源極與介電層之間，以及第二歐姆接觸層配置於汲極與介電層之間。

在本發明之一實施例中，上述之緩衝層的楊氏係數的範圍介於0.01GPa~50GPa。

在本發明之一實施例中，上述之緩衝層的材料包括苯並環丁烯(benzocyclobutene，BCB)。

在本發明之一實施例中，上述之閘極的楊氏係數的範圍介於0.01GPa~50GPa。

在本發明之一實施例中，上述之閘極的材料包括金屬。

在本發明之一實施例中，上述之通道單元的楊氏係數的範圍介於100GPa~500GPa。

在本發明之一實施例中，上述之通道單元的材料包括非晶矽、多晶矽、氧化物。

在本發明之一實施例中，上述之緩衝層的熱膨脹係數小於通道單元的熱膨脹係數。

本發明另提出一種顯示面板，包括一陣列基板、一顯示介質以及一電極層。陣列基板包括多個陣列排列之如前文所述之薄膜電晶體。顯示介質配置於陣列基板與電極層之間。

在本發明之一實施例中，上述之顯示介質包括一液晶層、一電泳顯示薄膜以及一有機發光層。

基於上述，在本發明之薄膜電晶體中，通道層包括多個通道單元，緩衝層位於通道單元之間，且緩衝層的楊氏係數小於通道單元的楊氏係數。如此一來，當薄膜電晶體被彎折時，位於通道單元周圍的緩衝層能釋放因彎折而累積於通道層中的應力，使得薄膜電晶體具有良好的電特性與穩定性。因此，具有此薄膜電晶體的顯示面板在反覆彎折後仍能具有良好的顯示品質。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A為本發明之一實施例的一種薄膜電晶體的上視示意圖，圖1B為沿圖1A之I-I’線的剖面示意圖，以及圖1C為沿圖1A之II-II’線的剖面示意圖。在本實施例中，是以薄膜電晶體100應用於畫素結構中為例，因此薄膜電晶體100分別與掃描線SL、資料線DL以及畫素電極PE電性連接，其中在圖1A中省略畫素電極PE的繪示。請同時參照圖1A至圖1C，本實施例之薄膜電晶體100配置於一基板102上，此薄膜電晶體100包括一通道層110、一源極120與一汲極130、一緩衝層140、一閘極150以及一閘絕緣層160。其中，閘極150與掃描線SL電性連接，源極120與資料線DL電性連接，以及汲極130經由導電插塞CV與畫素電極PE電性連接。在本實施例中，基板102例如是適於在一第一方向D1撓曲。基板102例如是塑膠基板等可撓基板(flexible substrate)或是其他基板。

在本實施例中，薄膜電晶體100例如是底閘極薄膜電晶體。閘極150例如是配置於基板102上，且位於通道層110下方。閘絕緣層160例如是配置於基板102上以覆蓋閘極150。其中，閘極150之材質例如為鉬。閘絕緣層160之材質例如為氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。

通道層110包括多個通道單元112，通道單元112沿著第一方向D1排列。在本實施例中，通道層110例如是配置於閘極150上方的閘絕緣層160上。換言之，通道單元112沿著第一方向D1在閘極150上方的閘絕緣層160上排列，以形成島狀通道層110。通道單元112的楊氏係數的範圍例如是介於100GPa~500GPa，其材料例如是包括非晶矽、多晶矽、氧化物以及有機材料。

源極120與汲極130分別與各通道單元112電性連接，以定義出各通道單元112之通道長度方向D2。在本實施例中，源極120例如是位於各通道單元112的一第一側112a，以及汲極130例如是位於各通道單元112的一第二側112b，第一側112a與第二側112b為相對兩側，使得各通道單元112之通道長度方向D2實質上與第一方向D1垂直。

在本實施例中，源極120例如是包括多個第一電極122，第一電極122例如是沿著第一方向D1排列且彼此電性連接，汲極130例如是包括多個第二電極132，第二電極132例如是沿著第一方向D1排列且彼此電性連接，以及各通道單元112係位於對應之第一電極122與第二電極132之間。換言之，在本實施例中，第一電極122與第二電極132例如是位於對應之通道單元112的相對兩側上方，使得各通道單元112之通道長度方向D2實質上與第一方向D1垂直。其中，第一電極122例如是藉由資料線DL彼此電性連接，第二電極132例如是藉由電容電極174彼此電性連接。電容電極174、閘絕緣層160以及電容電極172構成金屬層/絕緣層/金屬層(Metal-Insulator-Metal，MIM)型態的儲存電容，其中電容電極174例如是與共用線(未繪示)電性連接。在本實施例中，源極120與汲極130的材料例如是包括金屬、導電高分子、銦錫氧化物以及奈米粒子墨水。其中，金屬例如是包括鈦、鋁、鉬、銅及金等。導電高分子包括如PEDOT:PSS(Poly(3,4-ethylenedioxythiophene)poly(styrenesulfonate))。在一實施例中(未繪示)，源極120之第一電極122與通道單元112之間可以更配置有一歐姆接觸層，以及汲極130之第二電極132與通道單元112之間可以更配置有一歐姆接觸層。

緩衝層140位於通道單元112之間，且緩衝層140的楊氏係數小於通道單元112的楊氏係數。在本實施例中，緩衝層140例如是覆蓋源極120、汲極130、部分通道層110以及部分閘絕緣層160，且緩衝層140例如是填入通道單元112之間並位於各通道單元112的兩側。在本實施例中，緩衝層140例如是至少配置於各通道單元112的一第三側112c與一第四側112d且與各通道單元112接觸，其中第三側112c與第四側112d為相對兩側，且第三側112c與第四側112d平行於各通道單元112之通道長度方向D2。緩衝層140的楊氏係數的範圍例如是介於0.01GPa~50GPa。在一實施例中，緩衝層140的材料例如是包括苯並環丁烯(benzocyclobutene，BCB)，緩衝層140的楊氏係數例如是3GPa。值得一提的是，在另一實施例中，緩衝層140的熱膨脹係數例如是小於通道單元112的熱膨脹係數，其中緩衝層140的材料例如是包括苯並環丁烯(BCB)，緩衝層140的熱膨脹係數例如是介於35~60ppm，通道單元112的材料例如是包括非晶矽，通道單元112的熱膨脹係數例如是小於10ppm。如此一來，在溫度上升時，緩衝層140能對通道單元112施加壓縮應力，以補償因升溫所導致的載子遷移率增加，使得薄膜電晶體100具有穩定的電特性。

特別一提的是，在本實施例中，源極120與汲極130例如是分別包括多個電性連接的電極122、132而具有圖1A所示之指狀結構，且源極120的一個電極122與汲極130的一個電極132分別對應覆蓋一個通道單元112(如圖1B所示)。然而，在另一實施例中，源極120與汲極130也可以具有其他構形。舉例來說，如圖2A與圖2B所示，其中圖2B為沿圖2A之I-I’線的剖面示意圖，以及圖2C為沿圖2A之II-II’線的剖面示意圖，在薄膜電晶體100中，源極120與汲極130不具有指狀結構而係分別為單一塊狀結構，且源極120與汲極130中任一者例如是覆蓋多個通道單元112。由於圖2A與圖2B所示之薄膜電晶體100的構件大致與圖1A至圖1C所示之薄膜電晶體100的構件大致相同，因此可參照前文所述，於此不贅述。

在本實施例中，緩衝層140位於各通道單元112的兩側，且緩衝層140的楊氏係數小於通道單元112的楊氏係數。因此，當薄膜電晶體100隨著基板102而被彎折時，具有較小楊氏係數的緩衝層140會具有較大的應變(strain)，因而能釋放累積於各通道單元112中的應力，以避免薄膜電晶體100因彎折而發生臨界電壓飄移或關閉電流增加等電特性劣化的問題。換言之，薄膜電晶體100在反覆彎折後仍具有良好的電特性。

另一方面，在本實施例中，將薄膜電晶體100之通道單元112的通道長度方向D2設計成實質上垂直於基板102的彎折方向(即第一方向D1)，能大幅減小通道單元112在電流方向上因彎折所承受的應力，甚至使得彎折所引起的應力幾乎不會累積在通道單元112的通道長度方向D2上。因此，薄膜電晶體在反覆彎折後能保有良好且穩定的電特性，因而具有較高的可靠度。故，薄膜電晶體適於使用在可撓式顯示面板(諸如電泳顯示面板、液晶顯示面板以及有機發光顯示面板等)應用上，以提升可撓式顯示面板的元件特性與可靠度。

圖3A為本發明之一實施例的一種薄膜電晶體的上視示意圖，圖3B為沿圖3A之I-I’線的剖面示意圖，以及圖3C為沿圖3A之II-II’線的剖面示意圖。在本實施例中，是以薄膜電晶體100應用於畫素結構中為例，因此薄膜電晶體100分別與掃描線SL、資料線DL以及畫素電極PE電性連接，其中在圖3A中省略畫素電極PE的繪示。請同時參照圖3A至圖3C，本實施例之薄膜電晶體100例如是頂閘極薄膜電晶體，其配置於一基板102上。薄膜電晶體100包括一源極120與一汲極130、一通道層110、一閘絕緣層160、一閘極150以及一緩衝層140。在本實施例中，基板102例如是適於在一第一方向D1撓曲。基板102例如是塑膠基板等可撓基板(flexible substrate)或是其他基板。

在本實施例中，源極120與汲極130例如是配置於基板102上且位於通道層110下方。源極120例如是包括多個第一電極122，第一電極122例如是沿著第一方向D1排列且藉由資料線DL彼此電性連接。汲極130例如是包括多個第二電極132，第二電極132例如是沿著第一方向D1排列，且第二電極132例如是藉由電容電極174彼此電性連接。在本實施例中，電容電極174、閘絕緣層160以及電容電極172構成金屬層/絕緣層/金屬層(Metal-Insulator-Metal，MIM)型態的儲存電容。

通道層110包括多個通道單元112，通道單元112沿著第一方向D1排列。在本實施例中，通道層110例如是位於源極120與汲極130上方且位於源極120與汲極130之間。詳言之，各通道單元112例如是位於對應之第一電極122與第二電極132上，且源極120的第一電極122與汲極130的第二電極132分別與各通道單元112電性連接，以定義出各通道單元112之通道長度方向D2。在本實施例中，源極120的第一電極122與汲極130的第二電極132例如是分別位於對應之通道單元112的第一側112a與第二側112b，第一側112a與第二側112b為相對兩側，使得各通道單元112之通道長度方向D2例如是實質上與第一方向D1垂直。通道單元112的楊氏係數的範圍例如是介於100GPa~500GPa，其材料例如是包括非晶矽、多晶矽、氧化物以及有機材料。

閘絕緣層160例如是配置於基板102上以覆蓋源極120、汲極130以及通道層110。在本實施例中，閘絕緣層160例如是圖案化閘絕緣層，其覆蓋通道單元112且暴露出通道單元112之間的間隙。閘絕緣層160之材質例如為氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。

閘極150例如是配置於通道層110上方的閘絕緣層160上。如圖3B所示，在本實施例中，閘極150例如是填入通道單元112之間。其中，閘極的楊氏係數的範圍例如是介於0.01GPa~50GPa，以及閘極150之材質例如為鉬、鋁、鈦、銅及金等金屬。

緩衝層140位於通道單元112之間，且緩衝層140的楊氏係數小於通道單元112的楊氏係數。在本實施例中，緩衝層140例如是配置於閘極150上以覆蓋閘極150與閘絕緣層160，且緩衝層140例如是填入通道單元112之間並位於各通道單元112的第三側112c與第四側112d。換言之，緩衝層140例如是至少配置於各通道單元112的第三側112c與第四側112d，其中第三側112c與第四側112d為相對兩側，且第三側112c與第四側112d平行於各通道單元112之通道長度方向D2。緩衝層140的楊氏係數的範圍例如是介於0.01GPa~50GPa。在一實施例中，緩衝層140的材料例如是包括苯並環丁烯(benzocyclobutene，BCB)，緩衝層140的楊氏係數例如是3GPa。

在本實施例中，緩衝層140位於各通道單元112的兩側，且緩衝層140的楊氏係數小於通道單元112的楊氏係數。因此，當薄膜電晶體100隨著基板102而被彎折時，具有較小楊氏係數的緩衝層140會具有較大的應變(strain)，因而能釋放累積於各通道單元112中的應力，以避免薄膜電晶體100因彎折而發生臨界電壓飄移或關閉電流增加等電特性劣化的問題。換言之，薄膜電晶體100在反覆彎折後仍具有良好的電特性。

另一方面，在本實施例中，將薄膜電晶體100之通道單元112的通道長度方向D2設計成實質上垂直於基板102的彎折方向(即第一方向D1)，能大幅減小通道單元112在電流方向上因彎折所承受的應力，甚至使得彎折所引起的應力幾乎不會累積在通道單元112的通道長度方向D2上。因此，薄膜電晶體在反覆彎折後能保有良好且穩定的電特性，因而具有較高的可靠度。因此，薄膜電晶體適於使用在可撓式顯示面板(諸如電泳顯示面板、液晶顯示面板以及有機發光顯示面板等)應用上，以提升可撓式顯示面板的元件特性與可靠度。

圖4A為本發明之一實施例的一種薄膜電晶體的上視示意圖，圖4B為沿圖4A之I-I’線的剖面示意圖，以及圖4C為沿圖4A之II-II’線的剖面示意圖。在本實施例中，是以薄膜電晶體100應用於畫素結構中為例，因此薄膜電晶體100分別與掃描線SL、資料線DL以及畫素電極PE電性連接，其中在圖4A中省略畫素電極PE的繪示。請同時參照圖4A至圖4C，本實施例之薄膜電晶體100例如是垂直薄膜電晶體，其配置於一基板102上。薄膜電晶體100包括依序堆疊於基板102上的一源極120、一圖案化介電層125、一汲極130、一通道層110、一閘絕緣層160、一閘極150以及一緩衝層140。在本實施例中，薄膜電晶體100更包括一第一歐姆接觸層176與一第二歐姆接觸層178，其中第一歐姆接觸層176配置於源極120與圖案化介電層125之間，以及第二歐姆接觸層178配置於汲極130與圖案化介電層125之間。在本實施例中，基板102例如是適於在一第一方向D1撓曲。基板102例如是塑膠基板等可撓基板(flexible substrate)或是其他基板。

在本實施例中，源極120例如是配置於基板102上，汲極130配置於源極120上方。其中，汲極130例如是包括多個電極132，電極132例如是沿著第一方向D1排列且藉由導電插塞CV與畫素電極PE而彼此電性連接。源極120與汲極130的電極132之間配置有第一歐姆接觸層176、圖案化介電層125以及第二歐姆接觸層178。

通道層110包括多個通道單元112，通道單元112沿著第一方向D1排列。源極120與汲極130分別與各通道單元112電性連接，以定義出各通道單元112之通道長度方向D2。在本實施例中，通道單元112例如是配置於汲極130的電極132上且延伸至汲極130的電極132的側壁132a與源極120的側壁120a，以分別與汲極130及源極120接觸，使得各通道單元112之通道長度方向D2例如是實質上與基板102垂直。

閘絕緣層160例如是一圖案化閘絕緣層，其配置於通道單元112上以覆蓋通道單元112。閘極150例如是包括多個電極152，各個電極152配置於對應之通道單元112上方的閘絕緣層160上，且電極152彼此電性連接。其中，閘絕緣層160之材質例如為氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。閘極150之材質例如為鉬。

緩衝層140位於通道單元112之間，且緩衝層140的楊氏係數小於通道單元112的楊氏係數。在本實施例中，緩衝層140例如是配置於閘極150上以覆蓋閘極150、閘絕緣層160、汲極130、源極120以及基板102，且緩衝層140例如是填入通道單元112之間並位於各通道單元112的相對兩側112c、112d(如圖4B所示)。緩衝層140的楊氏係數的範圍例如是介於0.01GPa~50GPa。在一實施例中，緩衝層140的材料例如是包括苯並環丁烯(benzocyclobutene，BCB)，緩衝層140的楊氏係數例如是3GPa。

在本實施例中，緩衝層140位於各通道單元112的兩側，且緩衝層140的楊氏係數小於通道單元112的楊氏係數。因此，當薄膜電晶體100隨著基板102而被彎折時，具有較小楊氏係數的緩衝層140會具有較大的應變(strain)，因而能釋放累積於各通道單元112中的應力，以避免薄膜電晶體100因彎折而發生臨界電壓飄移或關閉電流增加等電特性劣化的問題。換言之，薄膜電晶體100在反覆彎折後仍具有良好的電特性。

特別一提的是，雖然在上述的實施例中是以圖1A至圖4C所繪示的薄膜電晶體為例，然而本發明不限於此，換言之，本發明亦可適用於具有其他構型的薄膜電晶體中。

圖5為本發明之一實施例的一種顯示面板的剖面示意圖。請參照圖5，在本實施例中，顯示面板200包括一陣列基板210、一顯示介質220以及一電極層230。陣列基板210包含如上述實施例中所述之薄膜電晶體100(未繪示於圖5中)，薄膜電晶體100在陣列基板中陣列排列。在本實施例中，顯示面板200例如是適於在第一方向D1(未繪示，請參照上述實施例)上進行彎折，其中第一方向D1例如是垂直於薄膜電晶體100之次通道單元112的通道長度方向D2(未繪示，請參照上述實施例)。在本實施例中，顯示面板200例如是可撓式液晶顯示面板、可撓式電泳顯示面板以及可撓式有機發光顯示面板。

更進一來說，依照不同的顯示模式、膜層設計以及顯示介質作為區分，顯示面板200包括多種不同的類型。顯示介質220為液晶層時，顯示面板200可以是液晶顯示面板。顯示介質220為電泳顯示薄膜時，顯示面板200可以是電泳顯示面板。若顯示介質220為有機發光層，則顯示面板200為有機發光顯示面板(如：磷光電激發光顯示面板、螢光電激發光顯示面板、或上述之組合)。

在本實施例中，由於顯示面板的陣列基板包括以上實施例中所述的薄膜電晶體，此薄膜電晶體的緩衝層能釋放因彎折而累積於通道層中的應力，使得薄膜電晶體在反覆彎折後能保有良好且穩定的電特性與較佳的可靠度。因此，本實施例之顯示面板具有良好的電特性、穩定性以及可靠度，且適於應用於可撓式顯示面板，以大幅提升可撓式顯示面板的元件特性與可靠度。

綜上所述，在本發明之薄膜電晶體中，緩衝層至少配置於各通道單元的兩側，且緩衝層的楊氏係數小於通道單元的楊氏係數。因此，當薄膜電晶體隨著基板而被彎折時，具有較小楊氏係數的緩衝層會具有較大的應變(strain)，因而能釋放累積於各通道單元中的應力，以避免薄膜電晶體因彎折而發生臨界電壓飄移或關閉電流增加等電特性劣化的問題。換言之，薄膜電晶體在反覆彎折後仍具有良好的電特性。

另一方面，將薄膜電晶體之通道單元的通道長度方向設計成實質上垂直於基板的彎折方向，能大幅減小通道單元在電流方向上因彎折所承受的應力，甚至使得彎折所引起的應力幾乎不會累積在通道單元的通道長度方向上。因此，薄膜電晶體在反覆彎折後能保有良好且穩定的電特性，因而具有較高的可靠度。因此，薄膜電晶體適於使用在可撓式顯示面板(諸如電泳顯示面板、液晶顯示面板以及有機發光顯示面板等)應用上，以提升可撓式顯示面板的元件特性與可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．薄膜電晶體

102．．．基板

110．．．通道層

112．．．通道單元

112a、112b、112c、112d．．．側

120．．．源極

122、132、152．．．電極

120a、132a．．．側壁

125．．．介電層

130．．．汲極

140．．．緩衝層

150．．．閘極

160．．．閘絕緣層

172、174．．．電容電極

176、178．．．歐姆接觸層

200．．．顯示面板

210．．．陣列基板

220．．．顯示介質

230．．．電極層

CV．．．導電插塞

D1、D2．．．方向

DL．．．資料線

PE．．．畫素電極

SL．．．掃描線

圖1A為本發明之第一實施例的一種薄膜電晶體的上視示意圖，圖1B為沿圖1A之I-I’線的剖面示意圖，以及圖1C為沿圖1A之II-II’線的剖面示意圖。

圖2A為本發明之第一實施例的一種薄膜電晶體的上視示意圖，圖2B為沿圖2A之I-I’線的剖面示意圖，以及圖2C為沿圖2A之II-II’線的剖面示意圖。

圖3A為本發明之一實施例的一種薄膜電晶體的剖面示意圖，圖3B為沿圖3A之I-I’線的剖面示意圖，以及圖3C為沿圖3A之II-II’線的剖面示意圖。

圖4A為本發明之一實施例的一種薄膜電晶體的剖面示意圖，圖4B為沿圖4A之I-I’線的剖面示意圖，以及圖4C為沿圖4A之II-II’線的剖面示意圖。

圖5為本發明之一實施例的一種顯示面板的剖面示意圖。

102．．．基板

110．．．通道層

112．．．通道單元

112c、112d．．．側

132．．．電極

140．．．緩衝層

150．．．閘極

160．．．閘絕緣層

PE．．．畫素電極

Claims (32)

1. 一種薄膜電晶體，配置於一基板上，該薄膜電晶體包括：一通道層，包括多個通道單元，該些通道單元沿著一第一方向排列，以在兩相鄰的該些通道單元之間定義出一凹陷；一源極與一汲極，分別與各該通道單元電性連接，以定義出各該通道單元之通道長度方向；一緩衝層，位於該些通道單元之間，且該緩衝層的楊氏係數小於各該通道單元的楊氏係數，該緩衝層之至少一部分係完全填滿該凹陷；一閘極，位於該通道層之上方或下方，並與該些通道單元重疊；以及一閘絕緣層，配置於該閘極與該通道層之間。
2. 如申請專利範圍第1項所述之薄膜電晶體，其中該源極位於各該通道單元的一第一側，以及該汲極位於各該通道單元的一第二側，該第一側與該第二側為相對兩側，使得各該通道單元之通道長度方向實質上與該第一方向垂直，其中該源極係不與該凹陷重疊。
3. 如申請專利範圍第2項所述之薄膜電晶體，其中該源極包括多個第一電極，該些第一電極沿著該第一方向排列且彼此電性連接，該汲極包括多個第二電極，該些第二電極沿著該第一方向排列且彼此電性連接，以及各該通道單元係位於對應之該第一電極與該第二電極之間，該緩衝層係與該些通道單元接觸。
4. 如申請專利範圍第2項所述之薄膜電晶體，其中該緩衝層至少配置於各該通道單元的一第三側與一第四側，該第三側與該第四側為相對兩側，且該第三側與該第四側平行於各該通道單元之通道長度方向。
5. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘極位於該些通道單元下方，以及該源極與該汲極位於該些通道單元上方。
6. 如申請專利範圍第5項所述之薄膜電晶體，其中該緩衝層覆蓋該源極、該汲極、部分該通道層及部分該閘絕緣層，且該緩衝層與該些通道單元接觸。
7. 如申請專利範圍第1項所述之薄膜電晶體，其中該源極與該汲極位於該些通道單元下方，該閘極位於該些通道單元上方，以及該緩衝層位於該閘極上方且填入該些通道單元之間。
8. 如申請專利範圍第1項所述之薄膜電晶體，更包括一歐姆接觸層，位於該通道層與該源極之間，以及位於該通道層與該汲極之間。
9. 如申請專利範圍第1項所述之薄膜電晶體，更包括一介電層，其中該源極、該介電層、該汲極、該些通道單元、該閘絕緣層、該閘極以及該緩衝層依序堆疊於該基板上，其中各該通道單元延伸至該源極與該汲極的側壁，使得各該通道單元之通道長度方向實質上與該基板垂直。
10. 如申請專利範圍第9項所述之薄膜電晶體，更包括一第一歐姆接觸層與一第二歐姆接觸層，其中該第一歐 姆接觸層配置於該源極與該介電層之間，以及該第二歐姆接觸層配置於該汲極與該介電層之間。
11. 如申請專利範圍第1項所述之薄膜電晶體，其中該緩衝層的楊氏係數的範圍介於0.01GPa~50GPa。
12. 如申請專利範圍第1項所述之薄膜電晶體，其中該緩衝層的材料包括苯並環丁烯(benzocyclobutene，BCB)。
13. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘極的楊氏係數的範圍介於0.01GPa~50GPa。
14. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘極的材料包括金屬。
15. 如申請專利範圍第1項所述之薄膜電晶體，其中各該通道單元的楊氏係數的範圍介於100GPa~500GPa。
16. 如申請專利範圍第1項所述之薄膜電晶體，其中各該通道單元的材料包括非晶矽、多晶矽、氧化物。
17. 如申請專利範圍第1項所述之薄膜電晶體，其中該緩衝層的熱膨脹係數小於各該通道單元的熱膨脹係數。
18. 一種薄膜電晶體，配置於一基板上，該薄膜電晶體包括：一通道層，包括多個通道單元，該些通道單元沿著一第一方向排列；一源極與一汲極，分別與各該通道單元電性連接，以定義出各該通道單元之通道長度方向；一緩衝層，位於該些通道單元之間，且該緩衝層的楊氏係數小於各該通道單元的楊氏係數；一閘極，位於該通道層之上方，並與該些通道單元重 疊；以及一閘絕緣層，配置於該閘極與該通道層之間，該閘絕緣層包括多個閘絕緣圖案，每一閘絕緣圖案覆蓋每一通道單元的上表面及側壁，以在兩相鄰的該些閘絕緣圖案之間定義出一凹陷，其中該緩衝層之至少一部分係完全填滿該凹陷。
19. 如申請專利範圍第18項所述之薄膜電晶體，其中該源極位於各該通道單元的一第一側，以及該汲極位於各該通道單元的一第二側，該第一側與該第二側為相對兩側，使得各該通道單元之通道長度方向實質上與該第一方向垂直，其中該源極係不與該凹陷重疊。
20. 如申請專利範圍第19項所述之薄膜電晶體，其中該源極包括多個第一電極，該些第一電極沿著該第一方向排列且彼此電性連接，該汲極包括多個第二電極，該些第二電極沿著該第一方向排列且彼此電性連接，以及各該通道單元係位於對應之該第一電極與該第二電極之間。
21. 如申請專利範圍第19項所述之薄膜電晶體，其中該緩衝層至少配置於各該通道單元的一第三側與一第四側，該第三側與該第四側為相對兩側，且該第三側與該第四側平行於各該通道單元之通道長度方向。
22. 如申請專利範圍第18項所述之薄膜電晶體，其中該源極與該汲極位於該些通道單元下方，該閘極位於該些通道單元上方，以及該緩衝層位於該閘極上方且填入該些通道單元之間。
23. 如申請專利範圍第18項所述之薄膜電晶體，更 包括一歐姆接觸層，位於該通道層與該源極之間，以及位於該通道層與該汲極之間。
24. 如申請專利範圍第18項所述之薄膜電晶體，其中該緩衝層的楊氏係數的範圍介於0.01GPa~50GPa。
25. 如申請專利範圍第18項所述之薄膜電晶體，其中該緩衝層的材料包括苯並環丁烯(benzocyclobutene，BCB)。
26. 如申請專利範圍第18項所述之薄膜電晶體，其中該閘極的楊氏係數的範圍介於0.01GPa~50GPa。
27. 如申請專利範圍第18項所述之薄膜電晶體，其中該閘極的材料包括金屬。
28. 如申請專利範圍第18項所述之薄膜電晶體，其中各該通道單元的楊氏係數的範圍介於100GPa~500GPa。
29. 如申請專利範圍第18項所述之薄膜電晶體，其中各該通道單元的材料包括非晶矽、多晶矽、氧化物。
30. 如申請專利範圍第18項所述之薄膜電晶體，其中該緩衝層的熱膨脹係數小於各該通道單元的熱膨脹係數。
31. 一種顯示面板，包括：一陣列基板，其中該陣列基板包括多個陣列排列之如申請專利範圍第1項或第18項所述之薄膜電晶體；多個掃描線；多個資料線，其中該些薄膜電晶體係分別電性連接至對應之該些掃描線以及該些資料線； 一顯示介質；以及一電極層，其中該顯示介質配置於該陣列基板與該電極層之間。
32. 如申請專利範圍第31項所述之顯示面板，其中該顯示介質包括一液晶層、一電泳顯示薄膜以及一有機發光層。