CN102402087B - 像素结构、主动元件阵列基板以及平面显示面板 - Google Patents
像素结构、主动元件阵列基板以及平面显示面板 Download PDFInfo
- Publication number
- CN102402087B CN102402087B CN201110396107.9A CN201110396107A CN102402087B CN 102402087 B CN102402087 B CN 102402087B CN 201110396107 A CN201110396107 A CN 201110396107A CN 102402087 B CN102402087 B CN 102402087B
- Authority
- CN
- China
- Prior art keywords
- electrode
- pixel structure
- drain
- source
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000003094 microcapsule Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 73
- 239000003990 capacitor Substances 0.000 description 17
- 239000010409 thin film Substances 0.000 description 16
- 239000010408 film Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 6
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum tin oxide Chemical compound 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种像素结构、主动元件阵列基板以及平面显示面板，像素结构包括像素电极以及主动元件。主动元件包括栅极、通道层、源极、漏极、连接电极、第一分支部以及第二分支部。栅极与扫描线电性连接。通道层位于栅极的一侧，且与栅极电性绝缘。源极与数据线电性连接。漏极与像素电极电性连接。源极、漏极与连接电极配置于通道层的部分区域上，连接电极位于源极与漏极之间。第一分支部配置于通道层的部分区域并与连接电极的一端连接，第一分支部环绕位于通道层上的源极。第二分支部配置于通道层的部分区域并与连接电极的另一端连接，且第二分支部环绕位于通道层上的漏极。
Description
技术领域
本发明涉及一种像素结构以及具有此像素结构的主动元件阵列基板以及平面显示面板。
背景技术
随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示器轻、薄的特性，促使平面显示器(flat panel display，FPD)成为目前的主流。一般而言，平面显示器中的像素结构包括主动元件与像素电极，其中主动元件用来作为显示单元的开关元件。而为了控制特定的像素结构，通常会经对应的扫描线与数据线来选取特定的像素，并通过提供适当的操作电压，以显示对应此像素的显示数据。另外，像素结构中还包括储存电容器来储存上述所施加的操作电压，使得像素结构具有电压保持的功能，以维持显示画面的稳定性。
由于平面显示器在高压操作下，其元件漏电流的问题越显严重，因此为了减少漏电流的发生，一般会采用两个薄膜晶体管串联来减少漏电流。
图1显示公知一种像素结构采用两个薄膜晶体管串联的电路示意图。公知的像素结构P包括一第一薄膜晶体管TFT1、一第二薄膜晶体管TFT2、一储存电容Cst以及一显示电容比如是电泳显示电容或是液晶电容CLC，其中第一薄膜晶体管TFT1与第二薄膜晶体管TFT2彼此串接，第一薄膜晶体管TFT1与第二薄膜晶体管TFT2的栅极与同一条扫描线SL电性连接，第一薄膜晶体管TFT1与数据线DL电性连接。此外，第二薄膜晶体管TFT2与储存电容Cst以及液晶电容CLC电性连接。
由于平面显示器在高压操作下，其元件漏电流的问题越显严重，因此为了减少漏电流的发生，一般会采用加大像素结构中共通电极的布局面积，以增加储存电容(Cst)。然而，为了维持像素结构P的电性表现(如降低漏电流的产生及提高导通电流)，必须采用两个薄膜晶体管串联的布局设计，增加的薄膜晶体管将减少储存电容(Cst)的可用面积，而无法提升储存电容(Cst)。另一方面，若是为了增加储存电容(Cst)而减小第一薄膜晶体管TFT1及第二薄膜晶体管TFT2的布局面积并提高共通电极的布局面积，将会影响到元件的电性。例如，栅极跟源极与漏极之间的工艺偏移造成寄生电容值(parasiticcapacitance)的改变，造成显示画面闪烁。因此，如何提高储存电容(Cst)的布局面积，以及维持元件的良好特性表现，为急需解决的课题。
发明内容
本发明提供一种像素结构以及具有此像素结构的主动元件阵列基板以及平面显示面板，可以兼顾储存电容(Cst)及维持元件的良好特性表现，并能够改善画面显示品质。
本发明提出一种像素结构，适于与扫描线以及数据线电性连接。像素结构包括像素电极以及主动元件。主动元件包括栅极、通道层、源极、漏极、连接电极、第一分支部以及第二分支部。栅极与扫描线电性连接。通道层位于栅极的一侧，且与栅极电性绝缘。源极与数据线电性连接。漏极与像素电极电性连接。源极、漏极与连接电极配置于通道层的部分区域上，连接电极位于源极与漏极之间。第一分支部配置于通道层的部分区域并与连接电极的一端连接，第一分支部环绕位于通道层上的源极。第二分支部配置于通道层的部分区域并与连接电极的另一端连接，且第二分支部环绕位于通道层上的漏极。
依照本发明实施例所述的像素结构，上述的像素电极包括反射电极、穿透电极或半穿透半反射电极。
依照本发明实施例所述的像素结构，更包括栅极介电层，位于栅极与通道层之间。
依照本发明实施例所述的像素结构，上述的通道层包括第一通道图案层与第二通道图案层，源极、连接电极与第一分支部分别配置于第一通道图案层的部分区域上，而漏极、连接电极与第二分支部分别配置于第二通道图案层的部分区域上。
依照本发明实施例所述的像素结构，上述的栅极、第一通道图案层、源极、连接电极与第一分支部构成第一晶体管，栅极、第二通道图案层、漏极、连接电极与第二分支部构成第二晶体管。
依照本发明实施例所述的像素结构，上述的连接电极与第一分支部构成U形图案。
依照本发明实施例所述的像素结构，上述的连接电极与第二分支部构成U形图案。
依照本发明实施例所述的像素结构，上述的连接电极、第一分支部与第二分支部构成S形图案。
依照本发明实施例所述的像素结构，上述的连接电极、第一分支部与第二分支部构成X形图案。
依照本发明实施例所述的像素结构，上述的源极、漏极与连接电极的延伸方向实质上一致。
依照本发明实施例所述的像素结构，上述的源极、漏极与连接电极的延伸方向实质上平行于扫描线的方向。
依照本发明实施例所述的像素结构，更包括共通电极，配置于像素电极下方。
依照本发明实施例所述的像素结构，上述的栅极为扫描线的部分线段。
依照本发明实施例所述的像素结构，上述的源极、漏极与连接电极的延伸方向实质上平行于数据线的方向。
依照本发明实施例所述的像素结构，上述的通道层具有连续图案。
依照本发明实施例所述的像素结构，上述的通道层包括第一通道部分与第二通道部分，源极、连接电极与第一分支部分别配置于第一通道部分区域上，而漏极、连接电极与第二分支部分别配置于第二通道部分区域上。
本发明另提出一种主动元件阵列基板，其包括基板、多条扫描线、多条数据线以及多个上述的像素结构。扫描线平行设置于基板上。数据线平行设置于基板上，与扫描线相交。像素结构设置于基板上，每一像素结构与对应的扫描线以及对应的数据线电性连接。
本发明又提出一种平面显示面板，其包括第一基板、第二基板、显示介质、多条扫描线、多条数据线以及多个上述的像素结构。显示介质配置于第一基板与第二基板之间。扫描线平行设置于第一基板上。数据线平行设置于第一基板上，与扫描线相交。像素结构设置于第一基板上，每一像素结构与对应的扫描线以及对应的数据线电性连接。
泳显示薄膜或有机电激发光层。
依照本发明实施例所述的平面显示面板，上述的电泳显示薄膜包括微胶囊型电泳显示薄膜或微杯型电泳显示薄膜。
依照本发明实施例所述的平面显示面板，上述的第二基板更包括对向电极。
基于上述，本发明实施例通过在像素结构中利用连接电极、第一分支部与第二分支部的设置，使第一分支部环绕源极且使第二分支部环绕漏极，因而能够在维持较大通道宽度长度比值(W/L)的情况下，缩小主动元件的布局面积。由于可减少主动元件的布局面积，因此可以提高共通电极的布局面积，而可显著提升储存电容(Cst)。另外，本发明实施例在像素结构中采用串联的对称双栅极(dual gate)设计可以减少因掩膜偏移(PEP shift)造成非对称栅极-漏极电容(Cgd)，因而提高画面显示品质。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1显示公知一种像素结构的电路示意图；
图2是依照本发明的一实施例的一种平面显示面板的剖面示意图；
图3A是依照本发明的一实施例的一种像素结构的俯视示意图；
图3B是沿着图3A中A-A’线段的剖面示意图；
图4是依照一比较实施例的一种像素结构的俯视示意图；
图5是依照本发明的另一实施例的一种像素结构的俯视示意图；
图6是依照本发明的另一实施例的一种像素结构的俯视示意图；
图7是依照本发明的另一实施例的一种像素结构的俯视示意图；
图8是依照本发明的另一实施例的一种像素结构的俯视示意图；
图9绘示是在漏极源极驱动电压(Vds)约为30V下分别测量图3A及图8所示的像素结构中的主动元件A3及主动元件A8所获得电流与电压(I-V)特性的关系曲线图；
图10绘示本发明的一实施例及一比较实施例的灰阶显示与白度的关系曲线图。
线图。
其中，附图标记
102、SL：扫描线 104、DL：数据线
106、PE：像素电极 108、COM：共通电极
110、A3、A5、A6、A7、A8：主动元件 112a、112b、G：栅极
114a、114b、CH、CH’：通道层 116、S、S’：源极
118、D、D’：漏极 120、302、502、602、702：连接电极
210、300：第一基板 220：第二基板
222：对向电极 230：显示介质
240：主动元件阵列
302a、302b、502a、502b、602a、602b、702a、702b：端
304、504、604、704：第一分支部 306、506、606、706：第二分支部
308a：第一通道图案层 308b：第二通道图案层
808a：第一通道部分 808b：第二通道部分
510a：主体部 510b：连接部
CLC：液晶电容 Cst：储存电容
GI：介电层 P：像素结构
PV：保护层 T1：第一晶体管
T2：第二晶体管 TFT1：第一薄膜晶体管
TFT2：第二薄膜晶体管 V：接触窗开口
具体实施方式
图2是依照本发明的一实施例的一种平面显示面板的剖面示意图。请参照图2，平面显示面板包括第一基板210、第二基板220、显示介质230以及主动元件阵列240。第二基板220配置于第一基板210上方。第二基板220可以是单纯的空白基板或是更包括对向电极222的基板。显示介质230配置于第一基板210与第二基板220之间。显示介质230例如是电泳显示薄膜、有机电激发光层或液晶层，其中电泳显示薄膜可为微胶囊型(microcapsule)电泳显示薄膜或微杯型(microcup)电泳显示薄膜，此为本领域技术人员所熟知，因此不再赘述。主动元件阵列240设置于第一基板210上，而与第一基板210共同构成主动元件阵列基板。具体而言，主动元件阵列240包括设置于第一基板210上的多条扫描线、多条数据线以及多个像素结构，其中每一像素结构与对应的扫描线以及对应的数据线电性连接。
接下来，进一步以俯视图的方式说明本发明的实施例。须注意的是，以下所述的实施例主要是用来详细说明主动元件阵列中的像素结构及其与扫描线、数据线之间的相对配置关系，以使本领域技术人员能够据以实施，但并非用以限定本发明的范围。图3A是依照本发明的一实施例的一种像素结构的俯视示意图。图3B是沿着图3A中A-A’线段的剖面示意图。
请参照图3A以及图3B，多条扫描线SL平行设置于第一基板300上，多条数据线DL平行设置于第一基板200上，其中数据线DL与扫描线SL相交。换言之，数据线DL的延伸方向与扫描线SL的延伸方向不平行，较佳的是数据线DL的延伸方向与扫描线SL的延伸方向垂直。另外，扫描线SL与数据线DL属于不同的膜层。基于导电性的考虑，扫描线SL与数据线DL一般是使用金属材料。然而，本发明不限于此，根据其他实施例，扫描线SL与数据线DL也可以使用其他导电材料。
本实施例的像素结构设置于第一基板300上，且与对应的扫描线SL以及数据线DL电性连接。像素结构包括主动元件A3以及与主动元件A3电性连接的像素电极PE。主动元件A3包括栅极G、通道层CH、源极S、漏极D、连接电极302、第一分支部304以及第二分支部306。
栅极G设置于第一基板300上。栅极G与扫描线SL电性连接。栅极G例如是与扫描线SL属于同一膜层，且栅极G的材质与扫描线SL的材质相同或相似。在一实施例中，栅极G例如是扫描线SL的部分线段(如图3A所示)。换言之，扫描线SL会有部分线段的线宽较宽而延伸至像素结构处以作为栅极G之用，因此栅极G与扫描线SL可为一体成形的结构。
通道层CH可设置于栅极G上方。通道层CH位于栅极G的一侧，且与栅极G电性绝缘。通道层CH的材质例如是非晶硅、多晶硅、金属氧化物半导体或是其他半导体材料。在一实施例中，如图3B所示，像素结构更包括栅极介电层GI，位于栅极G与通道层CH之间，使通道层CH与栅极G电性绝缘。栅极介电层GI的材质包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。
源极S、漏极D与连接电极302可配置于通道层CH的部分区域上。源极S与数据线DL电性连接。漏极D与像素电极PE电性连接。连接电极302位于源极S与漏极D之间。在一实施例中，源极S、漏极D与连接电极302的延伸方向实质上一致。上述源极S、漏极D与连接电极302的延伸方向例如是实质上平行于扫描线SL的方向。
第一分支部304配置于通道层CH的部分区域并与连接电极302的一端302a连接。在一实施例中，连接电极302与第一分支部304构成U形图案。因此，由连接电极302与第一分支部304例如是共同环绕位于通道层CH上的源极S。
第二分支部306配置于通道层CH的部分区域并与连接电极302的另一端302b连接。在一实施例中，连接电极302与第二分支部306构成U形图案。由连接电极302与第二分支部306例如是共同环绕位于通道层CH上的漏极D。如图3A所示，连接电极302、第一分支部304与第二分支部306构成S形图案，其中连接电极302与第一分支部304所构成的U形图案开口以及连接电极302与第二分支部306所构成的U形图案开口分别朝向相对两侧。
在本实施例中，上述源极S、漏极D连接电极302、第一分支部304以及第二分支部306例如是与数据线DL属于同一膜层，且源极S、漏极D连接电极302、第一分支部304以及第二分支部306的材质与数据线DL的材质相同或相似。此外，连接电极302、第一分支部304与第二分支部306例如为一体成形的结构。
根据本实施例，通道层CH包括第一通道图案层308a与第二通道图案层308b，源极S、连接电极302与第一分支部304分别配置于第一通道图案层308a的部分区域上，而漏极D、连接电极302与第二分支部306分别配置于第二通道图案层308b的部分区域上。换言之，连接电极302例如是跨设在第一通道图案层308a及第二通道图案层308b的部分区域上。如此一来，栅极G、第一通道图案层308a、源极S、连接电极302与第一分支部分304构成第一晶体管T1，其中连接电极302与第一分支部分304作为第一晶体管T1的漏极；栅极G、第二通道图案层308b、漏极D、连接电极302与第二分支部分306构成第二晶体管T2，其中连接电极302与第二分支部分306作为第二晶体管T2的源极。本发明的实施例如以第一晶体管T1与第二晶体管T2以底栅极结构为例进行说明，在其他实施例中，第一晶体管T1与第二晶体管T2亦可改为顶栅极晶体管(Top gate TFT)、共平面晶体管(Coplanar TFF)的结构或是其他适当的晶体管结构。
像素电极PE设置于主动元件A3的上方。在像素电极PE与主动元件A3之间更可设置有保护层PV，保护层PV具有接触窗开口V，以使像素电极PE通过接触窗开口V而与主动元件A3的漏极D电性连接。像素电极PE可以是反射电极、穿透电极或半穿透半反射电极。上述反射电极的材质例如是具有高反射性的金属材料。上述穿透电极的材质包括金属氧化物，其例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆迭层。保护层PV可为单层结构或多层结构，且其材质例如是氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。
在一实施例中，像素结构更包括共通电极COM，配置于像素电极PE下方。共通电极COM与主动元件A3的栅极G例如是由相同的膜层图案化而形成，且共通电极COM与栅极G彼此分离。共通电极COM大体上位于漏极D的部分区域下方，其中共通电极COM与漏极D重叠之处是构成此像素结构的储存电容(Cst)，以维持显示品质。详言之，共通电极COM是作为储存电容器的下电极，漏极D是作为储存电容器的上电极，且下电极与上电极之间配置有作为电容介电层的栅极介电层GI，因而耦合形成金属层/绝缘层/金属层(MIM)架构的储存电容(Cst)。
如图3A所示的像素结构，在第一晶体管T1中，由于连接电极302与第一分支部304构成U形图案环绕源极S，因此能够在维持高通道宽度长度比值(W/L)的同时降低布局面积；类似地，在第一晶体管T2中，由于连接电极302与第二分支部306构成U形图案环绕漏极D，因此亦能够在维持高通道宽度长度比值(W/L)的同时降低布局面积。更详细来说，通过使连接电极302、第一分支部304与第二分支部306构成S形图案的设计，可有助于缩小主动元件A3的布局面积，而能够增大共通电极COM的布局面积，使得共通电极COM与漏极D的重叠部分增加，进而可显著提升储存电容(Cst)。如此一来，上述实施例的像素结构利用S形图案的设计能够在不改变通道宽度长度比值(W/L)的情况下，同时缩小主动元件A3的布局面积。因此，相较于公知的像素结构，即使本发明实施例中主动元件A3的布局面积变小亦不会降低导通电流(Ion)，进而维持元件的良好特性表现。
值得一提的是，由第一晶体管T1及第二晶体管T2构成串联的双栅极(dualgate)结构，可有助于使平面显示面板在高压操作下的元件漏电流降低，并能够获得更高的电流输出。再者，由于像素结构采用对称S形图案的双栅极设计且第一晶体管T1及第二晶体管T2共用栅极G，因此能够有效提高工艺容忍度。换言之，即使在制造中发生掩膜偏移(PEP shift)的情况，也不易造成非对称栅极-漏极电容(Cgd)，因此能够避免由非对称栅极-漏极电容(Cgd)所造成的馈通(feed through)电压差异，进而降低显示闪烁(flicker)的现象及改善画面品质。
图4显示本发明的一比较实施例的一种像素结构的俯视示意图。每一像素结构会与对应的扫描线102以及数据线104电性连接，像素结构包括像素电极106、共通电极108以及主动元件110。主动元件110包括栅极112a、栅极112b、通道层114a、通道层114b、源极116、漏极118以及连接电极120。如图4所示，两个栅极112a、112b的延伸方向实质上平行于数据线104的延伸方向。配置于通道层114a、114b的部分区域上的源极116、漏极118以及连接电极120的延伸方向实质上平行于栅极112a、112b的延伸方向(亦即数据线104的延伸方向)，且连接电极120未环绕源极116或漏极118。
此外，在图4所示的比较实施例的像素结构中，容易因掩膜偏移(PEP shift)而导致约25％的导通电流损失(Ion loss)。然而，在图3A所示的像素结构中，采用上述设计并不会发生导通电流损失(Ion loss)的问题，因此具有较佳的gamma曲线及灰阶显示品质，如图10所示电泳显示器中在相同的灰阶下，本发明的实施例具有较佳的白度(whiteness)(Y％)。
在此说明的是，虽然上述两个实施例中是以源极S、漏极D与连接电极302的延伸方向实质上平行于扫描线SL的方向为例来进行说明，但本发明并不限于此。在其他实施例中，源极、漏极与连接电极的延伸方向也可以是不平行于扫描线的方向，如图5所示。图5是依照本发明的另一实施例的一种像素结构的俯视示意图。须注意的是，在图5中，与图3A相同的构件则使用相同的标号并省略其说明。
请参照图5，组成图5所示的像素结构的主要构件与组成图3A所示的像素结构的主要构件大致相同，然而两者之间的差异主要是在于源极S、漏极D与连接电极502的延伸方向。源极S’、漏极D’与连接电极502的延伸方向实质上一致。源极S’、漏极D’与连接电极502的延伸方向例如是实质上平行于数据线DL的延伸方向。根据本实施例，源极S’包括主体部510a以及连接部510b，主体部510a与连接部510b连接，且连接部510b与数据线DL连接。详言之，源极S’的主体部510a的延伸方向与数据线DL的延伸方向实质上平行，源极S’的连接部510b的延伸方向与扫描线SL的延伸方向实质上平行。因此，对每一像素结构而言，源极S’的主体部510a是从连接部510b往栅极G所在的位置延伸。其中，在变化实施例中，栅极G并不限制为同一区块，亦可对应第一通道图案层308a及第二通道图案层308b分成两个栅极区块。
在此实施例中，第一分支部504与连接电极502的一端502a连接，而构成U形图案共同环绕源极S’；第二分支部506与连接电极502的另一端502b连接，构成U形图案共同环绕漏极D’。如图5所示，连接电极502、第一分支部504与第二分支部506构成S形图案。因此，采用此种主动元件A5的设计也可以具有较小布局面积，以提高储存电容(Cst)，进而提升元件效能并改善画面显示品质。
值得一提的是，本发明除了上述实施例之外，尚具有其他的实施型态。在上述实施例中，连接电极、第一分支部与第二分支部构成一S形图案，但本发明不限于此。在其他实施例中，连接电极、第一分支部与第二分支部也可以构成其他形状的图案，以下将一一说明。
图6是依照本发明的另一实施例的一种像素结构的俯视示意图。须注意的是，在图6中，与图3A相同的构件则使用相同的标号并省略其说明。
请参照图6，组成图6所示的像素结构的主要构件与组成图3A所示的像素结构的主要构件大致相同，然而两者之间的差异主要是在于连接电极602、第一分支部604与第二分支部606构成X形图案。举例而言，上述第一分支部604以及第二分支部606分别是U形图案，且两个U形图案的开口例如是朝向相对两外侧以分别环绕源极S及漏极D。源极S、漏极D以及位于源极S与漏极D之间的连接电极602的延伸方向实质上平行于扫描线SL的方向。第一分支部604与连接电极602的一端602a连接，第二分支部606与连接电极602的另一端602b连接。如此一来，通过连接电极602连接两个U形的第一分支部604及第二分支部606而形成X形图案。
图7是依照本发明的另一实施例的一种像素结构的俯视示意图。须注意的是，在图7中，与图5相同的构件则使用相同的标号并省略其说明。
请参照图7，组成图7所示的像素结构的主要构件与组成图5所示的像素结构的主要构件大致相同，然而两者之间的差异主要是在于连接电极702、第一分支部704与第二分支部706构成X形图案。第一分支部704以及第二分支部706例如是开口朝向相对两外侧的两个U形图案，以分别环绕源极S’及漏极D’。源极S’、漏极D’以及位于源极S’与漏极D’之间的连接电极702的延伸方向实质上平行于数据线DL的延伸方向。U形第一分支部704与连接电极702的一端702a连接，U形第二分支部706与连接电极702的另一端702b连接，而构成X形图案。
在图7及图8所示的像素结构中，连接电极、第一分支部与第二分支部共同构成X形图案，以分别环绕源极及漏极，因而亦可在维持高通道宽度长度比值(W/L)的同时降低布局面积，并提高工艺容忍度。
根据其他实施例，本发明并不限定通道层的构成型态，在可能的情况下，通道层也可以不是由第一通道图案层以及第二通道图案层所组成。图8是依照本发明的一实施例的一种像素结构的俯视示意图。须注意的是，在图8中，与图3A相同的构件则使用相同的标号并省略其说明。
请参照图8，组成图8所示的像素结构的主要构件与组成图3A所示的像素结构的主要构件大致相同，然而两者之间的差异主要是在于通道层CH’具有连续图案。具体而言，通道层CH’包括第一通道部分808a与第二通道部分808b，源极S、连接电极302与第一分支部304分别配置于第一通道部分808a的部分区域上，而漏极D、连接电极302与第二分支部306分别配置于第二通道部分808b的部分区域上。因此，此实施例的像素结构亦能够在维持高导通电流(Ion)及低漏电流的同时，减少主动元件A8的布局面积，以提高储存电容(Cst)进而提升元件效能。
当然，在图5至图7所示的实施例中，主动元件A5、A6、A7中的通道层也可以不是由两个通道图案层所组成。亦即，主动元件A5、A6、A7中的通道层也可以替换成如图8所绘示的具有连续图案的通道层CH’。
图9绘示是在漏极源极驱动电压(Vds)约为30V下分别测量图3A及图8所示的像素结构中的主动元件A3及主动元件A8所获得电流与电压(I-V)特性的关系曲线图。在图9中，X轴代表栅极源极电压(Vgs)，且Y轴代表漏极源极电流(Ids)。如图9的结果所示，图3A及图8所示的像素结构中的主动元件A3及主动元件A8在开启时的漏极源极电流(Ids)十分相近，因而显示使用这两种主动元件A3、A8作为像素结构的开关元件能够具有相近的像素保持能力。
另外，在上述数个实施例的像素结构中，其都是以扫描线SL有部分线段的线宽较宽并利用此部分线段作为栅极G为例来说明，但本发明不限于此。根据其他实施例，本发明的像素结构亦可采用将整体线宽一致且线宽较大的扫描线SL中的一部份区域作为栅极G之用，本领域技术人员当可由前述实施例知其变化及应用，故于此不再赘述。
综上所述，本发明的像素结构、主动元件阵列基板以及平面显示面板至少具有下列优点。
本发明在像素结构中采用对称S形图案或X形图案的双栅极设计，能够在维持较大通道宽度长度比值(W/L)的情况下，缩小主动元件的布局面积。因此，相较于公知像素结构的设计方式，利用本发明的像素结构的设计方式可具有较大的储存电容(Cst)并能够维持元件的良好特性表现。
本发明将连接电极、第一分支部与第二分支部形成对称S形图案或X形图案还可进一步提高工艺容忍度，以减少掩膜偏移造成非对称栅极-漏极电容(Cgd)，因而可降低显示闪烁及提高画面品质。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (21)
1.一种像素结构，其特征在于，适于与一扫描线以及一数据线电性连接，该像素结构包括：
一像素电极；以及
一主动元件，该主动元件包括：
一栅极，与该扫描线电性连接；
一通道层，位于该栅极的一侧，且与该栅极电性绝缘；
一源极，与该数据线电性连接；
一漏极，与该像素电极电性连接；
一连接电极，其中该源极、该漏极与该连接电极配置于该通道层的部分区域上，该连接电极位于该源极与该漏极之间；
一第一分支部，配置于该通道层的部分区域并与该连接电极的一端连接，该第一分支部环绕位于该通道层上的该源极；以及
一第二分支部，配置于该通道层的部分区域并与该连接电极的另一端连接，且该第二分支部环绕位于该通道层上的该漏极。
2.根据权利要求1所述的像素结构，其特征在于，其中该像素电极包括一反射电极、一穿透电极或一半穿透半反射电极。
3.根据权利要求1所述的像素结构，其特征在于，还包括一栅极介电层，位于该栅极与该通道层之间。
4.根据权利要求1所述的像素结构，其特征在于，其中该通道层包括一第一通道图案层与一第二通道图案层，该源极、该连接电极与该第一分支部分别配置于该第一通道图案层的部分区域上，而该漏极、该连接电极与该第二分支部分别配置于该第二通道图案层的部分区域上。
5.根据权利要求4所述的像素结构，其特征在于，其中该栅极、该第一通道图案层、该源极、该连接电极与该第一分支部构成一第一晶体管，该栅极、该第二通道图案层、该漏极、该连接电极与该第二分支部构成一第二晶体管。
6.根据权利要求1所述的像素结构，其特征在于，其中该连接电极与该第一分支部构成一U形图案。
7.根据权利要求1所述的像素结构，其特征在于，其中该连接电极与该第二分支部构成一U形图案。
8.根据权利要求1所述的像素结构，其特征在于，其中该连接电极、该第一分支部与该第二分支部构成一S形图案。
9.根据权利要求1所述的像素结构，其特征在于，其中该连接电极、该第一分支部与该第二分支部构成一X形图案。
10.根据权利要求1所述的像素结构，其特征在于，其中该源极、该漏极与该连接电极的延伸方向实质上一致。
11.根据权利要求1所述的像素结构，其特征在于，其中该源极、该漏极与该连接电极的延伸方向实质上平行于该扫描线的方向。
12.根据权利要求1所述的像素结构，其特征在于，还包括一共通电极，配置于该像素电极下方。
13.根据权利要求1所述的像素结构，其特征在于，其中该栅极为该扫描线的部分线段。
14.根据权利要求1所述的像素结构，其特征在于，其中该源极、该漏极与该连接电极的延伸方向实质上平行于该数据线的方向。
15.根据权利要求1所述的像素结构，其特征在于，其中该通道层具有一连续图案。
16.根据权利要求15所述的像素结构，其特征在于，其中该通道层包括一第一通道部分与一第二通道部分，该源极、该连接电极与该第一分支部分别配置于该第一通道部分区域上，而该漏极、该连接电极与该第二分支部分别配置于该第二通道部分区域上。
17.一种主动元件阵列基板，其特征在于，包括：
一基板；
多条扫描线，平行设置于该基板上；
多条数据线，平行设置于该基板上，与这些扫描线相交；
多个像素结构，设置于该基板上，每一像素结构与对应的该扫描线以及对应的该数据线电性连接，每一该像素结构包括：一像素电极；以及一主动元件；
该主动元件，包括：
一栅极，与该扫描线电性连接；
一通道层，位于该栅极的一侧，且与该栅极电性绝缘；
一源极，与该数据线电性连接；
一漏极，与该像素电极电性连接；
一连接电极，其中该源极、该漏极与该连接电极配置于该通道层的部分区域上，该连接电极位于该源极与该漏极之间；
一第一分支部，配置于该通道层的部分区域并与该连接电极的一端连接，该第一分支部环绕位于该通道层上的该源极；以及
一第二分支部，配置于该通道层的部分区域并与该连接电极的另一端连接，且该第二分支部环绕位于该通道层上的该漏极。
18.一种平面显示面板，其特征在于，包括：
一第一基板与一第二基板；
一显示介质，配置于该第一基板与该第二基板之间；
多条扫描线，平行设置于该第一基板上；
多条数据线，平行设置于该第一基板上，与这些扫描线相交；
多个像素结构，设置于该第一基板上，每一像素结构与对应的该扫描线以及对应的该数据线电性连接，每一该像素结构包括：一像素电极；以及一主动元件；
该主动元件，包括：
一栅极，与该扫描线电性连接；
一通道层，位于该栅极的一侧，且与该栅极电性绝缘；
一源极，与该数据线电性连接；
一漏极，与该像素电极电性连接；
一连接电极，其中该源极、该漏极与该连接电极配置于该通道层的部分区域上，该连接电极位于该源极与该漏极之间；
一第一分支部，配置于该通道层的部分区域并与该连接电极的一端连接，该第一分支部环绕位于该通道层上的该源极；以及
一第二分支部，配置于该通道层的部分区域并与该连接电极的另一端连接，且该第二分支部环绕位于该通道层上的该漏极。
19.根据权利要求18所述的平面显示面板，其特征在于，其中该显示介质包括一电泳显示薄膜、一有机电激发光层或一液晶层。
20.根据权利要求19所述的平面显示面板，其特征在于，其中该电泳显示薄膜包括一微杯型电泳显示薄膜或一微胶囊型电泳显示薄膜。
21.根据权利要求20所述的平面显示面板，其特征在于，其中该第二基板还包括一对向电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100123889A TWI448796B (zh) | 2011-07-06 | 2011-07-06 | 畫素結構、主動元件陣列基板以及平面顯示面板 |
| TW100123889 | 2011-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102402087A CN102402087A (zh) | 2012-04-04 |
| CN102402087B true CN102402087B (zh) | 2014-04-09 |
Family
ID=45884448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110396107.9A Active CN102402087B (zh) | 2011-07-06 | 2011-11-29 | 像素结构、主动元件阵列基板以及平面显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8704966B2 (zh) |
| CN (1) | CN102402087B (zh) |
| TW (1) | TWI448796B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI445180B (zh) * | 2011-09-28 | 2014-07-11 | E Ink Holdings Inc | 陣列基板及使用其之顯示裝置 |
| TWI491050B (zh) * | 2011-11-25 | 2015-07-01 | Sony Corp | 電晶體，顯示器及電子裝置 |
| TWI497180B (zh) * | 2013-04-12 | 2015-08-21 | Au Optronics Corp | 畫素結構 |
| US9006743B2 (en) * | 2013-05-13 | 2015-04-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Thin film transistor, thin film transistor array substrate, and method for making the same |
| CN103227209B (zh) * | 2013-05-13 | 2016-01-06 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
| CN103278990B (zh) * | 2013-05-28 | 2017-08-25 | 京东方科技集团股份有限公司 | 像素结构及液晶面板 |
| KR102197667B1 (ko) * | 2014-02-07 | 2021-01-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR102239843B1 (ko) * | 2014-12-29 | 2021-04-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN107450241A (zh) * | 2017-09-22 | 2017-12-08 | 惠科股份有限公司 | 显示面板及液晶显示器 |
| CN107422523A (zh) * | 2017-09-22 | 2017-12-01 | 惠科股份有限公司 | 彩膜基板及显示面板 |
| CN107463044B (zh) * | 2017-09-22 | 2019-10-11 | 惠科股份有限公司 | 像素结构及主动开关阵列基板 |
| CN107436519A (zh) * | 2017-09-22 | 2017-12-05 | 惠科股份有限公司 | 阵列基板和显示面板 |
| CN111527445A (zh) * | 2017-12-28 | 2020-08-11 | 株式会社日本显示器 | 基板及电泳装置 |
| TWI694292B (zh) * | 2019-03-04 | 2020-05-21 | 友達光電股份有限公司 | 顯示面板 |
| CN113534561B (zh) * | 2020-04-21 | 2022-12-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
| CN113687550B (zh) * | 2021-08-25 | 2024-06-25 | 福州京东方光电科技有限公司 | 阵列基板及其制备方法、电子纸显示装置 |
| WO2023206295A1 (zh) * | 2022-04-28 | 2023-11-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、液晶显示面板和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007183532A (ja) * | 2006-01-02 | 2007-07-19 | Chunghwa Picture Tubes Ltd | 画素構造および液晶ディスプレイパネル |
| CN101271903A (zh) * | 2006-12-04 | 2008-09-24 | 友达光电股份有限公司 | 有源元件阵列基板的像素结构 |
| CN102062982A (zh) * | 2010-10-18 | 2011-05-18 | 深超光电（深圳）有限公司 | 像素结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3256110B2 (ja) * | 1995-09-28 | 2002-02-12 | シャープ株式会社 | 液晶表示装置 |
| JPH10144928A (ja) * | 1996-11-08 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| TW595005B (en) * | 2003-08-04 | 2004-06-21 | Au Optronics Corp | Thin film transistor and pixel structure with the same |
| TWI339304B (en) * | 2007-10-16 | 2011-03-21 | Au Optronics Corp | Pixel structure, driving method thereof and pixel array structure |
| TWI380110B (en) * | 2009-04-02 | 2012-12-21 | Au Optronics Corp | Pixel array, liquid crystal display panel, and electro-optical apparatus |
| CN101504503B (zh) | 2009-04-10 | 2011-01-05 | 友达光电股份有限公司 | 像素阵列、液晶显示面板以及光电装置 |
| CN101859048B (zh) * | 2010-06-09 | 2012-02-01 | 友达光电股份有限公司 | 电泳显示器及其像素结构 |
| KR20120100565A (ko) * | 2011-03-04 | 2012-09-12 | 삼성전자주식회사 | 표시장치, 이의 제조 방법 및 이의 구동 방법 |
-
2011
- 2011-07-06 TW TW100123889A patent/TWI448796B/zh active
- 2011-11-21 US US13/300,674 patent/US8704966B2/en active Active
- 2011-11-29 CN CN201110396107.9A patent/CN102402087B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007183532A (ja) * | 2006-01-02 | 2007-07-19 | Chunghwa Picture Tubes Ltd | 画素構造および液晶ディスプレイパネル |
| CN101271903A (zh) * | 2006-12-04 | 2008-09-24 | 友达光电股份有限公司 | 有源元件阵列基板的像素结构 |
| CN102062982A (zh) * | 2010-10-18 | 2011-05-18 | 深超光电（深圳）有限公司 | 像素结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102402087A (zh) | 2012-04-04 |
| US8704966B2 (en) | 2014-04-22 |
| US20130010247A1 (en) | 2013-01-10 |
| TWI448796B (zh) | 2014-08-11 |
| TW201303457A (zh) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102402087B (zh) | 像素结构、主动元件阵列基板以及平面显示面板 | |
| US11844245B2 (en) | Display device having power line | |
| TWI489191B (zh) | 畫素結構及薄膜電晶體 | |
| US20230324753A1 (en) | Electronic panel | |
| CN102981335A (zh) | 像素单元结构、阵列基板和显示装置 | |
| US9673230B2 (en) | Pixel array | |
| CN102314034A (zh) | 有源元件、像素结构、驱动电路以及显示面板 | |
| US9269757B2 (en) | Organic light emitting diode display device | |
| TW201327830A (zh) | 薄膜電晶體及含有該薄膜電晶體的陣列基板 | |
| JP2016171102A (ja) | 薄膜トランジスタ | |
| WO2014069260A1 (ja) | アクティブマトリクス基板および液晶表示装置 | |
| US9478612B2 (en) | Thin film transistor and display device using the same | |
| JP6433169B2 (ja) | 薄膜半導体装置 | |
| JP2016009719A5 (zh) | ||
| CN103378165B (zh) | 薄膜晶体管 | |
| US10957715B2 (en) | Display device | |
| KR102129500B1 (ko) | 액정표시패널 | |
| US8576366B2 (en) | Pixel array | |
| KR102195275B1 (ko) | 콘택홀 형성 방법 및 이를 적용한 어레이 기판 | |
| CN104460143B (zh) | 像素结构及其制造方法 | |
| KR101930294B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US20220404655A1 (en) | Display device | |
| US8154061B2 (en) | Bottom gate thin film transistor and active array substrate | |
| TWI566024B (zh) | 薄膜電晶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |