TWI232472B - Metal-insulator-metal (MIM) capacitor and fabrication method for making the same - Google Patents

Description

1232472 五、發明說明ο) 【技術領域】 本發明係關於一種金屬-絕緣體-金屬（metal-insulat〇r-meta卜以下簡稱為Μ I μ )電容結構，尤指一種具有高電容 量密度之Μ I Μ電容結構及其製法。 【先前技術1 電容元件常用於如射頻I C ( r a d i 〇 f r e q u e n c y i n t e g r a t e d circuits，RF I C)或單晶微波 ic(m〇nol ithi c microwave integrated circuits，MMIC)等積體電路中做為電子被 動元件。常見之電容結構如金氧半導體（MOS)電容、P-N 接面電容以及Μ I Μ電容。其中，Μ I Μ電容在某些應用中可 提供較優於M0S電容及Ρ-Ν接面電容之電性，這是由於M0S 電容及Ρ - Ν接面電容皆會受限於其本身結構的問題，操作 時半導體電極產生空乏層（d e ρ 1 e t i ο η 1 a y e r )，導致其頻 率特性被限制。相較之下，Μ I M電容可以提供較佳的頻率 及溫度相關特性（frequency and temperature characteristics)。此外，MIM電容可在金屬内連線階段 形成，也降低了與CMOS前段製程整合的困難度或複雜 度。 結構上，MIM電容包括一電容絕緣層，例如pecVD介電 層，其係設置在下電極以及上電極之間。Μ I Μ電容往往需

第7頁 1232472 五、發明說明（2) 一' —一--一——一 要佔據晶片相當大的面積。而為了達到增加電路 以降低成本，MIM電容必須朝高電容量密度(capac^a^ce density)發展，才能增加電路密度。一種過去的方法 以降低PECVD介電層厚度（td)來違到增加電容量密度/ (\Gk/td )。然而，這種方法效果有限。這是由於;低介電 層厚度（t d)反而產生新的問題，例如高漏電流以及較差的 RF tangent係數損失。 另一，增加MIM電容之電容量密度的方法是採用高介電常 數電容介電層。例如，美國專利第6 2 32 1 9 7號揭露一種改 善邏輯電路中混合模式（mixecj mode)電容之MIM電容及其 作，。其中，電容下電極為多晶矽化金屬（p〇lycide)/' 電容上電極則為金屬。電容介電層可以為氧化矽、氮化 石夕、氫氧化石夕（S i 0 N )、或氧化组（t a n t a 1 u m ο X i d e )。其 中氧化矽、氮化矽、氫氧化矽可以低壓化學氣相沈積法 (low-pressure chemical vapor deposition^ LPCVD) > 電漿加強化學氣相沈積法（p 1 a s m a e n h a n c e d c h e m i c a 1 vapor deposition’ PECVD)、或高密度電漿化學氣相沈 積法（high-density plasma CVD，HDPCVD)形成。電容介 電層的厚度約介於100至500埃（angStr〇m)之間。 美國專利第6 4 5 9 1 1 7號揭露一種具有高品質因數（Q f a c t 〇 r )之Μ I Μ電容，其電容介電層係採用氫氧化矽 (Si ON)。相較於氧化矽，氫氧化矽具有相對較高之介電 1232472 五、發明說明（3) 常數。美國專利第6 4 6 8 8 5 8號揭露一種形成Μ I Μ電容結構 之方法，其利用白金（ρ 1 a t i n u m )作為電容上、下電極之 材料，並以南介電常數材料’如T a 2〇 5、B a T i 0 3作為電谷 介電層。Ta 20 5及BaTi03皆是利用化學氣相沈積法沈積至 約5 0至2 0 0埃左右之厚度。 然而，前述以改變電容材質為手段之習知作法成本較 高。因此，目前業界仍然需要一種可以節省成本，且同 時可以達到增加Μ I Μ電容之電容量密度的新的Μ I Μ電容結 構及其製法。 【内容】 因此，本發明之主要目的在於提供一種改良之Μ I Μ電容結 構及其製作方法。 本發明之主要目的在於提供一種可將單位電容值增大一 倍之Μ I Μ電容結構及其製作方法。 根據本發明之較佳實施例，本發明提供一種金屬-絕緣 體-金屬（ΜΙΜ)電容，包含有一第一金屬層；一第一電容 介電層，設於該第一金屬層上；一第二金屬層，疊設於 該第一電容介電層上，其中該第一金屬層、該第一電容 介電層及該第二金屬層構成一下電容結構；一第二電容 1232472 五、發明說明（4) 介電層，設於該第二金属層上；以及一第三金屬層，疊 設於該第二電容介電層上，其中該第二金屬層、該第二 電容介電層及該第三金屬層構成一上電容結構；其中該 第一金屬層及該第三金屬層電連接該Μ I Μ電容之第一電容 端點，而該第二金屬層則電連接該Μ I Μ電容之第二電容端 本發明同時提出一種製作金屬-絕緣體-金屬（Μ I Μ)電容之 方法，包含有提供一基底；於該基底上依序形成一第一 金屬層、第一電容介電層、第二金屬層、第二電容介電 層、第三金屬層以及頂蓋層；蝕刻該頂蓋層、該第三金 屬層、該第二電容介:兔層、該第二金屬層以及該第一電 容介電層直到暴露出&第一金屬層.，藉此形成一由該第 三金屬層、該第二電容介電層與該第二金屬層所構成之 上電容結構；以一光阻覆蓋部分之該上電容結構，且該 光阻定義出該第一金屬層即將形成一下電容結構之電極 板形狀圖案；蝕刻未被該光阻覆蓋之該第一金屬層以及 該頂蓋層、該第三金屬層與該第二電容介電層；以及去 除該光阻。 為了使 貴審查委員能更近一步瞭解本發明之特徵及技 術内容，請參閱以下有關本發明之詳細說明與附圖。然 而所附圖式僅供參考與輔助說明用，並非用來對本發明 加以限制者。

第10頁 1232472 五、發明說明（5) 【貫施方法】 睛參閱圖一，圖一為本發明較佳實施例M丨M電容結構之别 面示意圖。本發明Μ I Μ電容結構1 〇包含有一第一金屬層 1 2 ’根據本發明之較佳實施例，第一金屬層1 2可以為金 屬内連線之苐二層金屬線（M e t a 1 3 )或第四層金屬（μ e t a 1 4)，但不限於此，且第一金屬層12可設於一底層100上， 例如金屬層間介電層（inter-metal dielectric, IMD)。 第二金屬層1 4設於第一金屬層，1 2上方，並藉由一第一電 容介電層1 3與第一H層1 2電性絕緣。第三金屬層丨6設 於第二金屬層1 4上方，:並藉由一第二電容介電層1 5與第 二金屬層14電性絕緣。第三金屬層16上則覆有一頂蓋層 (cap layer) 22，其可為氮化矽或氧化矽所構成。上述 Μ I Μ電容結構1 0係設於一沈積於底層1 〇 〇上的金屬層間介 電層1 2 0中。上述Μ I Μ電容結構1 〇之第一金屬層1 2、第一 電容介電層13與第二金屬層14構成一第一電容（C1)，而 第二金屬層1 4、第二電容介電層1 5與第三金屬層1 6則構 成一第二電容（C2)。上述ΜΙΜ電容結構1〇之第一金屬層12 係經由一穿過金屬層間介電層1 2 0之金屬導孔（ν i a ) 3 1與 第一端點線路（f i r s t t e r m i n a 1 ) 4 2電連接，第二金屬層 1 4係經由一穿過金屬層間介電層1 2 0之金屬導孔（v i a ) 3 2 與第二端點線路（second terminal)4 4電連接，而第三金 屬層1 6則經由一穿過金屬層間介電層1 2 0以及設於第三金

1232472 五、發明說明（6) —------------ 屬層16上之頂蓋層（cap iayer )2 2之金屬導孔（via)3^ 第一端點線路（f i r s t t e r m i n a 1) 4 2電連接。換古之，在 本發明中，第一金展層1 2與第三金脣層16係丨^性‘ 連，形成第一金屬層12與第三金屬層16上下將第二金屬 層1 4夾住之類似三明治構造。

$參閱圖二至圖十一，本發明同時提供製作圖一中M ! m電 ，結構之方法。首先，如圖二所示，提供一基底（圖未 示）’其上具有一底層1 〇〇，例如金屬層間介電層^以巳^ metal dielectric，IMD)。接著，於底層10〇表曰面上依 形成第一金屬層12、第一電容介電層13、第二金屬層又 14、第二電容介電層15、第三金屬層16以及頂蓋層 本發明較佳實施例，第一金脣層12係為金屬内連ς之 三層金屬線（Metal 3)，其厚度約為50 0 0埃，但習知誃頊 技藝者應理解本發明不限於此。第二金屬層1 4及、入、 屬層16可以為厚度約為1 0 0 0埃之鈦/氮化鈦（Ti/T 等金屬所構成，但不限於此。頂蓋層22根據本發明之σ “ 佳實施例為氮化矽所構成，但.在其它實施例中，氧化= 亦可以使用。根據本發明之較佳實施例，第一電入^ 層13與第二電容介電層15為PECVD介電層。在其^ 中，第一電容介電層13與第二電容介電層15亦可為\\例 適當的電容介電材料所構·成。 八匕 如圖二所示，接著利用黃光與蝕刻製程，將第一電容介

第12頁 1232472 五、發明說明（7) 電層13、第二金屬層14、第二、電容介電層15、第三金屬 層1 6以及頂蓋層22所構成之堆疊膜結構蝕刻定義成所要 之上電容結構5 0。蝕刻在蝕穿第一電容介電層1 3後即停 止於第一金屬層1 2上。 如圖四所示，接著於第一電容介電層1 3、第二金屬層 14、第二電容介電層15、第三金屬層16以及頂蓋層22所 構成之上電容結構50上以及第一金屬層12上形成一光阻 層，並進行曝光顯影，形成光阻遮罩6 0 a以及6 0 b，其中 光阻遮罩6 0 a係用以定義第一金屬層1 2之圖案及大小，其 並且覆蓋部分之上電容結構50，如圖五所示，圖五顯示 圖四中的光阻遮罩60a形狀以及其與上電容結構50 (圖五 僅標示最上層之頂蓋層22)之重疊情形。光阻遮罩60b則 定義第三層金屬（m e t a 1 3 )之其它電路。 如圖六所示，接著以光阻遮罩60a以及60b為蝕刻遮罩， 進行一金屬蝕刻製程，將未被光阻遮罩6 0 a以及6 0 b所遮 蔽之第一金屬層1 2蝕刻掉，形成下電容結構7 0以及導線 210，其中下電容結構70與先前形成的上電容結構50構成 一三明治堆疊之電容結構1 0。請參閱圖七，圖七為圖六 中之電容結構1 0旋轉九十度所呈現之立面示意圖。如圖 七所示，未被光阻遮罩60a所遮蔽之部分上電容結構50同 樣在上述定義金屬導線之蝕刻製程中，利用第三金屬層 1 6以及頂蓋層2 2作為蝕刻緩衝層，被蝕刻至第二電容介

第13頁 1232472 五、發明說明（8) 電層1 5，使第二金屬層1 4之面積小於該第一金屬層1 2之 面積，第三金屬層1 6之面積小於該第二金屬層1 4之面 積。在其它實施例中，蝕刻可以蝕穿第二電容介電層1 5 而蝕刻至第二金屬層14。 如圖八以及圖九所示，其中圖九為圖八中之電容結構10 旋轉九十度所呈現之立面示意圖，接著於電容結構10以 及導線2 1 0上以CVD沈積金屬層間介電層1 20，然後於金屬 層間介電層12〇内形成複數個金屬導孔31、32、33及 31 〇，其中金屬導孔31電連接第一金屬膺1 2，金屬導孔32 電連接第二金屬層14，金屬導孔33穿過頂蓋層22電連接 第三金屬層1 6，而金屬導孔3 1 0電連接導線2 1 0。 最後，如圖十及圖Η--所示，其中圖十一同樣為圖十中 之電容結構1 0旋轉九十度所呈現之立面示意圖，接著於 金屬層間介電層120進行第四層金屬（Metal 4)的定義， =於電容結構1 〇上方形成第一端點導體4 2以及第二端點 導體44，並於金屬導孔310形成導線41〇，其電連接導線 2 1 0。電容結構1 〇的第一金屬層丨2以及第三金屬層丨6係分 j透過金屬導孔3 1以及3 3與第一端點導體4 2電連接，電 容結構ίο的第二金屬層14則透過金屬導孔32與第二端點 導體44電連接。 以上所述僅為本發明之較佳實施例，凡依本發明申請專

1232472 五、發明說明（9) 利範圍所做之均等變化與修飾，皆應屬本發明專利之涵 蓋範圍。

第15頁 1232472 圖式簡單說明 圖式之簡單說明 圖一為本發明較佳實施例Μ I Μ電容結構之剖面示意圖。 圖二至圖十一以剖面示意本發明製作圖一中Μ I Μ電容結構 之方 法。 圖式之符號說明 10 電容結構 12 第一金屬層 13 第一電容介電層 14 第二金屬層 15 第二電容介電層 16 第三金屬層 22 頂蓋層 31， 32, 3 3 金屬導 42 第一端點導體 4 4 第二端點導體 50 上電容結構 6 0a ，b 電阻遮罩 70 下電容結構 100 底層 121 金屬層間介電層 210 導線 310 金屬導孔 410 導線

第16頁

Claims (1)

1232472 六、申請專利範圍 1. 一種金屬-絕緣體-金屬（Μ I Μ )電容，包含有： 一第一金屬層； 一第一電容介電層，設於該第一金屬層上； 一第二金屬層，疊設於該第一電容介電層上，其中該第 一金屬層、該第一電容介電層及該第二金屬層構成一下 電容結構； 一第二電容介電層，設於該第二金屬層上；以及 一第三金屬層，疊設於該第二電容介電層上，其中該第 二金屬層、該第二電容介電層及該第三金屬層構成一上 電容結構； 其中該第一金屬層及該第三金屬層電連接該Μ I Μ電容之第 一電容端點，而該第二金屬層則電連接該Μ I Μ電容之第二 電容端點。 2 .如申請專利範圍第1項所述之Μ I Μ電容，其中該第二金 屬層之面積小於該第一金屬層之面積。 3. 如申請專利範圍第1項所述之ΜΙΜ電容，其中該第三金 屬層之面積小於該第二金屬層之面積。 4. 如申請專利範圍第1項所述之Μ I Μ電容，其中該第一電 容介電層係為PECVD介電層。 5 .如申請專利範圍第1項所述之Μ I Μ電容，其中該第二電

第17頁 1232472 六、申請專利範圍 容介電層係為PECVD介電層。 6. 如申請專利範圍第1項所述之Μ I Μ電容，其中該第二金 屬層之厚度小於該第一金屬層之厚度。 7. 如申請專利範圍第6項所述之ΜΙΜ電容，其中該第二金 屬層之厚度約為1 0 0 0埃。 8. 如申請專利範圍第6項所述之Μ I Μ電容，其中該第二金 屬層包含有鈦金屬。 9 . 一種製作金屬-絕緣體-金屬（ΜΙΜ)電容之方法，包含 有·· 提供一基底； 於該基底上依序形成一第一金.屬層、第一電容介電層、 第二金屬層、第二電容介電層、第三金屬層以及頂蓋 層； 蝕刻該頂蓋層、該第三金屬層、該第二電容介電層、該 第二金屬層以及該第一電容介電層直到暴露出該第一金 屬層，藉此形成一由該第三金屬層、該第二電容介電層 與該第二金屬層所構成之上電容結構； 以一光阻覆蓋部分之該上電容結構，且該光阻定義出該 第一金屬層即將形成一下電容結構之電極板形狀圖案； I虫刻未被該光阻覆蓋之該第一金屬層以及該頂蓋層、該

第18頁 1232472 六、申請專利範圍 第三金屬層與該第二電容介電層；以及 去除該光阻。 1 0 .如申請專利範圍第9項所述之製作Μ I Μ電容之方法，其 中該第二金屬層之厚度小於該第一金屬層之厚度。 1 1.如申請專利範圍第1 0項所述之製作Μ I Μ電容之方法， 其中該第二金屬層之厚度約為1 0 0 0埃，該第一金屬層之 厚度約為50〇〇埃。 1 2 .如申請專利範圍第9項所述之製作Μ I Μ電容之方法，其 中該第一、第二電容介電層皆為PECVD介電層。

第19頁