TW550790B

TW550790B - Semiconductor device

Info

Publication number: TW550790B
Application number: TW091116111A
Authority: TW
Inventors: Shuichi Ueno; Haruo Furuta; Shigehiro Kuge; Hiroshi Kato
Original assignee: Mitsubishi Electric Corp
Priority date: 2002-02-13
Filing date: 2002-07-19
Publication date: 2003-09-01
Also published as: DE10249009A1; CN1438710A; KR20030068372A; US6897523B2; JP2003243670A; US20030151086A1

Description

550790 五、發明說明（1) (發明所屬技術領域）本發明關於以MISFET (Metal Insulator

Semiconductor Field Effect Transistor，金絕半場效電晶體）為二極體使用之半導體裝置。 (習知技術）圖3 7係表示二極體之電路圖。二極體，如習知般係電流由陽極側（A )朝陰極側（κ )以順向（FWD方向）流入’或由陰極側（K )朝陽極側（a )以逆向（Rev方向）流入之元件。一極體之具體構成方法有例如利用p N接合之方法或利用肖特基IV壁（Schottky barrier)之方法。但是，本發明係著眼於使用MISFET之二極體。受圖38係使用MISFET之二極體之說明圖。如圖所示，藉由將MISFET之閘極G與汲極D短路，使閘極G及汲極側作為陽極功能，源極s作為陰極功能。又，於圖38，MI 之本體為接地。 1 (發明欲解決之課題）

使用MISFET之二極體，會依MISFET之通道形值電壓Vth之大小而改變其電流電壓特性。圖⑽係限值電壓Vth不同之2個電流電壓特性G2、G3之曲線表圖、" :G2表示Vth = 〇〔 v〕之情況，特性表示m…圖v〕 '月況。又’圖39之㈣表示汲極/源極間電流“，橫轴

550790 五、發明說明（2) 源極間電壓Vd，（二極體構成之情況間被紐路，故電壓亦為閘極/源極間電壓v ) 。/ 逆向H體方？、順向（FWD方向）偏壓時電流“限大，圖J Λ J偏麼時理想情況下之電流為°。因此，於在順向偏壓時，亦即在VD g 0之FWD區域，_ # 3、呈現電流電壓急速上升之特性。次1 又好是在順向低懕B士帝之特性G3更好。其理由為，特性G3，八、。扁壓柃，需施加相當於臨限值電壓vth = 2〔 v〕 'i ί = ί源極間電壓Vg，故而產生電壓損失，特性G2: ^况則不會產生電壓損失。等失EI可依通道區之雜質濃度或基板材料之介電係數 2^而改變臨限值電壓vth之值。因此，藉由該些參數之调整可容易實現特性G2。但是，特性G2之情況下，即使電壓％之值為〇之情況二會有漏電流iL存在。因此，即使在逆向（rev方向）壓時電壓VD之值接近〇時，漏電流込之影響乃存在。 _ ，為二極體使用之情況下，在逆向偏壓時需將漏電流 P制在特定規格值以下，故無法採用特性G2，不得不如特性G3般將臨限值電壓Vth設為較大之值。士本發明目的在於提供包含MISFET構成之二極體的半導體裝置，該MISFET構成之二極體係具有接近理想二極體之特性的電流電壓特性。

550790 五、發明說明（3) (解決課題之手段）申請專利範圍第1項之發明之半導體裝置係包括 MISFET (Metal Insulator Semiconductor Field Effect Transistor)，該MISFET包括：形成於半導體基板上的閘極絕緣膜、形成於上述閘極絕緣膜上的閘極、及於上述半導體基板之主表面内，如夾持上述閘極絕緣膜般被形成的汲極區及源極區；當未施加電壓時，在上述閘極絕緣膜下之上述半導通道形成區通道内電荷極與上述汲申請專之半導體裝側者，係具為不同之導申請專之半導體裝膜，上述通申請專之半導體裝夾持有氮化石夕膜内。申請專之半導體裝體基板之中，之導電極區被利範圍置中，有和上電型。利範圍置中，道内電利範圍置中，矽膜之利範圍置中，内之通道形成區存在通道内電荷，上述在上述汲極區側與上述源極區側，上述

型及電荷量之至少之一為互異，上述閘短路。第2項之發明，係於申請專利範圍第i項上述通道内電荷之中，位於上述汲極區述通道形成區内所形成之通道之導電型第3項之發明，係於申請專利範圍第1項電荷係被陷入（Trap )上述閘極絕緣街係由上述電荷感應而產生。

第4項之發明，係於申請專利範圍第3項上述閘極絕緣膜，係包括在氧化石夕膜中積層構造，上述電荷係被陷入上述氮化第5項之發明，係於申請專利範圍第3夺上述閘極絕緣膜，係具有以矽形成之潜

550790 五、發明說明（4) 婁文之點（d 〇 t 3 ，μ、4·、& 由士 ; 上迷電荷係被陷入上述點内。 σ月專利範圍第6項之發明得於申之半導體裝置中，另勺紅气月係、於申明專利乾圍第1項上述閘極絕緣膜上和上述閘極為絕緣，且形成於上述通道内電區’電荷係被陷入上述導電區， ==2電何，係由上述電荷感應而產生。 6項之“體利:置圍广7 : J ::[係於申請專利範圍第3或極、上述汲極區、上述诉朽電广何之陷入’係精由對上述閘之任-或複數分別施區二=述半導體基板之中之電荷移動而進行。電壓，使存在於上述半導體基板内申請專利範圍第8項之發明，係於申靖真利4々R ^ 之半導體裝置中，上琉、s ^ 係甲明專利乾圍苐1項成區植入雜質而產生通道内電荷，係藉由對上述通道形之半！圍：9入項之發，明，係於申請專利範圍第8項成區内所形成之通道之導雷1雜質，係具有和上述通道形形成區内之上述雜質之濃=為=同之導電型，上述通道源極區側高。 X為，在上述汲極區側較在上述申請專利範圍第10項 ^ ^ 項之半導體裝置中員^發明，係於申請專利範圍第8 有和上述通道形成區内 f汲極區侧之上述雜質，係具電型，植入上冑汲極區;^之通道之導電型為不同之導上述通道之導電型為相卜部分之上述雜質，係具有和申請專利範圍第i t:電型。貝之發明，係於申請專利範圍第i

2108-5040-PF(N).ptd 第8頁 550790 裝置中拴塞。利範圍裝置中壓作為電荷量值電壓能位於利範圍裝置中壓作為電荷量壓為0 下。另具有由上述閘極至上述汲極區止之五、發明說明（5) 項之半導體連續之接觸申請專項之半導體施加順向偏之導電型及形成之臨限電流特性中申請專項之半導體施加逆向偏之導電型及 /源極間電為特定值以第1 2項之發 ’不短路上汲極/源極係被決定為，在閘極/ 逆向偏壓區第1 3項之發，不短路上沒極/源極係被決定為〔V〕時之汲明，係於申述閘極與上間電壓時，，可以使上源極間電壓明，係於申述閘極與上間電壓時，，可以使上極/源極間凊專利範圍第1 述汲極區，假設上述通道内電荷述MISFET之通道 -汲極/源極間請專利範圍第1 述汲極區，假設上述通道内電荷述MISFET之閘極電流之絕對值成 4 (發明之實施形態） (基本原理）原理在敘述本發明實施形態之前，首先說明本發明之基本圖1係美國專利5768 1 92號記載之構成非揮發性半導體記憶體之Μ I SFET之構造。如圖1所示，該μ I SFET係包括：形成於砍基板等半導體基板1上之積層構造之閘極絕緣膜 4 a - 4 c ’形成於閘極絕緣膜4 c上之閘極5，及於半導體基板 1之主表面内如夾持閘極絕緣膜4 a - 4 c般形成的汲極區2及

2108-5040-PF(N).ptd 第9頁 550790

源極區3。汲極區2及源極區3分別連接接觸拴塞6、7。閘極絕緣膜4a-4c係包含氧化矽膜4&，氮化矽膜讣，及氧化矽膜4c之積層構造。又，此處，MISFETwn通道型為例，半導體基板則為p型，汲極區2及源極區3均為η型。

於該MISFET ’負電荷（例如電子）8a被陷入汲極區2 側之氮化矽膜4b中。由於該陷入之負電荷“所感應，於未施加電壓時，於半導體基板丨内之通道形成區產生正之通道内電荷（例如電洞）9a。又，因負電荷8a僅陷入汲極區 2附近，故正電荷9a未出現於源極區3側。因此，於汲極區 2側與源極區3側，通道内電荷9 a之電荷量不同。如上述，因負電荷8a之陷入而感應產生正電荷9a，於 /及極/源極間施加偏壓時，會依順向偏壓或逆向偏壓而使 M ISFET之通道形成之臨限值電壓不同。圖2及圖3係其之說明圖。如圖2所示，於汲極/源極間施加順向偏壓（亦即使汲極之電位高於源極之電位之電壓）時（圖2中之「〇」表示0〔V〕），「+」表示正電壓值），於汲極區2與半導體基板1間之pn接合面形成空乏層丨〇a。該空乏層1〇a之形成所感應產生之通道内電荷9 a為被隱蔽之狀態。

於此狀態下，於閘極/源極間施加順向偏壓（亦即使閘極之電位高於源極之電位之電壓）時，於閘極絕緣膜 4a—4c之正下方之半導體基板1内之通道形成區形成n型通道，流入汲極/源極間電流id。此時，正電荷9 a因空乏層 l〇a而被抵消，故對n型通道之形成不會有影響。

2108-5040-PF(N).ptd 第10頁 550790 五、發明說明（7) 另外，如圖3所示，於汲極/源極間施加逆向偏壓 ’「、即使源極之電位高於汲極之電位之電壓）時（圖3 區表示0〔v〕），「+」表示正電壓值），於源極 °σ /、半導體基板1間之pn接合面形成空乏層1〇b。、、及搞^此狀態下’於閑極/沒極間，施加使閘極電位高於朽^位之電壓時’正好成為圖2之狀態中替極功能之構成。，、蛛但是此情況下，汲極區2與半導體基板i 空乏！…，感應產生之通道内議心但疋因為閘極/汲極間被施加電壓，蓄積於閘 =電荷影響而使通道内電荷9a之電場減。積、: 以減少通道内電荷9a之表示數來表示此現象。於33 通這内電荷9a殘留時，„型通道之形成僅 =至=道内電糾之處之範圍，無法到達汲。即，η型通道無法充分形成， τ 易流通。導致源極/汲極間電流不容因此，欲完全打消通道内電荷9a 汲極間電壓。此表示於汲極/源極而更加強閘極’ 之順向偏壓或逆向偏壓會使MISF、】：f時’依施加壓呈現不同。 M之通道形成之臨限值電當然，若負電荷8a未被陷入，通道產生時’圖3之情況係和圖2之情況;^電何9a未被感應美國專利576819號係利用上述二之臨限值電壓。構成了“向偏壓施加時之臨限值電壓之差異來讀取

550790 五、發明說明（8) 負電荷8a是否被陷入。本發明，係將圖1之M ISFET之汲極與閘極短路，作為二極f使用。習知技術上將MISFET之汲極與閘極短路而構成一極體乃廣泛被進行著。以下說明藉由圖1之MISFET連接為=極體之構成，可獲得本發明特有之效果，本發明此特之效果，使負電荷8a未被陷入之構造之Μ丨SFET連為一極體時所無法獲得者。、首先，將圖1之MISFET之汲極與閘極短路，於汲極/ 源極間施加順向偏壓，則成為和圖2同樣之狀態，形成* 勢藉由空乏層…之形成’使感應之通道内電‘ 此時，因閘極與汲極短路，於半導體基板丨内之通道形成區形成η型通道，因此，流通汲極/源極間電通道内電荷9a被空乏層i〇a抵消，故不影響η型通道之形成。位（圖4之「〇」表示〇「v」厂另外，將圖1之MISFET之汲極與閘極短路，於汲極/ 源極間施加逆向偏壓，則成為圖4之狀態。亦_，閑極，係與=極短路而和汲極為同，立，源極電位大於汲極電」表示正電壓值）此情況下，於没極區2與半導體基板1之Pn接合面並未形成空乏層IGa，感應之通^ 態。而且’間極/汲極間不存在電位差，於間極5=蓄積電何’通道内電荷9a之電場不致被減弱。亦即，通道内電荷9a係和圖1之未施加電壓時同一之

2108-5040-PF(N).ptd 第12頁 550790 五、發明說明（9) 殘留狀態，更被阻止其到達η型通道之汲極區2。亦即，n 型通道之形成更不充分，源極/汲極間電流更難流通。上述現象係二極體構成之圖1之M ISFET真正作為二極體包括之良好特性。其理由為，順向偏壓時不致於 '妨礙通道之形成而流通汲極/源極間電流Id，另外，於逆向偏壓時則阻止通道之形成使不流通沒極/源極間電流％。上述情況更詳細圖示於圖5-圖1 〇。圖5係二極D體構成之圖1之M ISFET之電流電壓特性之實驗結果。圖5中之縱軸表示汲極/源極間電流Id，橫軸表示汲極/源極間電壓％ (有時為閘極/源極間電壓Vg )。又，於該電流電壓特& G1，臨限值電壓調整為vth = 0〔 V〕。圖6-圖10表示圖5中①—⑤之各點之通道内電荷盥空乏層之狀態。圖6係施加較強逆向偏壓（REV方向偏壓）之狀態（以 (點①）.表示），源極區3側之空乏層1〇b擴及廣範又，臨士限值電壓調整為Vth:〇〔V〕，故即使閘極電壓為〇〔V〕吋亦存在負之通道内電荷9b，通道形成至中途。但是，因正之通道内電荷9a存在，使通道無法到達沒極區 2。因此，汲極/源極間電流Id幾乎為〇。圖I係和圖6比較施加較弱之逆向偏壓（REv方向偏壓 )之狀悲（以（點②）表示），源極區3側之空乏層1⑽不若圖6之擴及廣範圍。x，此情況下，因正之通道内 9a存在’使通道無法到達汲極區2。因此，汲電流ID幾乎為0。 /仏位间 550790 五、發明說明（10) 圖8表示汲極/源極間電壓％為〇之狀態，源極區3側之二乏層1 0 b係和汲極區2側之空乏層1 〇 a同程度之擴大。 ^况下’因正之通道内電荷g a存在，使通道無法到達汲極區2。因此，汲極/源極間電流I幾乎為Q。 % a 1鑑於圖39所示’圖38之習知二極體構成之MISFET，汉疋臨主限值電壓Vth : 〇〔 v〕時，漏電流L存在，但是，圖8之情況下，因正之通道内電荷以被感應，汲極/源極間電流込可抑制於幾乎為〇。圖^係施加順向偏壓（FWD方向偏壓）之狀態（以（點 ④）士表不），為汲極區2側之空乏層1 〇a開始擴大之狀態。此日才，正之通道内電荷9a被開始擴大之空乏層1 〇a抵消，由於負之通道内電荷9b使通道慢慢朝汲極區2形成（又， =9，為表_示通道内電荷9a之存在，而f然保留通道内 4何9a之圖不）。因此，汲極/源極間電流ID慢慢增加。圖1 〇係施加順向偏壓之狀態（以（點⑤）曰汲極區2側之空乏層1 〇a擴及廣範圍之狀態。此時，通道内電荷9a幾乎被空乏層10a全抵消（又，之、通道内電施之存在而s然保留通道内電荷9為表不通道完全到達汲極區2，電子載子由負之通 ) 導，汲極區2。因此，没極，源極間電流^成為】=被 IS· 如上述，二極體構成之圖丨iMISFET 電流電壓特性。本發明係依據上述基本原理而成=特性之

550790

又，上述係以η型通道iMISFET為例說明，但p型通道之MISFET亦可達成上述同樣之效果。 (第1實施形態）圖11係本發明第1實施形態之半導體裝置。於圖丨i，和圖1之MI SFET具同一機能之要素附加同一符號。亦於圖11之半導體裝置’除明示以接觸拴塞6連接閘極5與沒極區2以外，其餘均同圖1之構成。 /、如圖12所示，於圖U之半導體裝置，取代於氮化石夕膜 4b之汲極區2侧使負電荷8a被陷入，而改為在源極區3側使正電荷8b被陷入之構成亦可。此情況下，由被陷入之正電荷8b所感應，而於未施加電壓時，於半導體基板1内之通，形成區產生負之通道内電荷（例如電子）9b。又，正電荷8b僅於源極區3附近被陷入，故通道内電荷9b未出現於汲極區2侧。因此，於汲極區2側及源極區3侧，通道内電荷9 b之電荷量為不同。

此情況下，於未出現通道内電荷9b之區域沒有形成通道，因此在汲極/源極間電壓VD為〇之狀態下，通道無法到達汲極區2。因此，汲極/源極間電流l幾乎為〇。之後，隨順向偏壓之施加，汲極區2側之空之層開始擴大，於未出現通道内電荷9b之區域慢慢形成通道。因此，和圖 11之半導體裝置之情況進行同樣之動作。、又，如圖13所示，於圖11之半導體裝置之構成，增加在源極區3側使正電荷8 b被陷入之構成亦可。此情況下，因卩曰入之負電％ 8a之感應而於通道形成區產生正之通道内

2108-5040-PF(N).ptd 第15頁 550790 五、發明說明（12) 電49a ’因陷入之正電荷8b之感應而於通道形成區產生負之通道内電荷9b。因此，於汲極區2側及源極區3側，通道内電荷之導電型為不相同。士此情況下，成為重疊圖11與圖1 2之構造，於逆向偏壓時更能阻止汲極/源極間電流L之流通，於順向偏壓更能增加汲極/源極間電流Id之流通。又’採用圖11-圖13之任一構造，可依進行臨限值電壓设定時之通道區之雜質濃度或基板材料之介電係數等各參數之限制而決定。 ^ 如上述，於未施加電壓時，於半導體基板1内之通道形成區存在通道内電荷仏及/或⑽，在通道形成區之中之汲極區2側與源極區3側，若通道内電荷之導電型及/或電荷量成為不同，則於施加逆向偏壓時通道之形成將變為不充分，汲極/源極間電流難以流通，但其反面為當施加順向偏壓時能充分形成通道使汲極/源極間電流易於流通。、亦即，具有逆向偏壓時更能阻止汲極/源極間電流込之产通，順向偏壓時更能流通汲極/源極間電流丨之作用D。因^ 此，可得半導體裝置其包含有具接近理想二；體特性之流電壓特性之MISFET構成之二極體。又，如圖11所示，位於汲極區側之诵、音 ,_ <逋道内電荷9 a具有和通道形成區内形成之通道之導電型（ %达…^ 可电i *^上述例之情況下通迢為η型）不同之導電型（亦即為正雷荇、 7 电何J ，沒極/湄；(¾ 間電壓\為〇之狀態下，可確實防止通道之到達汲極區2。因此，即使設定臨限值電壓Vth = 〇〔 v ί +达 υ 1 v〕之情況下，汲極

jjv/y\j 五、發明說明（13) _ /源極間電流ID亦可抑制成大略又，本實施形態之半導體為〇。之氮化矽膜4b使負電荷8& 裝置，係於構成閘極絕緣膜陷入之電荷感應產生通道内!^電荷8b被陷入，藉由該之陷入，如後述可以各種手=。但是間極絕緣膜之電荷内電荷。各易進行，故容易感應通道又，本實施形態之半導齅氧化石夕膜中夾持氮化石夕膜之=置，閘極絕緣膜係具有於膜内。陷入氮化石夕膜41)内之;；構造，電荷被陷入氮化石夕時間保持。因此可得極佳信：：：易m故電荷可長 (第2實施形態）㈣之+導體裝置。本實施形態係第1實施形態之其問極絕緣膜不採用包含氮化石夕之膜 ^體展置也之變形例，化矽膜之單層構造。、之積層構W，而採用氧圖1 4係本實施形態之半導緣膜4a - 4(3替換為單層構造氣、；回14，除閘極絕構造。構以之乳化石夕膜Μ以外均同圖"之氧化石夕膜之情況下，電荷之一但基本上具—2和第1實施形態同樣之作化石夕膜差，此’即使於閘極絕緣膜採用氧化石夕膜之乍政果。因導體裝置其包含具接近理想二特^電念亦可得半 MISFET構成之二極體。令性之電流電壓特性之 (第3實施形態）本實施形態亦為第1實施形態之半導體裝置之變形 2108-5040-PF(N).ptd 第17頁 550790 五、發明說明（14) 例，其閘極絕緣膜不採用包含氮化矽膜之積層構造，而採用具有以矽形成之複數點之閘極絕緣膜。於氧化矽膜内形成矽之點之技術，揭示於例如 ’’Si-Dot Non-Volatile Memory Device’’ J.De Blauwe et a 1. , Extended Abstracts of the 2 0 0 1 International Conference on Solid State Devices and Materials，Tokyo,20 0 1，pp.518-519。本實施形態中，採用於閘極絕緣膜包含此種矽點之氧化矽膜。圖1 5係本實施形態之半導體裝置之圖。於圖1 5，除閘極絕緣膜4a-4c替換為包含矽點11之單層構造之氧化矽膜 4d以外以溫同圖11之構造。電荷8 a被陷入石夕點11内，和單層構造之氧化石夕膜比較’可提升電荷之保持力。因此，此情況下，可得半導體裝置其包含具接近理想二極體特性之電流電壓特性之 MISFET構成之二極·體。 (第4實施形態）本實施形態，係為說明電荷陷入閘極絕緣膜之各種手法。圖1 6 -圖2 0係電荷陷入之各種手法之說明圖。、首先，於圖1 6說明利用所謂熱載子劣化現象之陷入手法。圖1 6所示為，由源極區3移向汲極區2之負電荷（例如電子）8c碰撞半導體基板1中之原子，藉由碰撞電離作用 12而產生熱載子8a及熱電洞“。依此則熱載子仏化矽膜4b。又’此時各部之電位條件例如為閘極電位Vg = 3 550790 五、發明說明（15) 〔v〕，源極電位Vs = 0 { V }，本體電位Vb = 〇 { v }，汲極電位Vd =基板電流為最大之沒極電壓（η通道m〇s時約為

Vg ) 。、/〆圖1 7係利用所謂通道熱電洞產生現象之陷入手法之說明圖。圖1 7所示為，由源極區3移向汲極區2之負電荷（例如電子）8a碰撞半導體基板1中之原子，藉由碰撞電離作用1 3而產生熱電洞之同時，因散亂現象而成陷入電荷之模樣。依此則電荷8 a被植入氮化矽膜4 b。 ° 、又’此時各部之電位條件例如為閘極電位= 3 〔V〕，源極電位Vs = V }，本體電位Vb = 〇 { v } 極電位Vd%Vg。丨v丨，及，18，利用所謂GIDL (Gate Indueed Drain ⑽哪陷入手法之說明圖。圖18所示為，對閑極施 ’令於没極區2穩定存在之原子14分解之正電何（電洞）8b與負電荷9(1之握揭。价a曰丨植入氮化矽膜4b。仃9d之扠樣。依此則電荷8b被

又’此時各部之電位條件例如為閘極電位〔V〕，源極雷位 v ς - η i v \ 8 L 極電位Vd-Λν J P ,}，*體電位Vb=0丨”，汲圖i9係利用所緣膜之膜厚為例如6〔⑽〕。電泣產生現# °月^—諾德海姆（Fowler-Nordheim ) 罨抓產生現象之陷入手法 Ulieiffl ； ^ ^ ^ ^ ^ / t /sa〇^9/ ? Μ Μ ^ 於閘極絕緣膜中因散亂之故t 一，樣\負電荷8a，中。依此則電荷8a被植入氮化石夕膜/b「☆鼠化石夕雜

2108-5040-PF(N).ptd 第19頁 550790 、發明說明（16) 汲又，此時各部之電位條件例如為閘極電位 6 〔V〕，源極電位Vs = 〇 {v }，本體電位η = 〇極電位Vd = 0〔 V〕，又1極絕緣膜之膜〔nm〕。圖2 0係利用所謂基板敎费+姦明圖。圖20所示為，對半導體A +, ^入手法之說 ==被2:極施加高電壓以加速閉極5之模樣。依此貝】電何8 a被植入氮化石夕膜4匕。又’此時各部之電位條件例如為間極雷〕，源極電位Vs^v}，汲極電位vd二〕1 電位VPW=0〔V〕，基板電位Vnw 一2〔v〕。如上述，電荷之陷入，藉由對閘極$ 區3及半導體基板1之任一數才&2、源極基板！内之電荷移料可^由使存在半導體行電荷之陷入，故衮對各部之電壓施加容易進文谷易感應通道内電荷。 (第5實施形態）本實施形態，並非如筮1每Α 緣膜中陷入電荷，而a — ί貝％2MISFET於閉極絕、畜、音咖電疋错由在通道形成區植入雜質以產士通逼内電荷之半導體裝置。£ 植：雜負以產生具有和通道形成區所形成之通道之；2為質，聖’通道形成區之雜質濃产為不同之導電圖係本實施形態之；導=側較源極區側為高。電荷之被陷入氧化石夕膜4d =置之圖。於圖21 ’取代犋切 > 圖中所示改於通道形成區lb 550790

植入雜質。圖中縱軸表所曲度，下側為η型雜質濃度'Λ 雜質濃離。又，以外均同圖14之構：。軸表不閘極長方向之距藉由雜質之植入產哇带能—楚q# π处生通道内電何9a，具有和第1實施 I匕、-第3實加幵> 悲同樣之作用 # 生通道内電荷0寺，控:f果。精由雜質植入以產荷9a之電荷量。 “植入I即可更詳細設定通道内電

又’本實施形態中，植内形成之通道之導電型（亦型）。而通道形成區之雜質極區2側較源極區3側為高。入之雜質，係和通道形成區1 b 即η型）為相反導電型（亦即p 濃度，如圖2 1之圖表所示，汲因此，於汲極區2側可產生較多通道内電荷9a。圖22及23係表示圖21之半導體裝置之製程。首先，如圖22所不，於半導體基板1上形成氧化矽膜“及閘極5之後，進行汲極區2及源極區3之n-LDD (Lightly Doped Drain)區形成用之磷（P)之植入，設置植入區、〜。為增加汲極區側之p型雜質濃度，再度進行硼（B )之口袋型植入（pocket-implantation，亦即相對於閘極由斜方向進行植入），設置植入區1 c。

之後，如圖2 3所示形成側壁4 f，再度進行雜質植入形成沒極區2及源極區3。依此則於通道形成區之中，於汲極區2側可形成P型雜質濃度較高之口袋型植入區丨c。 (第6實施形態）本實施形悲為第5實施形悲之變形例，係將通道形成

550790

區中之通道内電荷9a以外之部分圖24係本實施形態之半 #通道構w者。所示，通道形成區lb之中，再之圖。於圖24，如圖入η型雜主質’其餘均同圖21之構造❹R部分被植祚用此Ϊ ί下二可得和第1實施形態-第3實施形態同樣之作：、效果。*由雜質植入使產生通道内電荷，則控入量即可精確設定通道内電荷“之電荷量。、工、又，本實施形態中，植入源極區3側之雜質，係和通道相同為η型，因此，於汲極區2側可產生較多通道内電荷 9a之同時’可構成埋入通道形成區之通道構造。

圖25-27係圖24之半導體裝置之製程。首先，如圖25 所示’於半導體基板1上進行填（P)植入俾形成埋入型通道構造，没置植入區Id。其次，如圖26所示，於半導體基板1上形成氧化矽膜4d及閘極5之後，進行n-LDD區形成用之磷（Ρ )之植入俾形成汲極區2及源極區3，設置植入區 2a、3a。為增加汲極區側之ρ型雜質濃度，再度進行硼（β )之口袋型植入，設置植入區lc。

之後，如圖27所示形成側壁4 f，再度藉型雜質植入形成汲極區2及源極區3。依此則玎於通道形成區形成埋入型通道1 d之同時，通道形成區之中，於沒極區2側可形成P型雜質濃度較高之口袋型植入區1 c。 (第7實施形態）此本實施形態，並非如第1實施形悲之M1SFET使電荷陷入於閘極絕緣膜中，而是具有與閘極絕緣之導電區之構造

2108-5040-PF(N).ptd 第22頁 M0790 五、發明說明（19) 者¥ ^ Ϊ ^ ^^ ^ f荷陷入而感應通道内電荷壁於該側壁：ii荷區為形成於間極側面動閘:、ί實施形態之半導體裝置之圖。於圖28，與浮切閉極5 b絕緣且开$ 士、μ @ & r/7时」』成。電朽8a祐Ρ Λ成矽膜上之導電性側壁5C被形閘以 !ί 汲極區1側之侧壁5c内。又，設置控制 J ’使”氣化石夕膜4e覆蓋浮動間極5b 。又除此之外均同圖14之構造。和第X電开5=陷入側壁5C而產生通道内電荷9a，具有形熊/，去蚀占雷ί2實施形態同樣之作用，效果。本實施避i電#之;it 1=陷人氧切膜4d内，故本實施形態適用極5b絕；，故電ί8化：臈切内之情況。侧壁5c被與浮動閘巴、味故電何3a可固定於汲極區2側。示各ί手=8a之陷入側壁5c之方法可用第4 5 6 7實施形態所 (第8實施形態）本實施形態，亦和第7實施形態同#，並非

2108-5040-PF(N).ptd 第23頁 1 Γΐ:緣ϊ雷：是具與閘極絕緣之導電區之構造的：導 2 _農置中，使電何陷入該導電區而感應 3 閘極5e。使電荷陷入該分離閘阶。又，除此之外：同離圖 4 具體言之為’導電區，係於閉極内之一部;;：：：。更 5 形成之分離（split)閑極，使電荷陷入該分離問:極絕緣 6 圖29係本實施形態之半導體裝置之圖。於。 7 極5d内之汲極區2側之一部分，形成與閘極5d、嗜°緣之八於間 550790 五、發明說明（20) 1 4之構造。藉由電荷8 a之陷入分離閘極5 e而產生通道内電荷9 a 具有和第7實施形態同樣之作用、效果。又，電荷8 a之陷入分離閘極5 e，可使用第4實施形態所不各種手法。 (第9實施形態）本實施形態係針對第1實施形態之MISFET之閘極與汲極區之連接方法之說明。

圖3 0係本實施形態之半導體裝置之圖。於圖3 0係將圖 1 1之接觸拾塞6更詳細圖示。亦即，於半導體基板1上設置之層間絕緣膜1 5内，設有連接汲極區2之貫通孔，於其内部形成接觸拾塞6a_。同樣亦設置連接閘極5之接觸拴塞 6 c °接觸栓塞6 a及6 c係於層間絕緣膜丨5上以配線6 b連接。如圖30所示，亦可分別設置連接汲極區2之貫通孔及連$間極5之貫通孔，但如圖31所示，由汲極區2至閘極5 止叹置開口較大之貫通孔，於其内部設置由閘極5至汲極區2止之接觸拴塞6d亦可。

^ 如此則不需於汲極區2與閘極5個別設置貫通孔，可省，觸區。又，於層間絕緣膜15上不必設置配線讣，半，衣置之製造變為容易。接觸拴塞6d與閘極5及汲極區2 :之接觸面積和圖30比較將增加，可減少接觸電阻。又 :ΐ ::之側壁4f之所以稍小，乃因貫通孔形成時之蝕又，如圖32所示，於汲極區2與接觸拴塞6d之接觸

550790

部，以 6 f亦可層6 e 及閘極5與接觸拴塞6d之接觸部形成矽化物。如此則更能降低接觸電阻。又如圖33所示，於側壁〇上亦 “ 由該矽化物層6g電連接汲極區2上及曰6g，错 k亦可。石夕化物層6e七之幵及/f5上之石夕化物層 ^ 曰 b ^之形成時，石夕化物層大多被 2至附近止，因此會有石夕化物層狄在側壁4f上之於此，利用該現象可實現更低接觸電阻之構造。 (第1 0實施形態）態之MISFET之通道形成本實施形態係說明第1實施形之臨限值電壓如何設定者。如圖34之左側圖所示，於第i實施形態之misfet不短路閘極5與汲極區2之情況下，如美國專利.第5768 1 92號之 ^術說明般，Μ I SFET之通道形成之臨限值電壓會依順向偏壓、或逆向偏壓而不同。亦即，於第丨實施形態之、 MISFET，假設不短路閘極5與汲極區2，施加汲極/源極間電壓時，在順向偏壓情況下，如曲線F1所示閘極/源極間電壓VG之臨限值電壓變小，逆向偏壓情況下則如曲線R丨所示閘極/源極間電壓VG之臨限值電壓變大。另外’如圖3 4之右側圖所示，短路閘極5與沒極區2 時，如曲線F 1 a所示斜率變為更陡，係用作為二極體時之較佳特性。此時’將該臨限值電壓V t h 1設為小於例如ρ η接合二極體之内建電位（例如石夕之ρη接合二極體時為〇 · 7〔 V〕），則本發明可避免ρη接合二極體所無法迴避而產生之電壓損

2108-5040-PF(N).ptd

550790

五、發明說明（22) 失0 又’在上述同樣之假設下一 —，％同以/工間〜π叼堝壓時之曲線F2所示，使臨限值電壓vth2位於閘極/源極間電壓 vG-沒極/源極間電流Id特性之逆向偏壓區，則如圖右二曲線F2a所示，隨電壓Vg之由〇增加，汲極/源極間電流/ 呈陕速上升之接近理想二極體特性之電流電壓特性。逆偏壓時，藉由通道内電荷9a之作用阻止通道之形成，$、σ, 向偏壓區之汲極/源極間電流％可抑制為大約〇。逆因此，決定通道内電荷之導電型及電荷量， 2般順向偏壓時之臨限值電壓vth2位於逆向偏壓區，、可知接近理想二極體特性之電流電壓特性。、又，圖36係將例如圖35之左側曲線圖於縱軸描绔〇g圖者。圖中之曲線F3係順向偏壓時之曲線F2之曰者，曲線F2則為逆向偏壓時之曲線R1之1〇§表示者。、不又，汲極區2側感應之通道内電荷9a之，道形成之阻止能力越大…抑制逆向何里〜二電k。亦即，第1實施形態之情況下，被陷入之寸之漏電荷量越多越能達成漏電流之抑制效果”電何8&之胸多時變為容易流出’容易引起特性變m 臨限值電壓Vth2持續保持於同_值乃困難者。因此，將二極體於逆向偏壓時之切斷（〇FF ) 來決定使其絕對值成為特定值以下。因 H電荷量設為大約滿足該規格之電荷量，即可，得不：易引起特性變動之半導體裝置。亦即，在上述相同

550790

::’二圖3^射2所示’使MiSFET之閘極/源極間電垒為0〔 V〕纣之汲極/源極間電流之絕對值成為特定規袼值II以下即可。一因此，決定通道内電荷之導電型及電荷量使如曲2 所不般當電壓vG = 0〔 V〕時之電流1之絕對值在規袼值η 以下’則可獲得不容易引起特性變動之半導體裝置。 (發依申通道形成側與源極為互異。極間電流汲極/源阻止沒極極間電流二極體特依申於汲極區電型為不狀態下，臨限值電可抑制為依申明之效果請專利範區存在通區側，通因此，逆不容易流極間電流 /源極間。因此，性之電流請專利範侧者，係同之導電可確實防壓Vth = 〇大約0。請專利範圍第1項之發明，當未施加電壓時，在道内電荷，通道形成區之中，在汲極區道内電荷之導電型及電荷量之至少之一向偏壓時通道之形成不充分，汲極/源通’但在順向偏壓時通道被充分形成，變為容易流通。亦即，逆向偏壓時更能電流’順向偏壓時能流通更多汲極/源可獲得半導體裝置其包含有具接近理想電壓特性之MISFET構成之二極體。圍第2項之發明，通道内電荷之中，位具有和通道形成區内所形成之通道之導型°因此’在汲極/源極間電壓為0之止通道之到達汲極區。因此，即使設定〔v〕之情況下，汲極/源極間電流亦圍第3項之發明，電荷係被陷入閘極絕

550790 五、發明說明（24) 、緣暝’通道絕緣祺可利内電荷。依申請在氧化矽膜氮化妙膜内可長時間保依申請以矽形成之此，和單層此，可獲得電流電壓特依申請絕緣且形成而產生。因極絕緣膜内依申請對閘極、汲複數分別施進行。因此陷入，容易依申請對通道形成可精確設定内電荷係由電荷感應而產生。電荷閘極用各種手法容易進行，因此容ϊ =生通道專利範圍第4項之發明，閘極絕緣膜，係包括中夾持有氮化矽膜之積層構造，電荷係被陷入。陷入氮氧化矽膜内之電荷不容易洩漏，電荷持。因此，可獲得信賴性良好之半導體裝置。 f利範圍第5項之發明，閘極絕緣膜，係具有複數之點（do t )，電荷係被陷入點内。因構造之矽絕緣膜比較可提升電荷之保持力。因半導體裝置其包含有具接近理想二極體特性之性之MISFET構成之二極體。專利範圍第6項之發明，電荷被陷入和閘極為於閘極絕緣膜上的導電區，通道内電荷被感應此’不使電荷陷入閘極絕緣膜内，對於迴避閘之電荷之植入之適用極其有效。專，範圍第7項之發明，電荷之陷入，係藉由極區二源極區、以及半導體基板之中之任—或力，I ’使存在於半導體基板内之電荷移動 ’、藉由對各部之電壓施加，可容易進行電荷感應通道内電荷。專利範圍弟8項之發明，通道内電荷，係藉由區植入雜質而產生。因此藉由植入量之控通道内電荷之電荷量。；印

550790 五、發明說明（25) .Π請ί利範圍第9項之發明，通道形成區内之雜質之/展又:在汲極區側矽較在源極區側高。因此，可於汲極區側產生較多通道内電荷。门u此τ於/及、二Tf=圍第10項之發明，i入汲極區側以外部勿之雜I ’係/、有和通道之導電型為相同之此，可於汲極區側產哇鲈炙、s1 入裂通道構造。“通遏内電荷之同時，可構成埋圍第11項之發明，另具有由間極至汲極二丨拴塞。亦即，不需於汲極區與閘極分別设置貝通孔，Μ省接觸區。又，連接閘極之栓塞與沒極區之拴塞用的配線不必設於層間絕緣膜上，半導體裝置易製造。又’接觸拴塞與閘極及汲極：加，故接觸電阻可降低。 w力〜依申請專利範圍第12項之發明，不短路閘極與没極區，假設施加順向偏壓作為汲極/源極間電壓時，決道㈣荷之導，及電荷量，俾使臨限值電塵位於逆：：壓區因此可得接近理想二極體特性之電流電壓依申請專利範圍第13項之發明，不短路閘極與汲=。區，假設施加逆向偏壓作為汲極/源極間電壓時，鲁道内電荷之導電型及電荷量，俾使MISFET之閘極通電壓為。〔V〕時之汲極趣間電流之絕對間以下。因此，可獲得不容易引起特性變動之半導體寺：值瞧 2108-5040-PF(N).ptd 第29頁 550790

圖1係美國專利第5 768 1 92號揭示之構成非揮發性體記憶體之MISFET之構造圖。 X ^ 圖2係對圖1之汲極/源極間施加順向偏壓時之狀熊圖。、“ 圖3係對圖1之汲極/源極間施加逆向偏壓時之狀離圖。、 ^ 圖4係將圖1之MISFET之汲極與閘極短路，於汲極/源極間施加逆向偏壓時之狀態圖。

圖5係二極體構成之圖1之M丨SF ET之電流電壓特性之實驗結果之曲線圖。 ' 圖6係圖5中點①之通道内電荷與空乏層之狀態圖。圖7係圖5中點②之通道内電荷與空乏層之狀態圖。圖8係圖5中點③之通道内電荷與空乏層之狀態圖。圖9係圖5中點④之通道内電荷與空乏層之狀態圖。圖1 0係圖5中點⑤之通道内電荷與空乏層之狀態圖。圖11係第1實施形態之半導體裝置之圖。圖1 2係第1實施形態之另一半導體裝置之圖。圖13係第i實施形態之另一半導體裝置之圖。圖1 4係第2實施形態之半導體裝置之圖。

圖1 5係第3實施形態之半導體裝置之圖。圖1 6係稱為熱載子劣化現象之電荷陷入手法之說明圖1 7係稱為通道熱電洞產生現象之電荷陷入手法之說

550790 圖式簡單說明圖 18 係稱為GIDL(Gate Induced Drain Leakage)產生現象之電荷陷入手法之說明圖。圖1 9係稱為佛瑞—諾德海姆（ρ 〇 w 1 e r — n 〇 r d h e i m )電流產生現象之電荷陷入手法之說明圖。圖2 0係稱為基板熱載子產生現象之電荷陷入手法之說明圖。圖2 1係弟5實施形態之半導體裝置之圖。圖2 2係第5實施形態之半導體裝置之製程圖。圖2 3係第5實施形態之半導體裝置之製程圖。

圖2 4係弟6實施形態之半導體裝置之圖。圖2 5係第6實施形態之半導體裝置之製程圖。圖2 6係第6實施形態之半導體裝置之製程圖。圖2 7係第6實施形態之半導體裝置之製程圖。圖2 8係第7實施形態之半導體裝置之圖。圖2 9係第8實施形態之半導體裝置之圖。圖3 0係第9實施形態之半導體裝置之圖。圖31係第9實施形態之另一半導體裝置之圖。圖3 2係第9實施形態之另一半導體裝置之圖。圖3 3係第9實施形態之另一半導體裝置之圖。

圖34係閘極/源極間電壓％—汲極/源極間電流I之特圖3 5係閘極/源極間電壓％ —汲極/源極間電流丨d之特〇圖36係閘極/源極間電壓汲極/源極間電流l之特

550790 圖式簡單說明性圖。圖3 7係二極體之電路圖。圖38係使用習知M ISFET之二極體之圖。圖39係使用MISFET之二極體之不同之2個臨限值電壓 Vth之電流電壓特性G2、G3之曲線圖。 (符號說明） 1、半導體基板 3、源極區 4b、氮化砍膜 6、7、接觸拴塞 9a、9b、通道内電荷 2、沒極區 4a、4c、4d、氧化矽膜 5、閘極 8a 、 8b 、電荷 11、矽點

2108-5040-PF(N).ptd 第32頁

Claims

550790 六、申請專利範圍 1· 一種半導體裝置，包括MISFET (Metal lnsulat0：r Semiconductor Field Effect Transistor)，該MISFET 包括：閘極閘極汲極夾持上述當未基板内之中，在上導電型及上述 2 ·如通道内電道形成區 3 ·如係被陷入上述 4 ·如閘極絕緣構造，絕緣膜，形成區及源閘極絕施加電通道形述沒極電荷量閘極與申請專荷之中内所形申請專 (Trap 通道内申請專膜，係於上述極區，緣膜般壓時，成區存區側與之至少上述汲利範圍，位於成之通利範圍 ) 上述電荷係利範圍包括在閘極絕緣膜上；及於上述半導體基板之主表面内，如被形成；在上述閘極絕緣膜下之上述半導體在通迢内電荷，上述通道形成區之上述源極區侧，上述通道内電之一為互異，極區被短路。第1項之半導體裝置，其中，上述上述汲極區侧者，係具有和上述通道之‘電型為不同之導電型。第1項之半導體裝置，其中，閘極絕緣膜， ° 由上述電荷感應而產生。匕項之半導體裝置，其中，上述乳化石夕膜中夾持有氮化石夕膜之積層上述上述電荷係被陷 5 ·如申請專利範閘極絕緣膜，係具有入上述氮化矽膜内。圍第3項之半導體裝置，其中 X矽形成之複數之點（dot)

550790 六、申請專利範圍上述電荷係被陷入上述點内。 6. 如申請專利範圍第1項之半導體裝置，其中，另包括：和上述閘極為絕緣，且形成於上述閘極絕緣膜上的導電區 ’ 電荷係被陷入上述導電區’ 上述通道内電荷，係由上述電荷感應而產生。 7. 如申請專利範圍第3或6項之半導體裝置，其中，上述電荷之陷入，係藉由對上述閘極、上述汲極區、上述源極區、以及上述半導體基板之中之任一或複數分別施加電壓，使存在於上述半導體基板内之電荷移動而進行。 8. 如申請專利範圍第1項之半導體裝置，其中，上述通道内電荷，係藉由對上述通道形成區植入雜質而產生。 9. 如申請專利範圍第8項之半導體裝置，其中，植入之上述雜質，係具有和上述通道形成區内所形成之通道之導電型為不同之導電型，上述通道形成區内之上述雜質之濃度為，在上述汲極區側較在上述源極區側高。 1 0.如申請專利範圍第8項之半導體裝置，其中，植入上述沒極區側之上述雜質，係具有和上述通道形成區内所形成之通道之導電型為不同之導電型，植入上述沒極區侧以外部分之上述雜質，係具有和上述通道之導電型為相同之導電型。 11.如申請專利範圍第1項之半導體裝置，其中，另具有由上述閘極至上述沒極區止之連續之接觸栓塞。

2108-5040-PF(N).ptd 第34頁 550790 申凊專利範圍 12.如申請專利範圍第i項之半導體裝置，其中，不短源極間Γΐί上？？極區，假設施加順向偏麗作為汲極/ ^ 電反時，上述通道内電荷之導電型及電荷量係被決以使上述misfet之通道形成之臨限值電壓，在閘壓區間電壓—没極/源極間1流特性中能位於逆向偏路上3 Η如二請專利範圍第1項之半導體裝置，其中，不短源極間；壓:丰上述汲極區’假設施加逆向偏壓作為汲極/ ΓΓ:時，上述通道内電荷之導電型及電荷量係被決之及極^以使上述Μ1SFET之閘極/源極間電壓為0〔 V〕時 /極/源極間電流之絕對值成為特定值以下。

2108-5040-PF(N).ptd 第35頁