KR101965798B1 - 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 - Google Patents
반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 Download PDFInfo
- Publication number
- KR101965798B1 KR101965798B1 KR1020180142454A KR20180142454A KR101965798B1 KR 101965798 B1 KR101965798 B1 KR 101965798B1 KR 1020180142454 A KR1020180142454 A KR 1020180142454A KR 20180142454 A KR20180142454 A KR 20180142454A KR 101965798 B1 KR101965798 B1 KR 101965798B1
- Authority
- KR
- South Korea
- Prior art keywords
- floating body
- drain
- gate
- grain boundary
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000463 material Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 claims description 2
- 230000003278 mimic effect Effects 0.000 abstract description 8
- 230000007787 long-term memory Effects 0.000 abstract description 4
- 230000015654 memory Effects 0.000 abstract description 4
- 210000000225 synapse Anatomy 0.000 abstract description 4
- 230000000946 synaptic effect Effects 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006403 short-term memory Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 소스와 드레인 사이에 하나 이상의 입계(grain boundary)를 가진 플로팅 바디를 구비하고, 상기 입계를 전하저장소로 이용함으로써, 소자의 바디 두께가 최대 공핍층 두께보다 작아도 공핍층에서 생성된 과잉 홀이나 전자가 바디의 입계에 저장되어 1T DRAM 등의 휘발성 메모리 소자나 단기기억이 가능한 시냅스 모방 소자로 사용될 수 있고, 하나 이상의 입계를 가진 플로팅 바디를 사이에 두고 비대칭 제 1, 2 게이트를 형성함으로써, 휘발성 메모리와 비휘발성 메모리 소자를 동시 구현 가능하고, 전하저장층이 포함된 게이트 절연막 스택이 형성된 제 2 게이트를 통해 장기기억 전환이 가능한 시냅스 모방 소자를 구현할 수 있으며, 3차원 적층이 가능한 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자를 제공한다.
Description
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 채널영역에 있는 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자에 관한 것이다.
지금까지 반도체 소자는 스위칭 소자로 사용되든 혹은 메모리 소자로 사용되든 채널 저항을 최대한 낮추어 저전력으로 구동하기 위한 목적으로 개발되어 왔다.
따라서, 종래 채널 영역은 단결정 반도체 기판에 형성하거나, 다결정 또는 비정질 반도체 물질로 형성하더라도 결정을 열 공정 등을 통해 최대한 키워 채널 영역에 최소의 입계(결정립계, grain boundary)가 존재하도록 하고, 그 입계로 전하가 포획되어 구동전류에 영향을 주지 않도록 불순물로 채널 도핑을 하는 것이 일반적이다.
또한, 한국 등록특허 제10-1425857호에서와 같이 플로팅 바디에 전하를 저장하여 단기기억 수단으로 하는 시냅스 모방 소자로 이용하거나, 한국 등록특허 제10-0860744호의 종래기술에 개시된 바와 같이 별도 커패시터 없이도 플로팅 바디에 전하를 저장하여 1T DRAM의 메모리 소자로 이용하는 기술이 개발되어 왔다.
이는 모두 플로팅 바디 효과를 이용하는 것인데, 이러한 플로팅 바디 효과를 제대로 얻기 위해서는 해당 소자의 바디 두께가 소자의 최대 공핍층 두께보다 두꺼워야 하는 문제점이 있다.
이에 본 발명은 다결정 또는 비정질 반도체 물질의 입계를 전하저장소로 적극 활용하여 종래 문제점을 해결하고, 3차원 적층이 가능하며, 1T DRAM 등 메모리 소자는 물론 단기기억과 장기기억이 가능한 시냅스 모방 소자로 사용될 수 있는 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자는 특정 도전형 반도체 물질로 형성된 소스와 드레인; 상기 소스와 드레인 사이에서 상기 도전형과 반대 타입의 반도체 물질로 형성되어 상기 소스와 드레인을 포함한 주변과 전기적으로 고립된 플로팅 바디; 상기 플로팅 바디 상에 게이트 절연막을 사이에 두고 형성된 제 1 게이트를 포함하여 구성되되, 상기 플로팅 바디는 상기 소스와 드레인 사이에 하나 이상의 입계(grain boundary)를 가지고, 상기 입계를 전하저장소로 이용하고, 상기 드레인 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성되어 상기 입계에 저장되는 과잉 반송자는 상기 플로팅 바디에 채널을 형성하는 반송자와 반대 타입이고, 상기 입계에 저장된 과잉 반송자는 상기 채널을 형성하는 반송자에 대하여 입계의 전위장벽을 낮추는 것을 특징으로 한다.
상기 플로팅 바디를 사이에 두고 상기 제 1 게이트와 마주보는 위치에 제 2 게이트가 더 형성된 것을 본 발명에 의한 반도체 소자의 다른 특징으로 한다.
상기 플로팅 바디와 상기 제 2 게이트 사이에는 전하저장층이 포함된 게이트 절연막 스택이 형성된 것을 본 발명에 의한 반도체 소자의 다른 특징으로 한다.
상기 플로팅 바디는 다결정 반도체 물질로 형성된 것을 본 발명에 의한 반도체 소자의 다른 특징으로 한다.
본 발명은 소스와 드레인 사이에 하나 이상의 입계를 가진 플로팅 바디를 구비하고, 상기 입계를 전하저장소로 이용함으로써, 소자의 바디 두께가 최대 공핍층 두께보다 작아도 공핍층에서 생성된 과잉 홀이나 전자가 바디의 입계에 저장되어 1T DRAM 등의 휘발성 메모리 소자나 단기기억이 가능한 시냅스 모방 소자로 사용될 수 있다.
또한, 하나 이상의 입계를 가진 플로팅 바디를 사이에 두고 비대칭 제 1, 2 게이트를 형성함으로써, 휘발성 메모리와 비휘발성 메모리 소자를 동시 구현 가능하고, 전하저장층이 포함된 게이트 절연막 스택이 형성된 제 2 게이트를 통해 장기기억 전환이 가능한 시냅스 모방 소자를 구현할 수 있는 효과가 있다.
나아가, 본 발명에 의한 플로팅 바디는 단결정 반도체 기판이 아닌 다결정 또는 비정질 반도체 물질로 형성하게 되므로, 3차원 적층이 가능한 효과가 있다.
도 1은 본 발명의 일 실시 예에 의한 반도체 소자로, 플로팅 바디에 하나의 입계를 가진 구조를 보인 개념적 단면도이다.,
도 2는 본 발명의 다른 실시 예에 의한 반도체 소자로, 하나 이상의 입계를 가진 플로팅 바디를 사이에 두고 비대칭 제 1, 2 게이트를 형성한 구조를 보여주는 개념적 사시도이다.
도 3은 도 1의 구조로 시뮬레이션한 결과를 보여주는 전기적 특성도로, 구형파 드레인 전압에 대한 드레인 전류 특성을 보여준다.
도 2는 본 발명의 다른 실시 예에 의한 반도체 소자로, 하나 이상의 입계를 가진 플로팅 바디를 사이에 두고 비대칭 제 1, 2 게이트를 형성한 구조를 보여주는 개념적 사시도이다.
도 3은 도 1의 구조로 시뮬레이션한 결과를 보여주는 전기적 특성도로, 구형파 드레인 전압에 대한 드레인 전류 특성을 보여준다.
이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시 예에 대하여 설명한다.
본 발명에 의한 반도체 소자는 기본적으로, 도 1 및 도 2에 공통으로 도시된 바와 같이, 제 1 도전형(예컨대, p형) 반도체 물질로 주변과 전기적으로 고립된 플로팅 바디(20); 상기 제 1 도전형과 반대 타입의 제 2 도전형(예컨대, n형) 반도체 물질로 상기 플로팅 바디(20)를 사이에 두고 상기 플로팅 바디의 양측과 접하며 서로 이격되어 형성된 소스(10)와 드레인(30); 및 상기 플로팅 바디(20) 상에 게이트 절연막(40)을 사이에 두고 형성된 제 1 게이트(50; 52)를 포함하여 구성되되, 상기 플로팅 바디(20)는 상기 소스(10)와 드레인(30) 사이에 하나 이상의 입계(grain boundary, 22)를 가지고, 상기 입계(22)를 전하저장소로 이용하는 것을 특징으로 한다.
여기서, 상기 플로팅 바디(20)는 소스(10)/드레인(30)을 포함한 주변과 전기적으로 고립된 것으로, 자체에 충격이온화로 발생된 반송자(carrier, 과잉 홀이나 전자)를 저장할 수 있으나, 본 발명은 플로팅 바디(20)를 이루는 반도체 물질의 입계(22)에 저장되도록 함으로써, 소자의 바디 두께가 소스(10)/드레인(30)과의 경계에서 생기는 공핍층(미도시)의 최대 두께보다 작아도 채널 전도도에 영향을 줄 수 있도록 한 것에 본 발명의 기술적 사상이 있다.
상기 플로팅 바디(20)가 주변과 전기적으로 고립되기 위한 구체적인 구조는 다양할 수 있으나, 우선 양측으로 접하는 소스(10) 및 드레인(30)과는 반도체 도전형을 달리하여, pn 접합에 의한 공핍층(공핍 영역)으로 격리되도록 하고, 다른 주변과는 절연막이나 공기층을 사이에 두거나 비접촉 방식으로 격리하게 할 수 있다. 물론, 소스(10) 및 드레인(30) 이외의 다른 주변과도 pn 접합에 의한 공핍 영역으로 격리시킬 수 있다.
상기 입계(22)는 소스(10)와 드레인(30) 사이로 동작시 채널이 형성되는 채널 영역(미도시)에만 형성될 수도 있고, 채널 영역 밑에만 형성될 수도 있으며, 채널 영역을 포함한 플로팅 바디(20) 전 영역에 형성될 수도 있다. 이때, 상기 입계(22)가 플로팅 바디(20) 중 채널 영역 밑에만 형성함이 가장 바람직하나, 공정 측면을 고려하면 플로팅 바디(20) 전 영역에 형성함이 용이하다.
상기 입계(22)가 채널 영역에 형성될 경우에는 소스(10)에서 주입된 반송자(구동용 반송자)의 일부가 저장하게 되어, 이로써, 차후 구동시 채널 전도도에 영향을 주게 되므로, 드레인(30) 쪽의 공핍 영역에서 충격이온화(impact ionization)로 과잉 홀(excess hole)을 유도하여 입계(22)에 저장할 필요가 없으므로, 드레인(30)에 낮은 전압을 인가해도 되는 장점이 있게 된다.
상기 실시 예에서, 채널 영역에 형성되는 입계(22)는 1~10개로 함이 바람직하다. 이는 10개를 초과하여 너무 많이 형성할 경우에는 구동용 반송자가 너무 많이 포획되어 저전력 구동이 어려워지는 문제점이 있고, 그렇다고 1개도 형성하지 않을 경우에는 본 발명의 목적을 달성할 수 없기 때문이다.
또한, 상기 입계(22)는 플로팅 바디(20) 내에서 균일하거나 불규칙하게 형성될 수 있으나, 소스(10) 및 드레인(30) 중 어느 한 쪽에 편중되어 더 많이 형성될 수 있다.
예컨대, n채널 소자 구조에서는 입계(22)가 드레인(30) 쪽으로, p채널 소자 구조에서는 소스(10) 쪽으로, 각각 편중되어 더 많이 형성되게 할 수 있다.
이는 후술하는 실시 예로, 도 2와 같이, 상기 플로팅 바디(20)를 사이에 두고 상기 제 1 게이트(52)와 마주보는 위치에 제 2 게이트(54)가 더 형성된 구조에서, 상기 제 2 게이트(54)에 전하저장층(44)이 포함된 게이트 절연막 스택을 구비하여 비휘발성 메모리 소자를 동시 구현하거나 장기기억 전환이 가능한 시냅스 모방 소자로 구현할 때 더욱 바람직하다.
즉, n채널 소자 구조에서 입계(22)가 드레인(30) 쪽으로 편중되어 더 많이 형성될 경우에는, 드레인(30) 쪽의 공핍 영역에서 충격이온화로 생성된 과잉 홀이 바디로 유입되어, 드레인(30) 가까이 형성된 입계(22)에 점점 많이 저장되면서 드레인(30) 쪽 플로팅 바디의 전도대를 점점 낮추어, 제 2 게이트(54)의 전하저장층(44) 쪽으로 내려오면서 충격이온화가 발생하게 되어, 그 결과로 드레인(30) 쪽의 공핍 영역 중 제 2 게이트(54) 쪽 아래에서 충격이온화로 발생 된 과잉 홀이 전하저장층(44)으로의 유입이 쉬워지기 때문이다.
한편, p채널 소자 구조에서 입계(22)가 스스(10) 쪽으로 편중되어 더 많이 형성될 경우에는, 소스(10) 쪽의 공핍 영역에서 충격이온화로 생성된 과잉 전자가 바디로 유입되어, 소스(10) 가까이 형성된 입계(22)에 점점 많이 저장되면서 소스(10) 쪽 플로팅 바디의 가전자대를 점점 높여, 제 2 게이트(54)의 전하저장층(44) 쪽으로 내려오면서 충격이온화가 발생하게 되어, 그 결과로 소스(10) 쪽의 공핍 영역 중 제 2 게이트(54) 쪽 아래에서 충격이온화로 발생 된 과잉 전자가 전하저장층(44)으로의 유입이 쉬워지기 때문이다.
상술한 바와 같이, 본 발명의 다른 실시 예에 의한 반도체 소자로, 도 2와 같이, 하나 이상의 입계(22)를 가진 플로팅 바디(20)를 사이에 두고 비대칭 제 1, 2 게이트(52, 54)를 형성한 구조를 가질 수 있다.
여기서, 상기 비대칭 제 1, 2 게이트(52, 54)는, 도 2와 같이, 상하 구조로 서로 마주보는 위치로 형성될 수도 있으나, 플로팅 바디(20)를 중심에 두고 수평적 구조 또는 서로 마주보지 않고 하나의 모서리를 사이에 두거나 한 측면 상에 형성될 수도 있다.
* 상기 플로팅 바디(20)와 상기 제 2 게이트(54) 사이에는, 도 2와 같이, 전하저장층(44)이 포함된 게이트 절연막 스택(42, 44, 46)이 형성될 수 있다. 여기서, 상기 전하저장층(44)은 홀이나 정공을 저장할 수 있는 물질층이면 어느 것도 가능하고, 일 예로 질화막(nitride)으로 형성할 수 있다. 기타 게이트 절연막 스택은 터널링 절연막(42)과 블로킹 절연막(46)으로, 각각 산화막으로 형성할 수 있다.
상기 플로팅 바디(20)는 폴리 실리콘이나 폴리 게르마늄 등 입계가 명확한 다결정 반도체 물질로 형성함이 바람직하나, 비정질 반도체 물질로 형성하는 것도 가능하다.
이와 같이, 상기 플로팅 바디(20)를 단결정 반도체 기판이 아닌 다결정 또는 비정질 반도체 물질로 형성하게 되므로, 3차원 적층이 가능하게 된다.
도 3은 도 1의 구조로 시뮬레이션한 결과를 보여주는 전기적 특성도로, 구형파 드레인 전압에 대한 드레인 전류 특성을 보여준다. 이는 도 1의 소자에서 일시적으로 충격이온화를 발생시키기 위해, 게이트(50)에 1 V의 constant bias, 드레인(30)에는 0.1 V -> 2 V -> 0.1 V의 pulse를 각각 인가하여 얻은 시뮬레이션 결과이다.
도 3에 의하면, 드레인(30)에 구형파인 펄스 전압을 인가 직후 드레인 전류가 곧바로 이전의 전류 레벨로 돌아가지 않고 200 ㎲ 이상에 걸쳐 천천히 감소하는 것을 알 수 있다. 이로부터, 도 1의 입계(22)에 포획된 전자는 천천히 드레인(30)으로 빠져나가게 되므로, 입계(22)에 포획되어 남아 있는 동안 채널 전도도에 영향을 주게 되어, 도 1의 구조로 휘발성 메모리 소자나 단기기억이 가능한 시냅스 모방 소자로 구현할 수 있음을 알 수 있다.
기타, 상술한 각 실시 예에 의한 소자의 동작방법은 종래 동작방법에 따르면 되고, 특히 시냅스 모방 소자로의 동작방법에 대해서는 본 출원인의 한국 등록특허 제10-1425857호를 참조할 수 있다.
10: 소스 20: 플로팅 바디
22: 입계 30: 드레인
40: 게이트 절연막 42: 터널링 절연막
44: 전하저장층 46: 블로킹 절연막
50, 52: 제 1 게이트 54: 제 2 게이트
60: 매몰산화막
22: 입계 30: 드레인
40: 게이트 절연막 42: 터널링 절연막
44: 전하저장층 46: 블로킹 절연막
50, 52: 제 1 게이트 54: 제 2 게이트
60: 매몰산화막
Claims (4)
- 특정 도전형 반도체 물질로 형성된 소스와 드레인;
상기 소스와 드레인 사이에서 상기 도전형과 반대 타입의 반도체 물질로 형성되어 상기 소스와 드레인을 포함한 주변과 전기적으로 고립된 플로팅 바디;
상기 플로팅 바디 상에 게이트 절연막을 사이에 두고 형성된 제 1 게이트를 포함하여 구성되되,
상기 플로팅 바디는 상기 소스와 드레인 사이에 하나 이상의 입계(grain boundary)를 가지고, 상기 입계를 전하저장소로 이용하고,
상기 드레인 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성되어 상기 입계에 저장되는 과잉 반송자는 상기 플로팅 바디에 채널을 형성하는 반송자와 반대 타입이고, 상기 입계에 저장된 과잉 반송자는 상기 채널을 형성하는 반송자에 대하여 입계의 전위장벽을 낮추는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,
상기 플로팅 바디를 사이에 두고 상기 제 1 게이트와 마주보는 위치에 제 2 게이트가 더 형성된 것을 특징으로 하는 반도체 소자.
- 제 2 항에 있어서,
상기 플로팅 바디와 상기 제 2 게이트 사이에는 전하저장층이 포함된 게이트 절연막 스택이 형성된 것을 특징으로 하는 반도체 소자.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 플로팅 바디는 다결정 반도체 물질로 형성된 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180142454A KR101965798B1 (ko) | 2018-11-19 | 2018-11-19 | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180142454A KR101965798B1 (ko) | 2018-11-19 | 2018-11-19 | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160176237A Division KR20180072942A (ko) | 2016-12-22 | 2016-12-22 | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180127276A KR20180127276A (ko) | 2018-11-28 |
| KR101965798B1 true KR101965798B1 (ko) | 2019-04-04 |
Family
ID=64561816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180142454A KR101965798B1 (ko) | 2018-11-19 | 2018-11-19 | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101965798B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12029029B2 (en) | 2021-05-11 | 2024-07-02 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416312B (zh) * | 2019-07-19 | 2020-09-04 | 复旦大学 | 一种低功耗神经突触薄膜晶体管及其制备方法 |
| CN111640801B (zh) * | 2020-06-23 | 2021-03-23 | 上海大学 | 一种基于量子点复合电解质层的突触器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110032765A1 (en) * | 2009-08-06 | 2011-02-10 | National Taiwan University | Memory Formed By Using Defects |
| KR101039803B1 (ko) * | 2009-12-24 | 2011-06-09 | 고려대학교 산학협력단 | 플로팅 바디 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101425857B1 (ko) * | 2012-09-06 | 2014-07-31 | 서울대학교산학협력단 | 시냅스 모방 반도체 소자 및 그 동작방법 |
-
2018
- 2018-11-19 KR KR1020180142454A patent/KR101965798B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110032765A1 (en) * | 2009-08-06 | 2011-02-10 | National Taiwan University | Memory Formed By Using Defects |
| KR101039803B1 (ko) * | 2009-12-24 | 2011-06-09 | 고려대학교 산학협력단 | 플로팅 바디 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101425857B1 (ko) * | 2012-09-06 | 2014-07-31 | 서울대학교산학협력단 | 시냅스 모방 반도체 소자 및 그 동작방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12029029B2 (en) | 2021-05-11 | 2024-07-02 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180127276A (ko) | 2018-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180072942A (ko) | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 | |
| US10090036B2 (en) | Non-volatile memory cell having pinch-off ferroelectric field effect transistor | |
| US8604538B2 (en) | Non-volatile semiconductor memory device with intrinsic charge trapping layer | |
| US8466505B2 (en) | Multi-level flash memory cell capable of fast programming | |
| KR101965798B1 (ko) | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 | |
| US20090101961A1 (en) | Memory devices with split gate and blocking layer | |
| US20050230736A1 (en) | Nonvolatile semiconductor memory device | |
| US8664712B2 (en) | Flash memory cell on SeOI having a second control gate buried under the insulating layer | |
| JP2008141173A (ja) | メモリ素子 | |
| US8058162B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| TW200721463A (en) | Memory device with improved performance and method of manufacturing such a memory device | |
| US8546862B2 (en) | Memory cell, an array, and a method for manufacturing a memory cell | |
| US20140369135A1 (en) | Ultra-Low Power Programming Method for N-Channel Semiconductor Non-Volatile Memory | |
| US9601615B2 (en) | High voltage double-diffused MOS (DMOS) device and method of manufacture | |
| US7663180B2 (en) | Semiconductor device | |
| TWI709226B (zh) | 非揮發性記憶體及其製造方法 | |
| US9972721B1 (en) | Thick FDSOI source-drain improvement | |
| US6903407B1 (en) | Non volatile charge trapping dielectric memory cell structure with gate hole injection erase | |
| TW550790B (en) | Semiconductor device | |
| KR100862216B1 (ko) | 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램 | |
| KR101286704B1 (ko) | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | |
| KR100640973B1 (ko) | 플래시 메모리 소자의 프로그래밍/소거 방법 | |
| US11031402B1 (en) | Capacitorless dram cell | |
| US9275744B1 (en) | Method of restoring a flash memory in an integrated circuit chip package by addition of heat and an electric field | |
| US9136276B1 (en) | Memory cell structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right |