TW202416517A - 攝像裝置 - Google Patents

Abstract

本揭示之一實施形態之攝像裝置包含：光電轉換部，其產生與受光量相應之電荷；第1主動元件，其對在光電轉換部中產生之電荷進行規定之動作，且具有包含在第1方向並設之第1電極部及第2電極部以及連接第1電極部與第2電極部之第3電極部的閘極電極；及第1半導體層，其具有對向之第1面及第2面，於第1面側埋入閘極電極之第1電極部及第2電極部，且於第1電極部與第2電極部之間具有非摻雜之第1半導體區域。

Description

攝像裝置

本揭示例如係關於一種攝像裝置。

例如，於專利文獻1中，曾揭示一種固體攝像裝置，其於由作為井層之p型層構成之半導體基板之一面形成有放大電晶體，且該放大電晶體具有包含自一面於深度方向埋入之垂直閘極電極部的閘極電極。 [先前技術文獻] [專利文獻]

專利文獻1：日本特開2021-34435號公報

且說，於如上述般具有三維構造之攝像元件中，要求減少暗電流之發生。

較理想為提供一種能夠提高器件特性之攝像裝置。

本揭示之一實施形態之攝像裝置包含：光電轉換部，其產生與受光量相應之電荷；第1主動元件，其對在光電轉換部中產生之電荷進行規定之動作，且具有包含在第1方向並設之第1電極部及第2電極部以及連接第1電極部與第2電極部之第3電極部的閘極電極；及第1半導體層，其具有對向之第1面及第2面，於第1面側埋入閘極電極之第1電極部及第2電極部，且於第1電極部與第2電極部之間具有非摻雜之第1半導體區域。

於本揭示之一實施形態之攝像裝置中，在埋入構成第1主動元件之閘極電極之第1電極部及第2電極部之第1半導體層中，在第1電極部與第2電極部之間形成非摻雜之第1半導體區域。藉此，利用第1電極部與第2電極部之間之第1半導體層整體作為通道區域。

以下，關於本揭示之一實施形態，參照圖式詳細地說明。以下之說明係本揭示之一具體例，本揭示不限定於以下之態樣。又，本揭示關於各圖所示之各構成要件之配置或尺寸、尺寸比等亦然，不限定於其等。此外，說明之順序係如下述般。 1.實施形態(具備由非摻雜之半導體區域形成至鰭片之底部之像素電晶體之攝像裝置之例) 2.變化例 2-1.變化例1(像素電晶體之構成之另一例) 2-2.變化例2(像素電晶體之製造方法之另一例) 3.適用例 4.應用例

＜1.實施形態＞ [攝像裝置之功能構成] 圖1係顯示本揭示之實施形態之攝像裝置(攝像裝置1)之功能構成之一例之方塊圖。

圖1之攝像裝置1例如包含：輸入部510A、列驅動部520、時序控制部530、像素陣列部540、行信號處理部550、圖像信號處理部560及輸出部510B。

於像素陣列部540陣列狀重複配置像素541。更具體而言，包含複數個像素之單位胞元539成為重複單位，其重複配置為包含列方向及行方向之陣列狀。此外，於本說明書中，有時方便上將列方向稱為H方向，將與列方向正交之行方向稱為V方向。於圖1之例中，1個單位胞元539包含例如4個像素(像素541A、541B、541C、541D)。

於像素陣列部540，與像素541A、541B、541C、541D一起設置複數條列驅動信號線542及複數條垂直信號線(行讀出線)543。列驅動信號線542驅動在像素陣列部540中在列方向並排排列之複數個單位胞元539各者中所含之像素541。驅動單位胞元539中在列方向並排排列之各像素。之後參照圖4詳細地說明，於單位胞元539設置有複數個電晶體。為了分別驅動該等複數個電晶體，而於1個單位胞元539連接有複數條列驅動信號線542。於垂直信號線(行讀出線)543連接有單位胞元539。自單位胞元539中所含之像素541A、541B、541C、541D各者，經由垂直信號線(行讀出線)543讀出像素信號。

列驅動部520例如包含決定用於進行像素驅動之列之位置之列位址控制部、換言之列解碼器部、及產生用於驅動像素541A、541B、541C、541D之信號之列驅動電路部。

行信號處理部550例如具備連接於垂直信號線543且與像素541A、541B、541C、541D(單位胞元539)形成源極隨耦器電路之負載電路部。行信號處理部550可具有將經由垂直信號線543自單位胞元539讀出之信號放大之放大電路部。行信號處理部550可具有雜訊處理部。於雜訊處理部中，例如，自作為光電轉換之結果而自單位胞元539讀出之信號，去除系統之雜訊位準。

行信號處理部550例如具有類比數位轉換器(ADC)。於類比數位轉換器中，自單位胞元539讀出之信號或經上述雜訊處理之類比信號被轉換為數位信號。ADC例如包含比較器部及計數器部。於比較器部中，將成為轉換對象之類比信號、跟與其成為比較對象之參考信號進行比較。於計數器部中，計測直至在比較器部之比較結果反轉為止之時間。行信號處理部550可包含進行掃描讀出行之控制之水平掃描電路部。

時序控制部530基於向裝置輸入之基準時脈信號及時序控制信號，向列驅動部520及行信號處理部550供給控制時序之信號。

圖像信號處理部560係對光電轉換之結果所獲得之資料、換言之攝像裝置1之攝像動作之結果所獲得之資料，施以各種信號處理之電路。圖像信號處理部560例如包含圖像信號處理電路部及資料保持部。圖像信號處理部560可包含處理器部。

於圖像信號處理部560中所執行之信號處理之一例係在經AD轉換之攝像資料為拍攝到較暗之被攝體之資料之情形下維持較多灰階，在為拍攝到較亮之被攝體之資料之情形下減少灰階之色調曲線修正處理。該情形下，較理想為使基於何種色調曲線修正攝像資料之灰階、或色調曲線之特性資料預先記憶於圖像信號處理部560之資料保持部。

輸入部510A例如係用於將上述基準時脈信號、時序控制信號及特性資料等自裝置外部輸入至攝像裝置1者。時序控制信號例如係垂直同步信號及水平同步信號等。特性資料例如係用於向圖像信號處理部560之資料保持部記憶者。輸入部510A例如包含：輸入端子511、輸入電路部512、輸入振幅變更部513、輸入資料轉換電路部514及電源供給部(未圖示)。

輸入端子511係用於輸入資料之外部端子。輸入電路部512係用於將向輸入端子511輸入之信號向攝像裝置1之內部擷取入者。於輸入振幅變更部513中，由輸入電路部512擷取入之信號之振幅變更為在攝像裝置1之內部容易利用之振幅。於輸入資料轉換電路部514中，輸入資料之資料行之排列被變更。輸入資料轉換電路部514係由例如串並聯轉換電路構成。於該串並聯轉換電路中，作為輸入資料而接收到之串列信號轉換為並列信號。此外，於輸入部510A中，輸入振幅變更部513及輸入資料轉換電路部514可省略。電源供給部基於自外部向攝像裝置1供給之電源，供給設定為成為在攝像裝置1之內部所需之各種電壓之電源。

於將攝像裝置1與外部之記憶體器件連接時，可在輸入部510A設置用於接收來自外部之記憶體器件之資料之記憶體介面電路。外部之記憶體器件為例如快閃記憶體、SRAM及DRAM等。

輸出部510B向裝置外部輸出圖像資料。該圖像資料為例如由攝像裝置1拍攝到之圖像資料、及由圖像信號處理部560予以信號處理之圖像資料等。輸出部510B例如包含：輸出資料轉換電路部515、輸出振幅變更部516、輸出電路部517及輸出端子518。

輸出資料轉換電路部515係由例如並串聯轉換電路構成，於輸出資料轉換電路部515中，於攝像裝置1內部使用之並列信號轉換為串列信號。輸出振幅變更部516變更在攝像裝置1之內部使用之信號之振幅。經變更之振幅之信號變得容易在連接於攝像裝置1之外部之外部器件中利用。輸出電路部517係自攝像裝置1之內部向裝置外部輸出資料之電路，藉由輸出電路部517，而連接於輸出端子518之攝像裝置1外部之配線被驅動。於輸出端子518中，自攝像裝置1向裝置外部輸出資料。於輸出部510B中，輸出資料轉換電路部515及輸出振幅變更部516可被省略。

於攝像裝置1與外部之記憶體器件連接時，可於輸出部510B設置向外部之記憶體器件輸出資料之記憶體介面電路。外部之記憶體器件為例如快閃記憶體、SRAM及DRAM等。

[攝像裝置之概略構成] 圖2及圖3係顯示攝像裝置1之概略構成之一例者。攝像裝置1具備3個基板(第1基板100、第2基板200、第3基板300)。圖2係示意性顯示第1基板100、第2基板200、第3基板300各者之平面構成者，圖3示意性顯示相互積層之第1基板100、第2基板200及第3基板300之剖面構成。圖3對應於沿圖2所示之A-A’線之剖面構成。攝像裝置1係將3個基板(第1基板100、第2基板200及第3基板300)貼合而構成之三維構造之攝像裝置。第1基板100包含半導體層100S及配線層100T。第2基板200包含半導體層200S及配線層200T。第3基板300包含半導體層300S及配線層300T。此處，將使第1基板100、第2基板200及第3基板300之各基板中所含之配線與其周圍之層間絕緣膜組合而成者方便上稱為設置於各個基板(第1基板100、第2基板200及第3基板300)之配線層(100T、200T、300T)。第1基板100、第2基板200及第3基板300依序積層，沿積層方向依序配置半導體層100S、配線層100T、半導體層200S、配線層200T、配線層300T及半導體層300S。關於第1基板100、第2基板200及第3基板300之具體的構成於後文敘述。圖3所示之箭頭表示光L向攝像裝置1之入射方向。於本說明書中，有時方便上，在以後之剖視圖中，將攝像裝置1之光入射側稱為「下」「下側」「下方」，將與光入射側為相反側稱為「上」「上側」「上方」。又，於本說明書中，有時方便上，關於具備半導體層及配線層之基板，將配線層之側稱為正面，將半導體層之側稱為背面。此外，說明書之記載不限定於上述之稱呼方式。攝像裝置1例如為光自具有光電二極體之第1基板100之背面側入射之背面照射型攝像裝置。

像素陣列部540及像素陣列部540中所含之單位胞元539均使用第1基板100及第2基板200兩者而構成。於第1基板100設置有單位胞元539所具有之複數個像素541A、541B、541C、541D。該等像素541各者具有光電二極體(後述之光電二極體PD)及傳送電晶體(後述之傳送電晶體TR)。於第2基板200設置有單位胞元539所具有之像素電路(後述之像素電路210)。像素電路讀出自像素541A、541B、541C、541D各者之光電二極體經由傳送電晶體傳送之像素信號、或將光電二極體重置。該第2基板200除具有此像素電路以外，還具有沿列方向延伸之複數條列驅動信號線542及沿行方向延伸之複數條垂直信號線543。第2基板200進一步具有沿列方向延伸之電源線544。第3基板300例如具有輸入部510A、列驅動部520、時序控制部530、行信號處理部550、圖像信號處理部560及輸出部510B。列驅動部520例如於第1基板100、第2基板200及第3基板300之積層方向(以下簡稱為積層方向)上，一部分設置於重疊於像素陣列部540之區域。更具體而言，列驅動部520於積層方向上，設置於重疊於重像素陣列部540之H方向之端部附近之區域。行信號處理部550例如於積層方向上，一部分設置於重疊於像素陣列部540之區域。更具體而言，行信號處理部550於積層方向上設置於重疊於像素陣列部540之V方向之端部附近之區域。雖然圖示省略，但輸入部510A及輸出部510B可配置於第3基板300以外之部分，例如可配置於第2基板200。或，可於第1基板100之背面(光入射面)側設置輸入部510A及輸出部510B。此外，設置於上述第2基板200之像素電路作為其他稱呼，亦有時稱為像素電晶體電路、像素電晶體群、像素電晶體、像素讀出電路或讀出電路。於本說明書中，使用像素電路之稱呼。

第1基板100與第2基板200例如藉由貫通電極(例如後述之圖5之貫通電極120E、121E)而電性連接。第2基板200與第3基板300例如經由接點部201、202、301、302而電性連接。於第2基板200設置有接點部201、202，於第3基板300設置有接點部301、302。第2基板200之接點部201與第3基板300之接點部301相接，第2基板200之接點部202與第3基板300之接點部302相接。第2基板200具有：設置有複數個接點部201之接點區域201R、及設置有複數個接點部202之接點區域202R。第3基板300具有：設置有複數個接點部301之接點區域301R、及設置有複數個接點部302之接點區域302R。接點區域201R及301R於積層方向上設置於像素陣列部540與列驅動部520之間。換言之，接點區域201R及301R例如設置於列驅動部520(第3基板300)與像素陣列部540(第2基板200)於積層方向重疊之區域、或其附近區域。接點區域201R及301R例如配置於此區域中H方向之端部。於第3基板300中，例如，於列驅動部520之一部分、具體而言在重疊於列驅動部520之H方向之端部之位置設置有接點區域301R。接點部201及301例如係連接設置於第3基板300之列驅動部520、與設置於第2基板200之列驅動信號線542者。接點部201及301例如可連接設置於第3基板300之輸入部510A與電源線544及基準電位線(後述之基準電位線VSS)。接點區域202R、302R於積層方向上設置於像素陣列部540與行信號處理部550之間。換言之，接點區域202R及302R例如設置於行信號處理部550(第3基板300)與像素陣列部540(第2基板200)於積層方向重疊之區域、或其附近區域。接點區域202R及302R例如配置於此區域中V方向之端部。於第3基板300中，例如，在行信號處理部550之一部分、具體而言在重疊於行信號處理部550之V方向之端部之位置設置有接點區域301R。接點部202及302例如係用於將自像素陣列部540所具有之複數個單位胞元539各者輸出之像素信號(與在光電二極體之光電轉換之結果所產生之電荷之量對應之信號)向設置於第3基板300之行信號處理部550連接者。像素信號自第2基板200送至第3基板300。

圖3係攝像裝置1之剖面圖之一例。第1基板100、第2基板200、第3基板300經由配線層100T、200T、300T而電性連接。例如，攝像裝置1具有電性連接第2基板200與第3基板300之電性連接部。具體而言，以由導電材料形成之電極形成接點部201、202、301、302。導電材料例如由銅(Cu)、鋁(Al)及金(Au)等金屬材料形成。接點區域201R、202R、301R、302R藉由將作為例如電極而形成之配線彼此直接接合，而將第2基板與第3基板電性連接，可進行第2基板200與第3基板300之信號之輸入及/或輸出。

電性連接第2基板200與第3基板300之電性連接部可設置於所期望之部位。例如，如於圖3中描述為接點區域201R、202R、301R、302R般，可設置於與像素陣列部540在積層方向重疊之區域。又，可將電性連接部設置於與像素陣列部540在積層方向不重疊之區域。具體而言，可設置於與配置於像素陣列部540之外側之周邊部於積層方向重疊之區域。

於第1基板100及第2基板200設置有例如連接孔部H1及H2。連接孔部H1及H2貫通第1基板100及第2基板200。連接孔部H1、H2如圖2所示般設置於像素陣列部540(或重疊於像素陣列部540之部分)之外側。例如，連接孔部H1配置於在H方向上較像素陣列部540為外側，連接孔部H2配置於在V方向上較像素陣列部540為外側。例如，連接孔部H1到達設置於第3基板300之輸入部510A，連接孔部H2到達設置於第3基板300之輸出部510B。連接孔部H1、H2可為空腔，亦可在至少一部包含導電材料。例如，有在作為輸入部510A及/或輸出部510B而形成之電極連接接合線之構成。或，有連接作為輸入部510A及/或輸出部510B而形成之電極、與設置於連接孔部H1、H2之導電材料之構成。設置於連接孔部H1、H2之導電材料可埋入連接孔部H1、H2之一部分或全部，亦可將導電材料形成於連接孔部H1、H2之側壁。

此外，於圖3中採用在第3基板300設置輸入部510A及輸出部510B之構造，但不限定於此。例如，藉由經由配線層200T及300T向第2基板200給送第3基板300之信號，亦可將輸入部510A及/或輸出部510B設置於第2基板200。同樣，藉由經由配線層100T、200T將第2基板200之信號送往第1基板100，亦可將輸入部510A及/或輸出部510B設置於第1基板100。

像素541A、541B、541C、541D具有相互共通之構成要素。以後，為了將像素541A、541B、541C、541D之構成要素相互區別，而在像素541A之構成要素之符號之末尾賦予辨別編號1，在像素541B之構成要素之符號之末尾賦予辨別編號2，在像素541C之構成要素之符號之末尾賦予辨別編號3，在像素541D之構成要素之符號之末尾賦予辨別編號4。在無須將像素541A、541B、541C、541D之構成要素相互區別時，省略像素541A、541B、541C、541D之構成要素之符號之末尾之辨別編號。

圖4係顯示單位胞元539之構成之一例之等效電路圖。單位胞元539包含複數個像素541(於圖4中，像素541A、541B、541C、541D之4個)、連接於該複數個像素541之1個像素電路210、及連接於像素電路210之垂直信號線543。像素電路210例如包含4個電晶體，具體而言包含放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD轉換增益切換電晶體FDG。如上述般，單位胞元539藉由使1個像素電路210分時動作，而將設置於相鄰之2個像素之4個像素541(像素541A、541B、541C、541D)各者之像素信號依次輸出至垂直信號線543。將於複數個像素541連接有1個像素電路210、該複數個像素541之像素信號由1個像素電路210分時輸出之態樣，稱為「複數個像素541共有1個像素電路210」。

像素541A、541B、541C、541D具有相互共通之構成要素。

像素541A、541B、541C、541D例如具有：光電二極體PD、電性連接於光電二極體PD之傳送電晶體TR、及電性連接於傳送電晶體TR之浮動擴散部FD。於光電二極體PD中，陰極電性連接於傳送電晶體TR之源極，陽極電性連接於基準電位線(例如大地)。光電二極體PD對入射之光進行光電轉換，產生與該受光量相應之電荷。傳送電晶體TR例如係n型之CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)電晶體。於傳送電晶體TR中，汲極電性連接於浮動擴散部FD，閘極電性連接於驅動信號線。該驅動信號線係連接於1個單位胞元539之複數條列驅動信號線542中之一部分。傳送電晶體TR將由光電二極體PD產生之電荷傳送至浮動擴散部FD。浮動擴散部FD係形成於p型半導體層中之n型擴散層區域。浮動擴散部FD係暫時保持自光電二極體PD傳送之電荷之電荷保持機構，且係產生與該電荷量相應之電壓之電荷-電壓轉換機構。

1個單位胞元539中所含之4個浮動擴散部FD(浮動擴散部FD1、FD2、FD3、FD4)相互電性連接，且電性連接於放大電晶體AMP之閘極及FD轉換增益切換電晶體FDG之源極。FD轉換增益切換電晶體FDG之汲極連接於重置電晶體RST之源極，FD轉換增益切換電晶體FDG之閘極連接於驅動信號線。該驅動信號線係連接於1個單位胞元539之複數條列驅動信號線542中之一部分。重置電晶體RST之汲極連接於電源線VDD，重置電晶體RST之閘極連接於驅動信號線。該驅動信號線係連接於1個單位胞元539之複數條列驅動信號線542中之一部分。放大電晶體AMP之閘極連接於浮動擴散部FD，放大電晶體AMP之汲極連接於電源線VDD，放大電晶體AMP之源極連接於選擇電晶體SEL之汲極。選擇電晶體SEL之源極連接於垂直信號線543，選擇電晶體SEL之閘極連接於驅動信號線。該驅動信號線係連接於1個單位胞元539之複數條列驅動信號線542中之一部分。

傳送電晶體TR於傳送電晶體TR成為導通狀態時，將光電二極體PD之電荷傳送至浮動擴散部FD。傳送電晶體TR之閘極(傳送閘極TG)例如包含所謂之縱型電極，自半導體層(後述之圖5之半導體層100S)之表面延伸設置至到達PD之深度。重置電晶體RST將浮動擴散部FD之電位重置為規定之電位。於重置電晶體RST成為導通狀態時，將浮動擴散部FD之電位重置為電源線VDD之電位。選擇電晶體SEL控制像素信號自像素電路210之輸出時序。放大電晶體AMP產生與保持於浮動擴散部FD之電荷之位準相應之電壓之信號，作為像素信號。放大電晶體AMP經由選擇電晶體SEL連接於垂直信號線543。該放大電晶體AMP於行信號處理部550中與連接於垂直信號線543之負載電路部一起構成源極隨耦器。放大電晶體AMP於選擇電晶體SEL成為導通狀態時，將浮動擴散部FD之電壓經由垂直信號線543輸出至行信號處理部550。重置電晶體RST、放大電晶體AMP及選擇電晶體SEL例如係N型之CMOS電晶體。

FD轉換增益切換電晶體FDG係於變更在浮動擴散部FD之電荷-電壓轉換之增益時使用。一般而言，於在較暗之場所之攝影時，像素信號較小。於基於Q=CV進行電荷電壓轉換時，若浮動擴散部FD之電容(FD電容C)大，則於放大電晶體AMP轉換為電壓時之V變小。另一方面，於較亮之場所中，由於像素信號變大，故若FD電容C不大，則於浮動擴散部FD不會完全接收光電二極體PD之電荷。進而，FD電容C必須變大，以使在放大電晶體AMP轉換為電壓時之V不會變得過大(換言之變小)。基於其等，於將FD轉換增益切換電晶FDG設為導通時，由於增加FD轉換增益切換電晶FDG之量之閘極電容，故整體之FD電容C變大。另一方面，在將FD轉換增益切換電晶體FDG設為關斷時，整體之FD電容C變小。如此，藉由將FD轉換增益切換電晶體FDG進行導通關斷切換，而將FD電容C設為可變，可切換轉換效率。FD轉換增益切換電晶體FDG例如係N型之CMOS電晶體。

此外，亦可為未設置FD轉換增益切換電晶體FDG之構成。此時，例如，像素電路210係由例如放大電晶體AMP、選擇電晶體SEL及重置電晶體RST之3個電晶體構成。像素電路210例如具有放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD轉換增益切換電晶體FDG等像素電晶體之至少一者。

選擇電晶體SEL可設置於電源線VDD與放大電晶體AMP之間。該情形下，重置電晶體RST之汲極電性連接於電源線VDD及選擇電晶體SEL之汲極。選擇電晶體SEL之源極電性連接於放大電晶體AMP之汲極，選擇電晶體SEL之閘極電性連接於列驅動信號線542。放大電晶體AMP之源極(像素電路210之輸出端)電性連接於垂直信號線543，放大電晶體AMP之閘極電性連接於重置電晶體RST之源極。此外，雖然圖示省略，但共有1個像素電路210之像素541之數目可為4以外。例如，可2個或8個像素541共有1個像素電路210。

[攝像裝置之剖面構成] 圖5係顯示攝像裝置1之相對於第1基板100、第2基板200及第3基板300之主面垂直之方向之剖面構成之一例者。圖5係為了易於理解構成要素之位置關係而示意性顯示者，可與實際之剖面不同。圖6A係示意性顯示第1基板100之平面佈局之一例者。圖6B係示意性顯示第2基板200之平面佈局之一例者。於攝像裝置1中，依序積層第1基板100、第2基板200及第3基板300。攝像裝置1進一步於第1基板100之背面側(光入射面側)具有受光透鏡401。可於受光透鏡401與第1基板100之間，例如設置彩色濾光器層(未圖示)。受光透鏡401例如設置於像素541A、541B、541C、541D各者。攝像裝置1例如係背面照射型攝像裝置。攝像裝置1具有：配置於中央部之像素陣列部540、及配置於像素陣列部540之外側之周邊部(未圖示)。

第1基板100自受光透鏡401側依序具有半導體層100S及配線層100T。半導體層100S係由例如矽基板構成。於半導體層100S埋入形成有光電二極體PD。具體而言，半導體層100S例如於正面(配線層100T側之面)之一部分及其附近具有p井層112，於其以外之區域(較p井層112為深之區域)具有n型半導體區域111。例如，由該n型半導體區域111及p井層112構成pn接面型光電二極體PD。p井層112係p型半導體區域。此處，半導體層100S相當於本揭示之實施形態之「第2半導體層」之一具體例。

於半導體層100S之正面附近設置有浮動擴散部FD及VSS接點區域118。浮動擴散部FD係由設置於p井層112內之n型半導體區域構成。設置於像素541A、541B、541C、541D各者之浮動擴散部FD(浮動擴散部FD1、FD2、FD3、FD4)例如如圖6A所示般於單位胞元539之中央部相互接近地設置。該單位胞元539中所含之4個浮動擴散部(浮動擴散部FD1、FD2、FD3、FD4)於第1基板100內(更具體而言配線層100T之內)經由電性連接機構(後述之墊部120)相互電性連接。進而，浮動擴散部FD自第1基板100向第2基板200(更具體而言，自配線層100T向配線層200T)經由電性機構(後述之貫通電極120E)連接。於第2基板200中(更具體而言於配線層200T之內部)，藉由該電性機構，而浮動擴散部FD電性連接於放大電晶體AMP之閘極及FD轉換增益切換電晶體FDG之源極。

VSS接點區域118係電性連接於基準電位線VSS之區域，與浮動擴散部FD分開而配置。例如，於具有正方形狀之像素541A、541B、541C、541D中，浮動擴散部FD配置於1個角部，於其對角線上之角部配置有VSS接點區域118。VSS接點區域118係由例如p型半導體區域構成。VSS接點區域118連接於例如接地電位或固定電位。藉此，向半導體層100S供給基準電位。

於第1基板100，與光電二極體PD、浮動擴散部FD及VSS接點區域118一起設置有傳送電晶體TR。該光電二極體PD、浮動擴散部FD、VSS接點區域118及傳送電晶體TR設置於像素541A、541B、541C、541D各者。傳送電晶體TR設置於半導體層100S之正面側(與光入射面側為相反側、第2基板200側)。傳送電晶體TR具有傳送閘極TG。傳送閘極TG例如包含：與半導體層100S之正面對向之水平部分TGb、及設置於半導體層100S內之垂直部分TGa。垂直部分TGa沿半導體層100S之厚度方向延伸。垂直部分TGa之一端與水平部分TGb相接，另一端設置於n型半導體區域111內。藉由將傳送電晶體TR由此縱型電晶體構成，而不易產生像素信號之傳送不良，可提高像素信號之讀出效率。

此外，傳送電晶體TR可由平面型電晶體構成。此時，例如，於半導體層100S之正面上設置有傳送閘極TG。於半導體層100S與傳送閘極TG之間設置有閘極絕緣膜。

於半導體層100S設置有將像素541A、541B、541C、541D相互分離之像素分離部117。像素分離部117沿半導體層100S之法線方向(對於半導體層100S之正面垂直之方向(圖5中Z軸方向))延伸而形成。像素分離部117係以將像素541A、541B、541C、541D相互分隔之方式設置，具有例如格子狀之平面形狀。像素分離部117例如將像素541A、541B、541C、541D相互電性及光學分離。像素分離部117例如包含遮光膜117A及絕緣膜117B。遮光膜117A使用例如鎢(W)等。絕緣膜117B設置於遮光膜117A與p井層112或n型半導體區域111之間。絕緣膜117B係由例如氧化矽(SiO)構成。像素分離部117例如具有FTI(Full Trench Isolation，全溝渠隔離)構造，貫通半導體層100S。雖未圖示，但像素分離部117不限定於貫通半導體層100S之FTI構造。例如，可為未貫通半導體層100S之DTI(Deep Trench Isolation，深溝渠隔離)構造。像素分離部117沿半導體層100S之法線方向延伸，形成於半導體層100S之一部分之區域。

於半導體層100S例如設置有第1釘扎區域113及第2釘扎區域116。第1釘扎區域113設置於半導體層100S之背面附近，且配置於n型半導體區域111與固定電荷膜114之間。第2釘扎區域116設置於像素分離部117之側面，具體而言設置於像素分離部117與p井層112或n型半導體區域111之間。第1釘扎區域113及第2釘扎區域116係由例如p型半導體區域構成。

於半導體層100S與絕緣膜115之間設置有具有負的固定電荷之固定電荷膜114。藉由固定電荷膜114誘發之電場，於半導體層100S之受光面(背面)側之界面形成電洞蓄積層之第1釘扎區域113。藉此，抑制因半導體層100S之受光面側之界面能階產生暗電流。固定電荷膜114係由例如具有負的固定電荷之絕緣膜形成。作為具有該負的固定電荷之絕緣膜之材料，例如舉出氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。

於固定電荷膜114與絕緣膜115之間設置有遮光膜117A。該遮光膜117A可與構成像素分離部117之遮光膜117A連續設置。該固定電荷膜114與絕緣膜115之間之遮光膜117A例如選擇性地設置於與半導體層100S內之像素分離部117對向之位置。絕緣膜115係以覆蓋該遮光膜117A之方式設置。絕緣膜115係由例如氧化矽構成。

設置於半導體層100S與第2基板200之間之配線層100T自半導體層100S側依序具有墊部120、121、鈍化膜122、層間絕緣膜123及接合膜124。傳送閘極TG之水平部分TGb例如設置於該配線層100T。此外，配線層100T之構成不限於上文，只要為具有配線及絕緣膜之構成即可。

墊部120、121於半導體層100S之正面經由例如絕緣膜(未圖示)設置於選擇性區域。墊部120係用於將像素541A、541B、541C、541D各者之浮動擴散部FD(浮動擴散部FD1、FD2、FD3、FD4)相互連接者。墊部120例如就每一單位胞元539，於俯視下配置於單位胞元539之中央部。該墊部120係以跨於像素分離部117之方式設置，重疊配置於浮動擴散部FD1、FD2、FD3、FD4各者之至少一部分。具體而言，墊部120例如如圖6A所示般相對於共有像素電路210之複數個浮動擴散部FD(浮動擴散部FD1、FD2、FD3、FD4)各者之至少一部分、及形成於共有該像素電路210之複數個光電二極體PD(光電二極體PD1、PD2、PD3、PD4)之間之像素分離部117之至少一部分，形成於在對於半導體層100S之正面垂直之方向重疊之區域。

墊部121係用於將複數個VSS接點區域118相互連接者。例如，設置於在V方向相鄰之一個單位胞元539之像素541C、541D之VSS接點區域118、與設置於另一單位胞元539之像素541A、541B之VSS接點區域118藉由墊部121而電性連接。墊部121例如以跨於像素分離部117之方式設置，重疊配置於該等4個VSS接點區域118各者之至少一部分。具體而言，墊部121相對於複數個VSS接點區域118各者之至少一部分、及形成於該複數個VSS接點區域118之間之像素分離部117之至少一部分，形成於在對於半導體層100S之正面垂直之方向重疊之區域。

藉由設置墊部120，可在晶片整體中，減少用於自各浮動擴散部FD向像素電路210(例如放大電晶體AMP之閘極電極)連接之配線。同樣，藉由設置墊部121，可在晶片整體中，減少向各VSS接點區域118供給電位之配線。藉此，可實現晶片整體之面積之縮小、經微細化之像素之配線間之電干涉之抑制、及/或由零件數目之削減實現之成本削減等。

墊部120、121係由例如多晶矽(Poly Si)、更具體而言由添加有雜質之摻雜多晶矽構成。墊部120、121較佳為由多晶矽、鎢(W)、鈦(Ti)及氮化鈦(TiN)等耐熱性較高之導電性材料構成。藉此，能夠於在第1基板100貼合第2基板200之半導體層200S之後，形成像素電路210。

墊部120、121可由氮化鉭(TaN)、鋁(Al)及銅(Cu)等金屬材料構成。

鈍化膜122例如以覆蓋墊部120、121之方式，遍及半導體層100S之正面整面而設置。鈍化膜122係由例如氮化矽(SiN)膜構成。層間絕緣膜123隔著鈍化膜122而覆蓋墊部120、121。該層間絕緣膜123例如遍及半導體層100S之正面整面而設置。層間絕緣膜123係由例如氧化矽(SiO)膜構成。接合膜124設置於第1基板100(具體而言配線層100T)與第2基板200之接合面。亦即，接合膜124與第2基板200相接。該接合膜124遍及第1基板100之主面整面而設置。接合膜124係由例如氮化矽膜構成。

受光透鏡401例如隔著固定電荷膜114及絕緣膜115與半導體層100S對向。受光透鏡401設置於與例如像素541A、541B、541C、541D各者之光電二極體PD對向之位置。

第2基板200自第1基板100側依序具有半導體層200S及配線層200T。半導體層200S係由矽基板構成。於半導體層200S中，細節於後文描述，例如，於選擇性區域設置有井區域211。於第2基板200，例如，如圖6B所示，設置有就每一單位胞元539配置之像素電路210。井區域211例如設置於構成像素電路210之4個電晶體之有效區域200X之周圍。井區域211係相當於本揭示之實施形態之「第2半導體區域」之一具體例者，例如係p型半導體區域。像素電路210例如設置於半導體層200S之正面側(配線層200T側)。於攝像裝置1中，以第2基板200之背面側(半導體層200S側)朝向第1基板100之正面側(配線層100T側)之方式，將第2基板200貼合於第1基板100。即，第2基板200面對背地貼合於第1基板100。此處，半導體層200S相當於本揭示之實施形態之「第1半導體層」之一具體例。

於第2基板200，設置有將半導體層200S分斷之絕緣區域212、及設置於半導體層200S之厚度方向之一部分之元件分離區域213。

絕緣區域212係用於將用於電性連接第1基板100與第2基板200之貫通電極120E、121E及貫通電極TGV與半導體層200S絕緣而設置之區域。換言之，半導體層200S係由該絕緣區域212分斷，於該絕緣區域212配置有貫通電極120E、121E及貫通電極TGV。絕緣區域212具有與半導體層200S之厚度大致相同之厚度。絕緣區域212係由例如氧化矽構成。

貫通電極120E、121E於厚度方向貫通絕緣區域212而設置。貫通電極120E、121E之上端連接於配線層200T之配線(第1配線層W1、第2配線層W2、第3配線層W3)。該貫通電極120E、121E貫通絕緣區域212、接合膜124、層間絕緣膜123及鈍化膜122而設置，其下端連接於墊部120、121。貫通電極120E係用於電性連接墊部120與像素電路210者。亦即，藉由貫通電極120E，將第1基板100之浮動擴散部FD電性連接於第2基板200之像素電路210。貫通電極121E係用於電性連接墊部121與配線層200T之基準電位線VSS者。亦即，藉由貫通電極121E，將第1基板100之VSS接點區域118電性連接於第2基板200之基準電位線VSS。

貫通電極TGV於厚度方向貫通絕緣區域212而設置。貫通電極TGV之上端連接於配線層200T之配線。該貫通電極TGV貫通絕緣區域212、接合膜124、層間絕緣膜123、及鈍化膜122而設置，其下端連接於傳送閘極TG。此貫通電極TGV係用於電性連接像素541A、541B、541C、541D各者之傳送閘極TG(傳送閘極TG1、TG2、TG3、TG4)、與配線層200T之配線(列驅動信號線542之一部分者。亦即，藉由貫通電極TGV，將第1基板100之傳送閘極TG電性連接於第2基板200之配線TRG，向傳送電晶體TR(傳送電晶體TR1、TR2、TR3、TR4)各者給送驅動信號。

元件分離區域213設置於半導體層200S之正面側。元件分離區域213具有STI(Shallow Trench Isolation，淺溝渠隔離)構造。於該元件分離區域213中，半導體層200S於厚度方向(相對於第2基板200之主面垂直之方向)被挖入，於該挖入部埋入絕緣膜。該絕緣膜係由例如氧化矽構成。元件分離區域213係對構成像素電路210之複數個電晶體間，相應於像素電路210之佈局進行元件分離者。於元件分離區域213之下方(半導體層200S之深部)，半導體層200S延伸。於本實施形態中，於該元件分離區域213之下方選擇性地形成有井區域211。

像素電路210如上述般包含例如4個電晶體、具體而言放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD轉換增益切換電晶體FDG。如圖6B所示，4個電晶體中放大電晶體AMP與選擇電晶體SEL、重置電晶體RST與FD轉換增益切換電晶體FDG分別於X軸方向並設。於X軸方向並設之放大電晶體AMP與選擇電晶體SEL、重置電晶體RST與FD轉換增益切換電晶體FDG分別設置於連續之半導體層200S，放大電晶體AMP與選擇電晶體SEL之間、重置電晶體RST與FD轉換增益切換電晶體FDG之間分別由元件分離區域213予以元件分離。設置有放大電晶體AMP及選擇電晶體SEL之半導體層200S、與設置有重置電晶體RST及FD轉換增益切換電晶體FDG之半導體層200S係由絕緣區域212分斷。

此處，放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD轉換增益切換電晶體FDG相當於本揭示之實施形態之「第1主動元件」之一具體例。又，於將上述4個電晶體中之1個設為「第1主動元件」之情形下，與該電晶體並設且形成於相同之半導體層200S之電晶體相當於本揭示之實施形態之「第2主動元件」。具體而言，例如，於將放大電晶體AMP設為「第1主動元件」之情形下，形成於相同之半導體層200S且於X軸方向並設之選擇電晶體SEL相當於「第2主動元件」。

以下，關於放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD傳送電晶體FDG以及設置有其等之半導體層200S之構成，詳細地說明。此外，於無須將放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD傳送電晶體FDG之構成要素相互區別之情形下，稱為像素電晶體。

放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD傳送電晶體FDG例如較佳為具有鰭片(Fin)型等之三維構造。

三維構造之電晶體可謂係設置有複數個與通道對向之閘極電極之平面者、或在通道之周圍設置有閘極電極之曲面者。於此三維構造之電晶體中，在具有與平面型電晶體相同之佔位面積時，相較於平面型電晶體，可增大實效之閘極寬度。因此，於三維構造之電晶體中，流過較多之電流，而互導(gm)變高。藉此，於三維構造之電晶體中，相較於平面型電晶體，可提高動作速度。此外，亦可降低RN(Random Noise，隨機雜訊)。又，三維構造之電晶體由於相較於平面型電晶體，閘極面積變大，故RTS(Random Telegraph Signal，隨機電報信號)雜訊變小。

圖7A係示意性顯示與圖6B所示之I-I’線對應之剖面構成者。圖7B係示意性顯示與圖6B所示之II-II’線對應之剖面構成者。圖7C係示意性顯示與圖6B所示之III-III’線對應之剖面構成者。圖7D係示意性顯示與圖6B所示之IV-IV’線對應之剖面構成者。

於本實施形態中，包含放大電晶體AMP、選擇電晶體SEL、重置電晶體RST及FD傳送電晶體FDG之像素電晶體具有：沿一方向延伸之鰭片200A、包圍鰭片200A之上表面及2個側壁之閘極電極214G、分別形成於鰭片200A之延伸方向之兩端部之源極區域214S及汲極區域214D、及分別設置於閘極電極214G與源極區域214S及閘極電極214G與汲極區域214D之間之LDD(Light Doped Drain，輕摻雜汲極)區域214L。進而，像素電晶體具有：形成於半導體層200S上之包圍閘極電極214G之側壁215、及設置於閘極電極214G與半導體層200S之間之閘極絕緣膜216。

鰭片200A係藉由對半導體層200S自正面200S1側加工而形成者。鰭片200A例如沿Y軸方向延伸，且具有對於半導體層200S之正面200S1大致垂直之側壁。換言之，鰭片200A於半導體層200S之正面200S1以大致一定之寬度於大致垂直方向豎立設置。於本實施形態中，鰭片200A係由非摻雜之半導體層200S形成。此處，「非摻雜」設為不令用於元件分離之離子通過之狀態。該非摻雜之區域相當於本揭示之實施形態之「第1半導體區域」之一具體例。

此外，於圖7A及圖7B中顯示了鰭片200A之側壁對於半導體層200S之正面200S1垂直地形成之例，但可以鰭片200A之基底部分擴展之方式，基底部分之側壁形成曲面。藉此，可緩和應力向鰭片200A之基底部分之集中，防止於製造步序中彎曲，成品率提高。

像素電晶體具有1個或複數個鰭片200A。具體而言，例如，放大電晶體AMP具有於X軸方向並設之2個鰭片200A。選擇電晶體SEL、重置電晶體RST及FD傳送電晶體FDG分別具有1個鰭片200A。

閘極電極214G具有：設置於半導體層200S內之垂直部分214Ga、214Gb、及與半導體層200S之正面200S1對向之水平部分214Gc。垂直部分214Ga、214Gb沿半導體層200S之厚度方向延伸。垂直部分214Ga、214Gb之一端與水平部分214Gc相接，另一端設置於半導體層200S內。具體而言，閘極電極214G包含：沿鰭片200A之側壁埋入半導體層200S之垂直部分214Ga、214Gb、及連接隔著鰭片200A於X軸方向並設之垂直部分214Ga與垂直部分214Gb之水平部分214Gc。該垂直部分214Ga、214Gb相當於本揭示之實施形態之「第1電極部」及「第2電極部」之一具體例，水平部分214Gc相當於本揭示之實施形態之「第3電極部」之一具體例。

又，如放大電晶體AMP般，於具有2個鰭片200A之電晶體中，於垂直部分214Ga與垂直部分214Gb之間進一步具有垂直部分214Gd。垂直部分214Gd與垂直部分214Ga、214Gb同樣地，一端與水平部分214Gc相接，另一端設置於半導體層200S內。該垂直部分214Gd相當於本揭示之實施形態之「第4電極部」之一具體例。

進而，於構成各像素電晶體之半導體層200S之有效區域200X形成有缺口部X。具體而言，缺口部X形成於具有大致矩形形狀之有效區域200X外緣之埋入閘極214之垂直部分214Ga、214Gb之鰭片200A部分。

圖8係示意性顯示形成於半導體層200S之缺口部X之通道者。圖9係形成於具有1個鰭片200A之像素電晶體(例如選擇電晶體SEL)之半導體層200S之缺口部X之通道之展開圖。

於本實施形態中，閘極電極214G之水平部分214Gc例如如圖6B所示般以如下方式突出，即：覆蓋沿Y軸方向延伸之鰭片200A整體，且覆蓋形成於鰭片200A之兩端部之源極區域214S及汲極區域214D之一部分。藉此，於缺口部X形成通道。具體而言，如圖8及圖9所示，分別而言於閘極電極214G之與水平部分214Gc對向之半導體層200S之正面200S1附近形成表面通道214Ca，在與垂直部分214Ga、214Gb之對向之側面分別對向之鰭片200A之側壁形成側壁通道214Cb，在與垂直部分214Ga、214Gb各者之底面對向之半導體層200S形成底面通道214Cc，在與在垂直部分214Ga、214Gb各者中於Y軸方向對向之一對側面對向之半導體層200S(例如與圖7B之加網狀之部分對向之半導體層200S)形成輸送通道214Cd。此外，側壁通道214Cb之Y軸方向之寬度如圖9所示般自半導體層200S之正面200S1向背面200S2變窄。藉此，電流經由表面通道214Ca及側壁通道214Cb且經由底面通道214Cc及輸送通道214Cd而流通。

配線層200T例如包含鈍化膜221、層間絕緣膜222及複數條配線(第1配線層W1、第2配線層W2、第3配線層W3)。鈍化膜221例如與半導體層200S之正面相接，且覆蓋半導體層200S之正面整面。該鈍化膜221覆蓋選擇電晶體SEL、放大電晶體AMP、重置電晶體RST及FD轉換增益切換電晶體FDG各者之閘極電極。層間絕緣膜222設置於鈍化膜221與第3基板300之間。藉由該層間絕緣膜222，將複數條配線(第1配線層W1、第2配線層W2、第3配線層W3)分離。層間絕緣膜222係由例如氧化矽構成。

於配線層200T，例如自半導體層200S側依序設置第1配線層W1、第2配線層W2、第3配線層W3及接點部201、202，其等相互藉由層間絕緣膜222而絕緣。於層間絕緣膜222，設置有複數個連接第1配線層W1、第2配線層W2或第3配線層W3、與其等之下層的連接部。連接部係在設置於層間絕緣膜222之連接孔埋設導電材料之部分。

例如，藉由第1配線層W1，將貫通電極120E與放大電晶體AMP之閘極及FD轉換增益切換電晶體FDG之源極連接。第1配線層W1例如連接貫通電極121E、與例如連接於設置於半導體層200S之VSS接點區域之連接部。藉此，將半導體層200S之VSS接點區域與半導體層100S之VSS接點區域118電性連接。

接點部201、202可設置於在俯視下重疊於像素陣列部540之位置，或可設置於像素陣列部540之外側之周邊部。接點部201、202設置於第2基板200之正面(配線層200T側之面)。接點部201、202係由例如Cu(銅)及Al(鋁)等金屬構成。接點部201、202露出於配線層200T之正面(第3基板300側之面)。接點部201、202用於第2基板200與第3基板300之電性連接、及第2基板200與第3基板300之貼合。

第3基板300例如自第2基板200側依序具有配線層300T及半導體層300S。例如，半導體層300S之正面設置於第2基板200側。半導體層300S係由矽基板構成。於該半導體層300S之正面側之部分設置有電路。具體而言，於半導體層300S之正面側之部分例如設置有輸入部510A、列驅動部520、時序控制部530、行信號處理部550、圖像信號處理部560及輸出部510B中之至少一部分。設置於半導體層300S與第2基板200之間之配線層300T例如包含層間絕緣膜、由該層間絕緣膜分離之複數個配線層、及接點部301、302。接點部301、302露出於配線層300T之正面(第2基板200側之面)，分別而言，接點部301與第2基板200之接點部201相接，接點部302與第2基板200之接點部202相接。接點部301、302電性連接於形成於半導體層300S之電路(例如，輸入部510A、列驅動部520、時序控制部530、行信號處理部550、圖像信號處理部560及輸出部510B之至少任一者)。接點部301、302係由例如Cu(銅)及鋁(Al)等金屬構成。例如，經由連接孔部H1而外部端子連接於輸入部510A，經由連接孔部H2而外部端子連接於輸出部510B。

[像素電晶體之製造方法] 圖10A～圖10J係顯示圖6B等所示之像素電晶體之製造方法之一例者。

首先，於半導體層200S之正面200S1形成硬遮罩，進行光微影術及蝕刻，例如，如圖10A所示，於半導體層200S之正面200S1形成複數個槽H3，於半導體層200S之正面200S1整面形成等間隔地豎立設置之複數個鰭片200A。藉此，於半導體層200S之正面200S1形成以大致一定之寬度於大致垂直方向豎立設置之鰭片200A。

其次，如圖10B所示，於以將複數個鰭片200A之間之槽H3掩埋之方式，成膜例如氮化矽膜作為硬遮罩231之後，藉由CMP(Chemical Mechanical Polishing，化學機械研磨)研磨硬遮罩231之表面而平坦化。繼而，如圖10C所示，藉由光微影術及蝕刻，將硬遮罩231圖案化，以保護像素電晶體之有效區域200X。其次，如圖10D所示，對自硬遮罩231露出之鰭片200A進行蝕刻。此時，藉由鰭片200A之一部分殘留，而形成凸部200B。

繼而，如圖10E所示，向自硬遮罩231露出之半導體層200S注入p型之雜質(例如硼(B))而形成井區域211。藉此，井區域211形成於鰭片200A之外側，形成鰭片部分全部為非摻雜之狀態之鰭片200A。其次，如圖10F所示，於半導體層200S上，藉由例如熱氧化，成膜氧化膜232。繼而，如圖10G所示，藉由CMP研削氧化膜232及硬遮罩231而將表面平坦化。藉此，形成將相鄰之像素電晶體元件分離之元件分離區域213。此時，形成於半導體層200S之凸部200B藉由與元件分離區域213嵌合，可提高半導體層200S與元件分離區域213之密接強度。

其次，如圖10H所示，例如，於使用熱磷酸溶液去除硬遮罩231之後，形成與複數個鰭片200A之側面及上表面以及露出於相鄰之鰭片200A之間之半導體層200S之表面連續之閘極絕緣膜216。繼而，如圖10I所示，以將相鄰之鰭片200A之間及鰭片200A與元件分離區域213之間埋入之方式成膜多晶矽膜233。其次，如圖10J所示，對多晶矽膜233進行加工。藉此，形成像素電晶體(例如放大電晶體AMP及選擇電晶體SEL)之閘極電極214G。

之後，於向自閘極電極214G露出之半導體層200S之有效區域200X注入n型之雜質(例如磷(P))而形成LDD區域214L之後，於閘極電極214G之側面形成側壁215。最後，以較LDD區域214L為高之濃度注入n型之雜質(例如砷(As))而形成源極區域214S及汲極區域214D，藉此，圖7A等所示之像素電晶體完成。

此外，於圖7A等中顯示了將井區域211僅選擇性地形成於元件分離區域213之下方之例，但不限定於此。井區域211例如可如圖11所示般於不到達鰭片200A之基底部分之範圍內於半導體層200S之背面200S2整面延伸。藉此，可實現更穩定之元件分離。於半導體層200S之背面200S2整面延伸之井區域211例如可於如圖12所示般對半導體層200S之正面200S1藉由光微影術及蝕刻進行加工而形成複數個複數個鰭片200A之前，藉由利用自半導體層200S之正面200S1側之離子佈植等注入p型之雜質(例如硼(B))而形成。

又，於圖10A中顯示了於半導體層200S之正面200S1整面形成等間隔地豎立設置之複數個鰭片200A之例，但不限定於此。例如，於如本實施形態之攝像裝置1般，將光電二極體PD與像素電路210設置於不同之基板之情形下，藉由設為使構成像素電路210之複數個像素電晶體密集之佈局，例如，可如圖13所示，僅於規定之區域設置槽H3，形成複數個鰭片200A。換言之，可不形成成為虛設之鰭片200A。藉由設為使複數個像素電晶體密集之佈局，即便不形成成為虛設之鰭片200A，亦可形成以大致一定之寬度於大致垂直方向豎立設置之鰭片200A。

[攝像裝置之動作] 其次，使用圖14及圖15關於攝像裝置1之動作進行說明。圖14及圖15係於圖3中新增表示各信號之路徑之箭頭者。圖14係以箭頭表示自外部向攝像裝置1輸入之輸入信號、與電源電位及基準電位之路徑者。圖15以箭頭表示自攝像裝置1向外部輸出之像素信號之信號路徑。例如，經由輸入部510A輸入至攝像裝置1之輸入信號(例如像素時脈及同步信號)向第3基板300之列驅動部520傳送，且由列驅動部520製作列驅動信號。該列驅動信號經由接點部301、201送至第2基板200。進而，該列驅動信號經由配線層200T內之列驅動信號線542，到達像素陣列部540之單位胞元539各者。到達第2基板200之單位胞元539之列驅動信號中之傳送閘極TG以外之驅動信號輸入至像素電路210，將像素電路210中所含之各電晶體驅動。傳送閘極TG之驅動信號輸入至第1基板100之傳送閘極TG，將像素541驅動。又，自攝像裝置1之外部供給至第3基板300之輸入部510A(輸入端子511)之電源電位及基準電位經由接點部301、201送至第2基板200，且經由配線層200T內之配線供給至單位胞元539各者之像素電路210。基準電位亦供給至第1基板100之像素541。另一方面，以第1基板100之像素541進行光電轉換後之像素信號就每一單位胞元539送至第2基板200之像素電路210。基於該像素信號之像素信號自像素電路210經由垂直信號線543及接點部202、302送至第3基板300。該像素信號在由第3基板300之行信號處理部550及圖像信號處理部560進行處理之後，經由輸出部510B輸出至外部。

[作用、效果] 圖16係示意性顯示作為比較例1之像素電晶體之平面構成者。圖17係示意性顯示與圖16所示之V-V’線對應之剖面構成者。圖18係示意性顯示與圖16所示之VI-VI’線對應之剖面構成者。於將並聯配置之MOS型之電晶體彼此分離之情形下，若為例如N型之電晶體，則如例如圖17所示般，以自具有STI構造之元件分離部1213之下方覆蓋相鄰之同型之電晶體彼此之方式無間隙地形成P型之井1211。如是，於井1211與源極區域1214S及汲極區域1214D之間形成二極體。藉由向井1211施加電壓以使該二極體不動作，可使電流不流經電晶體間。具體而言，例如，藉由向P型之井1211施加與電晶體所使用之電壓中最低之電壓同等以下之電壓，可阻止電流自電壓最高之汲極區域1214D向相鄰之電晶體之源極區域1214S流通。

於一般性NMOS電晶體之製造步序中，在元件分離部1213之加工後，注入例如p型之雜質(例如硼(B))而遍及半導體層1200之整面形成井1211。之後，藉由在形成槽之後，經由閘極加工、LDD注入、側壁加工及形成源極區域及汲極區域之n型之雜質(例如砷(As))之注入等之步序，而形成具有如圖17及圖18所示之剖面構成之電晶體。如此般形成之電晶體由於如圖17及圖18所示般將P型之井1211形成於鰭片1200A之基底部分，故即便通道反轉，亦形成電流不易流通之區域。例如，於將平面型之NMOS電晶體之gm設為1時，即便製作以gm成為1.6倍之方式設計通道長(L)/通道寬(W)之鰭片型電晶體，使用上述方法製作出之鰭片型電晶體之gm亦為1.4。又，因鰭片1200A之基底部分不作為通道作出貢獻之影響，而關於RTS(Random Telegraph Signal，隨機電報信號)雜訊，亦未如攝像那般獲得改善。

針對於此，本實施形態之攝像裝置1於具有鰭片型之三維構造之像素電晶體中，將形成於構成閘極電極214G之垂直部分214Ga、214Gb之間之鰭片200A整體以非摻雜之半導體層200S形成。藉此，可利用鰭片200A整體作為通道區域。因而，與一般性鰭片型電晶體進行比較，可提高gm。又，可改善RTS雜訊。

根據以上事實，於本實施形態之攝像裝置1中，與一般性具備鰭片型之像素電晶體之攝像裝置進行比較，能夠提高器件特性。

圖19係示意性顯示複數個鰭片1200A之平面佈局之一例者。圖20係示意性顯示在圖19所示之平面佈局中藉由蝕刻形成鰭片1200A時之各鰭片1200A之剖面形狀之一例者。圖20係示意性顯示在圖19所示之平面佈局中藉由蝕刻形成鰭片1200A時之各鰭片1200A之剖面形狀之另一例者。例如，於使用各向異性蝕刻形成具有圖19所示之平面佈局之複數個鰭片1200A之情形下，於鰭片1200A之側面形成錐形。各向異性之乾式蝕刻可藉由蝕刻氣體與經蝕刻之材料之反應生成物之再附著跟蝕刻之平衡而垂直進行加工。然而，於周邊之蝕刻面積不同之情形下，反應生成物之附著與蝕刻之平衡根據蝕刻面積之不同而變化。

如圖19所示，於依照W2＜W1＜W3＜W4之順序，相鄰之鰭片1200A之間隔變寬之佈局中，例如，於按照以間隔W2相鄰之鰭片1200A之側壁為垂直之方式調整蝕刻氣體之流量及壓力、電極之電壓等之情形下，如圖20所示，雖然以間隔W2相鄰之鰭片1200A之側壁可加工成垂直，但相應於其他部分之間隔，於側壁形成錐形。又，於以間隔W3與間隔W4之間之鰭片1200A之側壁為垂直之方式調整蝕刻氣體之流量及壓力、電極之電壓等之情形下，如圖21所示，以較間隔W3、W4為窄之間隔配置之鰭片1200A為側壁被過度蝕刻而主體彎曲之剖面形狀。如此，於在主體彎曲之剖面形狀之鰭片1200A之正面成膜閘極絕緣膜之情形下，成膜於縮頸之部分之閘極絕緣膜極端變薄，成為耐久性降低及擊穿之原因。

針對於此，考量以相鄰之鰭片之間隔變得相等之方式配置虛設之鰭片而使周邊之蝕刻面積均一之方法，但於如本實施形態之攝像裝置1般於周圍配置貫通電極之情形下，無法容易配置虛設之鰭片。因而，於前述之固體攝像裝置中，採用鰭片寬於半導體基板之深度方向變窄之垂直閘極電極部之形狀。然而，由於基底部分之鰭片寬為寬，故結果上電晶體之節距受基底部分之鰭片寬限制，有電晶體之尺寸變大之問題。進而，要求就每一佈局探討如鰭片之剖面形狀不會成為主體彎曲之蝕刻條件。

於本實施形態之攝像裝置1中，如上述般，將複數個鰭片120A與有效區域120X分開進行加工。具體而言，如圖10A所示般，於以包含虛設之鰭片200A地複數個鰭片200A為等間隔之方式形成槽H3之後，選擇性地去除虛設之鰭片200A而形成元件分離區域213。藉此，所有鰭片200A之側壁加工成大致垂直。因而，可縮小鰭片200A之寬度方向(X軸方向)之電晶體之尺寸，故而可提高面積效率。又，由於用於形成鰭片200A之槽H3之寬度大致一定，故可削減蝕刻條件之探討時間。進而，藉由鰭片200A之側壁為大致垂直，可改善短通道特性(SCE)。

圖22係示意性顯示作為比較例2之像素電晶體之平面構成者。圖23係示意性顯示與圖22所示之VIII-VIII’線對應之剖面構成者。圖24係示意性顯示與圖22所示之IX-IX’線對應之剖面構成者。圖25係顯示比較例2及實施例之互導(gm)者。圖26係顯示比較例2及實施例之電流電壓特性者。如圖23所示，若於閘極電極1214G之埋入部分無錐形，則於經埋入之閘極電極1214G之底面形成通道。然而，由於在底面之通道之兩端存在元件分離部1213，故即便通道反轉，電流亦不流通。又，若加深鰭片1200A之深度(例如200 nm)，將源極區域1214S及汲極區域1214D形成至與鰭片1200A之基底部分對應之深度，則雜質擴散至垂直通道部分，為無法關斷之電晶體。一般而言，源極區域1214S及汲極區域1214D之深度之界限為100 nm～150 nm左右，於較其為深之部分處雜質濃度變低。因而，超過100 nm～150 nm之深度之鰭片1200A之垂直通道部分由於源極區域1214S及汲極區域1214D之電阻變高，故幾乎不流通電流。

針對於此，於本實施形態之攝像裝置1中，於具有大致矩形形狀之有效區域200X外緣形成缺口部X，於該缺口部X形成閘極214之垂直部分214Ga、214Gb，且以覆蓋源極區域214S及汲極區域214D之一部分之方式使水平部分214Gc突出，藉此，於缺口部X，除形成表面通道214Ca外，亦形成側壁通道214Cb、底面通道214Cc及輸送通道214Cd。因此，如圖25及圖26所示，與上述之電晶體(比較例2)進行比較，能夠提供一種即便為相同之面積之電晶體，亦具有更高之gm，且具有優異之電流電壓特性的電晶體。

以下，關於本揭示之變化例1、2以及適用例及應用例進行說明。以下，關於與上述實施形態同樣之構成要素賦予同一符號，且適宜地省略其說明。

＜2.變化例＞ (2-1.變化例1) 圖27係示意性顯示本揭示之變化例1之像素電晶體之剖面構成者。

於上述實施形態中，顯示了向源極區域214S側及汲極區域214D側突出之構成閘極電極214G之水平部分214Gc之寬度相同之例，但不限定於此。於本變化例中，如圖27所示，使構成閘極電極214G之水平部分214Gc向汲極區域214D側之突出寬度(W5)大於向源極區域214S側之突出寬度(W6)(W5＞W6)。

於NMOS電晶體中，有因由熱載子注入(HCI)現象之發生所致之臨限值電壓之上升及遷移率之降低，而電流值減小之問題。作為其對策，於形成LDD區域以使汲極側之電場不致變高之後，於閘極電極之周圍形成側壁，形成雜質濃度較LDD區域為高之源極區域及汲極區域。圖28係顯示因側壁寬所致之雜訊電流(Isub)與壽命之關係者。可知若縮小側壁寬而減小佔位面積，則壽命變短。

相對於此，於本變化例中，使構成閘極電極214G之水平部分214Gc向被施加高電壓之汲極區域214D側更大幅度伸出。水平部分214Gc向汲極區域214D側之突出可獲得與側壁215之形成同等之效果。具體而言，藉由使水平部分214Gc向汲極區域214D側大幅度突出，可確保汲極區域214D與通道端部之距離，故而可緩和閘極電極142G端部之電場。又，於汲極區域214D與通道區域之間，可充分確保形成緩和電場之LDD區域214L之區域。

因此，能夠於不犧牲壽命下縮小電流流通之方向(Y軸方向)之電晶體之尺寸。

(2-2.變化例2) 圖29A～圖29K係顯示本揭示之變化例2之像素電晶體之製造方法之一例者。

首先，如圖29A所示，對預先形成有井區域211之半導體層200S進行光微影術及蝕刻，對有效區域以外之半導體層200S進行加工。其次，如圖29B所示，成膜矽氮化膜(SiN膜)235，於藉由CMP將表面平坦化之後，藉由微影術將硬遮罩234圖案化。繼而，如圖29C所示，於對SiN膜235進行蝕刻之後，向自SiN膜235露出之半導體層200S注入p型之雜質(例如硼(B))，使井區域211伸出。

其次，如圖29D所示，於半導體層200S上，藉由例如熱氧化，成膜成為元件分離區域213之氧化膜。繼而，如圖29E所示，於藉由CMP研削成為元件分離區域213之氧化膜及SiN膜235，將表面平坦化之後，成膜硬遮罩236。該硬遮罩236可使用氧化膜、或於氧化膜上積層矽氮化膜等之多層膜。繼而，如圖29F所示，藉由微影術將硬遮罩236圖案化。

繼而，如圖29G所示，對自硬遮罩236露出之半導體層200S進行蝕刻，形成具有相同之寬度之槽H3。藉此，形成複數個鰭片200A。其次，如圖29H所示，使用熱磷酸溶液去除硬遮罩236。進而，如圖29I所示，於形成與複數個鰭片200A之側面及上表面以及露出於相鄰之鰭片200A之間之半導體層200S之表面連續之閘極絕緣膜216之後，以將相鄰之鰭片200A之間及鰭片200A與元件分離區域213之間埋入之方式成膜多晶矽膜233。

其次，如圖29J所示，對多晶矽膜233進行加工。藉此，形成像素電晶體(例如放大電晶體AMP及選擇電晶體SEL)之閘極電極214G。之後，於向自閘極電極214G露出之半導體層200S之有效區域200X注入n型之雜質(例如磷(P))而形成LDD區域214L之後，於閘極電極214G之側面形成側壁215。最後，以較LDD區域214L為高之濃度注入n型之雜質(例如砷(As))而形成源極區域214S及汲極區域214D，藉此，圖29K所示之像素電晶體完成。

圖30係示意性顯示圖29K所示之放大電晶體AMP及選擇電晶體SEL之平面構成者。使用本變化例之製造步序製造出之像素電晶體由於首先形成元件分離區域213，故於形成缺口部X之有效區域之外緣形成之槽H3原狀殘留。因而，較形成於使用於上述實施形態中所說明之製造步序製造出之像素電晶體之缺口部X之閘極電極214G之垂直部分214Ga、214Gb為寬幅。具體而言，於上述實施形態中，閘極電極214G之垂直部分214Ga、214Gb之寬度例如較埋入放大電晶體AMP之有效區域之垂直部分214Gd為小，而相對於地，使用本變化例之製造步序形成之閘極電極214G之垂直部分214Ga、214Gb之寬度例如為與埋入放大電晶體AMP之有效區域之垂直部分214Gd大致相同之寬度。相應地，閘極電極214G之面積變大。

如此，雖然與上述實施形態之像素電晶體進行比較，面積效率降低，但即便於形成元件分離區域213之後形成複數個鰭片200A，亦可形成獲得與上述實施形態同樣之效果之像素電晶體。

＜3.適用例＞ (應用例1) 上述攝像裝置1等可應用於例如數位靜態相機或視訊攝影機等相機系統、或是具有攝像功能之行動電話等具備攝像功能之所有類型之電子機器。圖31係顯示電子機器1000之概略構成者。

電子機器1000例如具有：透鏡群1001、攝像裝置1、DSP(Digital Signal Processor，數位信號處理器)電路1002、訊框記憶體1003、顯示部1004、記錄部1005、操作部1006、及電源部1007，且經由匯流排線1008相互連接。

透鏡群1001係擷取來自被攝體之入射光(像光)並成像於攝像裝置1之攝像面上者。攝像裝置1將藉由透鏡群1001而成像於攝像面上之入射光之光量以像素單位轉換成電信號，並作為像素信號供給至DSP電路1002。

DSP電路1002係處理自攝像裝置1供給之信號之信號處理電路。DSP電路1002輸出處理來自攝像裝置1之信號而獲得之圖像資料。訊框記憶體1003係以訊框單位暫時保持由DSP電路1002予以處理之圖像資料者。

顯示部1004包含例如液晶面板或有機EL(Electro Luminescence，電致發光)面板等之面板型顯示裝置，且將由攝像裝置1拍攝到之動畫或靜畫之圖像資料記錄於半導體記憶體或硬碟等之記錄媒體。

操作部1006依照使用者之操作，輸出關於電子機器1000所具有之各種功能之操作信號。電源部1007係將成為DSP電路1002、訊框記憶體1003、顯示部1004、記錄部1005及操作部1006之動作電源之各種電源對於該等供給對象適宜供給者。

(應用例2) 圖32A係示意性顯示具備攝像裝置1之光檢測系統2000之整體構成之一例者。圖32B係顯示光檢測系統2000之電路構成之一例者。光檢測系統2000具備：作為發出紅外光L2之光源部之發光裝置2001、及作為具有光電轉換元件之受光部之光檢測裝置2002。作為光檢測裝置2002，可使用上述之攝像裝置1。光檢測系統2000可進一步具備系統控制部2003、光源驅動部2004、感測器控制部2005、光源側光學系統2006及相機側光學系統2007。

光檢測裝置2002可檢測光L1及光L2。光L1係來自外部之環境光於被攝體(測定對象物)2100(圖32A)中反射後之光。光L2係於發光裝置2001中發出後由被攝體2100反射後之光。光L1係例如可見光，光L2係例如紅外光。光L1於光檢測裝置2002之光電轉換部中能夠檢測到，光L2於光檢測裝置2002之光電轉換區域中能夠檢測到。可根據光L1獲得被攝體2100之圖像資訊，根據光L2獲得被攝體2100與光檢測系統2000之間之距離資訊。光檢測系統2000例如可搭載於智慧型手機等電子機器或車等移動體。發光裝置2001例如可由半導體雷射、面發光半導體雷射、垂直共振器型面發光雷射(VCSEL)構成。作為自發光裝置2001發出之光L2之光檢測裝置2002之檢測方法，可採用例如iTOF方式，但不限定於此。於iTOF方式中，光電轉換部可藉由例如光飛行時間(Time-of-Flight；TOF)來測定與被攝體2100之距離。作為自發光裝置2001發出之光L2之光檢測裝置2002之檢測方法，例如，亦可採用結構光方式或立體視覺方式。於例如結構光方式中，藉由將預先決定之圖案之光投影至被攝體2100，解析該圖案之變形情況，可測定光檢測系統2000與被攝體2100之距離。又，於立體視覺方式中，藉由使用例如2個以上之相機，取得對被攝體2100自2個以上之不同之視點觀察到之2個以上之圖像，可測定光檢測系統2000與被攝體之距離。此外，發光裝置2001與光檢測裝置2002可藉由系統控制部2003來同步控制。

＜4.應用例＞ (對於內視鏡手術系統之應用例) 本揭示之技術(本技術)可應用於各種產品。例如，本揭示之技術可應用於內視鏡手術系統。

圖33係顯示可應用本揭示之技術(本技術)之內視鏡手術系統之概略性構成之一例之圖。

於圖33中，圖示施術者(醫師)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之狀況。如圖示般，內視鏡手術系統11000包含：內視鏡11100、氣腹管11111或能量處置具11112等其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之手推車11200。

內視鏡11100包含：鏡筒11101，其自前端起特定長度之區域插入患者11132之體腔內；及相機頭11102，其連接於鏡筒11101之基端。於圖示之例中，圖示構成為具有硬性鏡筒11101之所謂硬性鏡之內視鏡11100，但內視鏡11100亦可構成為具有軟性鏡筒之所謂軟性鏡。

於鏡筒11101之前端設置有嵌入有物鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光由在鏡筒11101之內部延伸設置之光導件導光至該鏡筒之前端，並經由物鏡向患者11132之體腔內之觀察對象照射。此外，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。

於相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)由該光學系統集光於該攝像元件。藉由該攝像元件對觀察光進行光電轉換，而產生與觀察光對應之電信號、即與觀察像對應之圖像信號。該圖像信號作為RAW資料被發送至相機控制單元(CCU：Camera Control Unit)11201。

CCU 11201包含CPU(Central Processing Unit，中央處理器)或GPU(Graphics Processing Unit，圖形處理器)等，統括地控制內視鏡11100及顯示裝置11202之動作。進而，CCU 11201自相機頭11102接收圖像信號，對該圖像信號實以例如顯影處理(解馬賽克處理)等用於顯示基於該圖像信號之圖像之各種圖像處理。

顯示裝置11202藉由來自CCU 11201之控制而顯示基於由該CCU 11201實施圖像處理後之圖像信號的圖像。

光源裝置11203例如包含LED(Light emitting diode，發光二極體)等光源，將拍攝手術部位等時之照射光供給至內視鏡11100。

輸入裝置11204係對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對於內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之意旨之指示等。

處置具控制裝置11205控制用於燒灼、切開組織或封堵血管等之能量處置具11112之驅動。氣腹裝置11206出於確保內視鏡11100之視野及確保施術者之作業空間之目的，為了使患者11132之體腔膨脹，而經由氣腹管11111將氣體送入該體腔內。記錄器11207係可記錄與手術相關之各種資訊之裝置。印表機11208係可將與手術相關之各種資訊以文字、圖像或圖表等各種形式予以印刷之裝置。

此外，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203可包含例如LED、雷射光源或由其等之組合構成之白色光源。在由RGB雷射光源之組合構成白色光源時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故在光源裝置11203中可進行攝像圖像之白平衡之調整。又，該情形下，藉由分時地對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步地控制相機頭11102之攝像元件之驅動，而亦可分時地拍攝與RGB各者對應之圖像。根據該方法，即便於該攝像元件未設置彩色濾光器，亦可獲得彩色圖像。

又，光源裝置11203可以每隔特定之時間變更所輸出之光之強度之方式控制該驅動。藉由與該光之強度之變更之時序同步地控制相機頭11102之攝像元件之驅動且分時地取得圖像，且將該圖像合成，而可產生無所謂欠曝及過曝之高動態範圍之圖像。

又，光源裝置11203可構成為可供給與特殊光觀察對應之特定之波長頻帶之光。於特殊光觀察中，例如，進行藉由利用生物體組織之光之吸收之波長依存性，照射與通常之觀察時之照射光(亦即，白色光)相比更窄頻帶之光，而高對比度地拍攝黏膜表層之血管等特定之組織之所謂窄頻帶光觀察(Narrow Band Imaging，內鏡窄帶成像術)。或，於特殊光觀察中，可進行利用藉由照射激發光產生之螢光而獲得圖像之螢光觀察。於螢光觀察中，可進行對生物體組織照射激發光而觀察來自該生物體組織之螢光(自身螢光觀察)、或對生物體組織局部注射靛氰綠(ICG)等之試劑且對該生物體組織照射與該試劑之螢光波長對應之激發光而獲得螢光像等。光源裝置11203可構成為可供給與如此之特殊光觀察對應之窄頻光及/或激發光。

圖34係顯示圖33所示之相機頭11102及CCU 11201之功能構成之一例之方塊圖。

相機頭11102具有：透鏡單元11401、攝像部11402、驅動部11403、通訊部11404、及相機頭控制部11405。CCU 11201具有：通訊部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU 11201藉由傳送纜線11400可相互通訊地連接。

透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端擷取入之觀察光被導光至相機頭11102，而入射至該透鏡單元11401。透鏡單元11401係將包含變焦透鏡及對焦透鏡之複數個透鏡組合而構成。

攝像部11402係由攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂之單板式)，亦可為複數個(所謂之多板式)。在攝像部11402由多板式構成時，例如可藉由利用各攝像元件產生與RGB各者對應之圖像信號，且將其等合成，而獲得彩色圖像。或，攝像部11402亦可構成為具有用於分別取得與3D(dimensional，維度)顯示對應之右眼用及左眼用之圖像信號的1對攝像元件。藉由進行3D顯示，而施術者11131可更準確地掌握手術部位之生物體組織之深度。此外，在攝像部11402由多板式構成時，亦可與各攝像元件對應地，將透鏡單元11401設置複數個系統。

又，攝像部11402可未必一定設置於相機頭11102。例如，攝像部11402可於鏡筒11101之內部設置於物鏡之正後方。

驅動部11403係由致動器構成，藉由來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及對焦透鏡沿光軸移動特定之距離。藉此，可適宜地調整由攝像部11402拍攝之攝像圖像之倍率及焦點。

通訊部11404係由用於在與CCU 11201之間收發各種資訊之通訊裝置構成。通訊部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400發送至CCU 11201。

又，通訊部11404自CCU 11201接收用於控制相機頭11102之驅動之控制信號，並供給至相機頭控制部11405。於該控制信號中例如包含指定攝像圖像之訊框率之意旨之資訊、指定攝像時之曝光值之意旨之資訊、及/或指定攝像圖像之倍率及焦點之意旨之資訊等與攝像條件相關之資訊。

此外，上述之訊框率或曝光值、倍率、焦點等攝像條件可由使用者適宜地指定，亦可基於取得之圖像信號由CCU 11201之控制部11413自動設定。如為後者，需在內視鏡11100搭載所謂之AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動對焦)功能及AWB(Auto White Balance，自動白平衡)功能。

相機頭控制部11405基於經由通訊部11404接收到之來自CCU 11201之控制信號而控制相機頭11102之驅動。

通訊部11411係由用於在與相機頭11102之間收發各種資訊之通訊裝置構成。通訊部11411接收自相機頭11102經由傳送纜線11400發送之圖像信號。

又，通訊部11411對相機頭11102發送用於控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電性通訊或光通訊等發送。

圖像處理部11412對自相機頭11102發送之作為RAW資料之圖像信號施以各種圖像處理。

控制部11413進行與內視鏡11100對手術部位等之攝像、及藉由手術部位等之攝像而獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用於控制相機頭11102之驅動之控制信號。

又，控制部11413基於由圖像處理部11412實施圖像處理後之圖像信號使顯現有手術部位等之攝像圖像顯示於顯示裝置11202。此時，控制部11413可利用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像中所含之物體之邊緣之形狀或顏色等，而可辨識鑷子等手術器具、特定之生物體部位、出血、能量處置具11112之使用時之霧氣等。控制部11413可在使顯示裝置11202顯示攝像圖像時，使用該辨識結果使各種手術支援資訊重疊顯示於該手術部位之圖像。藉由重疊顯示手術支援資訊，對施術者11131予以提示，而可減輕施術者11131之負擔，而施術者11131準確地進行手術。

連接相機頭11102及CCU 11201之傳送纜線11400可為與電信號之通訊對應之電信號纜線、與光通訊對應之光纖、或其等之複合纜線。

此處，於圖示之例中，可使用傳送纜線11400以有線進行通訊，但相機頭11102與CCU 11201之間之通訊亦可以無線進行。

以上，說明了可應用本揭示之技術之內視鏡手術系統之一例。本發明之技術可應用於以上所說明之構成中之攝像部11402。藉由將本發明之技術應用於攝像部11402，而檢測精度提高。

此外，此處，作為一例，說明了內視鏡手術系統，但本揭示之技術此外可應用於例如顯微鏡手術系統等。

(對於移動體之應用例) 本揭示之技術(本技術)可應用於各種產品。例如，本揭示之技術可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人移動性裝置、飛機、無人機、船舶、機器人、建設機械、農業機械(曳引機器)等任一種類之移動體之裝置而實現。

圖35係顯示作為可應用本揭示之技術之移動體控制系統之一例之車輛控制系統之概略性構成例之方塊圖。

車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖35所示之例中，車輛控制系統12000具備：驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface，介面)12053。

驅動系統控制單元12010依照各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等的控制裝置而發揮功能。

車體系統控制單元12020依照各種程式控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動車窗裝置、或頭燈、尾燈、煞車燈、方向燈或霧燈等各種燈之控制裝置發揮功能。該情形下，可對車體系統控制單元12020輸入自代替鑰匙之可攜式機發出之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動車窗裝置、燈等。

車外資訊檢測單元12030檢測搭載車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。

攝像部12031係接收光且輸出與該光之受光量相應之電信號之光感測器。攝像部12031可將電信號作為圖像而輸出，亦可作為測距之資訊而輸出。又，攝像部12031所接收之光可為可見光，也可為紅外線等之非可見光。

車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040例如連接有檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，可算出駕駛者之疲勞度或注意力集中度，亦可判別駕駛者是否打瞌睡。

微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之避免碰撞或緩和衝擊、基於車距之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等的ADAS(Advanced Driver Assistance Systems，先進駕駛輔助系統)之功能為目的之協調控制。

又，微電腦12051藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛之周圍之資訊而控制驅動力產生裝置、轉向機構或制動裝置等，而可進行以不依賴駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。

又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可進行根據由車外資訊檢測單元12030檢測出之前方車或對向車之位置而控制頭燈，而將遠光燈切換為近光燈等之以謀求防眩為目的之協調控制。

聲音圖像輸出部12052朝可針對車輛之乘客或車外以視覺性或聽覺性通知資訊之輸出裝置，發送聲音及圖像中至少一者之輸出信號。於圖35之例中，作為輸出裝置，例示有音訊揚聲器12061、顯示部12062及儀表板12063。顯示部12062例如可包含車載顯示器及抬頭顯示器之至少一者。

圖36係顯示攝像部12031之設置位置之例之圖。

於圖36中，具有攝像部12101、12102、12103、12104、12105作為攝像部12031。

攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、後照鏡、後保險桿、尾門及車廂內之擋風玻璃之上部等位置。前保險桿所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。後照鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或尾門所具備之攝像部12104主要取得車輛12100後方之圖像。車廂內之擋風玻璃之上部所具備之攝像部12105主要用於前方車輛或行人、障礙物、號誌機、交通標誌或車道線等之檢測。

此外，於圖36中，顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113表示分別設置於後照鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或尾門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝之圖像資料，可獲得自上方觀察車輛12100之俯瞰圖像。

攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者可為包含複數個攝像元件之立體攝影機，亦可為具有相位差檢測用之像素之攝像元件。

例如，微電腦12051藉由基於自攝像部12101至12104獲得之距離資訊，求得與攝像範圍12111至12114內之各立體物相隔之距離、及該距離之時間性變化(對於車輛12100之相對速度)，而可尤其將位於車輛12100之行進路上最近之立體物、且為在與車輛12100大致相同之方向以特定之速度(例如0 km/h以上)行駛之立體物擷取作為前方車。進而，微電腦12051可設定針對前方車於近前應預先確保之車距，進行自動煞車控制(亦包含停止追隨控制)、自動加速控制(亦包含追隨起步控制)等。如此般可進行以不依賴駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。

例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將與立體物相關之立體物資料分類為機車、普通車輛、大型車輛、行人、電線桿等其他立體物而加以擷取，用於自動躲避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛員可視認之障礙物及難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當遇到碰撞風險為設定值以上而有可能發生碰撞之狀況時，藉由經由音訊揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避操舵，而可進行用於避免碰撞之駕駛支援。

攝像部12101至12104之至少1個可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定在攝像部12101至12104之攝像圖像中是否存在有行人而辨識行人。如此之行人之辨識藉由例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之程序、及針對表示物體之輪廓之一系列特徵點進行圖案匹配處理而判別是否為行人之步序而進行。當微電腦12051判定為在攝像部12101至12104之攝像圖像中存在有行人，且辨識行人時，聲音圖像輸出部12052以對該被辨識出之行人重疊顯示用於強調之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可控制顯示部12062而將顯示行人之圖標等顯示於所期望之位置。

以上，舉出上述實施形態及其等之變化例1、2以及適用例及應用例說明了本揭示，但本揭示並非係限定於上述實施形態等者，可進行各種變化。

例如，於上述實施形態中，顯示了將光電轉換部(光電二極體PD)與像素電路(像素電路210)設置於互不相同之基板(第1基板100及第2基板200)之例，但不限定於此。例如，像素電路210可與傳送電晶體TR一起形成於形成有光電二極體PD之構成第1基板100之半導體層100S之正面。該情形下，亦可藉由應用本技術來獲得同樣之效果。

又，本技術可應用於攝像裝置以外之各種半導體裝置及電子機器。具體而言，亦可應用於具備光檢測元件、受光元件、光電轉換元件、電離輻射能量轉換元件、半導體檢測器、積體電路及記憶體等半導體元件之電子機器。此外，於將本技術應用於攝像裝置之情形下，如上述實施形態之攝像裝置1般將光電二極體PD與像素電路210設置於互不相同之基板(第1基板100及第2基板200)之構成由於更不易受到構成光電二極體PD之p井層112之影響，故可獲得更大之效果。

此外，本說明書中所記載之效果終極而言僅為例示。本揭示之效果並非係限定於本說明書中所記載之效果者。本揭示可具有本說明書中所記載之效果以外之效果。

此外，本揭示亦可採用如以下之構成。根據以下之構成，於埋入構成第1主動元件之閘極電極之第1電極部及第2電極部之第1半導體層中，於第1電極部與第2電極部之間形成非摻雜之第1半導體區域。藉此，可利用第1電極部與第2電極部之間之第1半導體層整體作為通道區域，故而能夠提高器件特性。 (1) 一種攝像裝置，其包含： 光電轉換部，其產生與受光量相應之電荷； 第1主動元件，其對在前述光電轉換部中產生之電荷進行規定之動作，且具有包含在第1方向並設之第1電極部及第2電極部以及連接前述第1電極部與前述第2電極部之第3電極部的閘極電極； 第1半導體層，其具有對向之第1面及第2面，於前述第1面側埋入前述閘極電極之前述第1電極部及前述第2電極部，且於前述第1電極部與前述第2電極部之間具有非摻雜之第1半導體區域。 (2) 如前述(1)之攝像裝置，其中前述光電轉換部埋入形成於前述第1半導體層。 (3) 如前述(1)或(2)之攝像裝置，其進一步具有第2半導體層，該第2半導體層介隔著配線層積層於前述第1半導體層之前述第2面側；且 前述光電轉換部埋入形成於前述第2半導體層。 (4) 如前述(1)至(3)中任一項之攝像裝置，其中於前述第1半導體區域之外側進一步具有埋入前述第1半導體層之前述第1面之具有絕緣性之分離部；且 前述第1半導體層具有第2半導體區域，該第2半導體區域與前述分離部相接且擴展至前述第2面，並且摻雜有第1導電型之雜質。 (5) 如前述(4)之攝像裝置，其中前述第2半導體區域於前述第2面側在前述第1半導體層之整面延伸。 (6) 如前述(1)至(5)中任一項之攝像裝置，其進一步具有第2主動元件，該第2主動元件與前述第1主動元件於前述第1方向並設，對在前述光電轉換部中產生之電荷進行規定之動作，且具有包含在第1方向並設之第1電極部及第2電極部以及連接前述第1電極部與前述第2電極部之第3電極部的閘極電極。 (7) 如前述(6)之攝像裝置，其中前述第1半導體層於第1豎立設置部與第2豎立設置部之間具有凸部，且該第1豎立設置部包含設置於前述第1主動元件之前述第1電極部與前述第2電極部之間之前述第1半導體區域，該第2豎立設置部包含設置於前述第2主動元件之前述第1電極部與前述第2電極部之間之前述第1半導體區域；且 前述凸部係由將前述第1主動元件與前述第2主動元件電性分離之分離部覆蓋； 前述第1豎立設置部、前述第2豎立設置部及前述凸部於前述第1方向彼此具有大致相同之寬度且等間隔地配置。 (8) 如前述(1)至(7)中任一項之攝像裝置，其中前述第1主動元件具有： 表面通道，其形成於前述第1電極部與前述第2電極部之間之前述第1半導體層之前述第1面附近； 側壁通道，其自前述表面通道沿前述第1電極部及前述第2電極部之彼此對向之第1側面各者延伸； 底面通道，其分別形成於前述第1電極部及前述第2電極部之底面，與前述側壁通道連續；及輸送通道，其自前述表面通道附近沿前述第1電極部及前述第2電極部各者之與第1側面相鄰之第2側面延伸，與前述底面通道連續。 (9) 如前述(8)之攝像裝置，其中前述側壁通道之寬度自前述第1面側向前述第2面側變窄。 (10) 如前述(8)或(9)之攝像裝置，其中前述輸送通道對於形成於前述第1電極部及前述第2電極部各者之底部之前述底面通道各者至少形成2個。 (11) 如前述(1)至(10)中任一項之攝像裝置，其中前述第1電極部及前述第2電極部分別於俯視下沿對於前述第1方向大致垂直之第2方向延伸；且 前述第1半導體層於俯視下包含前述第1半導體區域，且具有前述第1主動元件之有效區域，該第1主動元件之有效區域具有包含在前述第2方向對應之一對第1邊及在前述第1方向對向之一對第2邊之大致矩形形狀； 前述有效區域具有缺口部，該缺口部係藉由在前述一對第2邊之至少一者埋入前述第1電極部及/或前述第2電極部而形成。 (12) 如前述(1)至(11)中任一項之攝像裝置，其中前述第1主動元件具有第4電極部，該第4電極部設置於前述第1電極部與前述第2電極部之間，且與前述第3電極部連接；且 前述第4電極部埋入前述第1半導體區域。 (13) 如前述(12)之攝像裝置，其中前述第1電極部、前述第2電極部及前述第4電極部彼此於前述第1方向具有相同之寬度。 (14) 如前述(12)或(13)之攝像裝置，其中前述第1電極部及前述第2電極部之前述第1方向之寬度較前述第4電極部之前述第1方向之寬為小。 (15) 如前述(1)至(14)中任一項之攝像裝置，其中前述第1電極部及前述第2電極部分別於俯視下沿對於前述第1方向大致垂直之第2方向延伸；且 前述第3電極部具有突出部，該突出部形成於前述第1半導體層之前述第1面上，且向前述第1電極部及前述第2電極部各者之延伸方向之兩端部之外側突出； 向前述第1電極部及前述第2電極部各者之前述兩端部中一端部側突出之第1突出部自前述一端部之突出寬度、與向另一端部側突出之第2突出部自前述另一端部之突出寬度互不相同。 (16) 如前述(15)之攝像裝置，其中前述第1半導體區域於俯視下於前述第1電極部與前述第2電極部之間沿前述第2方向延伸；且 前述第1半導體層於前述第1半導體區域之延伸方向於兩端部分別具有摻雜有第2導電型之雜質之第3半導體區域。 (17) 如前述(16)之攝像裝置，其中形成於前述第1半導體區域之延伸方向之兩端部之前述第3半導體區域中一端部側之前述第3半導體區域係前述第1主動元件之源極區域，前述另一端部側之前述第3半導體區域係前述第1主動元件之汲極區域；且 前述第1突出部向前述源極區域側突出； 前述第2突出部向前述汲極區域側突出； 前述第2突出部之突出寬度較前述第1突出部之突出寬度為大。 (18) 如前述(1)至(17)中任一項之攝像裝置，其中前述第1主動元件係構成基於在前述光電轉換部產生之前述電荷而產生像素信號之像素電路的1個或複數個電晶體。 (19) 一種攝像裝置，其包含： 光電轉換部，其產生與受光量相應之電荷； 第1半導體層，其具有對向之第1面及第2面；及 第1主動元件，其對在前述光電轉換部中產生之電荷進行規定之動作，且具有包含在第1方向並設之第1電極部及第2電極部以及連接前述第1電極部與前述第2電極部之第3電極部的閘極電極；且 前述第1電極部及前述第2電極部分別埋入前述第1半導體層之前述第1面側，且分別於俯視下沿對於前述第1方向大致垂直之第2方向延伸； 前述第3電極部具有突出部，該突出部形成於前述第1半導體層之前述第1面上，且向前述第1電極部及前述第2電極部各者之延伸方向之兩端部之外側突出； 向前述第1電極部及前述第2電極部各者之前述兩端部中一端部側突出之第1突出部自前述一端部之突出寬度、與向另一端部側突出之第2突出部自前述另一端部之突出寬度互不相同。

本發明申請案係以於美國專利商標廳於2022年7月12日申請之美國專利申請案編號63/338,556號為基礎而主張其優先權者，並藉由參照該發明申請案之全部內容而援用於本發明申請案。

雖然只要是熟悉此項技術者根據設計方面之要件及其他要因即可想到各種修正、組合、子組合、及變更，但可理解為其等包含於後附之申請專利之範圍及其均等物之範圍內。

1:攝像裝置 100:第1基板 100S, 200S, 300S:半導體層 100T, 200T, 300T:配線層 111:n型半導體區域 112:p井層 113:第1釘扎區域 114:固定電荷膜 115:絕緣膜 116:第2釘扎區域 117:像素分離部 117A:遮光膜 117B:絕緣膜 118:VSS接點區域 120, 121:墊部 120E, 121E:貫通電極 122:鈍化膜 123:層間絕緣膜 124:接合膜 200:第2基板 200A:鰭片 200B:凸部 200S1:正面 200S2:背面 200X:有效區域 201, 202, 301, 302:接點部 201R, 202R, 301R, 302R:接點區域 210:像素電路 211:井區域 212:絕緣區域 213:元件分離區域 214Ca:表面通道 214Cb:側壁通道 214Cc:底面通道 214Cd:輸送通道 214D, 1214D:汲極區域 214G, 1214G:閘極電極 214Ga, 214Gb, 214Gd:垂直部分 214Gc:水平部分 214L:LDD區域 214S, 1214S:源極區域 215:側壁 216:閘極絕緣膜 221:鈍化膜 222:層間絕緣膜 231, 234, 236:硬遮罩 232:氧化膜 233:多晶矽 235:矽氮化膜(SiN膜) 300:第3基板 401:受光透鏡 510A:輸入部 510B:輸出部 511:輸入端子 512:輸入電路部 513:輸入振幅變更部 514:輸入資料轉換電路部 515:輸出資料轉換電路部 516:輸出振幅變更部 517:輸出電路部 518:輸出端子 520:列驅動部 530:時序控制部 539:單位胞元 540:像素陣列部 541, 541A, 541B, 541C, 541D:像素 542:列驅動信號線 543:垂直信號線(行讀出線) 544:電源線 550:行信號處理部 560:圖像信號處理部 1000:電子機器 1001:透鏡群 1002:DSP電路 1003:訊框記憶體 1004:顯示部 1005:記錄部 1006:操作部 1007:電源部 1008:匯流排線 1200:半導體層 1200A:鰭片 1211:井 1213:元件分離部 2000:光檢測系統 2001:發光裝置 2002:光檢測裝置 2003:系統控制部 2004:光源驅動部 2005:感測器控制部 2006:光源側光學系統 2007:相機側光學系統 2100:被攝體(測定對象物) 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:手術器具 11111:氣腹管 11112:能量處置具 11120:支持臂裝置 11131:施術者(醫生) 11132:患者 11133:病床 11200:手推車 11201:相機控制單元/CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送纜線 11401:透鏡單元 11402, 12031, 12101, 12102, 12103, 12104, 12105:攝像部 11403:驅動部 11404, 11411:通訊部 11405:相機頭控制部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通訊網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:整合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音訊揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12111, 12112, 12113, 12114:攝像範圍 AMP:放大電晶體 A-A’, I-I’, II-II’, III-III’, IV-IV’, IX-IX’, V-V’, VI-VI’, VIII-VIII’:線 FD:浮動擴散部 FD1, FD2, FD3, FD4: FDG:FD轉換增益切換電晶體/FD傳送電晶體 H:方向 H1, H2:連接孔部 H3:槽 L, L1:光 L2:紅外光/光 PD1, PD2, PD3, PD4:光電二極體 gm:互導 RST:重置電晶體 SEL:選擇電晶體 TG, TG1, TG2, TG3, TG4:傳送閘極 TGa:垂直部分 TGb:水平部分 TGV:貫通電極 TR, TR1, TR2, TR3, TR4:傳送電晶體 V:方向 VDD:電源線 VSS:基準電位線 W1:第1配線層 W2:第2配線層/間隔 W3:第3配線層/間隔 W4:間隔 W5, W6:突出寬度 X:軸/缺口部 Y, Z:軸

圖1係顯示本揭示之實施形態之攝像裝置之功能構成之一例之方塊圖。 圖2係顯示圖1所示之攝像裝置之概略構成之俯視示意圖。 圖3係顯示沿圖2所示之A-A’線之剖面構成之示意圖。 圖4係圖1所示之單位胞元之等效電路圖。 圖5係顯示圖1所示之攝像裝置之剖面構成之一例之示意圖。 圖6A係顯示圖5所示之第1基板之平面佈局之一例之示意圖。 圖6B係顯示圖5所示之第2基板之平面佈局之一例之示意圖。 圖7A係沿圖6B所示之I-I’線之剖視示意圖。 圖7B係沿圖6B所示之II-II’線之剖視示意圖。 圖7C係沿圖6B所示之III-III’線之剖視示意圖。 圖7D係沿圖6B所示之IV-IV’線之剖視示意圖。 圖8係說明形成於缺口部之通道之示意圖。 圖9係形成於缺口部之通道之展開圖。 圖10A係說明圖7A等所示之像素電晶體之製造步序之一例之剖視示意圖。 圖10B係顯示相繼於圖10A之步序之剖視示意圖。 圖10C係顯示相繼於圖10B之步序之剖視示意圖。 圖10D係顯示相繼於圖10C之步序之剖視示意圖。 圖10E係顯示相繼於圖10D之步序之剖視示意圖。 圖10F係顯示相繼於圖10E之步序之剖視示意圖。 圖10G係顯示相繼於圖10F之步序之剖視示意圖。 圖10H係顯示相繼於圖10G之步序之剖視示意圖。 圖10I係顯示相繼於圖10H之步序之剖視示意圖。 圖10J係顯示相繼於圖10I之步序之剖視示意圖。 圖11係說明本揭示之像素電晶體之另一構成之剖視示意圖。 圖12係說明圖11所示之像素電晶體之製造步序之剖視示意圖。 圖13係說明圖7A等所示之像素電晶體之製造步序之另一例之剖視示意圖。 圖14係用於關於圖3所示之輸入信號往向攝像裝置之路徑進行說明之示意圖。 圖15係關於圖3所示之攝像裝置之像素信號之信號路徑進行說明之示意圖。 圖16係顯示作為比較例1之像素電晶體之構成之俯視示意圖。 圖17係沿圖16所示之V-V’線之剖視示意圖。 圖18係沿圖16所示之VI-VI’線之剖視示意圖。 圖19係顯示鰭片之平面佈局之一例之示意圖。 圖20係顯示藉由蝕刻形成之鰭片之形狀之一例之剖視示意圖。 圖21係顯示藉由蝕刻形成之鰭片之形狀之另一例之剖視示意圖。 圖22係顯示作為比較例2之像素電晶體之構成之俯視示意圖。 圖23係沿圖22所示之VIII-VIII’線之剖視示意圖。 圖24係沿圖22所示之IX-IX’線之剖視示意圖。 圖25係顯示比較例2及實施例之互導(gm)之特性圖。 圖26係顯示比較例2及實施例之電流電壓特性之特性圖。 圖27係顯示本揭示之變化例1之像素電晶體之剖視示意圖。 圖28係顯示由側壁寬所致之雜訊電流(Isub)與壽命之關係之特性圖。 圖29A係說明本揭示之變化例2之像素電晶體之製造步序之剖視示意圖。 圖29B係顯示相繼於圖29A之步序之剖視示意圖。 圖29C係顯示相繼於圖29B之步序之剖視示意圖。 圖29D係顯示相繼於圖29C之步序之剖視示意圖。 圖29E係顯示相繼於圖29D之步序之剖視示意圖。 圖29F係顯示相繼於圖29E之步序之剖視示意圖。 圖29G係顯示相繼於圖29F之步序之剖視示意圖。 圖29H係顯示相繼於圖29G之步序之剖視示意圖。 圖29I係顯示相繼於圖29H之步序之剖視示意圖。 圖29J係顯示相繼於圖29I之步序之剖視示意圖。 圖29K係顯示相繼於圖29J之步序之剖視示意圖。 圖30係顯示本揭示之變化例2之像素電晶體之構成之俯視示意圖。 圖31係顯示具有圖1之攝像裝置之電子機器之構成例之方塊圖。 圖32A係顯示使用圖1等所示之攝像裝置之光檢測系統之整體構成之一例之示意圖。 圖32B係顯示圖32A所示之光檢測系統之電路構成之一例之圖。 圖33係顯示車輛控制系統之概略性構成之一例之方塊圖。 圖34係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖35係顯示內視鏡手術系統之概略性構成之一例之圖。 圖36係顯示相機頭及CCU之功能構成之一例之方塊圖。

1:攝像裝置

100:第1基板

100S,200S,300S:半導體層

100T,200T,300T:配線層

111:n型半導體區域

112:p井層

113:第1釘扎區域

114:固定電荷膜

115:絕緣膜

116:第2釘扎區域

117:像素分離部

117A:遮光膜

117B:絕緣膜

118:VSS接點區域

120,121:墊部

120E,121E:貫通電極

122:鈍化膜

123:層間絕緣膜

124:接合膜

200:第2基板

200S1:正面

200S2:背面

201,202,301,302:接點部

210:像素電路

211:井區域

212:絕緣區域

213:元件分離區域

214G:閘極電極

215:側壁

221:鈍化膜

222:層間絕緣膜

300:第3基板

401:受光透鏡

520:列驅動部

541:像素

550:行信號處理部

560:圖像信號處理部

FD:浮動擴散部

TG:傳送閘極

TGa:垂直部分

TGb:水平部分

TGV:貫通電極

TR:傳送電晶體

W1:第1配線層

W2:第2配線層

W3:第3配線層

X,Y,Z:軸

Claims (18)

1. 一種攝像裝置，其包含： 光電轉換部，其產生與受光量相應之電荷； 第1主動元件，其對在前述光電轉換部中產生之電荷進行規定之動作，且具有包含在第1方向並設之第1電極部及第2電極部以及連接前述第1電極部與前述第2電極部之第3電極部的閘極電極；及 第1半導體層，其具有對向之第1面及第2面，於前述第1面側埋入前述閘極電極之前述第1電極部及前述第2電極部，且於前述第1電極部與前述第2電極部之間具有非摻雜之第1半導體區域。
2. 如請求項1之攝像裝置，其中前述光電轉換部埋入形成於前述第1半導體層。
3. 如請求項1之攝像裝置，其進一步具有第2半導體層，該第2半導體層介隔著配線層積層於前述第1半導體層之前述第2面側；且 前述光電轉換部埋入形成於前述第2半導體層。
4. 如請求項1之攝像裝置，其中於前述第1半導體區域之外側進一步具有埋入前述第1半導體層之前述第1面之具有絕緣性之分離部；且 前述第1半導體層具有第2半導體區域，該第2半導體區域與前述分離部相接且擴展至前述第2面，並且摻雜有第1導電型之雜質。
5. 如請求項4之攝像裝置，其中前述第2半導體區域於前述第2面側在前述第1半導體層之整面延伸。
6. 如請求項1之攝像裝置，其進一步具有第2主動元件，該第2主動元件與前述第1主動元件於前述第1方向並設，對在前述光電轉換部中產生之電荷進行規定之動作，且具有包含在第1方向並設之第1電極部及第2電極部以及連接前述第1電極部與前述第2電極部之第3電極部的閘極電極。
7. 如請求項6之攝像裝置，其中前述第1半導體層於第1豎立設置部與第2豎立設置部之間具有凸部，且該第1豎立設置部包含設置於前述第1主動元件之前述第1電極部與前述第2電極部之間之前述第1半導體區域，該第2豎立設置部包含設置於前述第2主動元件之前述第1電極部與前述第2電極部之間之前述第1半導體區域；且 前述凸部係由將前述第1主動元件與前述第2主動元件電性分離之分離部覆蓋； 前述第1豎立設置部、前述第2豎立設置部及前述凸部於前述第1方向彼此具有大致相同之寬度且等間隔地配置。
8. 如請求項1之攝像裝置，其中前述第1主動元件具有： 表面通道，其形成於前述第1電極部與前述第2電極部之間之前述第1半導體層之前述第1面附近； 側壁通道，其自前述表面通道沿前述第1電極部及前述第2電極部之彼此對向之第1側面各者延伸； 底面通道，其分別形成於前述第1電極部及前述第2電極部之底面，與前述側壁通道連續；及輸送通道，其自前述表面通道附近沿前述第1電極部及前述第2電極部各者之與第1側面相鄰之第2側面延伸，與前述底面通道連續。
9. 如請求項8之攝像裝置，其中前述側壁通道之寬度自前述第1面側向前述第2面側變窄。
10. 如請求項8之攝像裝置，其中前述輸送通道對於形成於前述第1電極部及前述第2電極部各者之底部之前述底面通道各者至少形成2個。
11. 如請求項1之攝像裝置，其中前述第1電極部及前述第2電極部分別於俯視下沿對於前述第1方向大致垂直之第2方向延伸；且 前述第1半導體層於俯視下包含前述第1半導體區域，且具有前述第1主動元件之有效區域，該第1主動元件之有效區域具有包含在前述第2方向對應之一對第1邊及在前述第1方向對向之一對第2邊之大致矩形形狀； 前述有效區域具有缺口部，該缺口部係藉由在前述一對第2邊之至少一者埋入前述第1電極部及/或前述第2電極部而形成。
12. 如請求項1之攝像裝置，其中前述第1主動元件具有第4電極部，該第4電極部設置於前述第1電極部與前述第2電極部之間，且與前述第3電極部連接；且 前述第4電極部埋入前述第1半導體區域。
13. 如請求項12之攝像裝置，其中前述第1電極部、前述第2電極部及前述第4電極部彼此於前述第1方向具有相同之寬度。
14. 如請求項12之攝像裝置，其中前述第1電極部及前述第2電極部之前述第1方向之寬度較前述第4電極部之前述第1方向之寬度為小。
15. 如請求項1之攝像裝置，其中前述第1電極部及前述第2電極部分別於俯視下沿對於前述第1方向大致垂直之第2方向延伸；且 前述第3電極部具有突出部，該突出部形成於前述第1半導體層之前述第1面上，且向前述第1電極部及前述第2電極部各者之延伸方向之兩端部之外側突出； 向前述第1電極部及前述第2電極部各者之前述兩端部中一端部側突出之第1突出部自前述一端部之突出寬度、與向另一端部側突出之第2突出部自前述另一端部之突出寬度互不相同。
16. 如請求項15之攝像裝置，其中前述第1半導體區域於俯視下於前述第1電極部與前述第2電極部之間沿前述第2方向延伸；且 前述第1半導體層於前述第1半導體區域之延伸方向於兩端部分別具有摻雜有第2導電型之雜質之第3半導體區域。
17. 如請求項16之攝像裝置，其中形成於前述第1半導體區域之延伸方向之兩端部之前述第3半導體區域中一端部側之前述第3半導體區域係前述第1主動元件之源極區域，前述另一端部側之前述第3半導體區域係前述第1主動元件之汲極區域；且 前述第1突出部向前述源極區域側突出； 前述第2突出部向前述汲極區域側突出； 前述第2突出部之突出寬度較前述第1突出部之突出寬度為大。
18. 如請求項1之攝像裝置，其中前述第1主動元件係構成基於在前述光電轉換部產生之前述電荷而產生像素信號之像素電路的1個或複數個電晶體。