Nothing Special   »   [go: up one dir, main page]

TW202406142A - 氮化物半導體晶圓、及其製造方法 - Google Patents

氮化物半導體晶圓、及其製造方法 Download PDF

Info

Publication number
TW202406142A
TW202406142A TW112120202A TW112120202A TW202406142A TW 202406142 A TW202406142 A TW 202406142A TW 112120202 A TW112120202 A TW 112120202A TW 112120202 A TW112120202 A TW 112120202A TW 202406142 A TW202406142 A TW 202406142A
Authority
TW
Taiwan
Prior art keywords
concentration
layer
nitride semiconductor
buffer layer
semiconductor wafer
Prior art date
Application number
TW112120202A
Other languages
English (en)
Inventor
萩本和德
久保埜一平
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202406142A publication Critical patent/TW202406142A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

本發明是一種氮化物半導體晶圓，其具備：矽系基板；緩衝層，其積層於該矽系基板上且包含氮化物半導體；及，功能層，其積層於該緩衝層上且至少包含GaN層；該氮化物半導體晶圓的特徵在於，前述緩衝層中摻雜有Fe，前述緩衝層中的積層方向的Fe濃度分佈是下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向前述功能層減少，前述Fe濃度最大的點中的Fe濃度為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且前述緩衝層的前述功能層側的頂面的Fe濃度為4.0×10 17atoms/cm 3以下。藉此，提供一種氮化物半導體晶圓，其翹曲得到抑制。

Description

氮化物半導體晶圓、及其製造方法
本發明有關一種氮化物半導體晶圓，尤其有關一種翹曲得到抑制之氮化物半導體晶圓。
在單晶矽基板上依序積層初始AlN層、緩衝層、及GaN-高電子遷移率電晶體(HEMT)結構磊晶層而得之氮化物半導體晶圓被用作功率元件用磊晶基板、射頻(RF)元件用磊晶基板。
又，亦使用在絕緣層上覆矽(SOI)基板上磊晶生長氮化物半導體而得之晶圓，當在SOI基板上進行磊晶生長時，相較於單晶矽基板，晶圓的翹曲變較大。為了抑制翹曲，需要設計緩衝層，並且一邊觀察即時(in-situ)的翹曲數據一邊減少翹曲(專利文獻1)。
雖然單晶矽基板能夠使翹曲相對較小，但是當在SOI基板上磊晶生長氮化物半導體時，難以抑制翹曲。 [先前技術文獻] (專利文獻)
專利文獻1：日本專利第6473017號公報
[發明所欲解決的問題]
本發明是為了解決上述問題而完成，其目的在於提供一種氮化物半導體晶圓，其翹曲得到抑制。 [解決問題的技術手段]
為了解決上述問題，本發明提供一種氮化物半導體晶圓，其具備：矽系基板；緩衝層，其積層於該矽系基板上且包含氮化物半導體；及，功能層，其積層於該緩衝層上且至少包含GaN層；其中， 前述緩衝層中摻雜有Fe，前述緩衝層中的積層方向的Fe濃度分佈是下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向前述功能層減少， 前述Fe濃度最大的點中的Fe濃度為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且前述緩衝層的前述功能層側的頂面的Fe濃度為4.0×10 17atoms/cm 3以下。
藉由以這樣的濃度分佈摻雜有Fe，能夠在不改變氮化物半導體晶圓的結構的情形下抑制翹曲。若緩衝層內的Fe最高濃度為2.5×10 18atoms/cm 3以上，則能夠顯著地抑制翹曲。又，藉由設為6.0×10 18atoms/cm 3以下，從而能夠使緩衝層頂面的Fe濃度為4.0×10 17atoms/cm 3以下。若緩衝層頂面的Fe濃度為4.0×10 17atoms/cm 3以下，則能夠防止以下情形：因Fe的記憶效應導致元件表面的Fe濃度變高，使元件的特性惡化。
又，較佳是：前述矽系基板是單晶矽基板、或絕緣層上覆矽(SOI)基板。
在本發明中，能夠使用這樣的矽系基板，其中當使用SOI基板時，翹曲較大，因而本發明特別有效。
又，較佳是：前述緩衝層包含AlGaN層和由GaN層與AlN層交互積層而成之超晶格層。
藉由設為這樣的結構，從而更有效地抑制翹曲。
又，本發明提供一種氮化物半導體晶圓的製造方法，是製造氮化物半導體晶圓的方法，其中，包含以下步驟： 步驟(1)，在矽系基板上積層包含氮化物半導體之緩衝層；及， 步驟(2)，在前述緩衝層上積層至少包含GaN層之功能層，來製造氮化物半導體晶圓； 並且，在前述步驟(1)中，流入用以摻雜Fe的摻雜氣體，調整該摻雜氣體的流量，藉此將前述緩衝層中的積層方向的Fe濃度分佈設為下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向前述功能層減少， 將前述Fe濃度最大的點中的Fe濃度設為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且將前述緩衝層的前述功能層側的頂面的Fe濃度設為4.0×10 17atoms/cm 3以下。
能夠藉由這樣的方式製造本發明的翹曲得到抑制之氮化物半導體晶圓。
又，較佳是：在前述步驟(1)中，將前述矽系基板設為單晶矽基板、或絕緣層上覆矽(SOI)基板。
在本發明中，能夠使用這樣的矽系基板，其中當使用SOI基板時，翹曲較大，因而本發明特別有效。
又，較佳是：在前述步驟(1)中，將前述緩衝層設為包含AlGaN層和由GaN層與AlN層交互積層而成之超晶格層。
藉由設為這樣的結構，從而更有效地抑制翹曲。 [發明的功效]
如以上所述，若是本發明，則能夠提供一種氮化物半導體晶圓、及其製造方法，該氮化物半導體晶圓是在單晶矽基板或SOI基板上磊晶生長氮化物半導體而得，並且在不改變緩衝層等結構的情形下翹曲得到抑制。
如上所述，尋求開發一種氮化物半導體晶圓，其翹曲得到抑制。
本發明人針對上述問題反覆專心研究，結果發現藉由適當控制氮化物半導體晶圓的緩衝層中的Fe濃度分佈，能夠抑制氮化物半導體晶圓的翹曲，從而完成本發明。
亦即，本發明是一種氮化物半導體晶圓，其具備：矽系基板；緩衝層，其積層於該矽系基板上且包含氮化物半導體；及，功能層，其積層於該緩衝層上且至少包含GaN層；其中，前述緩衝層中摻雜有Fe，前述緩衝層中的積層方向的Fe濃度分佈是下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向前述功能層減少，前述Fe濃度最大的點中的Fe濃度為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且前述緩衝層的前述功能層側的頂面的Fe濃度為4.0×10 17atoms/cm 3以下。
以下，詳細地說明本發明，但是本發明不限定於這些說明。
[氮化物半導體晶圓] 使用圖1來說明本發明的氮化物半導體晶圓。再者，圖1的氮化物半導體晶圓的結構為一例，本發明不限定於此。
圖1所示的氮化物半導體晶圓10具有：矽系基板1；緩衝層3，其積層於矽系基板1上且包含氮化物半導體；及，功能層4，其積層於緩衝層3上且至少包含GaN層。功能層4例如是由包含GaN之通道層(C-GaN)和包含AlGaN之障壁層(未圖示)所構成，該障壁層的能隙與通道層不同。又，較佳是在緩衝層3與通道層之間形成高電阻GaN層(耐壓層：R-GaN)。
此處，矽系基板1並未特別限定，較佳是設為單晶矽基板、或絕緣層上覆矽(SOI)基板，例如是150mmφ、675μm、(111)的Si基板或150mmφ、675μm、(111)的SOI基板。
可在矽系基板1與緩衝層3之間設置厚度為100～200nm的包含AlN之初始層2。
緩衝層3並未特別限定，較佳是：包含AlGaN層和由GaN層與AlN層交互積層而成之超晶格層；例如能夠設為在厚度為100～200nm的AlGaN層上包含由例如23對的厚度為5～30nm的GaN層與厚度為3～10nm的AlN層交互積層而成之超晶格層(SLs)。
此處，本發明的氮化物半導體晶圓在緩衝層3中摻雜有Fe，緩衝層3中的積層方向的Fe濃度分佈是下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向功能層4減少， Fe濃度最大的點中的Fe濃度為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且緩衝層3的功能層4側的頂面的Fe濃度為4.0×10 17atoms/cm 3以下。再者，在本發明中，能夠根據SIMS的測定結果求得Fe濃度分佈。又，緩衝層的功能層側的頂面的Fe濃度的下限並無特別限制，例如能夠設為2.5×10 17atoms/cm 3以上。
參照示出下述實施例的結果之圖2、3來更具體地說明緩衝層中的Fe濃度分佈。圖2中示出在單晶矽基板上進行磊晶生長而得之氮化物半導體晶圓的藉由SIMS而得的Fe濃度分佈。又，圖3中示出在SOI基板上以相同的條件進行磊晶生長時的Fe濃度分佈。在圖2、3的任一者中皆於緩衝層中具有Fe濃度最大的點(圖中橫軸的深度為1.2μm的附近)，且Fe濃度從此點向功能層側減少(漸減)，在緩衝層的功能層側的頂面(圖中橫軸的深度為0.55μm的附近)Fe濃度成為4.0×10 17atoms/cm 3以下。如此一來，可知Fe濃度在緩衝層達到峰值，並向元件層減少(漸減)。
當Fe濃度的最高值低於2.5×10 18atoms/cm 3時，未觀察到對於翹曲的顯著的抑制效果，並且，如果超過6.0×10 18atoms/cm 3，則變得難以將緩衝層頂面的濃度設為4.0×10 17atoms/cm 3以下。如果緩衝層頂面的濃度超過4.0×10 17atoms/cm 3，則因Fe的記憶效應導致元件表面的Fe濃度變高，使元件的特性惡化。
要設為這樣的Fe濃度分佈，能夠藉由利用金屬有機氣相沉積(MOCVD)裝置，例如在超晶格層的下部約1/3和其下方的AlGaN層的磊晶生長時流入Cp 2Fe(二環戊二烯基鐵)等摻雜氣體，並調整其流量，從而摻雜希望的濃度的Fe。藉由以這樣的方式摻雜Fe，不僅當使用SOI基板時，而且當使用單晶矽基板時都能夠在不改變緩衝層的結構的情形下抑制翹曲，但是當使用SOI基板時能夠獲得更顯著的效果。
在緩衝層3上較佳是設置厚度為300～900nm的高電阻GaN層(耐壓層)作為功能層4。藉由將這樣的高電阻層設置於元件層與緩衝層之間，能夠更確實地抑制電流崩潰現象的惡化和高溫時的橫方向漏電流，並且能夠更確實地抑制Fe混入通道層，因而能夠防止遷移率的下降等正向特性的劣化。高電阻GaN層上形成有包含作為元件層的GaN層之通道層。雖然圖1中未示出，但是藉由在包含GaN層之通道層上形成包含AlGaN層之障壁層，設置源極、汲極、及閘極，從而能夠製成例如高電子遷移率電晶體(HEMT)。
[氮化物半導體晶圓的製造方法] 又，本發明是一種氮化物半導體晶圓的製造方法，是製造氮化物半導體晶圓的方法，其中，包含以下步驟：步驟(1)，在矽系基板上積層包含氮化物半導體之緩衝層；及，步驟(2)，在前述緩衝層上積層至少包含GaN層之功能層，來製造氮化物半導體晶圓，並且，在前述步驟(1)中，流入用以摻雜Fe的摻雜氣體，調整該摻雜氣體的流量，藉此將前述緩衝層中的積層方向的Fe濃度分佈設為下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向前述功能層減少，將前述Fe濃度最大的點中的Fe濃度設為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且將前述緩衝層的前述功能層側的頂面的Fe濃度設為4.0×10 17atoms/cm 3以下。
能夠以這樣的方式製造本發明的氮化物半導體晶圓。以下，詳細地說明本發明的氮化物半導體晶圓的製造方法。
[步驟(1)] 步驟(1)是在矽系基板上積層包含氮化物半導體之緩衝層的步驟。
在本步驟中，首先，準備單晶矽基板和絕緣層上覆矽(SOI)基板等矽系基板。繼而，只要於MOCVD裝置內在矽系基板上磊晶生長包含氮化物半導體之緩衝層即可。或者，亦可在矽系基板上磊晶生長包含AlN之初始層，並在其上磊晶生長包含氮化物半導體之緩衝層。如上所述，作為緩衝層，較佳是設為：包含AlGaN層和由GaN層與AlN層交互積層而成之超晶格層。
磊晶生長時，能夠使用作為鋁(Al)源的三甲基鋁(TMAl)、作為鎵(Ga)源的TMGa、作為氮(N)源的NH 3，不限定於該等。又，載體氣體能夠設為N 2和H 2、或是其中任一種，製程溫度例如較佳是設為900～1200℃左右。
在本發明中，將緩衝層中的積層方向的Fe濃度分佈設為下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向功能層減少，將Fe濃度最大的點中的Fe濃度設為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且將緩衝層的功能層側的頂面的Fe濃度設為4.0×10 17atoms/cm 3以下。
要設為這樣的Fe濃度分佈，能夠藉由利用金屬有機氣相沉積(MOCVD)裝置，例如在超晶格層的下部約1/3和其下方的AlGaN層的磊晶生長時流入Cp 2Fe(二環戊二烯基鐵)等摻雜氣體，並調整其流量，從而摻雜希望的濃度的Fe。
[步驟(2)] 步驟(2)是在緩衝層上積層至少包含GaN層之功能層，來製造氮化物半導體晶圓的步驟。
在本步驟中，只要根據氮化物半導體晶圓的用途而藉由磊晶生長來積層適當的功能層即可。例如能夠在MOCVD裝置內磊晶生長如上所述的高電阻GaN層，並在其上磊晶生長作為元件層的GaN層，進一步在其上磊晶生長包含AlGaN層之障壁層。藉由在其上設置源極、汲極、及閘極，從而能夠製成例如高電子遷移率電晶體(HEMT)。
以這樣的方式製得的氮化物半導體晶圓藉由緩衝層內的Fe濃度分佈得到適當控制，從而翹曲得到抑制。 [實施例]
以下，使用實施例及比較例來具體地說明本發明，但是本發明不限定於這些例子。
(實施例1) 準備以下單晶矽基板和SOI基板作為矽系基板。 (1)單晶矽基板 150mmφ p型(111) 675μm Oi：25.6ppma(ASTM79) 5000Ωcm (2)SOI基板 150mmφ SOI層：100nm/埋藏氧化(BOX)層：200nm/Si基板：675μm SOI層：(111) CZ 1kΩcm N(氮)：5e14atoms/cm 3Oi：25.6ppma(ASTM79) Si基板：(100)　8mΩcm Oi：16ppma(ASTM79)
繼而，對於該等的2片晶圓，利用MOCVD裝置在同一批次實行磊晶生長，用以下條件製造氮化物半導體晶圓。
一開始形成厚度為150nm的包含AlN之初始層，繼而生長厚度為160nm的AlGaN層。此時，藉由以50sccm的流量流入Cp 2Fe來開始摻雜Fe。繼而交互地生長厚度為25nm的GaN層與厚度為4.2nm的AlN層。在生長了8對的GaN層與AlN層的時候，停止供給Cp 2Fe。然後亦交互地生長GaN層與AlN層，形成全部為23對的超晶格層(SLs)，而形成包含AlGaN層和超晶格層之緩衝層。繼而成長670nm高電阻GaN層，繼而成長200nm的作為通道層的GaN層。
然後，取出2片晶圓，測定翹曲量。將其結果示於表1。又，利用SIMS測定深度方向的Fe濃度。將使用了單晶矽基板之晶圓的Fe濃度分佈示於圖2，將使用了SOI基板之晶圓的Fe濃度分佈示於圖3。任一片晶圓的緩衝層中的Fe的最大濃度皆為6.0×10 18atoms/cm 3，且緩衝層頂面的Fe濃度皆為4.0×10 17atoms/cm 3。由表1可知，相較於下述比較例1、2，實施例1的任一片晶圓的翹曲量皆得到抑制。
再者，在本發明中，將作為基準的平坦的單晶矽基板放在3點支撐平台上，露出水平面，根據與該平面的差異來測定翹曲量。
(實施例2) 除了將Cp 2Fe設為20sccm的流量之外，用與實施例1相同的條件製造氮化物半導體晶圓。如圖2、3所示，任一片晶圓的緩衝層中的Fe的最大濃度皆為2.5×10 18atoms/cm 3，且緩衝層頂面的Fe濃度皆為2.5×10 17atoms/cm 3。如表1所示，可知在實施例2中，雖然任一片晶圓皆不到實施例1的程度，但是相較於比較例1、2，翹曲皆得到抑制。
(比較例1) 除了進一步降低Cp 2Fe的流量來將緩衝層中的最大Fe濃度設為2.0×10 18atoms/cm 3之外，以與實施例1相同的方法製造氮化物半導體晶圓。如表1所示，雖然比較例1的任一片晶圓比起比較例2皆更改善了翹曲，但是未觀察到實施例1、2程度的顯著的效果。
(比較例2) 除了未流入Cp 2Fe之外，用與實施例1相同的條件製造氮化物半導體晶圓。如表1所示，可知相較於實施例1、2，比較例2的任一片晶圓的翹曲皆較大。
[表1]
如以上所述，可知若是本發明，則能夠提供一種氮化物半導體晶圓、及其製造方法，該氮化物半導體晶圓是在單晶矽基板或SOI基板上磊晶生長氮化物半導體而得，並且在不改變緩衝層等結構的情形下翹曲得到抑制。
再者，本發明並不限定於上述實施形態。上述實施形態為例示，任何具有實質上與本發明的申請專利範圍所記載的技術思想相同的構成且發揮相同功效者，皆包含在本發明的技術範圍內。
1:矽系基板 2:初始層 3:緩衝層 4:功能層 10:氮化物半導體晶圓
圖1是示出本發明的氮化物半導體晶圓的一例之概略圖。 圖2是利用二次離子質譜法(SIMS)測定實施例1、2中製得的氮化物半導體晶圓(矽系基板：單晶矽基板)的積層方向的Fe濃度分佈而得的結果。 圖3是利用二次離子質譜法(SIMS)測定實施例1、2中製得的氮化物半導體晶圓(矽系基板：SOI基板)的積層方向的Fe濃度分佈而得的結果。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:矽系基板
2:初始層
3:緩衝層
4:功能層
10:氮化物半導體晶圓

Claims (6)

  1. 一種氮化物半導體晶圓，其具備：矽系基板；緩衝層，其積層於該矽系基板上且包含氮化物半導體；及，功能層，其積層於該緩衝層上且至少包含GaN層；該氮化物半導體晶圓的特徵在於， 前述緩衝層中摻雜有Fe，前述緩衝層中的積層方向的Fe濃度分佈是下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向前述功能層減少， 前述Fe濃度最大的點中的Fe濃度為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且前述緩衝層的前述功能層側的頂面的Fe濃度為4.0×10 17atoms/cm 3以下。
  2. 如請求項1所述之氮化物半導體晶圓，其中，前述矽系基板是單晶矽基板、或絕緣層上覆矽(SOI)基板。
  3. 如請求項1或2所述之氮化物半導體晶圓，其中，前述緩衝層包含AlGaN層和由GaN層與AlN層交互積層而成之超晶格層。
  4. 一種氮化物半導體晶圓的製造方法，是製造氮化物半導體晶圓的方法，其特徵在於，包含以下步驟： 步驟(1)，在矽系基板上積層包含氮化物半導體之緩衝層；及， 步驟(2)，在前述緩衝層上積層至少包含GaN層之功能層，來製造氮化物半導體晶圓；並且， 在前述步驟(1)中，流入用以摻雜Fe的摻雜氣體，調整該摻雜氣體的流量，藉此將前述緩衝層中的積層方向的Fe濃度分佈設為下述濃度分佈，即具有Fe濃度最大的點，且Fe濃度從該Fe濃度最大的點向前述功能層減少， 將前述Fe濃度最大的點中的Fe濃度設為2.5×10 18atoms/cm 3以上且6.0×10 18atoms/cm 3以下，並且將前述緩衝層的前述功能層側的頂面的Fe濃度設為4.0×10 17atoms/cm 3以下。
  5. 如請求項4所述之氮化物半導體晶圓的製造方法，其中，在前述步驟(1)中，將前述矽系基板設為單晶矽基板、或絕緣層上覆矽(SOI)基板。
  6. 如請求項4或5所述之氮化物半導體晶圓的製造方法，其中，在前述步驟(1)中，將前述緩衝層設為包含AlGaN層和由GaN層與AlN層交互積層而成之超晶格層。
TW112120202A 2022-06-22 2023-05-31 氮化物半導體晶圓、及其製造方法 TW202406142A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-100615 2022-06-22
JP2022100615A JP2024001751A (ja) 2022-06-22 2022-06-22 窒化物半導体ウェーハ、及びその製造方法

Publications (1)

Publication Number Publication Date
TW202406142A true TW202406142A (zh) 2024-02-01

Family

ID=89379744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112120202A TW202406142A (zh) 2022-06-22 2023-05-31 氮化物半導體晶圓、及其製造方法

Country Status (3)

Country Link
JP (1) JP2024001751A (zh)
TW (1) TW202406142A (zh)
WO (1) WO2023248702A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP7458904B2 (ja) * 2019-07-24 2024-04-01 クアーズテック合同会社 窒化物半導体基板

Also Published As

Publication number Publication date
JP2024001751A (ja) 2024-01-10
WO2023248702A1 (ja) 2023-12-28

Similar Documents

Publication Publication Date Title
US10410859B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
KR100690413B1 (ko) 질화물 반도체 성장용 기판
JP3733420B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP2009231550A (ja) 半導体装置の製造方法
US11201217B2 (en) Nitride semiconductor substrate
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP2012256704A (ja) 半導体装置およびその製造方法
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
TW202406142A (zh) 氮化物半導體晶圓、及其製造方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN111009579A (zh) 半导体异质结构及半导体器件
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP7458904B2 (ja) 窒化物半導体基板
TW202340551A (zh) 氮化物半導體基板及其製造方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP2022131086A (ja) 窒化物半導体基板およびその製造方法
US20220077287A1 (en) Nitride semiconductor substrate
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法