Nothing Special   »   [go: up one dir, main page]

JP2022131086A - 窒化物半導体基板およびその製造方法 - Google Patents

窒化物半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2022131086A
JP2022131086A JP2021029830A JP2021029830A JP2022131086A JP 2022131086 A JP2022131086 A JP 2022131086A JP 2021029830 A JP2021029830 A JP 2021029830A JP 2021029830 A JP2021029830 A JP 2021029830A JP 2022131086 A JP2022131086 A JP 2022131086A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
single crystal
semiconductor substrate
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021029830A
Other languages
English (en)
Other versions
JP7549549B2 (ja
JP2022131086A5 (ja
Inventor
慶太郎 土屋
Keitaro Tsuchiya
偉峰 曲
Takemine Magari
芳宏 久保田
Yoshihiro Kubota
和寿 永田
Kazuhisa Nagata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2021029830A priority Critical patent/JP7549549B2/ja
Application filed by Shin Etsu Chemical Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to US18/276,520 priority patent/US20240117525A1/en
Priority to EP22759205.2A priority patent/EP4299802A4/en
Priority to CN202280014723.XA priority patent/CN117015840A/zh
Priority to PCT/JP2022/002747 priority patent/WO2022181163A1/ja
Priority to TW111104226A priority patent/TW202240655A/zh
Publication of JP2022131086A publication Critical patent/JP2022131086A/ja
Publication of JP2022131086A5 publication Critical patent/JP2022131086A5/ja
Application granted granted Critical
Publication of JP7549549B2 publication Critical patent/JP7549549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高品質の窒化物半導体基板（特に高周波スイッチ、パワーアンプ、パワースイッチングデバイス用のＧａＮ系高移動度トランジスタ（ＨＥＭＴ）に適した窒化物半導体基板）とその製造方法を提供する。【解決手段】窒化物セラミックスからなるコアが封止層で封入されている耐熱性支持基板と、該耐熱性支持基板の上に設けられた平坦化層と、該平坦化層上に設けられた、炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶層と、該シリコン単結晶層上に設けられた、厚みが４～２０００ｎｍの炭化ケイ素を主成分とする炭化層と、該炭化層上に設けられた窒化物半導体層を備えたものである窒化物半導体基板。【選択図】図１

Description

本発明は窒化物半導体基板およびその製造方法に関するものである。
ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ）を作製することができるので、高周波用途の半導体デバイスとしての応用が期待されている。また、上記の窒化物半導体は、機械的特性に優れた圧電体でもあり、通信用高周波フィルターや、センサー、エナジーハーベスターなどへの利用も期待されており、さらなる大口径化、高品質化、低価格化が求められている。
しかしながら、これらの窒化物半導体基板を作製することは難しく、シリコン単結晶基板のような一般的な融液法での成長は難しい。産業応用上は、サファイヤやＳｉＣ、Ｓｉ基板上への気相成長による薄膜が使用されている。
特許文献１には、大口径で低コストな窒化物半導体エピタキシャル基板を得るために、高抵抗シリコン基板を用いる技術が開示されている。しかし、シリコン基板では、１００００Ωｃｍを超える高抵抗の基板を得ることができず、高抵抗化には限界がある。また、基板の熱伝導率が比較的に低く、動作中にデバイスから発熱が大きい高周波デバイスにおいては、特性や信頼性の低下が懸念される。
また、特許文献２には、低廉なＡｌＮセラミックスをＳｉ３Ｎ４等で封止した上で、シリコン＜１１１＞単結晶を薄膜転写した複合基板上にＧａＮ単結晶などのＩＩＩ族窒化物をエピタキシャル成長させる方法が記載されている。しかしながら、この方法で窒化物半導体を成長すると熱処理や不純物の混入によって、抵抗率がコントロールされたＳｉ薄膜層を転写しても、成長中に抵抗率が変化して、デバイス特性が劣化することが懸念される。
特開２０２０－９８８３９号公報 特表２０１９－５２３９９４号公報
本発明は上記問題点に鑑みてなされたもので、高品質の窒化物半導体基板（特に高周波スイッチ、パワーアンプ、パワースイッチングデバイス用のＧａＮ系高移動度トランジスタ（ＨＥＭＴ）に適した窒化物半導体基板）とその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、窒化物セラミックスからなるコアが封止層で封入されている耐熱性支持基板と、
該耐熱性支持基板の上に設けられた平坦化層と、
該平坦化層上に設けられた、炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶層と、
該シリコン単結晶層上に設けられた、厚みが４～２０００ｎｍの炭化ケイ素を主成分とする炭化層と、
該炭化層上に設けられた窒化物半導体層を備えたものであることを特徴とする窒化物半導体基板を提供する。
このような本発明の窒化物半導体基板であれば、上記シリコン単結晶層の炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であり、該シリコン単結晶層上に炭化ケイ素を主成分とする炭化層が設けられていることで、該炭化層上の窒化物半導体層の成長中にその窒化物半導体層（エピタキシャル層）からシリコン単結晶層に不純物が拡散して抵抗率が変化することによる、デバイス特性の劣化が抑制されたものとすることができる。しかも、比較的、安価で容易に製造可能なものである。
ここで炭化層の厚みが４ｎｍ未満であると、島状に成長した炭化層の面方位が異なる部分から成長することによって、欠陥が発生し、結晶性の良い窒化物半導体層を得ることができない。一方、２０００ｎｍより厚い膜厚になると、表面の面粗さや基板の反りが増大し、デバイスの歩留まりが低下する。
このとき、前記封止層の厚みが０．０５～１．５μｍであり、
前記平坦化層の厚みが０．５～３．０μｍであるものとすることができる。
このように封止層の厚みが０．０５μｍ以上であれば、上記コアに起因する物質を封止する機能がより一層十分なものとなる。また、１．５μｍ以下であれば、後工程で加熱冷却を繰り返した際、封止層の表層と内部との間の熱応力に効果的に耐えることができ、剥離の発生を抑制することができる。
また、平坦化層の厚みが０．５μｍ以上であれば、耐熱性支持基板に生じたボイドや凹凸をより十分に埋めることができる。また、３．０μｍ以下であれば、反りの発生を効果的に抑制することができる。
また、前記窒化物セラミックスが、多結晶窒化アルミニウムセラミックスが主成分のものとすることができる。
このようなものであれば、耐熱性や安定性に優れ、大口径サイズのものを安価に入手することができるので好ましい。
また、前記封止層が、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものとすることができる。
このような材料のものであれば、窒化物セラミックスコアとの親和性や強度の面で好ましい。
また、前記平坦化層が、酸化ケイ素、酸窒化ケイ素、および砒化アルミニウムのうちいずれかを含むものとすることができる。
このような材料のものであれば、平坦化時の研削や研磨が容易で、且つ、窒化物半導体層から支持基板を分離するための犠牲層とすることができる。
また、前記シリコン単結晶層の厚みが１００～２０００ｎｍであるものとすることができる。
このようなものであれば、より高品質な窒化物半導体基板となる。
また本発明は、窒化物セラミックスからなるコアを用意する工程と、
前記コアを包み込むように封止層を成膜して耐熱性支持基板とする工程と、
前記耐熱性支持基板の上面に平坦化層を成膜する工程と、
前記平坦化層に、炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶基板を接合する工程と、
前記接合したシリコン単結晶基板の厚みを所望の厚みとなるように加工してシリコン単結晶層を形成する工程と、
前記シリコン単結晶層の表面に、炭化水素雰囲気で炭化処理を行うことで厚みが４～２０００ｎｍの炭化層を形成する工程と、
前記炭化層上に窒化物半導体層をエピタキシャル成長させる工程からなることを特徴とする窒化物半導体基板の製造方法を提供する。
このような本発明の窒化物半導体基板の製造方法であれば、上記のようなシリコン単結晶層および炭化層を形成した上で、該炭化層上に窒化物半導体層をエピタキシャル成長させているため、窒化物半導体層のエピタキシャル成長中に、そのエピタキシャル層からシリコン単結晶層に不純物が拡散して抵抗率が変化し、デバイス特性が劣化するのを抑制することができる。しかも、比較的、安価で容易に、上記のデバイス特性の劣化を抑制した窒化物半導体基板を製造することができる。
また、形成する炭化層の厚みを４～２０００ｎｍとすることで、結晶性の良い窒化物半導体層を得ることができるし、また、表面の面粗さや基板の反りが増大してデバイスの歩留りが低下するのを抑制することができる。
このとき、前記封止層の厚みを０．０５～１．５μｍとし、
前記平坦化層の厚みを０．５～３．０μｍとすることができる。
封止層の厚みをこのような範囲とすれば、上記コア起因の物質を十分に封止することができるし、また、後工程での加熱冷却時に、封止層の表層と内部との間の熱応力に効果的に耐え、剥離の発生を抑制することができる。
また、平坦化層の厚みをこのような範囲とすれば、耐熱性支持基板に生じたボイドや凹凸をより十分に埋めることができ、また、反りの発生を効果的に抑制することができる。
また、前記窒化物セラミックスを、多結晶窒化アルミニウムセラミックスが主成分のものとすることができる。
このようにすれば、耐熱性や安定性に優れ、大口径サイズのものを安価に入手することができるので好ましい。
また、前記封止層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものとすることができる。
このようにすれば、窒化物セラミックスコアとの親和性や強度の面で好ましい。
また、前記平坦化層を、酸化ケイ素、酸窒化ケイ素、および砒化アルミニウムのうちいずれかを含むものとすることができる。
このようにすれば、平坦化時の研削や研磨が容易で、且つ、窒化物半導体層から支持基板を分離するための犠牲層とすることができる。
また、前記シリコン単結晶層の厚みを１００～２０００ｎｍとすることができる。
このようにすれば、より高品質な窒化物半導体基板を製造できる。
本発明の窒化物半導体基板およびその製造方法であれば、比較的、安価かつ容易に、デバイス特性の劣化が抑制された窒化物半導体基板を得ることができる。また窒化物半導体層の結晶性も良く、表面の面粗さや反りが抑制された高品質の窒化物半導体基板となる。
本発明の窒化物半導体基板の構成の一例を示す説明図である。 複合基板上の窒化物半導体層の構成の一例を示す説明図である。 実施例１における窒化物半導体層表面の観察図である。 実施例１における窒化物半導体基板の炭化層付近の縦断面の観察図である。 比較例１における窒化物半導体層表面の観察図である。
図１に示す本発明の窒化物半導体基板２０は、セラミックスウェーハ１と半導体層２からなる複合基板３と、例えばＧａＮ ＨＥＭＴが作製される窒化物半導体層４からなる。セラミックスウエーハ１は、窒化物セラミックスからなるコア（以下、セラミックスコアとも言う）５とセラミックスコア５を封入する封止層６からなる耐熱性支持基板７と、該耐熱性支持基板７上に設けられた平坦化層８からなる。なお、半導体層２はセラミックスウェーハ７側から順に、シリコン単結晶層９、炭化層１０で構成されている。
セラミックスコア５は、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、窒化ガリウム（ＧａＮ）、窒化ホウ素（ＢＮ）またはこれらの混合体などを用いることができるが、熱膨張係数差や熱伝導度の観点から多結晶ＡｌＮを主成分とするセラミックスで作製されるのが好ましい。多結晶ＡｌＮは比較的安価で入手しやすくもある。
封止層６は、セラミックスコア５に含有されている物質が外部に漏洩することを防止するための層で、セラミックスコア５を包み込むように全面に形成されている。封止層６の厚みが１．５μｍ以下であれば、後工程で加熱冷却を繰り返した際に、封止層６の表層と内部との間の熱応力に耐えられなくなって剥離が生じやすくなるのを効果的に抑制することができる。一方、セラミックコア５に起因する物質を封止する機能としては厚みが０．０５μｍ以上あれば十分である。以上のことから、封止層６の厚みは０．０５μｍ以上１．５μｍ以下の範囲が好ましい。ただし、この厚みに限定されない。
また、封止層６は、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものであることが好ましい。セラミックスコア５との親和性や強度の面で好ましいからである。封止層６は、例えばＭＯＣＶＤ法、常圧ＣＶＤ法、ＬＰＣＶＤ（低圧ＣＶＤ）法、スパッター法などの成膜法を用いて成膜することができる。特にＬＰＣＶＤ法を用いると緻密な膜を形成できる上、膜のカバレッジ性に優れるため好ましい。
また耐熱性支持基板７に平坦化層８が積層されている。平坦化層８を成長することによって、耐熱性支持基板７のボイドや凹凸を埋めて、貼り合わせ等により半導体層２を容易に設けることができる。平坦化層８の厚みは例えば０．５～３．０μｍが好適である。即ち、平坦化層８の厚みが０．５μｍ以上だと、耐熱性支持基板７に生じたボイドや凹凸をより十分に埋めることができる。また、平坦化層８の厚みが３．０μｍ以下だと反りの発生を効果的に抑制することができる。
また、平坦化層８は、酸化ケイ素、酸窒化ケイ素、砒化アルミニウムのうちのいずれかを含むことが好ましい。成膜方法は、これに限定されないが、例えばプラズマＣＶＤやＬＰＣＶＤ，低圧ＭＯＣＶＤで成膜することができる。
半導体層２は、シリコン単結晶層９と炭化層１０からなる。シリコン単結晶層９は、セラミックスウェーハ１と貼り合わせた（接合した）シリコン単結晶（シリコン単結晶基板）を薄膜化すればよく、例えば貼り合わせたシリコン単結晶基板の一部を剥離して、転写することで作製することができる。剥離・転写方法は、下記の方法に限定されないが、例えば、シリコン単結晶を準備する工程と、前記シリコン単結晶にイオン注入して脆弱層を形成する工程と、前記セラミックスウェーハ１の平坦化層８と貼り合わせた後に、上記脆弱層を境に一部を剥離して、シリコン単結晶層９をセラミックスウェーハ１側に分離する工程で作製することができる。イオン注入は、下記の元素に限定されないが、例えばＨ２，Ａｒ，Ｈｅなどを用いることができる。
シリコン単結晶層９には、シリコン単結晶層９における抵抗率の変化を防ぐため、表層およびシリコン単結晶中に炭素が１×１０１７ａｔｏｍｓ／ｃｍ３以上含有されている。炭素の添加方法は、下記に限定されないが、イオン注入や表面からの熱拡散などによって添加されたものとすることができる。特には、接合前のシリコン単結晶基板において添加しておくことができる。
またシリコン単結晶層９の厚みは特に限定されないが、例えば１００～２０００ｎｍのものとすることができ、このような厚みであればより高品質な窒化物半導体基板を得ることができる。
炭化層１０は、炭化ケイ素を主成分とする層で、シリコン単結晶層９上に４ｎｍ以上２０００ｎｍ以下の厚みで形成されている。炭化層１０の厚みが４ｎｍ未満であると、島状に成長した炭化層の面方位が異なる部分から成長することによって、欠陥が発生し、結晶性の良い窒化物半導体層４を得ることができない。一方、２０００ｎｍより厚い膜厚になると、表面の面粗さや基板の反りが増大し、デバイスの歩留まりが低下する。
本発明の窒化物半導体基板２０における炭化層１０は、後述するような炭化水素雰囲気での炭化処理で形成することができる。例えば、炭化水素を含む雰囲気中での熱処理、あるいは炭化水素を原料ガスとして含むＣＶＤ法によって形成することができる。炭化層１０は、下記の窒化物半導体層４の形成のプロセスで使用される同一の装置内で形成されたものとすることが汚染防止や生産性の面から望ましい。
窒化物半導体層４は、複合基板３上に例えば気相成長で作製されたものとすることができる。窒化物半導体層の構成例を図２に示す。
中間層１１は、後述するデバイス層１４の結晶性改善や応力の制御のために挿入される緩衝層として働く。この中間層１１は、同一の設備で作製できるので、窒化物で作製されたものであることが望ましい。
上記複合基板３と中間層１１の上に、ＭＯＶＰＥ法やスパッタリングなどの気相成長による、窒化物の薄膜からなるデバイス層１４を有している。窒化物は、例えばＧａＮ，ＡｌＮ，ＩｎＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＡｌＩｎＮなどとすることができる。窒化物の薄膜は１～１０μｍで、デバイスに合わせて設計することができる。
例えば、高移動度トランジスタ（ＨＥＭＴ）構造では、デバイス層１４は窒化ガリウム層１２とその上に形成されるＡｌＧａＮからなる電子供給層１３で構成される。デバイス層１４は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましく、例えばＭＯＶＰＥ法を用いて９００℃～１３５０℃で作製されたものとすることができる。
以上のような本発明の窒化物半導体基板２０であれば、上記炭素濃度のシリコン単結晶層および上記炭化層を有しているため、シリコン単結晶層における抵抗率の変化の抑制、ひいてはデバイス特性の劣化の抑制がなされており、かつ、表面の面粗さや反りが抑制された高品質の窒化物半導体基板となる。しかも、比較的、安価かつ容易に製造可能なものとすることができる。
以下、本発明の窒化物半導体基板の製造方法について説明する。
（セラミックスコアの用意工程）
まず、セラミックスコア５を用意する。前述したように、ＡｌＮ、Ｓｉ３Ｎ４、ＧａＮ、ＢＮまたはこれらの混合体などを用いることができるが、特には多結晶ＡｌＮが主成分のものとすることが好ましい。
（耐熱性支持基板の作製工程）
次に、作製したセラミックスコア５を包み込むように封止層６を成膜して耐熱性支持基板７を用意する。前述したように、例えば、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものを、ＭＯＣＶＤ法、常圧ＣＶＤ法、ＬＰＣＶＤ（低圧ＣＶＤ）法、スパッター法などの成膜法を用いて成膜する。なお、膜厚としては０．０５μｍ以上１．５μｍ以下の範囲が好ましい。
（平坦化層の成膜工程）
次に、耐熱性支持基板７の上面に平坦化層８を成膜する。前述したように、例えば、酸化ケイ素、酸窒化ケイ素、砒化アルミニウムのうちのいずれかを含む層を、プラズマＣＶＤやＬＰＣＶＤ，低圧ＭＯＣＶＤで成膜する。なお、膜厚としては０．５～３．０μｍの範囲が好ましい。
これにより、セラミックスウェーハ１を得る。
（シリコン単結晶基板の接合工程～シリコン単結晶層の形成工程）
次に、平坦化層８に、炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶基板を接合し、その後、該接合したシリコン単結晶基板の厚みを所望の厚みとなるように薄膜化する加工をしてシリコン単結晶層９を形成する。接合用のシリコン単結晶基板はＣＺ法等によるシリコン単結晶基板で上記炭素濃度を有するものを準備する。なお炭素濃度の調整は、イオン注入や表面からの熱拡散によるものとすることができる。
そして、前述したように、例えば、準備したシリコン単結晶基板にＨ２等をイオン注入し（脆弱層の形成）、平坦化層８に対して接合し（貼り合わせ）、その後、一部を脆弱層で剥離することにより、平坦化層８上に所望の厚み（例えば１００～２０００ｎｍ）のシリコン単結晶層９を形成する。接合前のイオン注入の条件の調整により、剥離後に所望の厚みを得られるようにすることができる。薄膜化の加工は、この他、シリコン単結晶基板の表面を研磨やエッチングする加工等により所望の厚みとすることもできるし、これらの手段を両方用いることもできる。
このようにして、セラミックスウェーハ１とシリコン単結晶基板とを複合したものを加工することで、セラミックスウェーハ１上にシリコン単結晶層９を形成したＳｉ層付基板を得る。
（炭化層の形成工程～窒化物半導体層の形成工程）
以下に、炭化層１０の形成方法や、ＧａＮ ＨＥＭＴに好適なエピタキシャル層の成長方法を示す。ただし、本発明において窒化物半導体層４は窒化物半導体であればよく、特に限定されるものではない。
［１］反応炉への導入
上記のＳｉ層付基板を、ＭＯＶＰＥ装置の反応炉内に導入する。Ｓｉ層付基板を反応炉に導入する前に、薬品によりクリーニングを行う。Ｓｉ層付基板を反応炉内に導入後、窒素などの高純度不活性ガスで炉内を満たして、炉内のガスを排気する。
［２］Ｓｉ層付基板の表面を炉内でクリーニングする工程
Ｓｉ層付基板を反応炉内で加熱して、基板の表面をクリーニングする。クリーニングを行う温度は、Ｓｉ層付基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
クリーニングは、炉内の圧力が減圧された後に実施し、炉内圧力は２００ｍｂａｒから３０ｍｂａｒ（２００ｈＰａから３０ｈＰａ）の間で決めることができる。炉内には、水素あるいは窒素を供給した状態で例えば１０分程度クリーニングを行うことができる。
［３］炭化層１０を形成する工程
この工程では、規定の炉内圧力および基板温度において、原料となる炭化水素を炉内に導入することによって、Ｓｉ層付基板の表面に４～２０００ｎｍの炭化ケイ素を主成分とする炭化層を形成する。この工程では、例えば常圧で、１２００℃で成長を行う。カーボン源としては、特にこれに限定されないがＣＨ４を用いて炭化することができる。
このように炭化水素雰囲気での炭化処理、例えば、熱処理（炭化水素雰囲気）やＣＶＤ（炭化水素を原料ガスに含む）を行うことで炭化層を形成する。これにより、セラミックスウェーハ１上に半導体層２（シリコン単結晶層９および炭化層１０）が形成された複合基板３が得られる。
［４］中間層１１を成長する工程
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、複合基板３における炭化層１０上に、ＡｌＮあるいはＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）をエピタキシャル成長させる。
この工程では、例えば炉内圧力は５０ｍｂａｒ（５０ｈＰａ）、基板温度１１２０℃で成長を行うことができる。Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ），Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いることができる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。例えば、ＴＭＡｌの流量を０．２４ｌ／ｍｉｎ（２４０ｓｃｃｍ），ＮＨ３の流量を２ｌ／ｍｉｎ（２０００ｓｃｃｍ）としてＡｌＮの成長を行うことができる。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
［５］窒化ガリウム層１２を成長する工程
この工程では、規定の炉内圧力および基板温度において、原料であるＧａ，Ｎ源となるガスを導入することによって、中間層１１上に、ＧａＮあるいはＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）をエピタキシャル成長させる。
この工程では、例えば炉内圧力は２００ｍｂａｒ（２００ｈＰａ）、基板温度１１２０℃で成長を行うことができる。Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いることができる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
［６］電子供給層１３を成長する工程
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、窒化ガリウム層１２上に、ＡｌＮあるいはＡｌｘＧａ１－ｘＮ（０＜ｘ≦０．３）をエピタキシャル成長させる。
この工程では、例えば炉内圧力は１５０ｍｂａｒ（１５０ｈＰａ）、基板温度１１２０℃で成長を行うことができる。Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ），Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いることができる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
以上の工程により、複合基板３上に窒化物半導体層４を有する本発明の窒化物半導体基板２０が得られる。
（実施例１）
ＡｌＮセラミックス（抵抗率：１０１４Ωｃｍ以上）で作製された基板上に、窒化ケイ素（Ｓｉ３Ｎ４）からなる封止層（厚み：０．４μｍ）と、酸化ケイ素からなる平坦化層を６μｍ成長させた。その後、ＣＭＰ研磨により２μｍ厚まで研磨・平坦化して、表面粗さＲａを０．２ｎｍにした。続いて、封止層と平坦化層を積層したＡｌＮセラミックス基板に、準備したシリコン単結晶基板を貼り合わせ、一部を剥離することにより、ＡｌＮセラミックス基板上にシリコン単結晶層（厚み：３００ｎｍ）を作製した。なお、準備したシリコン単結晶基板は、抵抗率４０００Ωｃｍで導電型はｐ型、炭素濃度が３×１０１７ａｔｏｍｓ／ｃｍ３であった。
このようにして作製したＳｉ層付基板を、熱処理炉に導入して、１２５０℃で１０秒間熱処理を行って、炭化層を４．５ｎｍの厚みで形成した。炉内は、水素にＣＨ４を１．５％混合したガスで充填して熱処理を行った。
このようにして得られた炭化層の上に、ＡｌＮとＡｌＧａＮからなる超格子構造の中間層とデバイス層となる窒化ガリウム層とＡｌＧａＮからなる電子供給層を成長し、窒化物半導体基板を得た。
成長を行ったウェーハの表面の観察図を図３に示す。また、ウェーハの縦断面の観察図を図４に示す。メルトバックエッチングは発生せず、鏡面状の表面が得られており、高品質なデバイス層であった。
（比較例１）
実施例１と同様にＳｉ層付基板を作製して、炭化層を２ｎｍの厚みで形成した。その上にＡｌＮとＡｌＧａＮからなる超格子構造の中間層とデバイス層となる窒化ガリウム層とＡｌＧａＮからなる電子供給層を成長した。
成長後のウェーハ表面の観察図を図５に示す。表面荒れが発生してデバイス層の品質が著しく低下した。
（比較例２）
実施例１と同様の手順で、シリコン単結晶層の抵抗率が４０００Ωｃｍで、導電型がｐ型のＳｉ層付基板を作製した。そして、Ｓｉ層付基板上に炭化層を形成せずに、シリコン単結晶層上に実施例１と同様にＡｌＮとＡｌＧａＮからなる超格子構造の中間層とデバイス層となる窒化ガリウム層とＡｌＧａＮからなる電子供給層を成長した。
作製した基板上に、コプレーナウェーブガイド（ＣＰＷ）を形成して、実施例１および比較例２の高周波特性を測定した。高周波特性としては、代表的な特性である２次高調波と損失の測定を実施した。
実施例１の場合、２次高調波出力波は基本周波数出力に対し－７３ｄＢｍ、損失は１．９ｄＢｍ／ｍｍであった。一方、比較例２の場合、２次高調波出力波は基本周波数出力に対し－４５ｄＢｍ、損失は５．１ｄＢｍ／ｍｍであった。
なお、高周波の歪みや回り込み信号が少ないことは、２次高調波特性（基本周波数の２倍の周波数成分が含まれる割合）を測定することによって確認でき、２次高調波が小さいことを意味する。上記のように実施例１の方が比較例２よりも２次高調波が小さく、基板の高抵抗化によって寄生容量が低下し、優れた高周波特性を有していることが分かる。
また、実施例１、比較例１、２のシリコン単結晶層における抵抗率が２０００Ωｃｍ以上となるように、そのシリコン単結晶層（および、元々のシリコン単結晶基板）を作製していたが、実際にエピタキシャル成長後に抵抗率を測定したところ、実施例１ではその所望の抵抗率を得られたものの、比較例１、２は各々１２Ωｃｍ、５Ωｃｍであり、所望の抵抗率から外れた値となった。比較例１、２は、デバイス層の成長時にＡｌ、Ｇａが下部のシリコン単結晶層に拡散してしまったためと考えられる。
（実施例２）
炭化層の厚みを４ｎｍとしたこと以外は実施例１と同様にして窒化物半導体基板を製造した。
（実施例３）
炭化層の厚みを２０００ｎｍとしたこと以外は実施例１と同様にして窒化物半導体基板を製造した。
（実施例４）
シリコン単結晶基板（シリコン単結晶層）における炭素濃度を１×１０１７ａｔｏｍｓ／ｃｍ３としたこと以外は実施例１と同様にして窒化物半導体基板を製造した。
（比較例３）
炭化層の厚みを２５００ｎｍとしたこと以外は実施例１と同様にして窒化物半導体基板を製造した。
（比較例４）
シリコン単結晶基板（シリコン単結晶層）における炭素濃度を５×１０１６ａｔｏｍｓ／ｃｍ３としたこと以外は実施例１と同様にして窒化物半導体基板を製造した。
実施例２－４では、ウェーハ表面・縦断面の様相や２次高調波・損失に関して良好な結晶であり、シリコン単結晶層の抵抗率に関して所望の抵抗率からの変化もなく、実施例１と同様に優れたデバイス特性を有する窒化物半導体基板を得ることができた。
一方で、比較例３ではウェーハ表面が粗くなってしまい、また、反りも発生してしまった。また、比較例４ではシリコン単結晶層の抵抗率が所望の抵抗率から外れてしまった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…セラミックスウェーハ、 ２…半導体層、 ３…複合基板、
４…窒化物半導体層、 ５…セラミックスコア、 ６…封止層、
７…耐熱性支持基板、 ８…平坦化層、 ９…シリコン単結晶層、
１０…炭化層、 １１…中間層、 １２…窒化ガリウム層、
１３…電子供給層、 １４…デバイス層、 ２０…本発明の窒化物半導体基板。

Claims (12)

  1. 窒化物セラミックスからなるコアが封止層で封入されている耐熱性支持基板と、
    該耐熱性支持基板の上に設けられた平坦化層と、
    該平坦化層上に設けられた、炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶層と、
    該シリコン単結晶層上に設けられた、厚みが４～２０００ｎｍの炭化ケイ素を主成分とする炭化層と、
    該炭化層上に設けられた窒化物半導体層を備えたものであることを特徴とする窒化物半導体基板。
  2. 前記封止層の厚みが０．０５～１．５μｍであり、
    前記平坦化層の厚みが０．５～３．０μｍであることを特徴とする請求項１に記載の窒化物半導体基板。
  3. 前記窒化物セラミックスが、多結晶窒化アルミニウムセラミックスが主成分のものであることを特徴とする請求項１または請求項２に記載の窒化物半導体基板。
  4. 前記封止層が、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものであることを特徴とする請求項１から請求項３のいずれか一項に記載の窒化物半導体基板。
  5. 前記平坦化層が、酸化ケイ素、酸窒化ケイ素、および砒化アルミニウムのうちいずれかを含むことを特徴とする請求項１から請求項４のいずれか一項に記載の窒化物半導体基板。
  6. 前記シリコン単結晶層の厚みが１００～２０００ｎｍであることを特徴とする請求項１から請求項５のいずれか一項に記載の窒化物半導体基板。
  7. 窒化物セラミックスからなるコアを用意する工程と、
    前記コアを包み込むように封止層を成膜して耐熱性支持基板とする工程と、
    前記耐熱性支持基板の上面に平坦化層を成膜する工程と、
    前記平坦化層に、炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶基板を接合する工程と、
    前記接合したシリコン単結晶基板の厚みを所望の厚みとなるように加工してシリコン単結晶層を形成する工程と、
    前記シリコン単結晶層の表面に、炭化水素雰囲気で炭化処理を行うことで厚みが４～２０００ｎｍの炭化層を形成する工程と、
    前記炭化層上に窒化物半導体層をエピタキシャル成長させる工程からなることを特徴とする窒化物半導体基板の製造方法。
  8. 前記封止層の厚みを０．０５～１．５μｍとし、
    前記平坦化層の厚みを０．５～３．０μｍとすることを特徴とする請求項７に記載の窒化物半導体基板の製造方法。
  9. 前記窒化物セラミックスを、多結晶窒化アルミニウムセラミックスが主成分のものとすることを特徴とする請求項７または請求項８に記載の窒化物半導体基板の製造方法。
  10. 前記封止層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものとすることを特徴とする請求項７から請求項９のいずれか一項に記載の窒化物半導体基板の製造方法。
  11. 前記平坦化層を、酸化ケイ素、酸窒化ケイ素、および砒化アルミニウムのうちいずれかを含むものとすることを特徴とする請求項７から請求項１０のいずれか一項に記載の窒化物半導体基板の製造方法。
  12. 前記シリコン単結晶層の厚みを１００～２０００ｎｍとすることを特徴とする請求項７から請求項１１のいずれか一項に記載の窒化物半導体基板の製造方法。
JP2021029830A 2021-02-26 2021-02-26 窒化物半導体基板およびその製造方法 Active JP7549549B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021029830A JP7549549B2 (ja) 2021-02-26 2021-02-26 窒化物半導体基板およびその製造方法
EP22759205.2A EP4299802A4 (en) 2021-02-26 2022-01-26 NITRIDE SEMICONDUCTOR SUBSTRATE AND MANUFACTURING METHOD THEREOF
CN202280014723.XA CN117015840A (zh) 2021-02-26 2022-01-26 氮化物半导体基板及其制造方法
PCT/JP2022/002747 WO2022181163A1 (ja) 2021-02-26 2022-01-26 窒化物半導体基板およびその製造方法
US18/276,520 US20240117525A1 (en) 2021-02-26 2022-01-26 Nitride semiconductor substrate and method for producing the same
TW111104226A TW202240655A (zh) 2021-02-26 2022-02-07 氮化物半導體基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021029830A JP7549549B2 (ja) 2021-02-26 2021-02-26 窒化物半導体基板およびその製造方法

Publications (3)

Publication Number Publication Date
JP2022131086A true JP2022131086A (ja) 2022-09-07
JP2022131086A5 JP2022131086A5 (ja) 2023-08-16
JP7549549B2 JP7549549B2 (ja) 2024-09-11

Family

ID=83049090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021029830A Active JP7549549B2 (ja) 2021-02-26 2021-02-26 窒化物半導体基板およびその製造方法

Country Status (6)

Country Link
US (1) US20240117525A1 (ja)
EP (1) EP4299802A4 (ja)
JP (1) JP7549549B2 (ja)
CN (1) CN117015840A (ja)
TW (1) TW202240655A (ja)
WO (1) WO2022181163A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063046A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203666A (ja) 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法
JP2006196713A (ja) 2005-01-13 2006-07-27 National Institute Of Advanced Industrial & Technology 半導体装置及びその作製方法並びに重水素処理装置
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5817127B2 (ja) 2011-01-21 2015-11-18 株式会社Sumco 半導体基板及びその製造方法
SG11201810919UA (en) 2016-06-14 2019-01-30 Qromis Inc Engineered substrate structure for power and rf applications
US10297445B2 (en) * 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
WO2018039316A1 (en) * 2016-08-23 2018-03-01 Quora Technology, Inc. Electronic power devices integrated with an engineered substrate
US10355120B2 (en) * 2017-01-18 2019-07-16 QROMIS, Inc. Gallium nitride epitaxial structures for power devices
JP2020098839A (ja) 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
TWI692869B (zh) 2019-05-03 2020-05-01 世界先進積體電路股份有限公司 基底及其製造方法

Also Published As

Publication number Publication date
JP7549549B2 (ja) 2024-09-11
WO2022181163A1 (ja) 2022-09-01
CN117015840A (zh) 2023-11-07
EP4299802A4 (en) 2025-01-15
US20240117525A1 (en) 2024-04-11
EP4299802A1 (en) 2024-01-03
TW202240655A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US9147734B2 (en) High quality GaN high-voltage HFETs on silicon
CN105023829A (zh) 生长氮化物单晶体的方法和制造氮化物半导体器件的方法
TW201005141A (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
EP4306689A1 (en) Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same
US20240117525A1 (en) Nitride semiconductor substrate and method for producing the same
WO2018107616A1 (zh) 复合衬底及其制造方法
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
WO2024084836A1 (ja) 窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
WO2025041458A1 (ja) 窒化物半導体エピタキシャルウエーハ及び窒化物半導体エピタキシャルウエーハの製造方法
US20240417882A1 (en) Seed substrate for epitaxial growth and method for producing same, and semiconductor substrate and method for producing same
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
WO2023233781A1 (ja) Ｉｉｉ族窒化物単結晶基板の製造方法
KR20250018500A (ko) Iii족 질화물 단결정 기판의 제조 방법
JP2023039743A (ja) 窒化物半導体基板の製造方法
CN118116805A (zh) 一种hemt外延结构及其制备方法
JP2022120695A (ja) 窒化物半導体基板及びその製造方法
CN116940720A (zh) 外延生长用种子基板及其制造方法、和半导体基板及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240830

R150 Certificate of patent or registration of utility model

Ref document number: 7549549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150