Nothing Special   »   [go: up one dir, main page]

TW202220136A - 混合焊盤尺寸和焊盤設計 - Google Patents

混合焊盤尺寸和焊盤設計 Download PDF

Info

Publication number
TW202220136A
TW202220136A TW110137508A TW110137508A TW202220136A TW 202220136 A TW202220136 A TW 202220136A TW 110137508 A TW110137508 A TW 110137508A TW 110137508 A TW110137508 A TW 110137508A TW 202220136 A TW202220136 A TW 202220136A
Authority
TW
Taiwan
Prior art keywords
pads
package
pitch
solder resist
bga
Prior art date
Application number
TW110137508A
Other languages
English (en)
Inventor
殷文
安永豪
曼紐 阿爾德雷特
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202220136A publication Critical patent/TW202220136A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

揭示一種具有混合焊盤尺寸的封裝以及形成該封裝的方法。該封裝包括具有第一尺寸和第一節距的第一組焊盤，其中第一組焊盤是焊料遮罩定義（SMD）焊盤。該封裝亦包括具有第二尺寸和第二節距的第二組焊盤，其中第二組焊盤是非焊料遮罩定義（NSMD）焊盤。

Description

混合焊盤尺寸和焊盤設計
本案一般係關於封裝裝置，尤其但不排他地係關於用於裝置的混合焊盤尺寸和焊盤設計及其製造技術。
積體電路技術經由主動部件的小型化，在提高計算能力態樣取得了長足的進步。可以在許多電子設備中找到倒裝晶片裝置，包括處理器、伺服器、射頻（RF）積體電路等。倒裝晶片封裝技術在高引腳計數裝置中變得較為經濟。倒裝晶片接合通常將焊盤上焊料（SOP）技術用於倒裝晶片基板。
附加地，一般的倒裝晶片設計跨整個晶片使用統一的凸塊尺寸，或者在一些設計中可基於數位晶粒設計中的晶粒位置來定義不同的凸塊尺寸。最近，越來越多的射頻（RF）產品已經轉變成倒裝晶片設計。然而，RF技術的這一轉變使得一般設計滿足新的效能要求變的困難。例如，期望RF前端（RFFE）佔用面積縮減以支援用於5G應用的更多頻帶。在使用一般統一焊料遮罩定義（SMD）BGA焊盤辦法將RFFE裝置應用於具有用於雙側球柵陣列（BGA）圖案的有限空間的BGA封裝時，用於RFFE裝置的板級別可靠性已經成為主要挑戰。
相應地，存在對克服一般封裝設計和製造製程的缺陷的系統、裝置和方法（包括根據本文揭示的各態樣提供的方法、系統和裝置）的需求。
以下提供了與本文所揭示的各裝置和方法相關聯的一或多個態樣及/或實例相關的簡化概述。如此，以下概述既不應被視為與所有構想的態樣及/或實例相關的詳盡縱覽，以下概述亦不應被認為標識與所有構想的態樣及/或實例相關的關鍵性或決定性要素或圖示與任何特定態樣及/或實例相關聯的範疇。相應地，以下概述僅具有在以下提供的詳細描述之前以簡化形式呈現與關於本文所揭示的裝置和方法的一或多個態樣及/或實例相關的某些概念的目的。
根據本文揭示的各個態樣，至少一個態樣包括一種裝置，其包括一種封裝。該封裝包括具有第一尺寸和第一節距的第一組焊盤，其中第一組焊盤是焊料遮罩定義（SMD）焊盤。該裝置亦包括具有第二尺寸和第二節距的第二組焊盤，其中第二組焊盤是非焊料遮罩定義（NSMD）焊盤。
根據本文揭示的各個態樣，至少一個態樣包括一種用於製造封裝的方法，該方法包括：形成具有第一尺寸和第一節距的第一組焊盤，其中第一組焊盤是焊料遮罩定義（SMD）焊盤。該方法亦包括形成具有第二尺寸和第二節距的第二組焊盤，其中第二組焊盤是非焊料遮罩定義（NSMD）焊盤。
基於附圖和詳細描述，與本文揭示的各裝置和方法相關聯的其他特徵和優點對本發明所屬領域中具有通常知識者而言將是明瞭的。
本案的各態樣針對具體態樣在以下描述和相關附圖中圖示。可以設計替換態樣而不脫離本文教導的範疇。附加地，本文圖示說明性態樣的眾所周知的元素將不被詳細描述或可被省去以免湮沒本案中教導的相關細節。
在某些所描述的實例實現中，標識出以下實例，其中各種部件結構和操作的各個部分可以從已知習知技術獲取，並且隨後根據一或多個示例性態樣來佈置。在此類實例中，可以省略已知的習知部件結構及/或操作的部分的內部細節，以幫助避免本文所揭示的說明性態樣中所圖示的概念的潛在混淆。
本文所使用的術語僅出於描述特定態樣的目的，而並不意欲限定。如本文中使用的，單數形式的「一」、「某」和「該」意欲亦包括複數形式，除非上下文另外明確指示。將進一步理解，術語「包括」、「具有」、「包含」及/或「含有」在本文中使用時指明所陳述的特徵、整數、步驟、操作、元素、及/或部件的存在，但並不排除一或多個其他特徵、整數、步驟、操作、元素、部件及/或其群組的存在或添加。
應當注意，術語「連接」、「耦合」或其任何變體意指在部件之間的直接或間接的任何連接或耦合，且可涵蓋兩個部件之間的中間部件的存在，這兩個部件經由該中間部件被「連接」或「耦合」在一起，除非該連接明確揭示為直接連接。
圖1圖示了倒裝晶片裝置100的示例性部分側視圖。如圖1所示，倒裝晶片裝置100包括具有複數個絕緣層（171和172）和金屬層（161、162和163）的封裝110。各金屬層161、162和163可使用通孔（諸如通孔116）來互連。在封裝110的背側上，球柵陣列（BGA）連接可包括BGA焊盤130以及經由阻焊劑132中的開口耦合至BGA焊盤130的焊球135。焊球135可被用於將由晶粒120（亦被稱為「晶片」）和封裝110形成的倒裝晶片裝置100連接到外部設備、電路系統等。根據本文揭示的各態樣，BGA焊盤130和BGA配置可以是混合焊盤配置。將在以下揭示中提供關於混合焊盤BGA配置的額外細節。在封裝110的前側上是接合焊盤114，其被圖示為銅接合焊盤114。阻焊層112被形成在接合焊盤114之上。阻焊層112可以是具有允許至接合焊盤114的連接的窄開口的光敏聚合物材料。提供焊盤上焊料（SOP）115以填充開口以促成在稍後的操作中至接合焊盤114的連接。可以經由滴焊來形成SOP 115或者可以經由焊料黏接和回流製程來印刷SOP 115以填充開口。如上所論述的，SOP用於防止封裝110至晶粒120的互連中的空隙。晶粒120的凸塊下金屬化（UBM）122用於經由焊料凸塊125將晶粒120連接到封裝110以形成倒裝晶片封裝。晶粒120的UBM 122可以由鋁或銅形成。將領會，儘管僅圖示了晶粒120與封裝110之間的一個互連，但是複數個互連可用於倒裝晶片裝置100。
圖2圖示了用於封裝200的習知設計的部分影像。如上所論述的，當前封裝設計跨整個封裝200使用統一BGA焊盤210尺寸和節距215。附加地，在習知設計中，統一BGA焊盤210使用統一的焊料遮罩定義（SMD）焊盤設計。
圖3圖示了基於根據本案的各態樣的封裝300的部分影像。與一般設計形成對比，封裝300被配置成具有混合焊盤節距和焊盤設計。在所圖示的實例中，一組第一BGA焊盤310可具有第一節距315和第一尺寸（例如，直徑）。一組第二BGA焊盤320可具有第二節距325和第二尺寸（例如，直徑）。第一BGA焊盤310和第二BGA焊盤320可以是銅（Cu）或具有高導電性的其他導電材料，諸如銀（Ag）、金（Au）、鋁（Al）和其他類似材料、合金或材料組合。此外，將領會各態樣不限於所圖示的圖案或不限於僅兩種不同的節距或尺寸，而是在一些態樣可定義額外的節距和尺寸。
將領會，第一BGA焊盤310與第二BGA焊盤320相比在尺寸（例如，直徑）上更小。在一些實例中，第二BGA焊盤320可以大於第一BGA焊盤310達10%到100%的數量級。同樣地，第二節距325將大於第一節距315並且大於第一節距達10%到100%的數量級。將領會，隨著BGA焊盤尺寸的增大，可存在成比例的節距的增大。然而，各種設計考量（諸如焊盤密度、焊盤至焊盤間隔、底部佈線和訊號完整性）可影響給定設計的最終尺寸和節距。附加地，針對第一BGA焊盤310（例如，SMD焊盤設計）和第二BGA焊盤320（例如，非焊料遮罩定義（NSMD）焊盤設計）中的每一者的焊盤設計可以是不同的，如下文所論述的。將領會，根據所揭示的各態樣的混合焊盤配置允許在焊盤尺寸、位置或節距中的至少一態樣中的改變以提供更大的設計控制。在一些態樣，第一組焊盤和第二組焊盤被形成在封裝的第一金屬層中，第一金屬層可以是封裝的封裝前側或背側。在一些態樣，封裝可包括複數個導電層和絕緣層。此外，將領會，本文所揭示的各態樣可以在單側BGA封裝和雙側BGA封裝中使用。
將領會，前述各態樣僅作為實例提供，並且要求保護的各個態樣不限於所提供的特定參考及/或圖示。例如，將領會，BGA焊盤310和320的數目、位置及/或尺寸可以與所圖示的實例不同，並且這些圖示是僅用於幫助說明本文所揭示的各態樣來提供的。
圖4圖示了根據本案的各態樣的SMD焊盤設計的細節。如圖4所圖示的，阻焊劑410具有在BGA焊盤420的一部分之上的覆蓋物。阻焊劑開口（SRO）412小於BGA焊盤420並且允許穿過阻焊劑410抵達BGA焊盤420。具體地，在封裝的製造期間，連接結構430被耦合至BGA 420。連接結構430可以是焊球或用於形成電連接的任何合適的導電結構。將領會，阻焊劑410可以是任何合適的材料，諸如環氧樹脂、液態光可成像墨、幹膜光可成像焊料遮罩等。此外，如前述，BGA焊盤420可以是銅（Cu）或具有高導電性的其他導電材料，諸如銀（Ag）、金（Au）、鋁（Al）和其他類似材料、合金或材料組合。此外，將領會前述各態樣僅作為實例提供，並且要求保護的各個態樣不限於所提供的特定參考及/或簡化圖示。
圖5圖示了根據本案的各態樣的NSMD焊盤設計500的細節。如圖5所圖示的，阻焊劑510不具有在BGA焊盤520之上的覆蓋物部分。阻焊劑開口（SRO）512大於BGA焊盤520。SRO 512允許穿過阻焊劑510抵達BGA焊盤520，包括抵達BGA焊盤520的兩個側面。具體地，在封裝的製造期間連接結構530被耦合至BGA 520，並且在一些實例中，連接結構530能夠與BGA焊盤520的整個底部表面（面向SRO 512的表面）和側面接觸。這與圖4中所圖示的SMD焊盤設計形成對比，在圖4中僅在BGA焊盤420的底部表面的一部分上存在接觸，因為SRO 412小於BGA焊盤420。
連接結構530可以是焊球或用於形成電連接的任何合適的導電結構。此外，如前述，將領會，阻焊劑510可以是任何合適的材料，諸如環氧樹脂、液態光可成像墨、幹膜光可成像焊料遮罩等。同樣地，BGA焊盤520可以是銅（Cu）或具有高導電性的其他導電材料，諸如銀（Ag）、金（Au）、鋁（Al）和其他類似材料、合金或材料組合。將領會，這些實例是僅僅出於圖示來提供的，並且SRO 512增加可以比所圖示的實例更大或更小。此外，將領會，現實世界設計約束（諸如最小節距間隔、所使用的BGA焊盤520的數目、製造限制等）是可影響所圖示的各部件的尺寸、數目、位置、節距、材料等的設計考量。
圖6圖示了根據本案的一或多個態樣的整合裝置600的部件。不管上文論述的封裝（例如，封裝300）的各種配置如何，將領會，封裝620可被配置成將晶粒610耦合至PCB 690。PCB 690亦耦合至電源680（例如，功率管理積體電路（PMIC）），這允許封裝620和晶粒610電耦合至PMIC 680。具體地，一或多條電源（VDD）線691以及一或多條接地（GND）線692可被耦合至PMIC 680以將功率分發至PCB 690、經由VDD BGA球625和BND BGA球627分發至封裝620、以及經由晶粒凸塊612分發至晶粒610。將領會，可以提供除了所圖示的BGA球625和627之外更多的BGA球。此外，根據本文揭示的一或多個態樣，將領會這些BGA球可以被附連到封裝620中的混合焊盤。VDD線691和GND線692各自可以由PCB 690的一或多個金屬層（例如，層1-6）中的跡線、形狀或圖案形成，該一或多個金屬層由穿過絕緣層的一或多個通孔耦合，這些絕緣層將PCB 690中的金屬層1-6分隔開。PCB 690可具有一或多個PCB電容器（PCB電容）695，其可被用於調節電源訊號，如本發明所屬領域中具有通常知識者所知的。附加連接和裝置可以經由封裝620上的一或多個額外BGA球（未圖示）被耦合至封裝620及/或穿過PCB 690抵達封裝620。將領會，所圖示的配置和描述僅僅是為了幫助說明本文所揭示的各態樣來提供的。例如，PCB 690可具有更多或更少的金屬層和絕緣層、可存在向各部件供電的多條線等等。相應地，上述說明性實例和相關聯的附圖不應當被理解為限制本文所揭示和要求保護的各態樣。
根據本文所揭示的各態樣，至少一個態樣包括一種封裝（例如，300），其包括具有第一尺寸和第一節距（例如，315）的第一組焊盤（例如，310）。第一組焊盤可以是焊料遮罩定義（SMD）焊盤。該封裝進一步包括具有第二尺寸和第二節距（例如，325）的第二組焊盤（例如，320）。第二組焊盤可以是非焊料遮罩定義（NSMD）焊盤。在所揭示的各態樣提供的各種技術優勢之中，在至少一些態樣，具有混合焊盤尺寸、間隔及/或節距的封裝經由提供在習知設計中不可用的用於功率和RF類比訊號的較大焊盤（例如，第二組焊盤320）（其可以是NSMD焊盤）以及仍然具有用於其他訊號傳遞的較小焊盤（例如，第一組焊盤310）（其可以是具有增大的焊盤密度（例如，較小的節距315）的SMD焊盤）來允許封裝效能和可靠性。
從上述內容中可以領會，存在用於製造本文所揭示的裝置的各種方法。圖7圖示了根據本案的一些實例的用於製造封裝（例如，圖3中的300）的方法700的流程圖。如圖7所示，部分方法700可開始於方塊702，其中形成具有第一尺寸和第一節距的第一組焊盤，其中第一組焊盤是焊料遮罩定義（SMD）焊盤。部分方法700可在方塊704中繼續，其中形成具有第二尺寸和第二節距的第二組焊盤，其中第二組焊盤是非焊料遮罩定義（NSMD）焊盤。接著，可任選地，部分方法700可在方塊706中繼續，其中形成用於第一組焊盤的第一組阻焊劑開口，其中第一組阻焊劑開口中的每一者小於第一組焊盤中的每一者。部分方法700可任選地可在方塊708中繼續，其中形成用於第二組焊盤的第二組阻焊劑開口，其中第二組阻焊劑開口中的每一者大於第二組焊盤中的每一者。附加地，如前述，第二組焊盤中的每一焊盤可以大於第一組焊盤中的每一焊盤。如上文所論述的，可以使用類似的製造製程和材料來形成各種尺寸的焊盤。從上述揭示中將領會的，用於製造本文所揭示的各態樣的額外製程對於本發明所屬領域中具有通常知識者而言將是明顯的，並且將不提供或不在所包括的附圖中圖示對上文論述的製程的字面再現。
圖8圖示了根據本案的一些實例的示例性行動設備。現在參照圖8，圖示了根據示例性態樣配置的行動設備的方塊圖並將其一般性地標示為行動設備800。在一些態樣，行動設備800可被配置成無線通訊設備。如所示，行動設備800包括處理器801。處理器801被示為包括指令管線812、緩衝處理單元（BPU）808、分支指令佇列（BIQ）811和扼流器810，如本發明所屬領域公知的。為了清楚起見，已經從處理器801的此視圖中省略了這些塊的其他眾所周知的細節（例如，計數器、條目、置信度欄位、加權和、比較器等）。處理器801可以在鏈路上通訊地耦合到記憶體832，該鏈路可以是晶粒到晶粒或晶片到晶片的鏈路。行動設備800亦包括顯示器828和顯示控制器826，其中顯示控制器826耦合到處理器801和顯示器828。
在一些態樣，圖8可包括：被耦合到處理器801的編碼器/解碼器（CODEC）834（例如，音訊及/或語音CODEC）；被耦合到CODEC 834的揚聲器836和話筒838；及可使用如本文所揭示的具有混合焊盤的一或多個封裝來實現的無線電路840（其可以包括數據機、RF電路系統、濾波器等）。在一些態樣，混合焊盤封裝可以在（諸）RFFE部件中使用。無線電路840被耦合至無線天線842以及處理器801。
在特定態樣，在存在一或多個上述方塊的情況下，處理器801、顯示控制器826、記憶體832、CODEC 1234和無線電路840可被包括在系統內封裝或片上系統裝置822中，其可以全部或部分地使用本文所揭示的混合焊盤封裝設計來實現。輸入裝置830（例如，實體或虛擬鍵盤）、電源844（例如，電池）、顯示器828、輸入裝置830、揚聲器836、話筒838、無線天線842和電源844可以位於片上系統裝置822的外部，並且可以被耦合至片上系統裝置822的部件，諸如介面或控制器。
應當注意，儘管圖8圖示了行動設備，但是處理器、記憶體和其他部件亦可被整合到機上盒、音樂播放機、視訊播放機、娛樂單元、導航設備、個人數位助理（PDA）、固定位置資料單元、電腦、膝上型電腦、平板電腦、通訊設備、行動電話或其他類似設備。
圖9圖示了根據本案的各個實例的可與任何前述裝置或半導體裝置整合的各種電子設備。例如，行動電話設備902、膝上型電腦設備904和固定位置終端設備906可各自被一般視為使用者裝備（UE），並且可包括包含如本文所描述的混合焊盤設計的封裝900。封裝900可以是例如本文中所描述的積體電路、晶粒、整合裝置、整合裝置封裝、積體電路裝置、裝置封裝、積體電路（IC）封裝、層疊封裝裝置中的任一者的至少一部分。圖9中所圖示的設備902、904、906僅僅是示例性的。其他電子設備亦能以封裝900為其特徵，此類電子設備包括但不限於包含以下各項的一組設備（例如，電子設備）：行動設備、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀數裝備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備、伺服器、路由器、實現在機動交通工具（例如，自主交通工具）中的電子設備、物聯網路（IoT）設備、或者儲存或檢索資料或電腦指令的任何其他設備，或者其任何組合。
前面揭示的設備和功能性可被設計和配置在儲存在電腦可讀取媒體上的電腦檔（例如，暫存器傳輸級（RTL）、幾何資料串流（GDS）Gerber等）中。一些或所有此類檔可被提供給基於此類檔來製造設備的製造處置器。所得到的產品可包括半導體晶片，該半導體晶片隨後被切割成半導體晶粒並被封裝到包括一或多個晶粒和封裝（例如，倒裝晶片封裝）的整合裝置中。該等封裝隨後可用於本文所描述的設備中。
應當領會，本文所揭示的各個態樣可以被描述為本發明所屬領域中具有通常知識者描述及/或認識的結構、材料、及/或裝置的功能等同方案。例如，在一個態樣中，設備可包括用於執行以上所論述的各種功能性的裝置。將領會，前述各態樣僅作為實例提供，並且要求保護的各個態樣不限於作為實例引述的特定參考及/或圖示。
圖1-9中圖示的各部件、程序、特徵、及/或功能中的一或多個可以被重新安排及/或組合成單個部件、程序、特徵或功能，或者可以被納入在若干部件、程序或功能中。亦可添加額外部件、部件、程序、及/或功能而不會脫離本案。亦應當注意，圖1-9及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中，圖1-9及其相應描述可被用於製造、建立、提供、及/或生產整合裝置。在一些實現中，裝置可包括晶粒、整合裝置、晶粒封裝、積體電路（IC）、裝置封裝、積體電路（IC）封裝、晶片、半導體裝置、層疊封裝（PoP）裝置、及/或中介體。
如本文中所使用的，術語「使用者裝備」（或「UE」）、「使用者設備」、「使用者終端」、「客戶端設備」、「通訊設備」、「無線設備」、「無線通訊設備」、「掌上型設備」、「行動設備」、「行動終端」、「行動站」、「手持機」、「存取終端」、「用戶設備」、「用戶終端」、「用戶站」、「終端」以及它們的變型可以可互換地代表能夠接收無線通訊及/或導航訊號的任何合適的移動或駐定設備。這些術語包括但不限於音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、機動交通工具中的車載設備、及/或通常由個人攜帶及/或具有通訊能力（例如，無線、蜂巢、紅外、短程無線電等）的其他類型的可攜式電子設備。這些術語亦意欲包括與另一設備進行通訊的設備，該另一設備能夠接收無線通訊及/或導航訊號（諸如經由短程無線、紅外、有線連接或其他連接），而不論衛星訊號接收、輔助資料接收、及/或定位相關處理是在該設備還是在該另一設備處發生。另外，這些術語意欲包括所有設備，其中包括無線和有線通訊設備，其能夠經由無線電存取網路（RAN）來與核心網路進行通訊，並且經由核心網路，UE能夠與外部網路（諸如網際網路）以及與其他UE連接。當然，連接到核心網路及/或網際網路的其他機制對於UE而言亦是可能的，諸如在有線存取網路、無線區域網路（WLAN）（例如，基於IEEE 802.11等）上、等等。UE能夠經由數種類型設備中的任何設備來實施，包括但不限於印刷電路（PC）卡、CF記憶體設備、外置或內置數據機、無線或有線電話、智慧型電話、平板電腦、追蹤設備、資產標籤等。UE能夠藉以向RAN發送訊號的通訊鏈路被稱為上行鏈路通道（例如，反向話務通道、反向控制通道、存取通道等）。RAN能夠藉以向UE發送訊號的通訊鏈路被稱為下行鏈路或前向鏈路通道（例如，傳呼通道、控制通道、廣播通道、前向話務通道等）。如本文所使用的，術語話務通道（TCH）可以指上行鏈路/反向話務通道或下行鏈路/前向話務通道。
電子設備之間的無線通訊可基於不同技術，諸如分碼多工存取（CDMA）、W-CDMA、分時多工存取（TDMA）、分頻多工存取（FDMA）、正交分頻多工（OFDM）、行動通訊全球系統（GSM）、3GPP長期進化（LTE）、5G新無線電、藍芽（BT）、藍芽低功耗（BLE）、IEEE 802.11（WiFi）和IEEE 802.15.4（Zigbee/Thread）、或可在無線通訊網路或資料通訊網路中使用的其他協定。藍芽低功耗（亦稱為藍芽LE、BLE、和藍芽智慧）是由藍芽特別興趣小組設計和銷售的無線個人區域網路技術，其意欲提供顯著降低的功耗和成本、同時保持類似的通訊範圍。BLE於2010年被合併到主要的藍芽標準中，其中採用藍芽核心規範版本4.0並在藍芽5中更新。
措辭「示例性」在本文中用於意指「用作實例、實例、或圖示」。本文中描述為「示例性」的任何細節不被解釋為勝過其他實例。同樣，術語「實例」並不意指所有實例皆包括所論述的特徵、優點、或工作模式。此外，特定特徵及/或結構可與一或多個其他特徵及/或結構組合。此外，在此描述的裝置的至少一部分可被配置成執行於此描述的方法的至少一部分。
本文中使用諸如「第一」、「第二」等之類的指定對元素的任何引述並不限定那些元素的數量及/或次序。確切而言，這些指定被用作區分兩個或兩個以上元素及/或元素實例的便捷方法。同樣，除非另外聲明，否則元素集合可包括一或多個元素。
本發明所屬領域中具有通常知識者將領會，資訊和訊號可使用各種不同技術和技藝中的任何一種來表示。例如，貫穿上面說明始終可能被述及的資料、指令、命令、資訊、訊號、位元、符號和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。
本案中已描述或圖示圖示的任何內容皆不意欲指定任何部件、動作、特徵、益處、優點、或均等物奉獻給公眾，無論這些部件、動作、特徵、益處、優點或均等物是否記載在請求項中。
此外，本發明所屬領域中具有通常知識者將領會，結合本文所揭示的各實例描述的各種圖示說明性邏輯區塊、模組、電路和演算法動作可被實現為電子硬體、電腦軟體、或兩者的組合。為清楚地圖示硬體與軟體的這一可互換性，各種說明性部件、方塊、模組、電路、以及動作在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和施加於整體系統的設計約束。具有通常知識者可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本案的範疇。
儘管已經結合設備描述了一些態樣，但毋庸置疑，這些態樣亦構成對應方法的描述，並且因此設備的方塊或部件亦應被理解為對應的方法動作或方法動作的特徵。與之類似地，結合或作為方法動作描述的各態樣亦構成對應設備的對應塊或細節或特徵的描述。方法動作中的一些或全部可由硬體裝置（或使用硬體裝置）來執行，諸如舉例而言，微處理器、可程式設計電腦或電子電路。在一些實例中，最重要的方法動作中的一些或複數個方法動作可由此類裝置來執行。
在以上詳細描述中，可以看到不同特徵在實例中被編群在一起。這種揭示方式並不應被理解為反映所要求保護的實例具有比每一請求項中所明確提及的特徵更多的特徵的意圖。相反，本案的各個態樣可以包括少於所揭示的個體實例的所有特徵。因此，所附請求項由此應該被認為是被納入到該描述中，其中每項請求項自身可為單獨的實例。儘管每個從屬請求項可以在各請求項中引用與其他請求項之一的特定組合，但該從屬請求項的態樣不限於該特定組合。將領會，所揭示的其他態樣亦可以包括從屬請求項態樣與任何其他從屬請求項或獨立請求項的標的的組合或者任何特徵與其他從屬和獨立請求項的組合。本文所揭示的各個態樣明確包括這些組合，除非顯式地表達或可以容易地推斷出並不想要特定的組合（例如矛盾的態樣，其中該組合將元件定義為兩種替換的部件、材料等）。此外，亦意欲使請求項的各態樣可被包括在任何其他獨立請求項中，即使請求項不直接從屬於該獨立請求項。
例如，其他態樣可包括在各個實例態樣中論述的以下特徵中的一者或多者。實例態樣1包括一種裝置，該裝置包括一種封裝，該封裝包括：具有第一尺寸和第一節距的第一組焊盤，其中第一組焊盤是焊料遮罩定義（SMD）焊盤；及具有第二尺寸和第二節距的第二組焊盤，其中第二組焊盤是非焊料遮罩定義（NSMD）焊盤。
可以與上述實例態樣1相組合的實例態樣2，包括其中第一組焊盤和第二組焊盤被形成在該裝置的第一金屬層中。
可以與上述實例態樣2相組合的實例態樣3，包括其中該裝置被阻焊劑覆蓋，該阻焊劑在第一組焊盤和第二組焊盤之上具有開口。
可以與上述實例態樣3相組合的實例態樣4，進一步包括：用於第一組焊盤的第一組阻焊劑開口，其中第一組阻焊劑開口中的每一者小於第一組焊盤中的每一者。
可以與上述實例態樣3和4相組合的實例態樣5，進一步包括：用於第二組焊盤的第二組阻焊劑開口，其中第二組阻焊劑開口中的每一者大於第二組焊盤中的每一者。
可以與上述實例態樣1到5相組合的實例態樣6，包括其中第一組焊盤的第一尺寸一般是統一的且小於第二組焊盤的第二尺寸。
可以與上述實例態樣6相組合的實例態樣7，包括其中第二組焊盤中的每一者大於第一組焊盤中的每一者達10%到100%。
可以與上述實例態樣1到7相組合的實例態樣8，包括其中第一組焊盤的第一節距一般是統一的且小於第二組焊盤的第二節距。
可以與上述實例態樣8相組合的實例態樣9，包括其中第二節距大於第一節距中的每一者達10%到100%。
可以與上述實例態樣1到9相組合的實例態樣10，包括其中該裝置是單側球柵陣列（BGA）封裝或雙側球柵陣列（BGA）封裝。
可以與上述實例態樣1到10相組合的實例態樣11，其中該裝置從包括以下各項的群中選擇：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦，可穿戴設備、物聯網路（IoT）設備、膝上型電腦、伺服器和機動交通工具中的設備。
實例態樣12包括用於製造封裝的方法，該方法包括：形成具有第一尺寸和第一節距的第一組焊盤，其中第一組焊盤是焊料遮罩定義（SMD）焊盤；及形成具有第二尺寸和第二節距的第二組焊盤，其中第二組焊盤是非焊料遮罩定義（NSMD）焊盤。
可以與上述實例態樣12相組合的實例態樣13，包括其中第一組焊盤和第二組焊盤被形成在該封裝的第一金屬層中。
可以與上述實例態樣12和13相組合的實例態樣14，包括其中該封裝被阻焊劑覆蓋，該阻焊劑在第一組焊盤和第二組焊盤之上具有開口。
可以與上述實例態樣14相組合的實例態樣15，進一步包括：形成用於第一組焊盤的第一組阻焊劑開口，其中第一組阻焊劑開口中的每一者小於第一組焊盤中的每一者。
可以與上述實例態樣14和15相組合的實例態樣16，進一步包括：形成用於第二組焊盤的第二組阻焊劑開口，其中第二組阻焊劑開口中的每一者大於第二組焊盤中的每一者。
可以與上述實例態樣12到16相組合的實例態樣17，包括其中第一組焊盤的第一尺寸一般是統一的且小於第二組焊盤的第二尺寸。
可以與上述實例態樣17相組合的實例態樣18，包括其中第二組焊盤中的每一者大於第一組焊盤中的每一者達10%到100%。
可以與上述實例態樣12到18相組合的實例態樣19，包括其中第一組焊盤的第一節距一般是統一的且小於第二組焊盤的第二節距。
可以與上述實例態樣19相組合的實例態樣20，包括其中第二節距中的每一者大於第一節距中的每一者達10%到100%。
可以與上述實例態樣12到20相組合的實例態樣21，包括其中該封裝是單側球柵陣列（BGA）封裝或雙側球柵陣列（BGA）封裝。
可以與上述實例態樣12到20相組合的實例態樣21，其中該封裝被納入一裝置，該裝置從包括以下各項的群中選擇：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦，可穿戴設備、物聯網路（IoT）設備、膝上型電腦、伺服器和機動交通工具中的設備。
此外，在一些實例中，個體動作可被細分為複數個子動作或包含複數個子動作。此類子動作可被包含在個體動作的揭示中並且可以是個體動作的揭示的一部分。
儘管前面的揭示圖示本案的說明性實例，但是應當注意，在其中可作出各種變更和修改而不會脫離如所附請求項定義的本案的範疇。根據本文中所描述的本案的各實例的方法請求項中的功能及/或動作不一定要以任何特定次序執行。另外，眾所周知的元素將不被詳細描述或可被省去以免模糊本文所揭示的各態樣和實例的相關細節。此外，儘管本案的要素可能是以單數來描述或主張權利的，但是複數也是已料想了的，除非顯式地聲明瞭限定於單數。
100:倒裝晶片裝置 110:封裝 112:阻焊層 114:焊盤 115:焊盤上焊料（SOP） 116:通孔 120:晶粒 122:凸塊下金屬化（UBM） 125:焊料凸塊 130:BGA焊盤 132:阻焊劑 135:焊球 161:金屬層 162:金屬層 163:金屬層 171:絕緣層 172:絕緣層 200:封裝 210:統一BGA焊盤 215:節距 300:封裝 310:第一BGA焊盤 315:第一節距 320:第二BGA焊盤 325:第二節距 410:阻焊劑 412:阻焊劑開口（SRO） 420:BGA焊盤 430:連接結構 500:NSMD焊盤設計 510:阻焊劑 512:阻焊劑開口（SRO） 520:BGA 530:連接結構 600:整合裝置 610:晶粒 612:晶粒凸塊 620:封裝 625:BGA球 627:BGA球 680:電源 690:PCB 691:電源（VDD）線 692:接地（GND）線 695:PCB電容器（PCB電容） 700:方法 702:方塊 704:方塊 706:方塊 708:方塊 800:行動設備 801:處理器 808:緩衝處理單元（BPU） 810:扼流器 811:分支指令佇列（BIQ） 812:指令管線 822:片上系統裝置 826:顯示控制器 828:顯示器 830:輸入裝置 832:記憶體 834:CODEC 836:揚聲器 838:話筒 840:無線電路 842:無線天線 844:電源 900:封裝 902:設備 904:設備 906:設備
對本案的各態樣及其許多伴隨優點的更完整領會將因其在參考結合附圖考慮的以下詳細描述時變得更好理解而易於獲得，附圖僅出於圖示目的被提供而不對本案構成任何限定。
圖1圖示了倒裝晶片裝置的互連的部分橫截面視圖。
圖2圖示了基於習知設計規則的用於封裝的習知設計的部分影像。
圖3圖示了根據本案的一些實例的用於封裝的設計的部分影像。
圖4圖示了根據本案的一些實例的用於封裝的設計的部分影像。
圖5圖示了根據本案的一些實例的用於封裝的設計的部分影像。
圖6圖示了根據本案的一或多個態樣的整合裝置的部件；
圖7圖示了根據本案的一些實例的用於製造封裝的方法的流程圖。
圖8圖示了根據本案的一些實例的示例性行動設備。
圖9圖示了根據本案的各實例的可包括混合焊盤尺寸的各種電子設備。
根據慣例，附圖所圖示的特徵或許並非按比例繪製。相應地，為了清晰起見，所圖示的特徵的尺寸可能被任意放大或縮小。根據慣例，為了清晰起見，某些附圖被簡化。由此，附圖可能未繪製特定裝置或方法的所有部件。此外，類似元件符號貫穿說明書和附圖標示類似特徵。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:封裝
310:第一BGA焊盤
315:第一節距
320:第二BGA焊盤
325:第二節距

Claims (22)

  1. 一種包括一封裝的裝置，該封裝包括： 具有一第一尺寸和一第一節距的一第一組焊盤，其中該第一組焊盤是焊料遮罩定義（SMD）焊盤；及 具有一第二尺寸和一第二節距的一第二組焊盤，其中該第二組焊盤是非焊料遮罩定義（NSMD）焊盤。
  2. 如請求項1之封裝，其中該第一組焊盤和該第二組焊盤被形成在該裝置的一第一金屬層中。
  3. 如請求項2之封裝，其中該裝置被一阻焊劑覆蓋，該阻焊劑在該第一組焊盤和該第二組焊盤之上具有開口。
  4. 如請求項3之裝置，進一步包括： 用於該第一組焊盤的一第一組阻焊劑開口，其中該第一組阻焊劑開口中的每一者小於該第一組焊盤中的每一者。
  5. 如請求項3之封裝，進一步包括： 用於該第二組焊盤的一第二組阻焊劑開口，其中該第二組阻焊劑開口中的每一者大於該第二組焊盤中的每一者。
  6. 如請求項1之封裝，其中該第一組焊盤的該第一尺寸一般是統一的且小於該第二組焊盤的該第二尺寸。
  7. 如請求項6之裝置，其中該第二組焊盤中的每一者大於該第一組焊盤中的每一者達10%到100%之間。
  8. 如請求項1之封裝，其中該第一組焊盤的該第一節距一般是統一的且小於該第二組焊盤的該第二節距。
  9. 如請求項8之裝置，其中該第二節距大於該第一節距中的每一者達10%到100%之間。
  10. 如請求項1之封裝，其中該裝置是一單側球柵陣列（BGA）封裝或一雙側球柵陣列（BGA）封裝。
  11. 如請求項1之裝置，其中該裝置是從由以下各項組成的組中選擇的：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一物聯網路（IoT）設備、一膝上型電腦、一伺服器、以及一機動交通工具中的一設備。
  12. 一種用於製造一封裝的方法，該方法包括以下步驟： 形成具有一第一尺寸和一第一節距的一第一組焊盤，其中該第一組焊盤是焊料遮罩定義（SMD）焊盤；及 形成具有一第二尺寸和一第二節距的一第二組焊盤，其中該第二組焊盤是非焊料遮罩定義（NSMD）焊盤。
  13. 如請求項12之方法，其中該第一組焊盤和該第二組焊盤被形成在該封裝的一第一金屬層中。
  14. 如請求項13之方法，其中該封裝被一阻焊劑覆蓋，該阻焊劑在該第一組焊盤和該第二組焊盤之上具有開口。
  15. 如請求項14之方法，進一步包括以下步驟： 形成用於該第一組焊盤的一第一組阻焊劑開口，其中該第一組阻焊劑開口中的每一者小於該第一組焊盤中的每一者。
  16. 如請求項14之方法，進一步包括以下步驟： 形成用於該第二組焊盤的一第二組阻焊劑開口，其中該第二組阻焊劑開口中的每一者大於該第二組焊盤中的每一者。
  17. 如請求項12之方法，其中該第一組焊盤的該第一尺寸一般是統一的且小於該第二組焊盤的該第二尺寸。
  18. 如請求項17之方法，其中該第二組焊盤中的每一者大於該第一組焊盤中的每一者達10%到100%之間。
  19. 如請求項12之方法，其中該第一組焊盤的該第一節距一般是統一的且小於該第二組焊盤的該第二節距。
  20. 如請求項19之方法，其中該第二節距中的每一者大於該第一節距中的每一者達10%到100%之間。
  21. 如請求項12之方法，其中該封裝是一單側球柵陣列（BGA）封裝或一雙側球柵陣列（BGA）封裝。
  22. 如請求項12之方法，其中該封裝被納入一裝置，該裝置從包括以下各項的群中選擇：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一物聯網路（IoT）設備、一膝上型電腦、一伺服器和一機動交通工具中的一設備。
TW110137508A 2020-11-13 2021-10-08 混合焊盤尺寸和焊盤設計 TW202220136A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/097,327 2020-11-13
US17/097,327 US11804428B2 (en) 2020-11-13 2020-11-13 Mixed pad size and pad design

Publications (1)

Publication Number Publication Date
TW202220136A true TW202220136A (zh) 2022-05-16

Family

ID=78650050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137508A TW202220136A (zh) 2020-11-13 2021-10-08 混合焊盤尺寸和焊盤設計

Country Status (7)

Country Link
US (1) US11804428B2 (zh)
EP (1) EP4244888A1 (zh)
JP (1) JP2023549713A (zh)
KR (1) KR20230104615A (zh)
CN (1) CN116325146A (zh)
TW (1) TW202220136A (zh)
WO (1) WO2022103539A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210072178A (ko) * 2019-12-06 2021-06-17 삼성전자주식회사 테스트 범프들을 포함하는 반도체 패키지
US20230217591A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787918B1 (en) 2000-06-02 2004-09-07 Siliconware Precision Industries Co., Ltd. Substrate structure of flip chip package
JP5185885B2 (ja) 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
US8927878B2 (en) 2011-10-31 2015-01-06 Mediatek Singapore Pte. Ltd Printed circuit board and electronic apparatus thereof
KR20180095371A (ko) 2017-02-17 2018-08-27 엘지전자 주식회사 이동 단말기 및 인쇄 회로 기판
KR102109570B1 (ko) * 2018-07-24 2020-05-12 삼성전자주식회사 반도체 패키지 실장 기판
US20200251436A1 (en) * 2019-02-01 2020-08-06 Texas Instruments Incorporated Semiconductor device package with improved die pad and solder mask design

Also Published As

Publication number Publication date
JP2023549713A (ja) 2023-11-29
CN116325146A (zh) 2023-06-23
US11804428B2 (en) 2023-10-31
EP4244888A1 (en) 2023-09-20
WO2022103539A1 (en) 2022-05-19
US20220157705A1 (en) 2022-05-19
KR20230104615A (ko) 2023-07-10

Similar Documents

Publication Publication Date Title
TW202220136A (zh) 混合焊盤尺寸和焊盤設計
US11393808B2 (en) Ultra-low profile stacked RDL semiconductor package
TW202220153A (zh) 重分佈層連接
TW202207389A (zh) 具有嵌入絕緣層內的局部高密度佈線區域的封裝
TW202218068A (zh) 用於被動部件與晶粒臨界距離縮減的封裝結構
TW202221874A (zh) X.5層基板
US20210407919A1 (en) Hybrid metallization and laminate structure
US11594491B2 (en) Multi-die interconnect
US20240274516A1 (en) Interposer with solder resist posts
US11557557B2 (en) Flip-chip flexible under bump metallization size
CN114503257B (zh) 超低剖面堆叠rdl半导体封装件
US20240088081A1 (en) Die package with sealed die enclosures
US11417622B2 (en) Flip-chip device
TW202247406A (zh) 圓形接合指狀焊盤
TW202213701A (zh) 用於封裝和模組的電磁干擾遮罩
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器