Nothing Special   »   [go: up one dir, main page]

TW202121505A - 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上 - Google Patents

用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上 Download PDF

Info

Publication number
TW202121505A
TW202121505A TW109122679A TW109122679A TW202121505A TW 202121505 A TW202121505 A TW 202121505A TW 109122679 A TW109122679 A TW 109122679A TW 109122679 A TW109122679 A TW 109122679A TW 202121505 A TW202121505 A TW 202121505A
Authority
TW
Taiwan
Prior art keywords
intermediate layer
deposition step
layer
silicon carbide
sic
Prior art date
Application number
TW109122679A
Other languages
English (en)
Other versions
TWI844701B (zh
Inventor
顏 辛昆
尚馬克 貝圖
達米安 拉迪森
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202121505A publication Critical patent/TW202121505A/zh
Application granted granted Critical
Publication of TWI844701B publication Critical patent/TWI844701B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在多晶碳化矽製之一載體底材上，該方法包括： - 提供單晶碳化矽製之一初始底材之步驟， - 在高於1000°C溫度下進行之第一沈積步驟，以在該初始底材上形成多晶碳化矽之一中間層，該中間層之厚度大於或等於1.5微米， - 植入輕離子物種使其穿過該中間層以在該初始底材中形成一埋置脆性平面，從而在該埋置脆性平面與該中間層之間界定出該薄層之步驟， - 在高於1000°C溫度下進行之第二沈積步驟，以在該中間層上形成多晶碳化矽之一額外層，該中間層及該額外層形成該載體底材，在所述第二沈積步驟期間，分離沿著該埋置脆性平面發生。

Description

用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
本發明與微電子元件用半導體材料之領域有關。詳言之，本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在多晶碳化矽製之載體底材上。
對碳化矽(SiC)的興趣在過去數年中大大增加，因為這種半導體材料能夠提升處理能量的能力。SiC越來越廣泛地用於製作創新功率元件，以滿足新興電子領域的需求，例如電動車。
相對於傳統的矽同系物(silicon homologues)，基於單晶碳化矽(monocrystalline silicon carbide)的功率元件和集成電源供應系統，能夠以較小的主動區尺寸處理更高的能量密度。為了進一步限制SiC上面的功率元件尺寸，製作垂直組件而非水平組件是有利的。為此，必須讓設置在SiC結構正面的電極與和背面的電極之間能夠垂直導電(vertical electrical conduction)。
然而，用於微電子產業之單晶SiC底材目前仍相當昂貴且難以提供大的尺寸。因此，利用薄層移轉方法來製作複合結構是有利的，該複合結構通常包括一單晶SiC薄層設置在較低廉的載體底材上。一種眾所周知的薄層移轉方法為Smart CutTM 方法，其以輕離子植入及直接鍵結之接合為基礎。該方法可允許製作包含單晶SIC(以下稱c-SiC)薄層之複合結構，其取自c-SiC施體底材，與多晶SiC(以下稱p-SiC)製載體底材直接接觸，並允許垂直導電。然而，透過c-SiC製和p-SiC製二底材之間的分子黏附仍難以實現高品質的直接鍵結，因為管理這些底材的表面狀態和粗糙度是相當複雜的。
習知技術中亦有各種源自所述方法之處理方式。舉例而言，F.Mu等人(ECS Transactions, 86 (5) 3-21, 2018)在透過氬轟擊活化待接合的表面後進行直接鍵結(SAB為「表面活化鍵合」的簡稱)：這種鍵合前的處理會產生非常高密度的懸鍵(dangling bonds)，這些懸鍵促進共價鍵(covalent bond)在接合界面處形成，從而具有高鍵合能量。然而，此方法的缺點是會在單晶SiC施體底材的表面產生非晶層，其對於c-SiC薄層與p-SiC載體底材之間的垂直導電有負面影響。
此問題之解決方法已多有人提出，詳言之，文件EP3168862採用將摻雜物種(dopant species)植入所述非晶層中以恢復其電特性。此方法的主要缺點為複雜且成本高昂。
文件US8436363揭示一種用於製作複合結構之方法，該複合結構包含一c-SiC薄層設置在一金屬載體底材上，載體底材的熱膨脹係數與薄層的熱膨脹係數匹配。此製作方法包含以下步驟： - 在c-SiC施體底材中形成一埋置脆性平面，從而在埋置脆性平面與施體底材之前表面之間界定出一薄層， - 在施體底材的前表面上沈積一層金屬，例如鎢或鉬，以形成具有足夠厚度以發揮強固(stiffening)功能之載體底材， - 沿著埋置脆性平面進行分離，以一方面形成包含金屬載體底材及c-SiC薄層之複合結構，且另一方面形成c-SiC施體底材之剩餘部分。
然而，當形成載體底材的材料為p-SiC時，這種製作方法是不相容的，因為p-SiC需要在高於1000°C(例如1200°C)的溫度下沈積：詳言之，在這樣的高溫下，存在於埋置脆性平面中的空腔之生長動力(growth kinetics)比p-SiC層的生長動力快，且無法在起泡(blistering)開始出現前達到強固效果所需的厚度，起泡與垂直於空腔的層發生變形有關。
應注意的是，在高溫(＞ 1000°C)下沈積p-SiC尤其有利，因為高溫沈積所賦予之結構特性(晶粒尺寸、晶向等)有利於良好的導電性及導熱性，且熱膨脹係數非常接近設置在p-SiC沈積層上的c-SiC熱膨脹係數：該些特性通常是用於容納功率元件的SiC基底材的期望特性。高沈積溫度亦非常有利，因其可允許高生長速度。
本發明涉及一種替代現有技術的解決方案，目的為克服前述全部或部分缺點。詳言之，本發明涉及一種用於製作複合結構之方法，該複合結構包含一c-SiC薄層設置在高溫沈積所產生的p-SiC製載體底材上。
本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在多晶碳化矽製的一載體底材上。該方法包含： - 提供單晶碳化矽製之一初始底材之步驟， - 在高於1000°C溫度下進行之第一沈積步驟，以在該初始底材上形成多晶碳化矽之一中間層，該中間層之厚度大於或等於1.5微米， - 植入輕離子物種使其穿過該中間層以在該初始底材中形成一埋置脆性平面之步驟，從而在該埋置脆性平面與該中間層之間界定出該薄層， - 在高於1000°C溫度下進行之第二沈積步驟，以在該中間層上形成多晶碳化矽之一額外層，該中間層及該額外層形成該載體底材，在所述第二沈積步驟期間，分離沿著該埋置脆性平面發生。
根據本發明之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： - 第一沈積步驟及第二沈積步驟係透過化學氣相沈積在1000°C及1600°C之間的溫度下進行，優選在1200°C及1600°C之間； - 所述第一沈積步驟及所述第二沈積步驟係在相同溫度下進行； - 所述第一沈積步驟及/或所述第二沈積步驟係從氯化前驅物(chlorinated precursors)開始進行； - 所述第一沈積步驟完成後，該中間層的厚度大於或等於3微米，或甚至大於或等於5微米； - 被植入的輕物種選自氫及/或氦； - 氫離子係以260 keV及2000 keV之間的能量，以及5E 16/cm2 及1E 17/cm2 之間的劑量被植入； - 該方法在所述第一沈積步驟之前包括製備該初始底材之一步驟，該步驟包含對該初始底材的前表面進行至少一脫氧(deoxidizing)操作； - 該方法包含在第二沈積步驟後對複合結構施加精整步驟，所述精整步驟包含化學機械研磨該薄層之自由面，及/或化學機械研磨該載體底材之自由面； - 該薄層及該載體底材之化學機械研磨使用雙面研磨設備同時進行。
在以下說明中，圖式中相同的數字代表同類型元件。為便於說明起見，該些圖式係不按比例繪製之概要示意。更詳細而言，與x軸和y軸代表的橫向尺寸相較之下，z軸代表的層厚度並未按照比例；此外，層之間的相對厚度關係在圖式中不一定符合比例。
本發明涉及一種用於製作複合結構1之方法，該複合結構1包含一單晶碳化矽薄層10設置在多晶碳化矽製之一載體底材20上(圖1)。
該方法首先包含提供單晶碳化矽製之一初始底材11之步驟(圖2a)。在以下說明中，單晶碳化矽將以「c-SiC」稱之。
初始底材11優選為一晶圓，其直徑為100 mm或150 mm，或甚至200 mm，厚度通常在300微米及800微米之間。該初始底材11具有正面11a及背面11b。正面11a的表面粗糙度可有利地經選定而低於1 nm Ra平均粗糙度，其係以原子力顯微鏡(AFM)掃描20微米x 20微米進行測量。
在本發明之方法完成後將形成複合結構1的c-Si薄層10，其係從初始底材11開始；因此，初始底材11的晶向、晶體品質和摻雜程度係經過選定，以滿足待形成於薄層10上之垂直組件所需規格。c-SiC製之初始底材11通常為4H或6H多型體(polytype)，其相對於＜11-20＞晶軸(crystallographic axis) ±0.5°之碎料角(offcut angle)小於4.0°，晶間縮孔密度(micropipe density)低於或等於5/cm2 ，或甚至1/cm2 。初始底材11為氮摻雜，其表現出之電阻率優選在0.015 ohm.cm與0.030 ohm.cm之間。根據組件對BPD(基面錯位，basal plane dislocations)的敏感度，可視需要地選擇表現出低BPD密度之初始底材11，其通常低於或等於1500/cm2 。
作為替代方案，初始底材11可在其正面11a上包括一表面層，該表面層可以諸如磊晶法製作，並表現出本發明之方法完成後所形成之薄層10的所需特性，該薄層10從所述表面層開始。
該方法包括在高於1000°C的溫度下進行之第一沈積步驟，以在初始底材11之正面11a上形成p-SiC中間層21(圖2b)。中間層21的厚度大於1.5微米。中間層21的厚度有利地大於或等於3微米，或甚至大於或等於5微米。該最小厚度被界定成賦予中間層21足以承受該方法之後的第二步驟之強固功能，下文將進一步說明之。
中間層21的厚度優選地被保持在30微米以下，以限制在該方法後續步驟中穿過該層所需的植入能量。
第一沈積步驟有利地使用基於氯化前驅物之化學氣相沈積(CVD)技術，並在1000°C及1600°C之間的溫度下進行。沈積溫度更有利者為1200°C及1600°C之間，如Chichignoud等人之文件所述("Chlorinated silicon carbide CVD revisited for polycrystalline bulk growth", Volume 201, Issues 22–23, 25 September 2007, Pages 8888-8892, Surface and Coatings Technology)。第一沈積步驟之參數係經過確定，以使中間層21表現出0.015及0.03 ohm.cm之間的良好導電性、高於或等於200W.m-1 .K-1 的高熱傳導性，以及與薄層10熱膨脹係數相似之熱膨脹係數，即在環境溫度下通常在3.8E -6 /K及4.2E -6 /K之間。
為獲得這些特性，中間層21可表現出諸如以下的結構特性：3C SiC晶粒、111定向、平均尺寸1至10 μm、N型摻雜，以使最終電阻率低於或等於0.03 ohm.cm。
根據本發明之製作方法更包含植入輕離子物種使其穿過該中間層21直到初始底材11之給定深度之步驟。所述植入將在初始底材11中形成一埋置脆性平面12(圖2c)。
植入之輕質物種優選為氫、氦，或氫與氦共同植入。如參考Smart CutTM 方法所周知，所述輕質物種將在給定深度附近形成微空腔，其分布在平行於中間層21自由表面之一薄層中，即平行於圖式中的平面(x,y)。為簡潔起見，該薄層將稱為埋置脆性平面。
埋置脆性平面12及初始底材11之正面界定出待形成之薄層10。換言之，在該製作方法完成時所獲得之複合結構1之薄層10在此階段被設置在埋置脆性平面12與中間層21之間。
輕質物種之植入能量被選定成可穿過中間層21並抵達初始底材11中的給定深度，所述深度對應於薄層10之目標厚度。
氫離子通常以260 keV及2000 keV之間的能量，以及5E 16/cm2 及1E 17/cm2 之間的劑量被植入，以穿過厚度為1.5微米至30微米之中間層21，並界定出厚度約100 nm至1500 nm之薄層10。
應注意的是，在離子植入步驟前，可於中間層21的自由面上沈積一保護層。此保護層可由諸如矽氧化物或矽氮化物的材料組成。
該製作方法最後包括在高於1000°C溫度下進行之第二沈積步驟，以在中間層21上形成p-SiC額外層22(圖2d)。
第二沈積步驟有利地使用基於氯化前驅物之化學氣相沈積(CVD)技術，並在1000°C及1600°C之間的溫度下進行。與第一沈積步驟相同，第二沈積步驟之沈積溫度更有利者在1200°C及1600°C之間。與第一沈積步驟相似，第二沈積步驟之參數係經過確定，以使額外層22表現出在0.015及0.03 ohm.cm之間的良好導電性，高於或等於200W.m-1 .K-1 的高熱傳導性，以及與薄層10熱膨脹係數相似之熱膨脹係數，即在環境溫度下通常在3.8E -6 /K及4.2E -6 /K之間。
第二沈積步驟之溫度和條件可與第一沈積步驟之溫度和條件完全相同或不同，因為第二沈積步驟之目的是使額外層22獲得前述之電氣特性、熱特性和機械特性。
如上文描述中間層21時所述，為了獲得所述特性，額外層22可表現出諸如以下的結構特性：3C SiC晶粒、111定向、平均尺寸1至10 μm、N型摻雜，以使最終電阻率低於或等於0.03 ohm.cm。
由中間層21及額外層22形成之集合旨在形成複合結構1之載體底材20。因此，前述的電氣、熱及機械特性將被提供給載體底材20，從而滿足垂直功率元件的預期規格。
載體底材20的目標最終厚度通常在50微米至300微米之範圍內。
在第二沈積步驟期間，因為施加到初始底材11、中間層21及生長中之額外層22所形成之結構的熱預算之故，分離將沿著埋置脆性平面12發生(圖2e)。詳言之，存在於埋置脆性平面12中的微空腔遵守生長動力學直到斷裂波引發，斷裂波將在埋置脆性平面12的整個範圍中傳播，並造成薄層10、中間層21及額外層22所形成的集合與初始底材剩餘部分11'分離。
根據第一變化例，分離係在額外層22達到其目標厚度之前發生。當分離發生時，無論額外層22的厚度為何，斷裂波將在埋置脆性平面12的整個範圍中傳播，因為中間層21本身的厚度足以提供強固效果：因此，空腔不會因為起泡(blistering)而使層變形。然後第二沉積可以繼續，直到額外層22的目標厚度達成並獲得最終的複合結構1(圖2f)。額外層22的目標厚度及中間層21的厚度之總和，構成載體底材20之最終厚度。
根據第二變化例，分離實質上在額外層22達到其目標厚度的那一刻發生。
根據前述第一或第二變化例，可知分離將依照植入參數、第二沈積之溫度及額外層22之目標厚度(其決定第二沈積的持續時間)而發生。
該製作方法可有利地在第一沈積步驟之前，及/或第二沈積步驟之前，包含製備初始底材11之步驟，其包含對初始底材11的正面進行至少一脫氧程序。舉例而言，該程序可透過浸入氫氟酸(HF)槽中或暴露於HF蒸氣中進行。該製備步驟亦可包含清潔程序，以去除可能存在於初始底材11的正面11a及背面11b上的全部或部分金屬或有機顆粒污染物。
根據一有利實施例，該製作方法包含對第二沈積步驟完成後所獲得之最終複合結構1施加精整步驟。詳細而言，該些精整步驟旨在改善薄層10之自由表面(最終複合結構1之正面)之粗糙度，且可能改善額外層22之自由面(最終複合結構1之背面)之粗糙度。詳細而言，在分離後，薄層10的自由面通常表現出在3及6 nm Ra之間的粗糙度(AFM – 20微米x 20微米掃描)。後續製作組件的目標是使其粗糙度小於1 nm Ra。在第二沈積步驟完成後，最終複合結構1背面的粗糙度通常高於10 nm Ra，或甚至高於100 nm Ra；目標通常是將粗糙度降至小於3 nm Ra。
精整步驟可採用習知化學-機械研磨技術，其係透過使用雙面研磨設備施加到最終複合結構1的正面、背面或同時施加到其正面及背面。正面及背面的研磨過程可有所不同，因為c-SiC表面與p-SiC表面的平滑處理通常需要使用不同的消耗品。
示例： 根據一非限制性且示例性之實施方式，在製作方法第一步驟中提供的初始底材11為4H多型體c-SiC製晶圓，其相對於＜11-20＞軸±0.5˚的方向為4.0˚、直徑為150 mm，且厚度為350 µm。
在第一沈積步驟之前，可在初始底材11上進行常規RCA清潔程序(標準清潔1 +標準清潔2)，接著進行過氧硫酸(硫酸及過氧化氫的混合物)，然後是HF(氫氟酸)。在初始底材11之正面11a於1200°C的溫度下進行基於氯化前驅物之CVD，6分鐘後形成厚度5微米的中間層21(沈積速度：50 μm/h)。
使氫離子以650 keV之能量及6E 16 H+/cm2 之劑量穿過中間層21之自由表面而植入。埋置脆性平面12將因此在初始底材11中約600 nm的深度形成。
在該結構上進行RCA清潔程序 +過氧硫酸，以從中間層21的自由面去除潛在污染物。
在中間層21上於1200°C的溫度下進行第二CVD達355分鐘，以達成300微米之目標厚度(中間層21與額外層22之厚度總和)。在沈積期間，分離沿著埋置脆性平面12發生。在第二沈積步驟完成後，由薄層10與載體底材20形成之複合結構1與初始底材11的其餘部分分離。
接著可進行雙面研磨，以恢復薄層10之表面粗糙度及載體底材20背面(額外層22的自由面)之表面粗糙度。
當然，本發明不限於所述之實施方式與示例，且對於實施例所為之各種變化，均落入以下申請專利範圍所界定之範疇。
1:複合結構 10:薄層 11:初始底材 11’:初始底材剩餘部分 11a:正面 11b:背面 12:埋置脆性平面 20:載體底材 21:中間層 22:額外層
以下關於本發明之實施方式詳細說明，將更清楚彰顯本發明其他特徵和優點，詳細說明係參照所附圖式提供，其中： 圖1繪示根據本發明之製作方法所製作之複合結構； 圖2a至圖2f繪示根據本發明之一製作方法之步驟。

Claims (7)

  1. 一種用於製作一複合結構(1)之方法，該複合結構(1)包含單晶碳化矽之一薄層(10)設置在多晶碳化矽製之一載體底材(20)上，所述方法包括： - 提供單晶碳化矽製之一初始底材(11)之步驟， - 在高於1000°C溫度下進行之第一沈積步驟，以在該初始底材(11)上形成多晶碳化矽之一中間層(21)，該中間層(21)之厚度大於或等於1.5微米， - 植入輕離子物種使其穿過該中間層(21)以在該初始底材(11)中形成一埋置脆性平面(12) 之步驟，從而在該埋置脆性平面(12)與該中間層(21)之間界定出該薄層(10)， - 在高於1000°C溫度下進行之第二沈積步驟，以在該中間層(21)上形成多晶碳化矽之一額外層(22)，該中間層(21)及該額外層(22)形成該載體底材(20)， 在所述第二沈積步驟期間，分離沿著該埋置脆性平面(12)發生。
  2. 如申請專利範圍第1項之方法，其中所述第一沈積步驟及所述第二沈積步驟係透過化學氣相沈積在1000°C及1600°C之間的溫度下進行，優選在1200°C及1600°C之間。
  3. 如申請專利範圍第2項之方法，其中所述第一沈積步驟及/或所述第二沈積步驟係從氯化前驅物開始進行。
  4. 如申請專利範圍第1至3項中任一項之方法，其中，所述第一沈積步驟完成後，該中間層(21)的厚度大於或等於3微米，或甚至大於或等於5微米。
  5. 如申請專利範圍第1至4項中任一項之方法，其中被植入的輕物種選自氫及/或氦。
  6. 如申請專利範圍第5項之方法，其中氫離子係以260 keV及2000 keV之間的能量，以及5E 16/cm2 及1E 17/cm2 之間的劑量被植入。
  7. 如申請專利範圍第1至6項中任一項之方法，其在所述第一沈積步驟之前包括製備該初始底材(11)之一步驟，該步驟包含對該初始底材(11)的前表面進行至少一脫氧操作。
TW109122679A 2019-08-01 2020-07-03 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上 TWI844701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1908840 2019-08-01
FR1908840A FR3099637B1 (fr) 2019-08-01 2019-08-01 procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin

Publications (2)

Publication Number Publication Date
TW202121505A true TW202121505A (zh) 2021-06-01
TWI844701B TWI844701B (zh) 2024-06-11

Family

ID=68343105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122679A TWI844701B (zh) 2019-08-01 2020-07-03 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上

Country Status (8)

Country Link
US (1) US12033854B2 (zh)
EP (1) EP4008020B1 (zh)
JP (1) JP7542053B2 (zh)
KR (1) KR102711398B1 (zh)
CN (1) CN114175212B (zh)
FR (1) FR3099637B1 (zh)
TW (1) TWI844701B (zh)
WO (1) WO2021019137A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI857879B (zh) * 2022-12-21 2024-10-01 大陸商青禾晶元（天津）半導體材料有限公司 複合碳化矽基板及其製備方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627B1 (fr) 2021-09-29 2024-08-09 Soitec Silicon On Insulator Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3127843B1 (fr) * 2021-10-05 2023-09-08 Soitec Silicon On Insulator ProcÉdÉ de transfert d’une couche de SiC monocristallin sur un support en SiC polycristallin utilisant une couche intermÉdiaire de SiC polycristallin

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
JPH10297996A (ja) 1997-04-26 1998-11-10 Ion Kogaku Kenkyusho:Kk 炭化珪素薄膜の形成方法
JP2896667B1 (ja) * 1998-02-04 1999-05-31 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
EP1484794A1 (en) 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
TW200607023A (en) 2004-08-04 2006-02-16 Tien-Hsi Lee A method to fabricate a thin film on a substrate
FR2921749B1 (fr) 2007-09-27 2014-08-29 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
FR2977073B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
CN103021814A (zh) * 2012-12-25 2013-04-03 上海新储集成电路有限公司 一种氮化镓基半导体材料外延复合衬底的制备方法
US9773678B2 (en) * 2014-07-10 2017-09-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor substrate and method for manufacturing semiconductor substrate
CN107108218A (zh) 2014-12-22 2017-08-29 信越化学工业株式会社 复合基板、纳米碳膜的制作方法和纳米碳膜
WO2016140229A1 (ja) * 2015-03-04 2016-09-09 有限会社Ｍｔｅｃ 半導体基板の製造方法及び半導体基板
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6544166B2 (ja) 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6582779B2 (ja) 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
US10529616B2 (en) * 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
JP6161847B1 (ja) 2015-12-18 2017-07-12 三菱電機株式会社 画像処理装置及び画像処理方法
TW201807805A (zh) 2016-08-31 2018-03-01 瀋陽矽基科技有限公司 一種在基板上製造薄膜的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI857879B (zh) * 2022-12-21 2024-10-01 大陸商青禾晶元（天津）半導體材料有限公司 複合碳化矽基板及其製備方法

Also Published As

Publication number Publication date
CN114175212A (zh) 2022-03-11
KR20220038695A (ko) 2022-03-29
US20220270875A1 (en) 2022-08-25
JP7542053B2 (ja) 2024-08-29
KR102711398B1 (ko) 2024-09-30
EP4008020C0 (fr) 2024-01-10
FR3099637A1 (fr) 2021-02-05
CN114175212B (zh) 2025-02-14
WO2021019137A1 (fr) 2021-02-04
JP2022542224A (ja) 2022-09-30
EP4008020A1 (fr) 2022-06-08
US12033854B2 (en) 2024-07-09
TWI844701B (zh) 2024-06-11
EP4008020B1 (fr) 2024-01-10
FR3099637B1 (fr) 2021-07-09

Similar Documents

Publication Publication Date Title
TWI693640B (zh) 使半導體表面平整之製造方法
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
TWI861252B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一結晶SiC載體底材上
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
TWI844701B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
JP7620646B2 (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
JP7594585B2 (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
CN118922912A (zh) 包含在多晶碳化硅支撑衬底上的单晶薄层的复合结构及相关制造方法
US20240271321A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
TWI861253B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一SiC載體底材上
US20240395603A1 (en) Composite structure comprising a useful monocrystalline sic layer on a polycrystalline sic carrier substrate and method for manufacturing said structure
TWI872240B (zh) 耐極高溫之可分離臨時底材，以及從該底材移轉有用層之方法
JP2024537777A (ja) 多結晶ＳｉＣでできた担体基板上に単結晶ＳｉＣでできた薄層を含む複合構造を製作するための方法
JP2023552885A (ja) 凝集体を含む界面領域を備えた半導体構造を生成する方法
TW202139260A (zh) 製造包含支撐基板上之單晶薄層之複合結構的方法