Nothing Special   »   [go: up one dir, main page]

TW202117081A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202117081A
TW202117081A TW109131770A TW109131770A TW202117081A TW 202117081 A TW202117081 A TW 202117081A TW 109131770 A TW109131770 A TW 109131770A TW 109131770 A TW109131770 A TW 109131770A TW 202117081 A TW202117081 A TW 202117081A
Authority
TW
Taiwan
Prior art keywords
gas
substrate
substrate processing
processing method
containing gas
Prior art date
Application number
TW109131770A
Other languages
English (en)
Other versions
TWI824178B (zh
Inventor
村上博紀
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202117081A publication Critical patent/TW202117081A/zh
Application granted granted Critical
Publication of TWI824178B publication Critical patent/TWI824178B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H01L21/67316—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本發明係提供一技術，可防止因RuO2 之產生而造成的蝕刻停止，並且可改善因蝕刻而造成之釕膜的表面粗糙。 本發明之基板處理方法，係將包含以下步驟的循環重複進行複數次： 對包含釕膜的基板供給含氫氣體，以將該釕膜之氧化物還原的步驟；及對該基板供給含氧氣體，以將該釕膜氧化並蝕刻的步驟。

Description

基板處理方法及基板處理裝置
本發明係關於一種基板處理方法及基板處理裝置。
在專利文獻1中記載了使釕（Ru）與臭氧或是氧原子之氣體反應，以產生高蒸氣壓的RuO4 ，以將Ru加以蝕刻。又，專利文獻1中記載了藉由在臭氧或是氧原子之氣體中，微量添加鹵素氣體或是鹵化氫氣體，並使Ru的鹵化反應產生，而抑制RuO2 的生成。再者，專利文獻1中記載了藉由在臭氧或是氧原子之氣體中添加還原性氣體，而將RuO2 還原成Ru。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2001－284317號公報
[發明所欲解決之問題]
本發明之一態樣係提供一種技術，可防止因RuO2 之產生而造成的蝕刻停止，並且可改善因蝕刻而造成的釕膜之表面粗糙。 [解決問題之技術手段]
依本發明之一態樣的基板處理方法，係將包含以下步驟之循環重複進行複數次：對包含釕膜的基板供給含氫氣體，以將該釕膜之氧化物還原的步驟；及對該基板供給含氧氣體，以將該釕膜氧化並蝕刻的步驟。 [發明效果]
依本發明之一態樣，可防止因RuO2 之產生而造成的蝕刻停止，並且可改善因蝕刻而造成的釕膜之表面粗糙。
以下，參照圖式並說明本發明之實施態樣。又，在各圖面中，有時對於相同或是對應的構成係賦予相同或是對應的符號，並省略說明。
首先，參照圖1、圖2A及圖2B，說明依參考態樣的基板處理方法。如圖1所示，基板處理方法包含以下步驟：供給含氫氣體（S1）、及供給含氧氣體（S2）。
基板處理方法係處理圖2A所示之基板10。基板10例如包含：底層基板11、絕緣性膜12及釕膜13。底層基板11係矽基板或是化合物半導體基板等半導體基板。又，底層基板11亦可為玻璃基板等。
絕緣性膜12係形成於底層基板11的表面。絕緣性膜12例如為氧化矽膜。氧化矽膜例如係將矽基板在氧環境中加熱而獲得的熱氧化膜。
又，絕緣性膜12亦可藉由熱氧化法以外之習知的方法，例如CVD（Chemical Vapor Deposition：化學氣相沉積）法來形成。又，在絕緣性膜12與底層基板11之間，亦可進一步形成未圖示的中間膜。
絕緣性膜12在其表面具有凹部14。凹部14在圖2A中雖未在絕緣性膜12的厚度方向上貫通絕緣性膜12，但亦可貫通。凹部14係以光蝕刻法及蝕刻法等進行圖案形成。
釕膜13係形成於絕緣性膜12的表面，並埋入凹部14。釕膜13例如係以CVD法形成。
釕膜13形成後，係進行平坦化處理直到絕緣性膜12露出為止。平坦化處理例如為CMP（Chemical Mechanical Polishing：化學機械研磨）。
藉由平坦化處理，而獲得圖2A所示之基板10。又，圖1之基板處理方法所提供的基板10之構造，並不限定於圖2A所示之構造。基板10只要係包含釕膜13者即可。
在圖1的S1中，係對圖2A所示之基板10供給含氫氣體，以將釕膜13的氧化物還原。藉此，可將RuO2 還原成Ru，並可藉由圖1之S2將Ru氧化成RuO4 。
一旦形成RuO2 ，則與從Ru到RuO4 的氧化不同，從RuO2 到RuO4 的氧化幾乎不會進展。又，和RuO4 相比，RuO2 具有低蒸氣壓，並且在減壓下幾乎不會昇華。
又，藉由圖1的S1將RuO2 還原成Ru，並藉由圖1的S2將Ru氧化成RuO4 。由於RuO4 具有高蒸氣壓，故容易在減壓下昇華。藉由RuO4 的昇華，可實現釕膜13的蝕刻。
含氫氣體例如包含選自H2 氣體、NH3 氣體、肼氣及肼化合物氣體中的至少一者以上。又，含氫氣體只要能將RuO2 還原成Ru，並無特別限定。
含氫氣體亦可以熱加以活化而不進行電漿化，但在本實施態樣中，為了將基板10的處理溫度低溫化，故進行電漿化。電漿化後的H2 氣體包含H自由基，可在200℃～300℃左右的低溫下，將RuO2 還原成Ru。
在含氫氣體中，亦可添加Ar氣體等稀有氣體。藉由添加稀有氣體，可長時間地維持H自由基，而可偏及基板10的寬廣範圍均勻地還原釕膜13。
在圖1的S2中，係對基板10供給含氧氣體，以將釕膜13氧化並蝕刻。由於將Ru氧化成RuO4 ，而RuO4 會昇華，故可實現釕膜13的蝕刻。
含氧氣體例如包含選自O2 氣體及O3 氣體中的至少一者以上。又，含氧氣體只要能將Ru氧化成RuO4 ，並不特別限定。
含氧氣體亦可以熱加以活化而不進行電漿化，但在本實施態樣中為了將基板10的處理溫度低溫化，故進行電漿化。電漿化後的O2 氣體包含O自由基，並可在200℃～300℃左右的低溫下，將Ru氧化成RuO4 。
如圖2B所示，依圖1所示之基板處理方法，蝕刻量較少。原因在於，因為S1與S2僅各實施1次，因此若在S2的途中產生RuO2 ，則從該時點起，蝕刻的進行便會停止。
又，如圖2B所示，依圖1所示之基板處理方法，釕膜13的表面粗糙，且表面凹凸的高低差較大。該高低差不僅能在凹部14的寬度方向上（圖2B中，紙面的左右方向）觀察到，亦能在凹部14的與寬度方向及深度方向直交的方向上（圖2B中，紙面的直交方向）觀察到。
高低差較大的起因在於釕膜13為多結晶膜。例如，因為釕膜13的表面會選擇性地蝕刻晶粒邊界。又，由於釕膜13的表面中，每個晶粒表面的晶向不同，因此，氧化的進展容易度甚至昇華的進展容易度，每個晶粒不同。
如以上說明般，在將S1及S2僅各實施一次的情況，當在S2的途中產生RuO2 ，則蝕刻的進行便會停止。又，因為多結晶膜的影響而產生蝕刻的不均勻，導致表面凹凸的高低差會變得較大。
接著，參照圖3及圖4，說明依本發明之一實施態樣的基板處理方法。以下，主要針對與上述參考態樣的相異點進行說明。如圖3所示，基板處理方法係將包含「供給含氫氣體（S1）」、及「供給含氧氣體（S2）」的循環，重複進行複數次。在圖3中，目標次數為複數次。
由於將循環重複進行複數次，故例如可將在第N（N為1以上的自然數）次的S2所產生之RuO2 ，在第N＋1次的S1還原成Ru，接著在第N＋1次的S2氧化成RuO4 並加以昇華。藉此，可抑制因RuO2 之產生而造成的蝕刻停止，並可藉由循環的目標次數控制蝕刻量。循環的目標次數越多則蝕刻量越增加。
又，由於將循環重複進行複數次，故在蝕刻的不均勻顯著化之前，暫時停止釕的氧化，並在其重新開始前，實施釕氧化物的還原。由於可將釕的氧化數初始化為原本的零次，故可抑制蝕刻之不均勻的顯著化，而可降低表面凹凸的高低差。具體而言，可將釕膜13之表面粗糙改善到在凹部14的與寬度方向及深度方向直交的方向（圖4中，紙面的直交方向）上，幾乎無法觀察到表面凹凸之高低差的程度。
又，在上述專利文獻1中，係同時進行供給含氫氣體（S1）及供給含氧氣體（S2）。此情況，含氫氣體與含氧氣體會互相反應，並產生氧化力較強的活性氧化種（例如OH）。其結果，會促進RuO2 的產生，而導致蝕刻的不均勻顯著化。
本實施態樣的基板處理方法，係重複進行基板表面之還原與基板表面之氧化及蝕刻，以進展蝕刻。一般而言，係將如本實施態樣般以原子層單位重複進行蝕刻的技術稱為原子層蝕刻（Atomic Layer Etching；ALE）。
在圖3的S3中，係確認實施完成的循環次數。在循環次數少於目標次數的情況（S3為否），由於釕膜13的蝕刻量低於目標量，故重複實施圖3的S1與S2。另一方面，在循環次數達到目標次數的情況（S3為是），由於釕膜13的蝕刻量達到目標量，故本次的處理便結束。目標次數可藉由預先實驗等來決定。
又，在圖3中，係在S1之後實施S2，但亦可將S1與S2的順序顛倒，在S2之後實施S1。順序不受限定的原因在於，包含S1與S2的循環係被重複進行複數次。
接著，參照圖5及圖6，說明依變形例的基板處理方法。以下，主要說明與上述實施態樣的相異點。如圖5所示，除了供給含氫氣體（S1）及供給含氧氣體（S2）之外，更包含供給含碳氣體（S4）。
在圖5的S4中，係對基板10供給含碳氣體，並使含碳氣體與釕膜13的表面進行反應。碳原子會吸附於該表面。吸附的碳原子會消耗在其後之S2所供給的氧原子，並降低Ru的氧化。亦即，可抑制低蒸氣壓的RuO2 局部地產生之情形。其結果，可均等地蝕刻釕膜13的整個表面，而可抑制圖4所示之針狀的結晶15產生。
含碳氣體係包含選自烴氣及醇氣體中的至少一者以上。烴氣係以通式「CX HY 」所表示。X及Y分別為1以上的整數。烴氣可具有或不具有不飽和鍵。不飽和鍵可為雙鍵及三鍵中的任一者。烴氣亦可進行電漿化，但在本變形例中，係藉由熱加以活化而不進行電漿化。又，含碳氣體只要能降低Ru的氧化，並不特別限定。
又，S1、S2及S4的順序並不限定於圖5所示之順序。例如，S4在圖5中係於S1與S2之間實施，但亦可於S1及S2之前實施，亦可於S1及S2之後實施。順序不受限定的原因在於，包含S1、S2及S4的循環係重複進行。
接著，參照圖7A及圖7B，說明實施圖3或圖5之基板處理方法的基板處理裝置100。基板處理裝置100係一次對多數片基板進行熱處理的批次式直立型熱處理裝置。
基板處理裝置100包含：處理容器110、基板固持部120、加熱部130、氣體供給部140、氣體排出部150及控制部160。處理容器110係收納基板10。基板固持部120係在處理容器110的內部固持基板10。加熱部130係加熱由基板固持部120固持之基板10。氣體供給部140係將氣體供給至處理容器110的內部。氣體排出部150係將氣體從處理容器110的內部排出。控制部160係控制加熱部130、氣體供給部140及氣體排出部150，以實施圖3或圖5所示之成膜方法。
處理容器110具有圓筒狀的處理容器本體111。處理容器本體111例如由石英形成。處理容器本體111係鉛直地配置，並在上端具有頂棚，在下端具有開口部。在處理容器本體111的下端，形成有凸緣部112。
處理容器110在處理容器本體111的下方，更包含圓筒狀的歧管114。歧管114例如以不鏽鋼形成。在歧管114的上端，形成有凸緣部115。處理容器本體111的凸緣部112係設置於該凸緣部115。在凸緣部115與凸緣部112之間，配置有O形環等密封構件。
處理容器110更包含蓋體118。蓋體118係將歧管114下端的開口部封閉。在蓋體118與歧管114的下端之間，配置有O形環等密封構件。蓋體118例如由不鏽鋼形成。在蓋體118的中央部，形成有在鉛直方向上貫通蓋體118的貫通孔。旋轉軸171係配置於該貫通孔。蓋體118與旋轉軸171的間隙，係藉由磁性流體密封構件部172而密封。旋轉軸171的下端部，係被升降部181之臂部182旋轉自如地支撐。在旋轉軸171的上端部設有旋轉板173。基板固持部120係經由保溫台121而設置於旋轉板173上。
基板固持部120係在鉛直方向上隔著間隔而固持複數片基板10。複數片基板10分別被水平地固持。當使升降部181升高，則蓋體118及基板固持部120會上升，並將基板固持部120搬入處理容器110的內部，處理容器110下端的開口會以蓋體118密封。又，當使升降部181下降，則蓋體118及基板固持部120會下降，並將基板固持部120搬出至處理容器110的外部。又，當使旋轉軸171旋轉，則基板固持部120會與旋轉板173一起旋轉。基板固持部120例如由石英或碳化矽形成。
加熱部130係加熱由基板固持部120固持之基板10。加熱部130係在處理容器110的外部形成為圓筒狀。加熱部130例如為電力加熱器。
氣體供給部140係將氣體供給至處理容器110的內部。氣體供給部140係將圖3或圖5之基板處理方法所使用的氣體，供給至處理容器110的內部。例如，氣體供給部140係將含氫氣體、含氧氣體及含碳氣體，供給至處理容器110的內部。
如圖7B所示，氣體供給部140係在處理容器110的內部，具有鉛直的氣體供給管141A、141B、141C。氣體供給管141A係含氫氣體用，氣體供給管141B係含氧氣體用，氣體供給管141C係含碳氣體用。
氣體供給管141A、141B、141C係在鉛直方向上隔著間隔而具有複數給氣口142A、142B、142C。複數給氣口142A、142B、142C係水平地噴吐氣體。
又，亦可由一根氣體供給管依序噴吐複數種類的氣體。又，亦可由複數根氣體供給管同時噴吐相同種類的氣體。
氣體供給部140具有氣體供給源143A、143B、143C。氣體供給源143A、143B、143C係經由流量控制器144A、144B、144C及開閉閥145A、145B、145C，而將氣體供給至氣體供給管141A、141B、141C。流量控制器144A、144B、144C係控制氣體的流量。開閉閥145A、145B、145C係切換氣體的供給與停止。
如圖7B所示，在處理容器本體111之周向一部分，形成有開口部116。為了封閉該開口部116而設置收納部117。收納部117係形成為從處理容器本體111往徑向外部突出，例如在鉛直方向觀察下形成為U字形。
收納部117係收納氣體供給管141A、141B。氣體供給管141A、141B係朝開口部116水平噴吐氣體，並經由開口部116將氣體供給至處理容器本體111的內部。又，氣體供給管141C係配置於收納部117的外部，且配置於處理容器本體111的內部。
如圖7B所示，基板處理裝置100宜更包含電漿產生部146。電漿產生部146係使藉由氣體供給部140供給的氣體電漿化。控制部160亦控制電漿產生部146。
電漿產生部146例如係在收納部117的內部空間，使氣體電漿化。電漿產生部146包含：一對電極147、148，配置成夾住收納部117；及射頻電源149，將射頻電壓施加至一對電極147、148之間。一對電極147、148與氣體供給管141A、141B相同，係在鉛直方向上細長地形成。
藉由將射頻電壓施加至一對電極147、148之間，而將射頻電場施加至收納部117的內部空間，以在收納部117的內部空間將氣體電漿化。例如將含氫氣體電漿化，以產生H自由基。又，將含氧氣體電漿化，以產生O自由基。H自由基及O自由基係經由開口部116而供給至處理容器本體111的內部。
氣體排出部150係將氣體從處理容器本體111的內部排出。在處理容器本體111形成有排氣口113。排氣口113係配置成與給氣口142A、142B、142C相向。從給氣口142A、142B、142C水平地噴吐的氣體，係在通過排氣口113後，從排氣管151進行排氣。氣體排出部150包含：排氣管151、真空泵152及壓力控制器153。排氣管151係連接處理容器本體111的排氣埠與真空泵152。真空泵152係從處理容器本體111的內部抽吸氣體。壓力控制器153係設於排氣管151的中段，以控制處理容器本體111之內部的氣壓。
控制部160例如為電腦，其包含：CPU（Central Procesing Unit：中央處理單元）161、及記憶體等記錄媒體162。在記錄媒體162中，儲存有控制在基板處理裝置100中執行之各種處理的程式。控制部160係藉由使CPU161執行儲存於記錄媒體162的程式，而控制基板處理裝置100的動作。
又，基板處理裝置100並不限定於圖7A及圖7B所示之直立型熱處理裝置。例如，基板處理裝置100亦可為逐片處理基板10的單片式裝置。又，基板處理裝置100亦可為半批次式的裝置。半批次式的裝置，係使繞著旋轉台之旋轉中心線配置的複數片基板10與旋轉台一起旋轉，並依序通過供給不同氣體的複數區域。
（參考例與實施例） 將參考例與實施例1～4的處理條件顯示於表1。
【表1】
  參考例 實施例1 實施例2 實施例3 實施例4
含氫氣體 氣體種類 H2 -RF H2 -RF H2 -RF H2 -RF H2 -RF
時間(秒) 30 30 30 30 30
含碳氣體 氣體種類 - - C4 H6 - C4 H6
時間(秒) - - 30 - 30
含氧氣體 氣體種類 O2 -RF O2 -RF O2 -RF O2 -RF O2 -RF
時間(秒) 900 30 30 30 30
循環次數 1 30 30 60 60
基板溫度（℃） 200 200 200 200 200
在表1中，「RF」係意指將氣體電漿化。
在參考例中，係使用圖7A及圖7B所示的基板處理裝置100，而實施圖1所示的基板處理方法。含氫氣體亦即H2 氣體，係一邊電漿化一邊供給30秒。又，含氧氣體亦即O2 氣體，係一邊電漿化一邊供給900秒。基板10的溫度為200℃。將參考例之基板處理方法所獲得的基板10之SEM照片顯示於圖8A。
從圖8A明顯可見，依參考例，蝕刻量較少。吾人認為由於供給含氫氣體（S1）及供給含氧氣體（S2）僅各實施一次，故從RuO2 產生的時點起，蝕刻的進行便已經停止。
又，從圖8A明顯可見，依參考例，釕膜13的表面粗糙，且表面凹凸的高低差較大。該高低差不僅能在凹部14之寬度方向（圖8A中紙面的左右方向）上觀察到，亦能在凹部14的與寬度方向及深度方向直交的方向（圖8A中紙面的直交方向）上觀察到。
在實施例1中，係使用圖7A及圖7B所示的基板處理裝置100，而實施圖3所示的基板處理方法。含氫氣體亦即H2 氣體，係一邊電漿化一邊在每一循環供給30秒。又，含氧氣體亦即O2 氣體，係一邊電漿化一邊在每一循環供給30秒。循環係重複進行三十次。基板10的處理溫度為200℃。將實施例1之基板處理方法所獲得的基板10之SEM照片顯示於圖8B。
從圖8B明顯可見，依實施例1，與參考例不同，由於重複進行複數次循環，故可防止蝕刻停止。吾人認為由於即使RuO2 產生，RuO2 會還原成原本的Ru，並且Ru會進一步氧化成RuO4 ，而RuO4 會昇華，故蝕刻會持續進行。
又，從圖8B明顯可見，依實施例1，與參考例不同，由於重複進行複數次循環，故可降低釕膜13之表面凹凸的高低差。尤其，在凹部14的與寬度方向及深度方向直交的方向（圖8B中，紙面的直交方向）上，表面凹凸的高低差幾乎不會被觀察到。吾人推測可藉由循環的重複進行，降低多結晶膜的影響。
在實施例2中，除了在供給含氫氣體（S1）與供給含氧氣體（S2）之間，實施供給含碳氣體（S4）以外，係以和實施例1相同的方式處理基板10。亦即，在實施例2中，係使用圖7A及圖7B所示的基板處理裝置100，而實施圖5所示的基板處理方法。含碳氣體亦即C4 H6 氣體，係以熱加以活化而不進行電漿化，並在每一循環供給30秒。將實施例2之基板處理方法所獲得的基板10之SEM照片顯示於圖8C。
從圖8C明顯可見，依實施例2，與實施例1不同，由於供給含碳氣體，故可抑制產生針狀的結晶15。碳原子會吸附於釕膜13的表面，並且吸附的碳原子會消耗在S2供給的氧原子，以降低Ru的氧化。亦即，吾人推測可抑制低蒸氣壓的RuO2 局部產生之情形。
在實施例3中，除了將循環的目標次數從三十次增加至六十次以外，係以和實施例1相同的方式處理基板10。將實施例3之基板處理方法所獲得的基板10之SEM照片顯示於圖8D。
從圖8D明顯可見，依實施例3，和實施例1相比，由於將循環的目標次數增加，故可增加蝕刻量。從而，吾人得知藉由循環的目標次數可控制蝕刻量。
在實施例4中，除了在供給含氫氣體（S1）與供給含氧氣體（S2）之間，實施供給含碳氣體（S4）以外，係以和實施例3相同的方式處理基板10。換言之，在實施例4中，除了將循環的目標次數從三十次增加至六十次以外，係以和實施例2相同的方式處理基板10。將實施例4之基板處理方法所獲得的基板10之SEM照片顯示於圖8E。
從圖8E明顯可見，依實施例4，和實施例2相比，由於將循環的目標次數增加，故可增加蝕刻量。從而，吾人得知藉由循環的目標次數可控制蝕刻量。
又，從圖8E明顯可見，依實施例4，與實施例3不同，由於供給含碳氣體，故可抑制產生針狀的結晶15。碳原子會吸附於釕膜13的表面，並且吸附的碳原子會消耗在S2供給的氧原子，以降低Ru的氧化。亦即，吾人推測可抑制低蒸氣壓的RuO2 局部產生之情形。
在上述表1所示的參考例及實施例1～4中，基板10的處理溫度為200℃。相對於此，在實施例5中，除了將基板的處理溫度從200℃上升至300℃以外，當以和實施例3相同的方式處理基板10時，係觀察到釕膜13的體積膨脹。吾人認為此體積膨脹係因為釕膜13的氧化而造成。
另一方面，在實施例6中，除了在供給含氫氣體（S1）與供給含氧氣體（S2）之間，實施供給含碳氣體（S4）以外，當以和實施例5相同的方式處理基板10時，觀察到抑制釕膜13之體積膨脹的效果。吾人推測藉由S4碳原子會吸附於釕膜13的表面，並且吸附的碳原子會消耗在S2供給的氧原子，以降低Ru的氧化。亦即，吾人推測可抑制低蒸氣壓的RuO2 產生之情形。
以上，雖說明了依本發明的基板處理方法及基板處理裝置之實施態樣，但本發明並不限定於上述實施態樣等。在申請專利範圍所記載之範疇內，可進行各種的變更、修正、替換、附加、刪除及組合。該等態樣當然亦屬於本發明的技術範圍。
例如，將氣體電漿化的方法，並不限定於將射頻電場施加至收納部117之內部空間的方法。亦可使用其他電感耦合電漿及微波電漿等。
10:基板 11:底層基板 12:絕緣性膜 13:釕膜 14:凹部 15:結晶 100:基板處理裝置 110:處理容器 111:處理容器本體 112:凸緣部 113:排氣口 114:歧管 115:凸緣部 116:開口部 117:收納部 118:蓋體 120:基板固持部 121:保溫台 130:加熱部 140:氣體供給部 141A,141B,141C:氣體供給管 142A,142B,142C:給氣口 143A,143B,143C:氣體供給源 144A,144B,144C:流量控制器 145A,145B,145C:開閉閥 146:電漿產生部 147,148:電極 149:射頻電源 150:氣體排出部 151:排氣管 152:真空泵 153:壓力控制器 160:控制部 161:CPU 162:記錄媒體 171:旋轉軸 172:磁性流體密封構件部 173:旋轉板 181:升降部 182:臂部 S1~S4:步驟
圖1係顯示依本發明之一參考態樣之基板處理方法的流程圖。 圖2A係顯示在以圖1之基板處理方法處理前之基板之一例的剖面圖。 圖2B係顯示在以圖1之基板處理方法處理後之基板之一例的剖面圖。 圖3係顯示依本發明之一實施態樣之基板處理方法的流程圖。 圖4係顯示在以圖3之基板處理方法處理後之基板之一例的剖面圖。 圖5係顯示依圖3之變形例之基板處理方法的流程圖。 圖6係顯示在以圖5之基板處理方法處理後之基板之一例的剖面圖。 圖7A係實施圖3或圖5之基板處理方法之基板處理裝置的垂直剖面圖。 圖7B係圖7A之基板處理裝置之一部分的水平剖面圖。 圖8A係以參考例之基板處理方法所獲得之基板的SEM照片。 圖8B係以實施例1之基板處理方法所獲得之基板的SEM照片。 圖8C係以實施例2之基板處理方法所獲得之基板的SEM照片。 圖8D係以實施例3之基板處理方法所獲得之基板的SEM照片。 圖8E係以實施例4之基板處理方法所獲得之基板的SEM照片。
S1~S3:步驟

Claims (9)

  1. 一種基板處理方法，係將包含以下步驟的循環重複進行複數次： 對包含釕膜之基板供給含氫氣體，以將該釕膜之氧化物還原的步驟；及 對該基板供給含氧氣體，以將該釕膜氧化並蝕刻的步驟。
  2. 如請求項1所述之基板處理方法，其中， 該含氫氣體包含選自H2 氣體、NH3 氣體、肼氣及肼化合物氣體中的至少一者以上。
  3. 如請求項1或2所述之基板處理方法，其中， 該含氫氣體係被電漿化。
  4. 如請求項1至3中任一項所述之基板處理方法，其中， 該含氧氣體包含選自O2 氣體及O3 氣體中的至少一者以上。
  5. 如請求項1至4中任一項所述之基板處理方法，其中， 該含氧氣體係被電漿化。
  6. 如請求項1至5中任一項所述之基板處理方法，其中， 該循環更包含以下步驟： 對該基板供給含碳氣體，以使該含碳氣體與該釕膜的表面進行反應的步驟。
  7. 如請求項6所述之基板處理方法，其中， 該含碳氣體包含選自烴氣及醇氣體中的至少一者以上。
  8. 如請求項1至7中任一項所述之基板處理方法，其中， 該基板包含絕緣性膜、及埋入該絕緣性膜之凹部的該釕膜。
  9. 一種基板處理裝置，包含： 處理容器，用於收納該基板； 基板固持部，在該處理容器的內部固持該基板； 加熱部，加熱由該基板固持部固持的該基板； 氣體供給部，將氣體供給至該處理容器的內部； 氣體排出部，將氣體從該處理容器的內部排出；及 控制部，控制該加熱部、該氣體供給部及該氣體排出部，以實施如請求項1至8中任一項所述之基板處理方法。
TW109131770A 2019-09-30 2020-09-16 基板處理方法及基板處理裝置 TWI824178B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019180826A JP7330046B2 (ja) 2019-09-30 2019-09-30 基板処理方法、及び基板処理装置
JP2019-180826 2019-09-30

Publications (2)

Publication Number Publication Date
TW202117081A true TW202117081A (zh) 2021-05-01
TWI824178B TWI824178B (zh) 2023-12-01

Family

ID=75119593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131770A TWI824178B (zh) 2019-09-30 2020-09-16 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US11322365B2 (zh)
JP (1) JP7330046B2 (zh)
KR (1) KR102480798B1 (zh)
CN (1) CN112582300B (zh)
TW (1) TWI824178B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
US11315801B2 (en) 2020-05-22 2022-04-26 Beijing E-Town Semiconductor Technology Co., Ltd Processing of workpieces using ozone gas and hydrogen radicals
US11798813B2 (en) * 2021-04-26 2023-10-24 Applied Materials, Inc. Selective removal of ruthenium-containing materials
WO2022256176A1 (en) * 2021-06-03 2022-12-08 Applied Materials, Inc. Atomic layer etching of metal features

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US6143192A (en) * 1998-09-03 2000-11-07 Micron Technology, Inc. Ruthenium and ruthenium dioxide removal method and material
JP2000114245A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6537461B1 (en) * 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
JP3658269B2 (ja) 2000-03-29 2005-06-08 株式会社ルネサステクノロジ 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
JP3585437B2 (ja) * 2000-11-22 2004-11-04 株式会社荏原製作所 ルテニウム膜のエッチング方法
JP2004349459A (ja) * 2003-05-22 2004-12-09 Renesas Technology Corp キャパシタを有する半導体装置の製造方法
TW200746268A (en) 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
US9293319B2 (en) 2011-03-09 2016-03-22 Micron Technology, Inc. Removal of metal
JP2013199673A (ja) * 2012-03-23 2013-10-03 Tokyo Electron Ltd 酸化ルテニウム膜の成膜方法および酸化ルテニウム膜成膜用処理容器のクリーニング方法
JP2014212310A (ja) 2013-04-02 2014-11-13 東京エレクトロン株式会社 半導体デバイスの製造方法及び製造装置
JP6529357B2 (ja) 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
JP6785130B2 (ja) * 2016-07-06 2020-11-18 東京エレクトロン株式会社 ルテニウム配線およびその製造方法
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置

Also Published As

Publication number Publication date
CN112582300B (zh) 2024-05-31
US20210098267A1 (en) 2021-04-01
TWI824178B (zh) 2023-12-01
KR20210038325A (ko) 2021-04-07
JP7330046B2 (ja) 2023-08-21
US11322365B2 (en) 2022-05-03
CN112582300A (zh) 2021-03-30
JP2021057494A (ja) 2021-04-08
KR102480798B1 (ko) 2022-12-26

Similar Documents

Publication Publication Date Title
TWI824178B (zh) 基板處理方法及基板處理裝置
JP5661523B2 (ja) 成膜方法及び成膜装置
TWI437660B (zh) Heat treatment device and processing system
TWI497582B (zh) 用於含碳膜的矽選擇性乾式蝕刻方法
TWI462179B (zh) 用以形成氧化矽膜之成膜方法與裝置
TWI641067B (zh) Substrate processing device and plasma generating mechanism
TWI519672B (zh) A substrate processing apparatus, a gas dispersion unit, a manufacturing method of a semiconductor device, and a recording medium
JP6388553B2 (ja) 基板処理装置及び基板処理方法
CN109860021B (zh) 保护膜形成方法
JP2009094307A (ja) エッチング方法及び記録媒体
US11658043B2 (en) Selective anisotropic metal etch
JP4890025B2 (ja) エッチング方法及び記録媒体
US20240282578A1 (en) Substrate processing method and substrate processing system
TWI783382B (zh) 基板處理裝置，排氣裝置及半導體裝置的製造方法
US10804100B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR100964045B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체
JP5968996B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2020096155A (ja) 基板処理方法
TWI795673B (zh) 基板處理裝置，半導體裝置之製造方法及程式
JP7118099B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN110277329B (zh) 衬底处理装置
KR20060046489A (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
JP2024098769A (ja) エッチング方法及びプラズマ処理装置
CN111261514A (zh) 基片处理方法