Nothing Special   »   [go: up one dir, main page]

TW201539751A - 含植入緩衝層之iii族氮化物基板與電晶體 - Google Patents

含植入緩衝層之iii族氮化物基板與電晶體 Download PDF

Info

Publication number
TW201539751A
TW201539751A TW104105151A TW104105151A TW201539751A TW 201539751 A TW201539751 A TW 201539751A TW 104105151 A TW104105151 A TW 104105151A TW 104105151 A TW104105151 A TW 104105151A TW 201539751 A TW201539751 A TW 201539751A
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
aln
substrate
buffer
Prior art date
Application number
TW104105151A
Other languages
English (en)
Inventor
Mark J Loboda
Gil-Yong Chung
Original Assignee
Dow Corning
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning filed Critical Dow Corning
Publication of TW201539751A publication Critical patent/TW201539751A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明揭露一種適合形成III族氮化物半導體裝置的裝置基板,該裝置基板包含晶態矽晶圓、形成在該矽基板上厚度50至1000nm之選用CVD 3C-SiC層、形成在該矽基板上或在該3C-SiC層上(當使用時)之厚度10至250nm的AlN層、由選自GaN、AlN與AlxGa(1-x)(0<x<0.8)之群組的複數層薄膜所形成的緩衝層區段,且該緩衝層具有埋藏於該緩衝層中之離子植入層。AlxGa(1-x)N(0.4>x>0.2)障壁(電子供應)層形成於該緩衝層上。GaN層或氮化矽層的鈍化層可沈積在該障壁層上。在MOCVD室中沈積該層。

Description

含植入緩衝層之III族氮化物基板與電晶體
本發明係關於III族氮化物基板以及用此類基板製造的電子裝置,諸如高電子遷移率電晶體(HEMT)。
氮化鎵(GaN)係已受到注目用於製造電力電晶體的寬能帶間隙材料。如同碳化矽(SiC),使用氮化鎵製造之電力裝置,相較於矽基電力裝置,將達成更快速的切換速度、更少的能量耗損以及更大的阻遏電壓。近來,於矽基板上磊晶地生長III族氮化物(III-N)薄膜(像GaN與AlGaN)之技術已形成對GaN的新注意力。矽基板與GaN材料之組合,產生製造能與從碳化矽製造的電力裝置競爭但更低成本之電力裝置的機會。為了相同理由,III族氮化物材料與矽基板的結合亦已被研究於製造發光二極體。
一般使用金屬有機化學氣相沈積(MOCVD)將III族氮化物材料薄膜沈積在諸如(例如)矽、藍寶石、SiC等之基板上。鋁與鎵的有機金屬分子連同氨、氮及氫被注入到MOCVD系統內。當基板被加熱到足夠溫度時(通常為900℃至1200℃),被加熱表面將分解分子,而且反應物接著凝結在表面上並形成Al-Ga-N晶態薄膜,而該Al與Ga的相對量取決於進入MOCVD系統中之氣體流的組成物。氮 化鋁(AlN)層通常先沈積於矽基板上,以防止在MOCVD系統中產生矽與鎵蒸氣之間的不良反應。
術語「基板」的使用有時係極鬆散。在本揭露的上下文中,單獨術語「基板」意指諸層欲沈積於其上的起始材料。術語「矽基板」意指由矽製成的基板,有時在此項技術中稱為矽晶圓。另一方面,術語「裝置基板」意指具有其他層沈積於其上之基板以備製用來於其中形成電子裝置。例如,具有沈積於其上之AlN障壁層與緩衝層的矽基板在本文中被稱為「裝置基板」。
III族氮化物材料與矽基板的結合並非沒有挑戰。III族氮化物材料與矽之間在熱膨脹係數值與晶格間距上存有相當大的差異。這些參數中的不匹配將造成在矽上之III族氮化物層帶有高的機械應力值。假如應力太高,基板將明顯地彎曲,而且所沈積薄膜會形成裂痕。
用於減少最終應力且使晶格常數匹配目標最終層而施加到基板之不同晶態薄膜層的組合經常稱為「緩衝」層。依循序方式使用層與組成物的適當組合,其中各相繼層將熱膨脹係數及/或晶格間隔值從接近基板的值轉變到接近所欲之頂部晶態薄膜的值,而結果係具有低機械應力與良好結晶品質的最終系統。
III族氮化物晶態薄膜的各種組合形成在矽基板上,以產生像二極體與電晶體的電子裝置。GaN/Si電晶體的常見磊晶結構稱為高電子遷移率電晶體(HEMT)。一般而言,在矽晶圓上之III族氮化物HEMT的結構依序由以下組成:矽基板、保護矽免於與鎵蒸氣反應 的SiC及/或AlN層、沈積以形成「緩衝物」的一連串薄膜、及其能帶間隙能量比在緩衝物之頂部層上的材料更高之材料層(稱為障壁層)。此組合將於障壁與緩衝物的界面下方一些之處形成「二維電子氣體」(2DEG)。2DEG係在障壁層下方、平行於基板的非常薄體積區域,其中當施加電壓時,電子流將流動。於圖1中展示此結構。有時,稱為通道層的額外層將於障壁層前沈積於緩衝層上。此通道層可被最佳化以正面地影響2DEG之特性。
理想的電晶體設計為侷限2DEG電流流動於最小體積且不漏電至緩衝層內,且因而不漏電至,譬如說,相鄰的裝置。理想情況下,此目標可藉由於近似無限電阻的材料上形成2DEG通道而達成。因為矽基板稍微有導電性,所以於矽基板上製造GaN裝置稍具挑戰性。
離子植入已經被用來於III族氮化物材料中製作高電阻率區域,以便產生隔離的「島」並且藉此防止電流從裝置漏電至其相鄰裝置。離子束以從零至數度的入射角度指向目標裝置,以確保離子束適當地將離子射入於樣本中並且損壞GaN的晶體結構。在這些實例中,具有高電阻率的區域從III族氮化物層的頂部向下延伸、朝向III族氮化物沈積於上的基板。於圖1中展示實例,其中裝置150(例如,場效電晶體(FET))係由垂直隔離障壁155所圍繞。
重離子(諸如(例如)氬、氪、鋅、鎂以及鐵)的離子植入亦被用來於GaN層中產生缺陷並且藉此於HEMT裝置之通道層的底部處形成高電阻率體積。此增加裝置耐受高電壓的能力,且無來 自通道非所欲之電流洩漏。於該裝置結構中洩漏之電流係為受侷限2DEG之體積外的電流。其特徵為於磊晶薄膜與基板頂部安置電場以及測量在朝向基板之方向中流動的電流。已知電壓的電場係藉由施加電壓對金屬表面接點與基板之間之薄膜厚度的比率所指定。電壓係以洩漏電流之預定義值來測量。
在呈開啟/關閉狀態的所欲電流平行於基板/薄膜界面流動的橫向電晶體與二極體中,電流密度經常由電流對金屬接點周長的比率來定義,以安培/毫米表示。在呈開啟/關閉狀態的所欲電流垂直於基板/薄膜界面流動的垂直電晶體與二極體中,電流密度經常由電流對金屬接點的面積來定義,其係以安培/cm2表示。
臨界電場可被定義為與對於被施加電壓之電晶體或二極體所允許之最大洩漏電流對應的電場值,如此裝置係呈關閉狀態。假如樣本或裝置已妥善設計,如表面洩漏與電流散佈之效應將被最小化,而且臨界場值將被磊晶薄膜的性質所影響。目的為控制MOCVD製程,以研發具有臨界場之最大值的材料。
圖2展示施加到緩衝物結構或二極體時之臨界場測試的示意圖。因為在通道上方之障壁層的存在會產生二維電子氣體,所以罩蓋與障壁層必須被移除以促進測試,而且電流可平行於基板流動,而造成電流散佈。或者,可藉由沈積於通道層及於通道表面上形成金屬接點之後停止生長來評估通道與緩衝材料的臨界場。
藉由連接基板到接地電位(如圖所示),然後施加電壓到金屬接點來施行測試。有時金屬層沈積在基板的後方以改善製造低 電阻接點到接地的能力。當電壓被施加到頂部接點160時,使用安培計串聯連接金屬接點來讀取電流。當施加正電壓時,條件稱為正向偏壓,而當施加負電壓時,則條件稱為反向偏壓。洩漏電流將如圖2所示地流動。
可對完整製造的HEMT電晶體施行類似測試,且不需製作直接連至通道之金屬接點。此展示於圖3中。在電晶體的情形中,製作有直接連至障壁層頂表面或者是連至障壁層頂表面下方一些的金屬接點。這些將是源極與汲極接點,兩者均可使用於上文所述的臨界場測試。測試配置與二極體或緩衝物/通道樣本的情形相同,但需要將額外電壓連接至閘極接點。設定連接至閘極的電壓,以防止形成二維電子氣體(經常稱為「夾止」條件),且在閘極下方流動的電流則呈現接近零的值。在GaN HEMT的典型情形中,施加到閘極的電壓為零或負電壓值。當滿足此閘極電壓條件時,可施行測量,且洩漏電流將如在圖3中所示地流動。
對於如GaN的III族氮化物材料而言,臨界場的理論值常以3.3MV/cm引用。歸因於併入至薄膜(當它生長在相異材料基板上時,像矽)內的晶體缺陷(錯位)以及使磊晶層更具不良導電性的化學雜質,使得實際上難以得到此值。
以III族氮化物為基礎之電晶體或二極體的電子應用包括電力開關與射頻放大器。無論應用為何,電晶體具有相同的基礎設計(HEMT)而且二極體可為橫向二極體或垂直二極體。III族氮化物HEMT裝置在電力電子的應用中,新設計的挑戰係增加在高電壓 (100V至超過1000V)停止電流的能力。射頻電晶體亦必須停止高即時電壓值的電流,以及從高偏壓電壓的洩漏。在射頻與電力應用兩者中的洩漏電流最小化需要厚緩衝層(2至10微米),以阻擋電流從通道流動到基板。因為材料的品質受限於晶體缺陷與化學雜質,所以相較於在理論上所預期,厚度的值必須被膨脹。這些厚的III族氮化物磊晶緩衝物薄膜會造成晶圓彎曲以及薄膜裂開,尤其當使用矽作為基板時。再者,更厚的III族氮化物緩衝層實質地增加生產電晶體或二極體的成本。
在此項技術中需要生產具有低電流洩漏的III族氮化物裝置能力。
以下發明內容係為提供本發明之一些態樣與特色的基礎理解。【發明內容】並非為本發明的廣泛概述,目的並非為特別識別本發明的關鍵或臨界要素,或描述本發明之範圍。【發明內容】唯一目的為以簡化形式來呈現本發明的部分概念,以作為以下所呈現之更詳細說明的序幕。
本發明的實施例提供適合製造III族氮化物電晶體或二極體之面積大、成本低的基板。另一項實施例提供能夠以低電流洩漏來操作高電壓的III族氮化物電晶體或二極體。
在所揭露的實施例中,本發明提供適合形成III族氮化物半導體裝置的裝置基板,該裝置基板包含晶態矽晶圓、形成在該矽基板上之厚度50至1000nm的選用之CVD 3C-SiC層、形成在該矽 基板上或在該3C-SiC層上(當使用時)之厚度10至250nm的AlN層、由選自GaN、AlN與AlxGa(1-x)(0<x<0.8)之群組的複數層薄膜所形成的緩衝層區段,且該緩衝層區段具有埋藏於該緩衝層中之離子植入物層。未摻雜的AlxGa(1-x)N層(x<0.25)形成在該緩衝層上,且AlxGa(1-x)N(0.4>x>0.2)之障壁(電子供應)層形成在該未摻雜的AlxGa(1-x)N層上。GaN層或氮化矽層的鈍化層可沈積在該障壁層上。在MOCVD室中沈積各種層。
90‧‧‧源極
92‧‧‧閘極
94‧‧‧汲極
95‧‧‧垂直隔離植入物
97‧‧‧垂直植入物
100‧‧‧矽(Si)基板
105‧‧‧選用之碳化矽(SiC)層
110‧‧‧氮化鋁(AlN)
115‧‧‧緩衝層;植入物
120‧‧‧二維電子氣體(2DEG)
125‧‧‧障壁層
130‧‧‧罩蓋
150‧‧‧裝置
155‧‧‧垂直隔離障壁
160‧‧‧頂部接點
180‧‧‧植入物層;毯覆植入物
本發明的其他態樣與特徵可參考以下圖式而自【實施方式】中輕易理解。應該理解的是,【實施方式】與附圖提供由後附的申請專利範圍所定義之本發明之各項實施例的各項非限制性實例。
併入且構成本說明書之一部分的附圖例證本發明的實施例,附圖且連同【實施方式】用來解釋與展示本發明之原理。附圖以圖解的方式來展示例示性實施例的特徵。附圖目的非描述實際實施例的各個特徵,也非描繪所述元件的相對尺寸,且附圖非按比例繪製。
圖1展示先前技術裝置。
圖2與圖3展示先前技術測試配置。
圖4A與圖4B展示根據本發明實施例的兩個植入裝置基板。
圖5為展示氮離子之植入深度對離子能量的圖。
圖6A、圖6B、圖7A及圖7B為所施加偏壓的圖。
圖8為展示根據本發明實施例之裝置基板的各層之厚度範圍的表。
圖9A至圖9C展示根據本發明實施例之形成有隔離之電晶體的實例。
本發明揭露在不造成結晶損壞之下於III族氮化物多層薄膜結構的緩衝物區域中形成埋藏的植入物層,當高電壓施加於磊晶薄膜之表面上時,可在垂直於基板的方向中有效地抑制產生洩漏電流。對於III族氮化物結構,其至少由矽晶圓、以及AlN層、一系列緩衝層AlxGa(1-x)N(其中,基板/AlN薄膜上方的各層係較低層級的Al濃度)、包含通道以侷限2-D電子氣體的GaN層以及障壁(電子供應層)所組成,藉由植入輕離子(例如,氮化物)到AlxGa(1-x)N緩衝物區段內,可改善結構承受高壓的能力且具較低洩漏電流。將掩埋層置於緩衝物區段(較接近基板)內較高鋁濃度層的AlxGa(1-x)N中可最大化洩漏電流抑制量。因此,相對於不具有掩埋離子植入物層的一結構/裝置,可減少磊晶層的淨厚度。相對於需較厚層的設計,此優點可減少生產成本並且減少晶圓彎曲。發明人相信所說明的方法亦可搭配以GaN/AlN交替層、AlGaN/GaN交替層、AlGaN/AlN/GaN等等為基礎的緩衝層使用。
在任何裝置處理前,可在具有磊晶薄膜的基板上施行植入製程,而且就其本身而言,這有助於排除與在不完整磊晶結構之晶圓上的植入步驟或者在裝置製造期間內相關的昂貴額外步驟。可植入諸如N與Ar/VIIIA族元素的元素以達成此效果。本發明相容於至多450毫米直徑的大面積矽基板。因為離子植入製程被設計成不產生缺 陷或載子以供反摻雜,植入製程通常在植入之後不需要退火以將電阻率最大化。在一些實施例中,當使用更高的植入電壓時,植入步驟之後為快速的熱退火,以恢復通道同時保留緩衝物中的植入效果。本發明的另一項優點為,從完全電晶體或二極體結構之磊晶薄膜的頂表面植入離子,結果為簡化製程,而且不需要中斷磊晶製程以促進植入步驟。此展示於圖4A與圖4B中。圖4A展示在通道區域下方深處之緩衝層中所製成的植入物層180,而圖4B展示在緩衝層的底部、在緩衝層與AlN層之間的界面處所製成的植入物層180。根據本發明的實施例,經植入離子係在鈍化層的頂表面下方至少500nm的深度。本發明方法將埋藏的植入毯覆層深深地放在緩衝物中,通常超過在磊晶層的頂表面下方500nm。發明人已注意到,當掩埋植入的深度被向下推到緩衝物中、更接近矽基板時,裝置的阻遏電壓則會增加。例如,圖4A的實施例比圖4B的實施例具有更低的阻遏電壓。
因為在磊晶之後但在裝置製造之前實施該方法,所以此方法可以與改善III族氮化物二極體或HEMT之操作能力的其他技術(諸如在裝置下方的SiN鈍化、基板移除或局部基板移除)一併實施,亦可結合產生垂直隔離的離子植入方案來實施該方法。
實例:
III族氮化物層被形成在市售之蓮蓬頭類型MOCVD系統。該系統裝載有3片Si<111>基板晶圓,其厚度為675微米、直徑為150毫米、摻雜硼至1至10歐姆公分電阻率。
在III族氮化物薄膜生長之前,晶圓會在500托的H2環境中被加熱到超過1100℃的溫度,以清潔矽的表面。接著,使用包含H2、N2、NH3與三甲基鋁的氣體混合物來沈積約200nm厚的AlN層。在AlN生長中,壓力典型為15托,且控制溫度為1150℃。在AlN生長之後,腔室會被抽空且於下一步驟形成3個相繼AlGaN層,其使用包含H2、N2、NH3、三甲基鎵及三甲基鋁的氣體混合物、壓力40托、控制溫度1100℃來沈積。三個AlGaN層的組態為Al濃度/厚度目標75%/0.5微米、50%/0.5微米及25%/0.5微米。在AlGaN生長之後,抽空腔室AlGaN製程氣體且下一步驟使用包含H2、N2、NH3及三甲基鎵的氣體混合物、壓力40托、控制溫度1100℃來形成未摻雜的GaN層。GaN層的厚度目標為1.0微米。在一些實例中會省略完全HEMT裝置通常既有的障壁層及鈍化/罩蓋層,以促進在垂直於基板之方向中的高電壓洩漏電流測量。評估包括障壁層與鈍化/罩蓋層的其他實例,以評鑑植入對二維電子氣體(2-DEG)區域之載體遷移率與薄層電阻的影響。
從化學氣相沈積(CVD)系統移除晶圓。使用全光譜橢圓儀來測量總薄膜厚度。各晶圓被分成區段,有些區段被保留用於植入,而有些區段未接收植入。
在室溫與在700℃使用不同離子劑量與能量對晶圓區段施行氮植入。下列表I展示各樣本的植入條件。從生長期(N1_1306XJK0202)收集全部樣本。晶圓識別碼(ID)為82394183SEB7與82394015SEB7。
使用TRIM軟體(運輸的離子)來模擬在如圖5所示之樣本中的經植入離子深度量變曲線。圖5為對應於各種離子植入能量位準的氮原子濃度深度的量變曲線標繪圖。標繪線為分別對應於來自0.75、2.1與4.15MeV之植入能量設定的理論離子濃度量變曲線。從圖5可瞭解,為了能在通道下方深處之經界定深度並且朝向矽基板植入氮離子,植入能量應在約2MeV至4.5MeV。依據用於在緩衝物中之掩埋植入的目標位置來決定選擇的植入能量。就此實例而言,亦可瞭解藉由使用4MeV以上的植入能量,氮離子將被植入在緩衝層與AlN層的界面處以及在AlN層與矽基板之間的界面處。更者,使用足夠高的植入能量,氮離子可部分地植入在矽基板中。同樣地,因為以正入射植入輕的氮離子,所以在通道或緩衝層中未觀察到損壞的結晶。
在離子植入後,藉由透過陰影遮罩濺射沈積,在樣本的表面上形成Al金屬閘極(厚度約0.35微米以及閘極尺寸直徑0.5至1毫米)。沒有植入的簡單晶圓區段則做為崩潰電壓與洩漏電流的參考點。
以SMU(源極測量單元)以及晶圓測試站來施行電I-V(電流對電壓)測試。採用兩種偏壓方向來測量垂直崩潰與洩漏電流值。正向偏壓意味著施加正極性偏壓在Al金屬點上以及該樣本的背面接地。反向偏壓意味著施加負極性偏壓在Al金屬點上以及該樣本的背面接地。在圖6A與圖6B中依正負電極性來繪製來自Al金屬化樣本之不同偏壓值的洩漏電流。
圖6A與圖6B為針對在室溫所植入之樣本的不同電場之洩漏電流曲線的標繪圖。圖6A為金屬接點上之正極性的標繪圖,而圖6B為金屬接點上之負極性的標繪圖。電場值係從將施加偏壓值除以總薄膜厚度來計算。正向偏壓標繪圖與反向偏壓標繪圖分別來自樣本5與樣本3。從晶圓82394183SEB7收集樣本5與3。生長態樣本亦係從晶圓82394183SEB7收集。
圖7A與圖7B為針對在700℃所植入之樣本的不同電場之洩漏電流曲線的標繪圖。電場值係從將施加偏壓值除以總薄膜厚度來計算。正向偏壓標繪圖與反向偏壓標繪圖兩者係來自樣本6。從該晶圓82394183SEB7收集樣本6。生長態樣本亦係從晶圓82394183SEB7收集。
在揭露之實施例中,植入輕離子(諸如氮離子),使得輕離子不會造成植入物層中的損壞。同樣地,施行植入製程以避免損壞。例如,藉由在與植入物層之表面垂直的方向中加速離子來施行植入。植入製程經進一步組態成用以使得離子通過通道層並且植入在通道下方深處並且盡可能地接近矽基板,即,在緩衝層的底部或在緩衝 物與AlN界面處。除了提供有利的隔離效果以外,這些方法亦最小化對磊晶之通道/2DEG區域的損害。
在施行的實例中,在施行穿透式電子顯微鏡(TEM)與X射線調查之後,未發現任何結晶損壞且未測量到任何應力。僅改變層的電性性質。假定氮可改變在氮所經過之層內及/或離子所射入之層內之電子陷阱的電性質,而沒有造成任何結晶損壞。
在揭露的實施例中,從前面(即,從與矽基板對置之側)施行離子植入。經植入離子為輕離子,諸如氮離子。經植入離子通過通道及射入在通道下方的緩衝物區域內,使得沒有任何離子能夠植入在通道中。離子植入在緩衝層的底部及在緩衝/AlN界面或AlN/Si界面處。經植入離子形成埋藏之毯覆物,毯覆植入物在整個主動裝置區域下並且駐存於通道下方。在各項實施例中,埋藏之毯覆植入物被置於在障壁/緩衝物界面下方大於150nm的深度。
在期待更高離子劑量(例如>5E12/cm2)的應用中,在磊晶薄膜的該通道/2DEG區域中可能有低濃度空位產生。在2DEG區域中產生之空位將降低通道遷移率。可藉由在包含氮氣、氬氣、氨氣及氫之一或多者的周圍環境中將晶圓退火而恢復遷移率值。典型的退火溫度係在自400至800℃的範圍中。於此製程可使用快速熱退火系統。
根據上文所述的態樣,電晶體可被製造於裝置基板中,其中從提供在障壁層上或下方或在緩衝層上之金屬電極所測量的洩漏電流密度值等於或小於5mA/cm2,其中矽基板維持在零電位且金屬電 極以等同於2MV/cm或大於2MV/cm且其方向與基板表面之法線平行之電場的電壓被加偏壓,且其中電壓的絕對值對總薄膜厚度的比率決定電場的值。電晶體具有緩衝物結構,在該結構中包括氮、氬或其它VIIIA族離子的植入。使用範圍自10keV至10MeV的植入能量來施行植入。經植入離子的劑量範圍為1E12/cm2至大於1E14/cm2。經植入原子以法線入射撞擊在磊晶表面之頂部上,而且將射入在緩衝物區域中,基本上沒有任何原子被植入在通道層中。
從以上的研究,假定電流向下經過結構及接著在兩層之間的界面處,則電流沿著界面平行於結構地飛快地越過。據此,在各項實施例中,使用能夠植入離子於界面中(例如,在緩衝層與AlN層之間的界面中及/或在AlN層與矽基板之間的該界面處)的此類能量來植入經植入離子。氮可能阻擋此電流,可能因以替代物植入,不會造成結晶損壞。
在揭露之實施例中,該方法包括植入氮,即,輕元素而非重元素,以避免造成通道與緩衝層結晶損壞。同樣地,不是以高且接近通道來植入,在實施例中,植入儘可能低且接近矽基板,以便不干擾通道。此動作有些像移除基板,此動作為所欲的,此係因為洩漏路徑發生在基板薄膜界面處或在基板的近表面處。
在所揭露的實施例中,本發明提供適合形成III族氮化物半導體裝置的裝置基板,該裝置基板包含晶態矽晶圓、形成在該矽基板上之厚度50至1000nm的選用之CVD 3C-SiC層、形成在該矽基板上或在該3C-SiC層上(當使用時)之厚度10至250nm的AlN 層、由選自GaN、AlN與AlxGa(1-x)(0<x<0.8)之群組的複數層薄膜所形成的緩衝層區段,並且具有埋藏在該緩衝層中之離子植入物層。未摻雜的AlxGa(1-x)N層(x<0.25)形成在該緩衝層上,而AlxGa(1-x)N(0.4>x>0.2)的障壁(電子供應)層形成在該未摻雜的AlxGa(1-x)N層上。GaN層或氮化矽層的鈍化層可沈積在該障壁層上。在有機金屬化學氣相沈積(MOCVD)室中沈積各種層,且於圖8中展示一般各種層的厚度。
圖9A展示依實施例所形成具有離子植入物隔離之電晶體。裝置的層類似於圖4A中所示者,所以省略其等之說明。植入物層180形成在緩衝層115與障壁層125之間界面下方至少500nm的深度,以使得植入物層180位於2DEG 120下方深處。植入物層形成一「片」緩衝層並且「掩埋」在遠離2DEG以及朝向矽基板的緩衝層內部。一旦形成植入物層,可分別形成源極90、閘極92及汲極94以製造該裝置。因此而形成GaN場效電晶體。
圖9B展示形成具有離子植入物隔離之電晶體的另一項實施例。本實施例類似於圖9A的實施例,惟一不同處為垂直隔離植入物95亦形成在FET周圍。該垂直隔離植入物非常類似圖1所展示之植入物155。因此,在此情形中,FET係由植入物隔離圍繞,以防止與其他裝置的「串擾」,亦具有植入物隔離180,以防止垂直電流流動的洩漏。圖9C展示FET的仍另一項實施例,其非常類似於圖9B所示者。不過,在圖9C的實施例中,垂直植入物97植入地夠深,以使得該垂直植入物97能夠碰觸掩埋的毯覆植入物180。
運用上述的說明,揭露內容提供III族氮化物裝置,其包含:晶態矽基板;AlN層,形成在該矽基板上;緩衝層區段,其由選自由GaN、AlN與AlxGa(1-x)所組成之群組的複數層薄膜所形成,其中0<x<0.8,該緩衝層進一步包含埋藏在該緩衝層內之經界定深度的離子植入氮層,藉此與該緩衝物的深度方向切片重疊並且覆蓋在該緩衝層的整個表面積上;AlxGa(1-x)N障壁層,其中0.4>x>0.2;及鈍化層。該緩衝層包含由該離子植入氮層所造成、但不會限制該裝置效能的最小損壞。該緩衝層直接形成在該AlN層上,而該植入氮層安置在該AlN與該緩衝層之間的界面處。該離子植入氮層可從該緩衝層的下半部延伸到AlN層內以及到該矽基板。該緩衝層的總厚度係自1000nm至10000nm。在一些實施例中,該裝置進一步包含插置在該矽基板與該AlN層之間的CVD 3C-SiC層。該鈍化層包含GaN層或氮化矽層,並且進一步包含選自矽氧化物(SiOx)、矽氮化物(SiNx)、或碳聚合物的第二鈍化層。在一些實施例中,該裝置為電晶體並且包含定義閘極、汲極、以及源極的歐姆接觸。在進一步實施例中,該AlN層的厚度係自10nm至250nm,該緩衝層的厚度係自1000nm至10000nm,該障壁層的厚度為10nm至50nm,以及該離子植入氮層係在該障壁層與該緩衝層之間界面下方至少150nm。
此外,以上揭露內容提供製造裝置基板的方法,其包含以下步驟:備製用於沈積製程的矽基板;將AlN層沈積在該矽基板上;將緩衝層沈積在該AlN層上;將障壁層沈積在該緩衝層上;以及植入氮離子,使得氮離子植入在該緩衝層的整個表面區域上,且在該 障壁層與該緩衝層之間界面下方至少150nm的深度。該植入步驟以垂直於該障壁層之前表面的方向來施行,使得該植入氮離子對該障壁層或該緩衝層造成最小的損壞。除此之外,該植入步驟經組態成用以使用足以造成氮離子被植入在該緩衝層與該AlN層之間之界面處的植入能量。在一些實施例中,該植入步驟經組態成用以使用足以造成氮離子被部分植入在該矽基板中的植入能量。或者,該植入步驟經組態成用以使用足以造成該等氮離子被部分植入在該矽基板上以及部分植入在該AlN層上的植入能量。該植入步驟經組態成用以利用10keV至10MeV、或者2MeV至6.0MeV的植入能量。在一些實施例中,在該障壁層中之Al的濃度經組態成大於在該緩衝層之該頂部上之Al的濃度。該方法進一步包含於該裝置基板中形成電子裝置,其中當該矽基板維持在零電位且以等同於2MV/cm或大於2MV/cm且其方向平行於該矽基板表面之法線之電場的電壓加偏壓於位在該障壁層上或下方或在該緩衝層上的金屬電極時,該電子裝置展現從該金屬電極所測量的漏電流密度值等於或小於5mA/cm2,其中該電壓的絕對值對總薄膜厚度的比率決定該電場的值。該方法亦包含於未摻雜的AlxGa(1-x)N層上形成鈍化層,其中該鈍化層包含厚度自2至5nm的GaN層或厚度自10至200nm的氮化矽層。此外,以熱退火來處理該晶圓,以移除從該植入製程產生的空位。在一些實施例中,施行該植入,以提供至少5.00E+13/cm2的離子劑量。
應該理解的是,在本文中所說明的製程與技術與任何特定設備沒有任何根本關係,且該製程與技術可實施於任何適合的組件 組合。再者,通用裝置的各種類型可按照本文中所說明的教理使用。建造特殊設備以施行本文中所說明的方法步驟亦證明是有助益的。
已就相關特定實例說明本發明,實例之所有態樣的目的為闡釋性而非限制性。所屬技術領域中具有通常知識者將理解硬體、軟體及韌體的許多不同組合將可適合實行本發明。更者,所屬技術領域中具有通常知識者將因檢視本說明書並實踐本文中所揭露之本發明而輕易理解本發明的其他實作。說明書與實例應僅視為例示性,本發明的真實範圍與精神則由以下申請專利範圍所指示。
更者,可以預期的是,來自任何實施例的任何特徵可結合來自任何其他實施例的任何特徵。以此方式,闡釋之實施例的混合組態係適當地屬於本發明的範圍內。
可經由使用流程圖來說明本揭露的各種態樣。通常可展示本揭露之態樣的單一例項。不過,誠如所屬技術領域中具有通常知識者所理解的,在本文中所說明的協定、製程及程序可持續地或視需要經常地重複,以滿足在本文中所說明的需求。
100‧‧‧矽(Si)基板
105‧‧‧選用之碳化矽(SiC)層
110‧‧‧氮化鋁(AlN)
115‧‧‧緩衝層;植入物
120‧‧‧二維電子氣體(2DEG)
125‧‧‧障壁層
130‧‧‧罩蓋
180‧‧‧植入物層;毯覆植入物

Claims (22)

  1. 一種III族氮化物裝置,其包含:晶態矽基板;AlN層,其形成在該矽基板上;緩衝層區段,其由選自由GaN、AlN與AlxGa(1-x)所組成之群組的複數層薄膜所形成,其中0<x<0.8,該緩衝層進一步包含埋藏於該緩衝層內經界定深度中的離子植入氮層,藉此與該緩衝之深度方向切片重疊並且覆蓋於該緩衝層之整個表面積上;AlxGa(1-x)N障壁層,其中0.4>x>0.2;以及,鈍化層。
  2. 如請求項1之裝置,其中該緩衝層包含由該離子植入氮層所造成、不限制該裝置效能的最小損壞。
  3. 如請求項2之裝置,其中該緩衝層直接形成在該AlN層上,且其中該植入氮層位於該AlN與該緩衝層之間的界面處。
  4. 如請求項2之裝置,其中該離子植入氮層從該緩衝層的下半部延伸至該AlN層內以及至該矽基板。
  5. 如請求項2之裝置,其中該緩衝層的總厚度係自1000nm至10000nm。
  6. 如請求項1之裝置,其進一步包含插置於該矽基板與該AlN層之間的CVD 3C-SiC層。
  7. 如請求項1之裝置,其中該鈍化層包含GaN層或氮化矽層。
  8. 如請求項5之裝置,其進一步包含選自SiOx、SiNx、或碳聚合物的第二鈍化層。
  9. 如請求項1之裝置,進一步包含定義閘極、汲極及源極的歐姆接觸。
  10. 如請求項1之裝置,其中該AlN層的厚度係自10nm至250nm,該緩衝層的厚度係自1000nm至10000nm,該障壁層的厚度係10nm至50nm,且該離子植入氮層係在該障壁層與該緩衝層之間的界面下方至少150nm。
  11. 一種用於製造裝置基板的方法,其包含以下步驟:備製用於沈積製程的矽基板;將AlN層沈積在該矽基板上;將緩衝層沈積在該AlN層上;將障壁層沈積在該緩衝層上;以及,植入氮離子,使得氮離子以在該障壁層與該緩衝層之間的界面下方至少150nm的深度,植入至該緩衝層的整個表面積。
  12. 如請求項11之方法,其中該植入步驟以與該障壁層之前方表面垂直的方向來施行,使得該等植入氮離子對該障壁層或該緩衝層造成最小的損壞。
  13. 如請求項12之方法,其中該植入步驟經組態以利用足夠的植入能量以讓該等氮離子植入於該緩衝層與該AlN層之間之界面處。
  14. 如請求項12之方法,其中該植入步驟經組態以利用足夠的植入能量以讓該等氮離子部分地植入於該矽基板中。
  15. 如請求項12之方法,其中該植入步驟經組態以利用足夠的植入能量以讓該等氮離子部分地植入於該矽基板處並且部分地植入於該AlN層處。
  16. 如請求項12之方法,其中該植入步驟經組態以利用10keV至10MeV的植入能量。
  17. 如請求項12之方法,其中該植入步驟經組態以利用2MeV至6.0MeV的植入能量。
  18. 如請求項11之方法,其中在該障壁層中之Al的濃度經組態成大於在該緩衝層頂部之Al的濃度。
  19. 如請求項11之方法,其進一步包含於該裝置基板中形成電子裝置,其中當該矽基板維持在零電位且以等同於2MV/cm或大於2MV/cm且其方向與該矽基板表面之法線平行之電場的電壓加偏壓於位於該障壁層上或下方或在該緩衝層上的金屬電極時,該電子裝置呈現從該金屬電極所測量的漏電流密度值等於或小於5mA/cm2,其中該電壓的絕對值對總薄膜厚度的比率決定該電場的值。
  20. 如請求項11之方法,其進一步包含於未摻雜的AlxGa(1-x)N層上形成鈍化層,其中該鈍化層包含厚度自2至5nm的GaN層或厚度自10至200nm的氮化矽層。
  21. 如請求項11之方法,其中以熱退火處理晶圓,以移除從該植入製程產生的空位。
  22. 如請求項11之方法,施行該植入,以提供至少5.00E+13/cm2的離子劑量。
TW104105151A 2014-02-14 2015-02-13 含植入緩衝層之iii族氮化物基板與電晶體 TW201539751A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461940336P 2014-02-14 2014-02-14

Publications (1)

Publication Number Publication Date
TW201539751A true TW201539751A (zh) 2015-10-16

Family

ID=52596614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105151A TW201539751A (zh) 2014-02-14 2015-02-13 含植入緩衝層之iii族氮化物基板與電晶體

Country Status (2)

Country Link
TW (1) TW201539751A (zh)
WO (1) WO2015123534A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619854B (zh) * 2016-06-14 2018-04-01 光鋐科技股份有限公司 在氮化鋁鎵磊晶層上成長氮化鎵的方法
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
TWI710133B (zh) * 2019-08-02 2020-11-11 新唐科技股份有限公司 半導體裝置及其製造方法
TWI849505B (zh) * 2022-09-14 2024-07-21 瑞礱科技股份有限公司 氮化鎵功率元件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238369B1 (ko) 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
CN107170671A (zh) * 2017-06-22 2017-09-15 广东省半导体产业技术研究院 一种基于离子注入的GaN功率器件及其制造方法
CN109713097A (zh) * 2018-12-28 2019-05-03 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法、led芯片
CN111640650B (zh) * 2020-04-30 2023-10-13 西安电子科技大学 Si衬底AlN模板的制备方法及Si衬底GaN外延结构的制备方法
CN112635323B (zh) * 2020-12-15 2021-12-28 中国科学院上海微系统与信息技术研究所 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法
CN112670378A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
EP4135006A1 (en) 2021-08-13 2023-02-15 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon
EP4239658A1 (en) 2022-03-03 2023-09-06 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
KR20140013247A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 질화물계 반도체 소자 및 그의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619854B (zh) * 2016-06-14 2018-04-01 光鋐科技股份有限公司 在氮化鋁鎵磊晶層上成長氮化鎵的方法
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
TWI710133B (zh) * 2019-08-02 2020-11-11 新唐科技股份有限公司 半導體裝置及其製造方法
TWI849505B (zh) * 2022-09-14 2024-07-21 瑞礱科技股份有限公司 氮化鎵功率元件

Also Published As

Publication number Publication date
WO2015123534A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
TW201539751A (zh) 含植入緩衝層之iii族氮化物基板與電晶體
US10580646B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
US8853735B2 (en) Epitaxial substrate for semiconductor device and semiconductor device
CN103531625A (zh) 氮化物系化合物半导体元件
US9882042B2 (en) Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate
JP6730301B2 (ja) 半導体素子用エピタキシャル基板の製造方法
JP2016143780A (ja) 評価用素子構造および評価方法
Oshimura et al. AlGaN/GaN heterostructure field-effect transistors on Fe-doped GaN substrates with high breakdown voltage
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
Hiroki et al. Influence of metalorganic vapor phase epitaxy regrowth on characteristics of InAlN/AlGaN/GaN high electron mobility transistors
JP2024015771A (ja) 半導体装置
JP2024015770A (ja) 半導体装置