Nothing Special   »   [go: up one dir, main page]

TW201517187A - 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置 - Google Patents

具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置 Download PDF

Info

Publication number
TW201517187A
TW201517187A TW103133198A TW103133198A TW201517187A TW 201517187 A TW201517187 A TW 201517187A TW 103133198 A TW103133198 A TW 103133198A TW 103133198 A TW103133198 A TW 103133198A TW 201517187 A TW201517187 A TW 201517187A
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
semiconductor die
top surface
conductive bump
Prior art date
Application number
TW103133198A
Other languages
English (en)
Other versions
TWI622107B (zh
Inventor
Jae-Yun Kim
Gi-Tae Lim
Woon-Kab Jung
Ju-Hoon Yoon
Dong-Joo Park
Byong-Woo Cho
Gyu-Wan Han
Ji-Young Chung
Jin-Seong Kim
Do-Hyun Na
Original Assignee
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Technology Inc filed Critical Amkor Technology Inc
Publication of TW201517187A publication Critical patent/TW201517187A/zh
Application granted granted Critical
Publication of TWI622107B publication Critical patent/TWI622107B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一種製造一具有一在一延伸基板以及一底部基板之內的半導體晶粒的半導體裝置之方法可包含接合一半導體晶粒的一底表面至一底部基板的一頂表面、形成一黏著構件至該半導體晶粒的一頂表面、利用該黏著構件以及一在該延伸基板的一底表面上的導電凸塊以及一在該底部基板上的導電凸塊來接合一延伸基板至該半導體晶粒以及該底部基板的頂表面。該半導體晶粒以及該導電凸塊可以利用一模製構件而被囊封。在該延伸基板的底表面上的導電凸塊可以電連接至一在該延伸基板的頂表面上的端子。該黏著構件可包含一積層膜、一非導電膜黏著劑、或是一熱硬化的液體黏著劑。

Description

具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置
本揭露內容的某些實施例係有關於半導體晶片封裝。更明確地說，本揭露內容的某些實施例係有關於一種具有一內嵌在一延伸基板以及一底部基板之間的半導體晶粒之半導體裝置。
相關申請案之交互參照
本申請案係參考2013年9月25日申請的韓國專利申請案號10-2013-0113840、主張其優先權並且主張其益處，該專利申請案的內容係藉此以其整體被納入在此作為參考。
近來，由於例如是智慧型手機及智慧型平板的電子裝置的市場呈指數地成長，因此對於一種可被應用到輕、薄、短、小的產品之半導體封裝的需求也逐漸地增加。
習知及傳統的方法的進一步限制及缺點對於具有此項技術的技能者而言，透過此種系統與如同在本申請案參考圖式的其餘部分中所闡述的本揭露內容之比較將會變得明顯。
一種半導體裝置係包括一內嵌在一延伸基板以及一底部基板之間的半導體晶粒，其係實質如同在該些圖的至少一個中所示及/或相關地加以敘述，即如同在申請專利範圍中所更完整闡述者。
本揭露內容的各種優點、觀點及新穎的特點以及其之一舉例的實施例的細節從以下的說明及圖式將會更完全地瞭解。
110‧‧‧底部基板
111‧‧‧半導體晶粒
112‧‧‧底部導電凸塊
113‧‧‧黏著構件
114‧‧‧導電凸塊
116‧‧‧底部連接墊
120‧‧‧延伸基板
122‧‧‧端子
124‧‧‧頂端連接墊
130‧‧‧模製構件
210‧‧‧底部基板
213‧‧‧黏著構件
220‧‧‧延伸基板
310‧‧‧底部基板
313‧‧‧黏著構件
320‧‧‧延伸基板
410‧‧‧底部基板
413‧‧‧黏著構件
420‧‧‧延伸基板
510‧‧‧底部基板
513‧‧‧黏著構件
520‧‧‧延伸基板
圖1是根據本揭露內容的一種半導體封裝的橫截面圖。
圖2是描繪根據本揭露內容的一種半導體封裝的橫截面圖，其係包含兩個用一種球至球的方法來彼此耦接的基板。
圖3是描繪根據本揭露內容的一種半導體封裝的橫截面圖，其係包含兩個用一種球至柱的方法來彼此耦接的基板。
圖4是描繪根據本揭露內容的一種半導體封裝的橫截面圖，其係包含兩個用一種柱至球的方法來彼此耦接的基板。
圖5是描繪根據本揭露內容的一種半導體封裝的橫截面圖，其係包含兩個用一種柱至柱的方法來彼此耦接的基板。
圖6A至6E是描繪根據本揭露內容的一實施例的製造一半導體封裝的製程之製程流程圖。
圖7A至7E是描繪根據本揭露內容的另一實施例的製造一半導體封裝的製程之製程流程圖。
圖8A至8E是描繪根據本揭露內容的另一實施例的製造一半導體封裝的製程之製程流程圖。
圖9A至9E是描繪根據本揭露內容的另一實施例的製造一半導體封裝的製程之製程流程圖。
本揭露內容的某些特點可見於一種包括一內嵌在一延伸基板以及一底部基板之間的半導體晶粒之半導體裝置中。本揭露內容的範例特點可包括接合一半導體晶粒的一底表面至一底部基板的一頂表面、在該半導體晶粒的一頂表面上形成一黏著構件、利用該黏著構件以及一在該延伸基板的一底表面上的導電凸塊及/或一在該底部基板上的導電凸塊以接合一延伸基板至該半導體晶粒以及該底部基板的頂表面。該半導體晶粒以及導電凸塊可以利用一模製構件來加以囊封(encapsulated)。在該延伸基板的底表面上之導電凸塊可以電連接至一在該延伸基板的頂表面上之端子。導電凸塊亦可以形成在該底部基板的一底表面上。該黏著構件例如可包括下列中的一或多個：一積層(laminate)膜、一非導電膜黏著劑、及/或一熱硬化的液體黏著劑。該延伸基板可包括一中介體(interposer)。
本揭露內容的各種特點可以用許多不同的形式來加以體現，因而不應該被解釋為受限於在此闡述的範例實施例。而是，本揭露內容的這些範例實施例係被提出以使得此揭露內容將會是徹底且完整的，並且將會完全傳達本揭露內容的各種特點給熟習此項技術者。
在圖式中，層的厚度以及區域可能會為了清楚起見而被誇大。在此，相同的元件符號係指通篇相似的元件。如同在此所用的，該術語"及/或"係包含相關表列的項目中的一或多個的任一個及所有的組合。
此外，在此所用的術語只是為了描述特定實施例之目的，因 而並不欲為本揭露內容的限制。如同在此所用的，除非上下文另有清楚地指出，否則單數形亦欲包含複數形。進一步將會理解到的是，該術語"包括"及/或"包含"當用在此說明書時，其係指明所述的特點、數量、步驟、操作、元件、及/或構件的存在，但是並不排除一或多個其它特點、數量、步驟、操作、元件、構件、及/或其群組的存在或是添加。
將會瞭解到的是，儘管該些術語第一、第二、等等可能在此被使用來描述各種的構件、元件、區域、層及/或區段，但是這些構件、元件、區域、層及/或區段不應受限於這些術語。這些術語只是被用來彼此區別構件、元件、區域、層及/或區段。因此，例如在以下論述的一第一構件、一第一元件、一第一區域、一第一層及/或一第一區段可被稱為一第二構件、一第二元件、一第二區域、一第二層及/或一第二區段，而不脫離本揭露內容的教示。
圖1是根據本揭露內容的一種半導體封裝的橫截面圖。該範例的半導體封裝係包括一底部基板110，其上形成有複數個底部導電凸塊112。該些底部導電凸塊112例如可以提供電連接至一半導體晶粒111以及各種的底部I/O(輸入/輸出)特點(例如，連接墊、線路、導電貫孔、重新分佈層、等等)。該些底部導電凸塊112例如可包括各種導電的結構的任一種。例如，該些底部導電凸塊112可包括導電球(例如，焊料球、塗覆的銅球、塗覆焊料的銅球、金球、等等)、導電柱(post,pillar)(例如，電鍍的柱、電鍍的銅柱、焊料柱、在柱上的焊料蓋或球、等等)、導電的環氧樹脂結構、等等。
該底部基板110亦可包括底部連接墊116，以用於接收該些 導電凸塊112以及用於接收在該半導體晶粒111上的金屬接點。該些底部連接墊116例如可包括各種構形(例如，平坦的、凸起的、凹陷的、凹面的、凸面的、球形的、圓形的、方形的、橢圓形的、等等)的任一種。
該半導體封裝亦可包括一黏著構件113，其例如可以形成在該半導體晶粒111的頂端上，並且實際黏著至一延伸基板120的底部。相反地，該黏著構件113例如可以形成在該延伸基板120的底部上，並且接著黏著至該半導體晶粒111的頂端。該黏著構件113可包括各種特徵的任一種。例如，該黏著構件113可包括一種導熱及/或導電的環氧樹脂。同樣例如是，該黏著構件113可包括一種熱介面材料。進一步例如是，該黏著構件113可包括一種絕緣的黏著材料。該黏著構件113例如可包括一積層膜、一熱硬化的液體黏著劑、及/或一NCF(非導電膜)黏著劑中的一或多個。
該延伸基板120例如可包括一中介體，其係提供在複數個例如是形成在該底部基板110上的底部連接墊116之底部I/O特點以及在該延伸基板120的一頂表面上的端子122之間的繞線。此種中介體例如可包括一種具有導電及絕緣材料的多層的結構，並且可以提供I/O端子(例如，端子122)在該延伸基板120的頂表面的任何部分或全部上的形成。例如，此種I/O端子可以形成在一耦接至該延伸基板120的頂端之封裝的一半導體晶粒(或是一晶片)的內部空間或是覆蓋區之內、及/或在此種半導體晶粒的外部空間或是覆蓋區之外。同樣例如是，此種I/O端子可以形成在該半導體晶粒111的覆蓋區之內及/或之外(例如，在該延伸基板120上的位於該半導體晶粒111的正上方、及/或在該延伸基板120上與該半導體晶粒111橫向地偏置)。
該延伸基板120例如可包括用於接收該些底部導電凸塊112 的頂端連接墊124。該些頂端連接墊124例如可包括各種構形(例如，平坦的、凸起的、凹陷的、凸面的、凹面的、球形的、圓形的、方形的、橢圓形的、等等)的任一種。在一範例實施中，複數個底部導電凸塊112可被利用以將該些頂端連接墊124實體及/或電連接至個別的底部連接墊116。
再者，一例如囊封該半導體晶粒111、複數個底部導電凸塊112、複數個底部連接墊116、及/或複數個在該延伸基板120上的頂端連接墊124之模製構件130可以形成在該底部基板110以及延伸基板120之間。該模製構件130例如可包括各種模製化合物的任一種，且/或利用各種模製技術的任一種來加以形成。
在該底部基板110的底部上，複數個導電凸塊114可以形成以用於該半導體封裝的實體/電連接至另一例如是主機板(未顯示)的基板。該些導電凸塊114例如可包括各種導電的結構的任一種。例如，該導電凸塊114可包括導電球(例如，焊料球、塗覆的銅球、塗覆焊料的銅球、金球、等等)、導電柱(例如，電鍍的柱、電鍍的銅柱、焊料柱、在柱上的焊料蓋或球、等等)、導電的環氧樹脂結構、等等。
該模製構件130例如可以在製造的各種階段，透過一模製製程來加以形成。例如，該模製構件130可以在該底部基板110以及延伸基板120彼此耦接之後加以形成。同樣例如是，該模製構件130可以介於在該底部基板110上形成該半導體晶粒111及/或複數個底部導電凸塊112、以及在該半導體晶粒111的頂端上形成該黏著構件113之間加以形成。
如同在圖1-5中所示，本揭露內容的一範例半導體封裝可以利用各種的連接結構(或方法)及/或其之組合來在該底部基板110上的複數 個I/O特點的每一個以及在該延伸基板120上的對應的個別的I/O特點之間進行連接。例如，此種連接結構可包括一種球至球的結構、一種球至柱的結構、一種柱至球的結構、一種柱至柱的方法、等等。在圖2-5中以及在圖6-9中所示的範例封裝例如可共用在圖1中所示以及在此論述的範例封裝之任一或是全部的特徵。
圖2是描繪根據本揭露內容的一種半導體封裝的橫截面圖，其係包括兩個利用一種球至球的結構(或方法)來彼此耦接的基板。圖2係描繪一種其中在一底部基板210上的每個I/O特點以及在一延伸基板220上的每個I/O特點可以利用一種球至球的結構(或方法)來加以連接之結構。
在圖2中，形成在該底部基板210上的導電球可以被界定為(或是稱為)底部導電球，而形成在該延伸基板220上的導電球可以被界定為(或是稱為)重新佈線的(rerouting)導電球。在圖2中描繪的球至球的附接中所利用的導電球例如可包括各種導電球(例如，焊料球、塗覆的銅球、塗覆焊料的銅球、金球、等等)的任一種的特徵。該黏著構件213可被利用以將一形成在(例如，附接至)該底部基板210上的半導體晶粒黏著(或者是固定)至該延伸基板220的一底部部分。
圖3是描繪根據本揭露內容的一種半導體封裝的橫截面圖，其係包括兩個利用一種球至柱的結構(或方法)來彼此耦接的基板。圖3係描繪一種其中在一底部基板310上的每個I/O特點以及在一延伸基板320上的每個I/O特點可以利用一種球至柱的結構(或方法)來加以連接之結構。
在圖3中，形成在該底部基板310上的導電球可以被界定為(或是稱為)底部導電球，並且形成在該延伸基板320上的導電柱(或柱)可以 被界定為(或是稱為)重新佈線的導電柱。在圖3中描繪的球至柱的附接中所利用的導電球例如可包括各種導電球(例如，焊料球、塗覆的銅球、塗覆焊料的銅球、金球、等等)的任一種的特徵。在圖3中描繪的球至柱的附接中所利用的導電柱(或柱)例如可包括各種導電柱(例如，電鍍的柱、電鍍的銅柱、焊料柱、焊料封頂的柱、等等)的任一種的特徵。在圖3中的黏著構件313可被利用以將一形成在(例如，附接至)該底部基板310上的半導體晶粒黏著(或者是固定)至該延伸基板320的一底部部分。
圖4是根據本揭露內容的描繪一種半導體封裝的橫截面圖，其係包括兩個利用一種柱至球的結構(或方法)來彼此耦接的基板。圖4係描繪一種其中在一底部基板410上的每個I/O特點以及在一延伸基板420上的每個I/O特點可以利用一種柱至球的結構(及/或方法)來加以連接之結構。
在圖4中，形成在該底部基板410上的導電柱可以被界定為(或是稱為)底部導電柱，並且形成在該延伸基板420上的導電球可以被界定為(或是稱為)重新佈線的導電球。在圖4中描繪的柱至球的附接中所利用的導電柱(或柱)例如可包括各種導電柱(例如，電鍍的柱、電鍍的銅柱、焊料柱、焊料封頂的柱、等等)的任一種的特徵。在圖4中描繪的柱至球的附接中所利用的導電球例如可包括各種導電球(例如，焊料球，塗覆的銅球、塗覆焊料的銅球、金球、等等)的任一種的特徵。該黏著構件413可被利用以將一形成在該底部基板410上的半導體晶粒黏著(或者是固定)至該延伸基板420的一底部部分。
圖5是描繪根據本揭露內容的一種半導體封裝的橫截面 圖，其係包括兩個用一種柱至柱的結構(或方法)來彼此耦接的基板。圖5係描繪一種其中在一底部基板510上的每個I/O特點以及在一延伸基板520上的每個I/O特點可以利用一種柱至柱的結構(或方法)來加以連接之結構。
在圖5中，形成在該底部基板510上的導電柱可以被界定為(或是稱為)底部導電柱，並且形成在該延伸基板520上的柱可以被界定為(或是稱為)重新佈線的導電柱。在圖5中描繪的柱至柱的附接中所利用的導電柱(或柱)例如可包括各種導電柱(例如，電鍍的柱、電鍍的銅柱、焊料柱、焊料封頂的柱、等等)的任一種的特徵。該黏著構件513可被利用以將一形成在該底部基板510上的半導體晶粒黏著(或者是固定)至該延伸基板520的一底部部分。
圖6-9的討論將會呈現有關在圖1中所描繪並且在此所論述的半導體封裝之各種的方法及/或結構的特點。應注意到的是，圖6-9的特點的任一個或是全部亦適用到圖2-5中所描繪並且在此所論述的半導體封裝。
圖6A至6E係描繪根據本揭露內容的一實施例的製造一半導體封裝的製程之製程流程圖。圖6A-6E係提供圖1的半導體封裝可被製造所用的一種方式的一個例子，並且因此類似的元件符號係被利用。應瞭解的是，在圖1及6A-6E中類似命名及/或編號的構件例如可以彼此共用任一個或是全部的特徵。此外，如同在此所述的，圖6的特點的任一個或是全部亦適用於製造在圖2-5中所描繪並且在此所論述的半導體封裝。
參照圖6A，一半導體晶粒111可以附接至一底部基板110。例如，在該半導體晶粒111上的金屬接點可以附接至該底部基板110上的被 配置以耦接到該些金屬接點的連接墊116。此種附接例如可利用一焊料製程(例如，烘箱回焊、熱壓縮接合、導電黏著劑接合、等等來加以執行。
複數個底部導電凸塊112可以形成在該底部基板110的其它被配置以接收(或是耦接到)該些導電凸塊112的連接墊116上。此種附接例如可利用一回焊或是部分的回焊製程、導電黏著劑接合、等等來加以執行。該些底部導電凸塊112例如可包括各種導電的結構的任一種。例如，該些底部導電凸塊112可包括導電球(例如，焊料球、塗覆的銅球、塗覆焊料的銅球、金球、等等)、導電柱(例如，電鍍的柱、電鍍的銅柱、焊料柱、焊料封頂的柱、等等)、導電的環氧樹脂結構、等等。
接著，如同在圖6B中所繪，一黏著構件113可以形成在該半導體晶粒111的頂端上。此種形成例如可包括點膠(dispensing)、印刷、等等。例如，該黏著構件113可包括一種導熱及/或導電的環氧樹脂。同樣例如是，該黏著構件113可包括一種熱介面材料。進一步例如是，該黏著構件113可包括一種絕緣黏著材料。該黏著構件113例如可包括一積層膜、一熱硬化的液體黏著劑、及/或一NCF(非導電膜)黏著劑中的一或多個。
此外，複數個頂端連接墊124(或是其它I/O特點)可以形成在該延伸基板120的一底表面上。再者，端子122可以形成在該延伸基板120的一頂表面上。該延伸基板120例如可包括一中介體、重新分佈層、及/或其它在該些頂端連接墊124以及端子122之間佈線信號的結構。
該延伸基板120可被置放在一目標位置(例如，一用於耦接至該底部基板110的目標位置)。此種置放例如可以利用單一封裝構件且/或在切開之前利用面板來加以執行。
接著，在該延伸基板120上的頂端連接墊124以及其在該底部基板110上之對應的底部導電凸塊112可以彼此接觸地加以置放，並且該延伸基板120的底部部分以及該黏著構件113可以彼此接觸地加以置放。藉由接著執行一回焊及/或接合製程，該底部基板110以及該延伸基板120可以彼此實體及/或電耦接，即如同例如在圖6C中所繪者。於是，該半導體晶粒111的頂端以及該延伸基板120的一底部部分可以藉由該黏著構件113來加以實體黏著(或者是固定)。
之後，如同在圖6D中所繪，藉由執行一模製製程，形成在該底部基板110以及延伸基板120之間的半導體晶粒111、複數個底部導電凸塊112、複數個底部連接墊116、及/或複數個頂端連接墊124可以藉由一模製構件130來加以囊封。該模製構件130例如可包括各種模製化合物的任一種，且/或利用各種模製技術的任一種來加以形成。此外，透過後續的製程系列，一其上形成有一半導體晶粒以及複數個導電凸塊的頂端基板可以堆疊在該延伸基板120的頂端上。
最後，如同在圖6E中所繪，藉由執行一球式滴落(或是置放)以及一回焊製程，複數個導電凸塊114可以形成在複數個形成於該底部基板110的底部上之連接墊上，以用於實體/電連接至另一例如是主機板(未顯示)的基板。
如同在此所述的，本揭露內容在圖6A-6E中的實施例係舉例描繪一扇入堆疊式封裝的(PoP)結構，其中一形成在一底部基板以及一延伸基板之間的半導體晶粒以及複數個底部導電凸塊可藉由一模製構件而被囊封。然而，本揭露內容的實施例並不必要受限於此配置。同樣應理解的是， 該些實施例亦可以用相同的方式被應用到一種未形成一模製構件之封裝結構(亦即，一種其中一模製構件並未被插置在兩個基板之間的封裝結構)。
圖7A至7E是描繪根據本揭露內容的另一實施例的製造一半導體封裝的製程之製程流程圖。圖7A-7E係提供圖1的半導體封裝可被製造所用的一種方式的一個例子，並且因此類似的元件符號係被利用。應瞭解的是，在圖1及7A-7E中的類似命名及/或編號的構件例如可以彼此共用任一個或是全部的特徵。此外，如同在此所述的，圖7的特點的任一個或是全部亦適用於製造在圖2-5中所描繪並且在此所論述的半導體封裝。
參照圖7A，一半導體晶粒111可以利用一黏著構件113而附接在一延伸基板120的底部上之一目標位置。該半導體晶粒111可加以附接，其中半導體晶粒111的晶片墊(或是焊墊)係面對該延伸基板120的相反的方向。該黏著構件113例如可包括一種導熱及/或導電的環氧樹脂。同樣例如是，該黏著構件113可包括一種熱介面材料。進一步例如是，該黏著構件113可包括一種絕緣黏著材料。該黏著構件113例如可包括一積層膜、一熱硬化的液體黏著劑、及/或一NCF(非導電膜)黏著劑中的一或多個。
複數個底部導電凸塊112可以形成在該延伸基板120的頂端連接墊124上。該些底部導電凸塊112例如可包括各種導電的結構的任一種。例如，該些底部導電凸塊112可包括導電球(例如，焊料球、塗覆的銅球、塗覆焊料的銅球、金球、等等)、導電柱(例如，電鍍的柱、電鍍的銅柱、焊料柱、焊料封頂的柱、等等)、導電的環氧樹脂結構、等等。
如同在圖7B中所繪，一底部基板110可加以製備，而複數個I/O特點(例如，底部連接墊116)可以形成在其上。該製備的底部基板110 以及該延伸基板120可被置放在一目標位置(例如，一用於耦接該底部基板110至該延伸基板120的目標位置)中。
在該延伸基板120上的底部導電凸塊112以及其在該底部基板110上的對應的底部連接墊116接著可以彼此接觸地加以置放，並且形成在該半導體晶粒111上的晶片墊(或是焊墊)以及其它連接墊116可以彼此接觸地加以置放。應注意到的是，在該底部基板110上的底部連接墊116可被配置以用於接收該些底部導電凸塊112、或是用於接收在該半導體晶粒111上的導電凸塊，並且因此例如可以用不同的製程、或是利用不同的遮罩圖案之相同的製程來加以形成。
接著，如同在圖7C中所繪，藉由執行一耦接製程(例如，一回焊及/或接合製程)，該底部基板110以及延伸基板120可加以實體及/或電耦接。
接著，如同圖7D在中所繪，藉由執行一模製製程，形成在該底部基板110以及延伸基板120之間的半導體晶粒111、複數個底部導電凸塊112、複數個底部連接墊116、及/或複數個頂端連接墊124可藉由一模製構件130而被囊封。該模製構件130例如可包括各種模製化合物的任一種，且/或利用各種模製技術的任一種來加以形成。此外，透過後續的製程系列，一其上形成有一半導體晶粒以及複數個導電凸塊的頂端基板可以堆疊在該延伸基板120的頂端上。
最後，如同在圖7E中所繪，藉由執行一球式滴落(或是置放)以及一回焊製程，複數個導電凸塊114可以形成在複數個形成於該底部基板110的底部上的連接墊上以用於實體/電連接至另一例如是主機板(未顯示) 的基板。
如同在此所闡述的，本揭露內容在圖7A-7E中的實施例係舉例描繪一種其中一半導體晶粒可以形成在一底部基板以及一延伸基板之間，並且複數個底部導電凸塊可藉由一模製構件而被囊封之封裝結構。然而，本揭露內容的實施例並不必要受限於此配置。同樣應理解的是，該些實施例亦可以用和本揭露內容在圖6中的實施例相同的方式來應用到一未形成一模製構件且/或未形成一模製構件之封裝結構。
圖8A至8E是描繪根據本揭露內容的另一實施例的製造一半導體封裝的製程之製程流程圖。圖8A-8E係提供圖1的半導體封裝可被製造所用的一種方式的一個例子，並且因此類似的元件符號係被利用。應瞭解的是，在圖1及8A-8E中之類似命名及/或編號的構件例如可以彼此共用任一個或是全部的特徵。此外，如同在此所述的，圖8的特點的任一個或是全部亦適用於製造在圖2-5中所描繪並且在此所論述的半導體封裝。
參照圖8A，一半導體晶粒111可以附接至底部基板110。該半導體晶粒111例如可以附接至該基板上的連接墊116。複數個底部導電凸塊112可以形成在該底部基板110的其它連接墊116上。在圖8A中所示的方法及結構例如可以和在圖6A中所示的方法及結構共用任一或是所有的特徵。
如同在圖8B中所繪，藉由執行一模製製程，形成在該底部基板110上的半導體晶粒111、複數個底部導電凸塊112、及/或複數個底部連接墊116可藉由一模製構件130而被囊封。
接著，如同在圖8C中所繪，藉由例如透過一剝除研磨製程 來移除及整平該模製構件130的表面，該半導體晶粒111的上表面以及該底部導電凸塊112的上表面可加以露出。
之後，如同在圖8D中所繪，一黏著構件113可以形成在該半導體晶粒111的頂端上。該黏著構件113例如可包括一種導熱及/或導電的環氧樹脂。同樣例如是，該黏著構件113可包括一種熱介面材料。進一步例如是，該黏著構件113可包括一種絕緣黏著材料。該黏著構件113例如可包括一積層膜、一熱硬化的液體黏著劑、及/或一NCF(非導電膜)黏著劑中的一或多個。
該延伸基板120可加以形成，而複數個頂端連接墊124可以形成在該延伸基板120的一底表面上，並且端子122可以形成在該延伸基板120的一頂表面上。
該延伸基板120可被置放在一目標位置(例如，一用於耦接至該底部基板110的目標位置)。複數個頂端連接墊124可包括用於重新佈線和複數個底部I/O特點(例如，該些底部連接墊116)電互連的I/O特點。應注意到的是，在該底部基板110上的底部連接墊116可被配置以用於接收該些底部導電凸塊112、或是用於接收在該半導體晶粒111上的導電凸塊，並且因此例如可以用不同的製程、或是利用不同的遮罩圖案之相同的製程來加以形成。
接著，在該延伸基板120上的每個頂端連接墊124以及其在該底部基板110上之對應的底部導電凸塊112可以彼此接觸地加以置放，並且該延伸基板120的一底部部分可被置放以接觸該黏著構件113。如同在圖8E中所繪，一回焊製程以及一接合製程接著可加以執行，使得該底部基板 110以及延伸基板120可加以實體耦接。於是，該半導體晶粒111的頂端以及該延伸基板120的一底部部分可以藉由該黏著構件113而被實體黏著(或者是固定)。此外，透過後續的製程系列，一其上形成有一半導體晶粒以及複數個導電凸塊的頂端基板可以堆疊在該延伸基板120的頂端上。一在該延伸基板120以及模製構件130之間的間隙可以被填入黏著構件113，而該黏著構件113在該延伸基板被設置時會散開、或是該間隙可加以保留。在另一例子中，該間隙(若存在的話)可以被填入一底膠填充或是其它化合物。
最後，如同在圖8E中所繪，藉由執行一球式滴落(或是置放)以及一回焊製程，複數個導電凸塊114可以形成在複數個形成於該底部基板110的底部上的連接墊上，以用於和另一例如是主機板(未顯示)的基板實體/電連接。
如同在此所述的，本揭露內容在圖8A-8E中的實施例係舉例描繪一種其中一半導體晶粒可以形成在一底部基板以及一延伸基板之間，並且複數個底部導電凸塊可藉由一模製構件而被囊封之封裝結構。然而，本揭露內容的實施例並不必要受限於此配置。同樣應理解的是，該些實施例亦可以用和本揭露內容在圖6及圖7中的實施例相同的方式應用至一種未形成一模製構件且/或未形成一模製構件之封裝結構。
圖9A至9E是描繪根據本揭露內容的另一實施例的製造一半導體封裝的製程之製程流程圖。圖9A-9E係提供圖1的半導體封裝可被製造所用的一種方式的一個例子，並且因此類似的元件符號係被利用。應瞭解的是，在圖1及9A-9E中類似命名及/或編號的構件例如可以彼此共用任一或是全部的特徵。此外，如同在此所述的，圖9的特點的任一個或是 全部亦適用於製造在圖2-5中所描繪並且在此所論述的半導體封裝。
參照圖9A，一半導體晶粒111可以利用一黏著構件113而被附接在一延伸基板120的底部上之一目標位置，使得該半導體晶粒111可加以附接，其中該半導體晶粒111的晶片墊(或是焊墊)係面對該延伸基板120的相反的方向。該黏著構件113例如可包括一種導熱及/或導電的環氧樹脂。同樣例如是，該黏著構件113可包括一種熱介面材料。進一步例如是，該黏著構件113可包括一種絕緣黏著材料。該黏著構件113例如可包括一積層膜、一熱硬化的液體黏著劑、及/或一NCF(非導電膜)黏著劑中的一或多個。
該延伸基板120可包括在該延伸基板120的一底表面上之頂端連接墊124，並且端子122可以形成在該延伸基板120的一頂表面上。
複數個底部導電凸塊112可以形成在該延伸基板120的頂端連接墊124上。該些底部導電凸塊112例如可包括各種導電的結構的任一種。例如，該些底部導電凸塊112可包括導電球(例如，焊料球、塗覆的銅球、塗覆焊料的銅球、金球、等等)、導電柱(例如，電鍍的柱、電鍍的銅柱、焊料柱、等等)、導電的環氧樹脂結構、等等。
如同在圖9B中所繪，藉由執行一模製製程，形成在該延伸基板120的底部上之半導體晶粒111、複數個底部導電凸塊112、及/或複數個頂端連接墊124可藉由一模製構件130而被囊封。
接著，如同在圖9C中所繪，藉由例如透過一剝除研磨製程來移除及整平該模製構件130的表面，形成在該半導體晶粒111上的晶片墊的一側(例如，下表面)以及該底部導電凸塊112的一側(例如，下表面)可加 以露出。
接著，如同在圖9D中所繪，一底部基板110可加以製備，而底部連接墊116可以形成在其上。該些底部連接墊116例如可包括I/O特點。該製備的底部基板110以及延伸基板120可被置放在一目標位置(例如，一用於耦接該底部基板110至延伸基板120的目標位置)。一在該底部基板110以及模製構件130之間的間隙可以被填入黏著構件113，該黏著構件113在該延伸基板120及模製構件130被設置時會散開、或是該間隙可加以保留。在另一例子中，該間隙(若存在的話)可以被填入一底膠填充或是其它化合物。
在該延伸基板120上的底部導電凸塊112以及其在該底部基板110上之對應的底部連接墊116接著可以彼此接觸地加以置放，並且形成在該半導體晶粒111上的晶片墊(或是焊墊)可被置放以接觸在該底部基板110上的底部連接墊116。應注意到的是，在該底部基板110上的底部連接凸塊116可被配置以用於接收該些底部導電凸塊112、或是用於接收在該半導體晶粒111上的導電凸塊，並且因此例如可以用不同的製程、或是利用不同的遮罩圖案之相同的製程來加以形成。
接著，如同在圖9E中所繪，藉由執行一耦接製程(例如，一回焊及/或接合製程)，該底部基板110以及延伸基板120可加以實體及/或電耦接。此外，透過後續的製程系列，一其上形成有一半導體晶粒以及複數個導電凸塊的頂端基板可以堆疊在該延伸基板120的頂端上。
最後，如同例如在圖9E中所繪，藉由執行一球式滴落(或是置放)以及回焊製程，複數個導電凸塊114可以形成在複數個形成於該底部 基板110的底部上的連接墊上，以用於實體/電連接至另一例如是主機板(未顯示)的基板。
如同在此所述的，本揭露內容在圖9A-9E中的實施例係描繪例如一種其中一半導體晶粒可以形成在一底部基板以及一延伸基板之間，並且複數個底部導電凸塊可藉由一模製構件而被囊封之封裝結構。然而，本揭露內容的實施例並不必要受限於此配置。應瞭解的是，該些實施例亦可以用和本揭露內容在圖6至8中的實施例相同的方式應用至一種未形成一模製構件且/或未形成一模製構件之封裝結構。
儘管本揭露內容在圖6至9中所描繪的實施例係解說兩個基板可以利用一包括單一球的導電凸塊來加以電連接，但是本揭露內容的實施例並不必受限於此。如同在圖2至5中所繪，熟習此項技術者將會體認到的是，該些實施例可以用相同的方式而被應用到一種其中兩個基板係透過一種球至球的方法、一種球至柱的方法、一種柱至球的方法、一種柱至柱的方法、等等來電連接之封裝結構。
此揭露內容係提供支持其之範例實施例。本揭露內容的範疇並不限於這些範例實施例。許多不論是否明確地由說明書提供或是由說明書所意指的變化，例如是在結構、尺寸、材料類型、以及製程上的變化，都可藉由檢視此揭露內容的熟習此項技術者來加以實施。例如，儘管該揭露內容參照一種黏著構件，但應瞭解的是其它本身不涉及黏著的耦接或固定構件的類型亦可被使用。
在揭露內容的一範例實施例中，一種用於製造一具有一在一延伸基板以及一底部基板之內的半導體晶粒的半導體裝置之方法可包含接 合一半導體晶粒的一底表面至一底部基板的一頂表面、形成一黏著構件至該半導體晶粒的一頂表面、利用該黏著構件以及一在該延伸基板的一底表面上的導電凸塊以及一在該底部基板上的導電凸塊來接合一延伸基板至該半導體晶粒以及該底部基板的頂表面。該半導體晶粒以及該導電凸塊可以利用一模製構件而被囊封。在該延伸基板的底表面上的導電凸塊可以電連接至一在該延伸基板的頂表面上的端子。該黏著構件可包含一積層膜、一非導電膜黏著劑、或是一熱硬化的液體黏著劑。
在另一範例情節中，一半導體晶粒的一底表面可被接合到一底部基板的一頂表面，該底部基板的頂表面係包括一導電凸塊，該半導體晶粒以及該焊料凸塊可以利用一模製構件而被囊封，並且該模製構件可以被薄化以露出該半導體晶粒的一頂表面以及該導電凸塊的一頂端。一黏著構件可以形成在該半導體晶粒的頂表面上，並且一延伸基板的一底表面可利用該黏著構件而被接合至該半導體晶粒，並且亦利用該露出的導電凸塊而被接合至該底部基板。該導電凸塊可以電連接至一在該延伸基板的一頂表面上的端子。該黏著構件可包括下列中的一或多個：一積層膜、一非導電膜黏著劑、以及一熱硬化的液體黏著劑。該導電凸塊可包括一焊料球或是一具有塗覆焊料的表面之銅球。該導電凸塊可包括一在一導電柱上的焊料球。該導電凸塊可包括一在一銅柱上的焊料球。
儘管本揭露內容的各種特點已經參考某些支持的實施例加以敘述，但是熟習此項技術者將會理解到可以做成各種改變，並且等同物可加以取代，而不脫離本發明的範疇。此外，可以對於本發明的教示做成許多修改以適配一特定的情況或材料，而不脫離本發明的範疇。因此，所 要的是本發明並不受限於所揭露的特定實施例，而是本發明將會包含所有落入所附的申請專利範圍的範疇內之實施例。
110‧‧‧底部基板
111‧‧‧半導體晶粒
112‧‧‧底部導電凸塊
113‧‧‧黏著構件
114‧‧‧導電凸塊
116‧‧‧底部連接墊
120‧‧‧延伸基板
122‧‧‧端子
124‧‧‧頂端連接墊
130‧‧‧模製構件

Claims (20)

  1. 一種用於製造一半導體裝置之方法，該方法係包括：接合一半導體晶粒的一底表面至一底部基板的一頂表面；形成一黏著構件至該半導體晶粒的一頂表面；利用該黏著構件來接合一延伸基板至該半導體晶粒；以及利用至少一第一導電凸塊來接合該延伸基板至該底部基板的該頂表面。
  2. 根據申請專利範圍第1項之方法，其係包括利用一模製構件來囊封該半導體晶粒以及該第一導電凸塊。
  3. 根據申請專利範圍第1項之方法，其中該接合該延伸基板至該底部基板的該頂表面係包括利用至少該第一導電凸塊耦接至一第二導電凸塊，其中該第一導電凸塊係耦接至該延伸基板的一底表面，並且該第二導電凸塊係耦接至該底部基板的該頂表面。
  4. 根據申請專利範圍第1項之方法，其中該第一導電凸塊係電連接至一在該延伸基板的一頂表面上的端子。
  5. 根據申請專利範圍第1項之方法，其中該黏著構件係包括下列中的一或多個：一積層膜、一非導電膜黏著劑、以及一熱硬化的液體黏著劑。
  6. 根據申請專利範圍第1項之方法，其中該延伸基板係包括一中介體。
  7. 一種半導體裝置，其係包括：一包括一頂表面以及一底表面的底部基板；一包括一頂表面以及一底表面的半導體晶粒，其中該半導體晶粒的該底表面係被接合到該底部基板的該頂表面； 一包括一頂表面以及一底表面的延伸基板；一接合該延伸基板的該底表面至該半導體晶粒的該頂表面之黏著構件；以及至少一接合該延伸基板的該底表面至該底部基板的該頂表面之導電凸塊。
  8. 根據申請專利範圍第7項之半導體裝置，其係包括一囊封至少該半導體晶粒以及該導電凸塊之模製構件。
  9. 根據申請專利範圍第7項之半導體裝置，其係包括一在該延伸基板的該頂表面上的端子，並且其中該導電凸塊係電連接至該端子。
  10. 根據申請專利範圍第7項之半導體裝置，其中該底部基板的該底表面係包括一導電凸塊。
  11. 根據申請專利範圍第7項之半導體裝置，其中該黏著構件係包括下列中的一或多個：一積層膜、一非導電膜黏著劑、以及一熱硬化的液體黏著劑。
  12. 根據申請專利範圍第7項之半導體裝置，其中該導電凸塊係包括一焊料球或是一具有塗覆焊料的表面之銅球。
  13. 根據申請專利範圍第7項之半導體裝置，其中該導電凸塊係包括一在一導電柱上的焊料球。
  14. 根據申請專利範圍第13項之半導體裝置，其中該導電柱係包括一銅柱。
  15. 一種用於製造一半導體裝置之方法，該方法係包括：接合一半導體晶粒的一底表面至一底部基板的一頂表面，該底部基板 的該頂表面係包括一導電凸塊；利用一模製構件來囊封該半導體晶粒以及該導電凸塊；薄化該模製構件以露出該半導體晶粒的一頂表面以及該導電凸塊的一頂端；在該半導體晶粒的該頂表面上形成一黏著構件；以及利用該黏著構件以將一延伸基板的一底表面接合至該半導體晶粒，並且利用該露出的導電凸塊以接合至該底部基板。
  16. 根據申請專利範圍第15項之方法，其中該導電凸塊係電連接至一在該延伸基板的一頂表面上的端子。
  17. 根據申請專利範圍第15項之方法，其中該黏著構件係包括下列中的一或多個：一積層膜、一非導電膜黏著劑、以及一熱硬化的液體黏著劑。
  18. 根據申請專利範圍第15項之方法，其中該導電凸塊係包括一焊料球或是一具有塗覆焊料的表面之銅球。
  19. 根據申請專利範圍第15項之方法，其中該導電凸塊係包括一在一導電柱上的焊料球。
  20. 根據申請專利範圍第15項之方法，其中該導電凸塊係包括一在一銅柱上的焊料球。
TW103133198A 2013-09-25 2014-09-25 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置 TWI622107B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0113840 2013-09-25
KR20130113840A KR20150033937A (ko) 2013-09-25 2013-09-25 반도체 패키지 및 그 제작 방법

Publications (2)

Publication Number Publication Date
TW201517187A true TW201517187A (zh) 2015-05-01
TWI622107B TWI622107B (zh) 2018-04-21

Family

ID=52690233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133198A TWI622107B (zh) 2013-09-25 2014-09-25 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置

Country Status (3)

Country Link
US (3) US10090230B2 (zh)
KR (1) KR20150033937A (zh)
TW (1) TWI622107B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881902B2 (en) 2015-08-05 2018-01-30 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
TWI720064B (zh) * 2015-12-23 2021-03-01 美商英特爾Ip公司 用於高帶寬記憶體(hbm)或客製化封裝體堆疊的以嵌入式面板級球閘陣列(eplb)或嵌入式晶圓級球閘陣列(ewlb)為基礎之堆疊式封裝(pop)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192569B1 (ko) 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US20180166426A1 (en) * 2016-12-14 2018-06-14 Nanya Technology Corporation Semiconductor structure and a manufacturing method thereof
CN108928802B (zh) * 2017-05-27 2024-08-09 成都万应微电子有限公司 芯片晶圆封装方法、微机电系统封装方法及微机电系统
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
US10665473B2 (en) * 2017-11-08 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
KR20210073958A (ko) 2019-12-11 2021-06-21 삼성전자주식회사 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
US8067267B2 (en) 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
TWI421990B (zh) 2009-12-11 2014-01-01 Alpha & Omega Semiconductor 低襯底電阻的晶圓級晶片尺寸封裝及其製造方法
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8304880B2 (en) * 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US20130075894A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
JP5951414B2 (ja) * 2012-08-29 2016-07-13 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9070627B2 (en) * 2013-09-11 2015-06-30 Broadcom Corporation Interposer package-on-package structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881902B2 (en) 2015-08-05 2018-01-30 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
TWI628775B (zh) * 2015-08-05 2018-07-01 聯發科技股份有限公司 半導體封裝、半導體設備及半導體封裝的製造方法
US10312222B2 (en) 2015-08-05 2019-06-04 Mediatek Inc. Semiconductor package and semiconductor device using the same
TWI720064B (zh) * 2015-12-23 2021-03-01 美商英特爾Ip公司 用於高帶寬記憶體(hbm)或客製化封裝體堆疊的以嵌入式面板級球閘陣列(eplb)或嵌入式晶圓級球閘陣列(ewlb)為基礎之堆疊式封裝(pop)

Also Published As

Publication number Publication date
US20150084185A1 (en) 2015-03-26
US20190043793A1 (en) 2019-02-07
US10090230B2 (en) 2018-10-02
KR20150033937A (ko) 2015-04-02
TWI622107B (zh) 2018-04-21
US12107035B2 (en) 2024-10-01
US11430723B2 (en) 2022-08-30
US20220415769A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
TWI622107B (zh) 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置
TWI654726B (zh) 具有虛設連接器的半導體封裝及其形成方法
US11043464B2 (en) Semiconductor device having upper and lower redistribution layers
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
TWI643307B (zh) 電子封裝件及其製法
JP6686040B2 (ja) ダイ間相互接続用ブリッジモジュールを有する半導体アセンブリ
CN104685622B (zh) Bva中介结构
KR101452592B1 (ko) 역 스터드 범프 관통 비아 상호 연결부를 갖는 패키지 온 패키지 디바이스를 위한 방법 및 장치
KR101478875B1 (ko) 반도체 다이를 패키징하는 패키지 온 패키지 장치 및 방법
TWI528477B (zh) 具有線接合互連之無基板可堆疊封裝、製造微電子單元的方法、製造微電子封裝的方法以及製造微電子組件的方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
KR101366455B1 (ko) 반도체 장치, 패키징 방법 및 구조
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
TW201530729A (zh) 層疊封裝元件及其製造方法
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
TW201630150A (zh) 晶圓級堆疊晶片封裝及製造其之方法
TW201711144A (zh) 具有可路由囊封的傳導基板的半導體封裝及方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
TWI619223B (zh) 堆疊的半導體封裝以及其之製造方法
US10867956B2 (en) Method of manufacturing a semiconductor device
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US9875930B2 (en) Method of packaging a circuit
US20200075494A1 (en) Through-holes of a semiconductor chip
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법