TW201507307A - 靜電放電箝制電路 - Google Patents

Abstract

一種靜電放電箝制電路，包括一阻容電路、一第一電晶體、一第二電晶體、一靜電放電傳導單元與一反相器。第一電晶體設有一閘極與一汲極，分別耦接該阻容電路與該靜電放電傳導單元的一控制端。反相器有一輸入端，耦接該控制端。第二電晶體設有一汲極與一閘極，分別耦接該控制端與該反相器的一輸出端。第一與第二電晶體之閘極係相互絕緣；並且，第一電晶體的閘極與該輸出端係相互絕緣。

Description

靜電放電箝制電路

本發明係關於一種靜電放電(ESD，Electro-Static Discharge)箝制電路，且特別是係關於一種可改善靜電放電保護表現的靜電放電箝制電路。

對半導體裝置而言，如積體電路、晶粒、晶片、片上系統(SoC，System on Chip)等等，靜電放電保護是不可或缺的。半導體裝置設有導電介面，如金屬針腳或焊球等，用於訊號輸入/輸出與電源供應；然而，此導電介面也會為外來的靜電放電電荷提供傳導路徑，使其可被傳導至半導體裝置的內部電路，如核心器件(device)/元件(element)，像是電晶體。為了保護內部電路免遭靜電放電破壞，半導體裝置會裝備有靜電放電箝制電路。

靜電放電箝制電路係佈署於諸電源軌線(power rail)之間，這些電源軌線係用以為半導體裝置傳導供應電源；當靜電放電襲擊半導體裝置並快速地在諸電源軌線之間累積出極大電壓差時，靜電放電箝制電路應可在諸電源軌線之間提供一暫時性的低阻抗路徑，以使靜電放電的電荷可由一電源軌線釋放至另一電源軌線，讓諸電源軌線間的電壓差可被箝制在一可耐受的臨限值之下，例如說是一核心器件應力電壓(stress voltage)。另一方面，當半導體裝置正常啟動而在諸電源軌線間建立供應電壓時，靜電放電箝制電路應可在諸電源軌線間停止導通。

請參考第1圖與第2圖，其係分別示意兩已知的靜電放電箝制電路10與20。靜電放電箝制電路10與20係耦接於 兩電源軌線的節點nv1與nv2之間，此兩電源軌線分別用以傳輸供應電壓VDD與VSS。靜電放電箝制電路10包括一電阻R1、一電容C1與一電晶體MN，例如一n通道金氧半(MOS，Metal-Oxide-Silicon)電晶體。電晶體MN具有一閘極、一汲極與一源極，分別耦接節點ng1、nv1與nv2。當靜電放電事件發生而使節點nv1的電壓快速升高(對比於節點nv2電壓)時，節點ng1的電壓亦隨之升高，因而使電晶體MN開啟(turn on)，並將節點nv1導通至節點nv2，以實現靜電放電箝制。在正常啟動時，電容C1有足夠的時間來充電累積節點nv1與ng1間的電壓差，使節點ng1的電壓可以實質相等於節點nv2的電壓，以便讓電晶體MN維持關閉。

除了傳導靜電放電的電晶體MN、一電阻R2與一電容C2之外，靜電放電箝制電路20還包括有兩電晶體Mp1與Mn1，形成一反相器22。電晶體Mp1與Mn1的閘極共同耦接至一節點ng0，電晶體MN的閘極則耦接至一節點ng1。當靜電放電事件發生而使節點nv1的電壓快速上升(相對於節點nv2)時，因為電容C2的響應不及，節點ng0的電壓會維持與節點nv2的電壓相近，使電晶體Mn1與Mp1分別關閉與開啟；節點ng1的電壓會被導通的電晶體Mp1拉高，進而觸發電晶體MN在節點nv1與nv2間導通，實現靜電放電箝制。在正常啟動時，電容C2有足夠的時間來充電累積節點nv2與ng0間的電壓差，故節點ng0的電壓可在實質上維持與節點nv1相等；如此，電晶體Mn1就會開啟而在節點ng1與nv2間導通，以便讓電晶體MN保持關閉。

一些美國專利，如美國專利號5946177、7570468與7164565等，亦揭露了不同種類的靜電放電箝制電路。然而，前述先前技術均無法延長靜電放電保護的期間。以典型靜電放電箝制電路20(第2圖)為例，在靜電放電事件開始後，等節點ng1的電壓由高轉低時，靜電放電箝制電路20終究會中止靜電放電保護。因為節點ng1的電壓受控於反相器22，節點ng1的電壓 轉態(transition)取決於反相器22的轉移曲線(transfer curve)。然而，反相器22的轉移曲線會存在一個讓電晶體Mp1與Mn1皆開啟導通的區間，影響靜電放電保護的延續期間。

為克服習知技術的缺點，本發明的一目的係提供一種靜電放電箝制電路，其包括一阻容(RC)電路、一第一電晶體、一第二電晶體、一反相器與一靜電放電傳導單元。阻容電路包括一第一端、一第二端與一偵測端，第一端與第二端分別耦接至一第一電源節點與一第二電源節點。第一電晶體包括一第一源極、一第一閘極與一第一汲極；第一源極與第一閘極分別耦接至該第一電源節點與該偵測端。靜電放電傳導單元包括一第三端、一第四端與一控制端，分別耦接該第一電源節點、該第二電源節點與該第一汲極，其中，靜電放電傳導單元可依據該控制端的訊號而選擇性地在該第三端與該第四端間導通。反相器包括一輸入端與一輸出端；該輸入端耦接該控制端。第二電晶體包括一第二源極、一第二閘極與一第二汲極，分別耦接該第二電源節點、反相器輸出端與該控制端。其中，第一閘極與第二閘極係相互絕緣(亦即，電路上的開路)，且該反相器輸出端與該第一閘極亦係相互絕緣。一實施例中，第一電晶體與第二電晶體係分別為一p通道金氧半電晶體與一n通道金氧半電晶體。

一實施例中，該反相器包括一第三電晶體與一第四電晶體。第三電晶體包括一第三源極、一第三閘極與一第三汲極，分別耦接該第一電源節點、該輸入端與該輸出端。第四電晶體包括一第四源極、一第四閘極與一第四汲極，分別耦接該第二電源節點、該輸入端與該輸出端。

一實施例中，該靜電放電傳導單元包括一第五電晶體，其包括一第五源極、一第五閘極與一第五汲極，分別耦接該第二電源節點、該控制端與該第一電源節點。

一實施例中，該阻容電路包括一電阻與一電容。該 電阻耦接於該第一電源節點與該偵測端之間，該電容則耦接於該偵測端與該第二電源節點之間。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

10、20、30‧‧‧靜電放電箝制電路

22、32‧‧‧反相器

34‧‧‧阻容電路

36‧‧‧靜電放電傳導單元

40-50‧‧‧曲線

R1、R2、R3‧‧‧電阻

C1、C2、C3‧‧‧電容

MN、Mn1、Mp1、MP1-MP2、MN1-MN3‧‧‧電晶體

nv1-nv2、ng0-ng1、n1-n2、nA-nC‧‧‧節點

VDD、VSS‧‧‧供應電壓

第1圖與第2圖分別繪示兩種傳統的靜電放電箝制電路。

第3圖繪示的是依照本發明一實施例的靜電放電箝制電路。

第4圖比較不同靜電放電箝制電路的靜電放電保護表現。

請參考第3圖，其所示意的是依據本發明一實施例的靜電放電箝制電路30。靜電放電箝制電路30包括一阻容電路34、兩電晶體MP1與MN1、一反相器32與一靜電放電傳導單元36。阻容電路34包括三端，分別耦接節點n1、n2與nC。舉例而言，節點n1與n2可分別視為兩電源軌線的兩電源節點，這兩電源軌線分別傳輸兩供應電壓VDD與VSS，而節點nC則可視為一偵測端。電晶體MP1(如一p通道金氧半電晶體)包括一源極、一閘極與一汲極，分別耦接節點n1、nC與nA。靜電放電傳導單元36包括三端，分別耦接節點n1、n2與nA；節點nA可被視為一控制端，且靜電放電傳導單元36可依據節點nA的訊號選擇性地在節點n1與n2間導通。反相器32包括一輸入端與一輸出端，分別耦接節點nA與nB。電晶體MN1有一源極、一閘極與一汲極，分別耦接節點n2、nB與nA。請注意，電晶體MP1與MN1的閘極(分別在節點nC與nB)係相互絕緣，反相器32的輸出端(在節點nB)與電晶體MP1的閘極(在節點nC)亦係相互絕緣。

反相器32可包括兩電晶體MP2與MN2。電晶體MP2(如一p通道金氧半電晶體)具有一源極、一閘極與一汲極，分別耦接節點n1、nA與nB。電晶體MN2亦具有一源極、一閘 極與一汲極，分別耦接節點n2、nA與nB。

一實施例中，靜電放電傳導單元36包括一n通道電晶體MN3，其具有一源極、一閘極與一汲極，分別耦接節點n2、nA與n1。靜電放電傳導單元36亦可由他種可受控而選擇性導通的元件形成，例如矽控整流器(SCR，Silicon-Controlled Rectifier)。

阻容電路34包括一電阻R3與一電容C3。電阻R3耦接於節點n1與nC之間，電容C3則耦接於節點nC與n2之間。

當靜電放電事件發生並驟然提高節點n1的電壓時，節點nC的電壓相對為低，因為電容C3會延滯節點nC的電壓變化。如此，電晶體MP1就會開啟(turn on)而在節點n1與nA間導通，使節點nA的電壓亦升高，追隨節點n1的電壓。據此，電晶體MN3便會開啟而在節點n1與n2間導通，實現靜電放電箝制的功能。在此同時，反相器32會回應節點nA的高電壓而在節點nB維持低電壓，故電晶體MN1維持為關閉不導通。節點nB與nC間的絕緣可協助延展靜電放電保護期間(如電晶體MN3維持導通的期間)，因為電晶體MN1要先等電晶體MP1關閉、反相器32轉態，然後電晶體MN1才會導通而將電晶體MN3關閉。

在正常啟動時，阻容電路34有足夠的時間可使節點nC的電壓追隨節點n1上緩慢(相較於靜電放電)升高的供應電壓，故電晶體MP1可維持關閉，電晶體MN1則會被開啟導通以防止靜電放電傳導單元36的導通。

請參考第4圖，其係以曲線40至50來為數種相異靜電放電箝制電路的比較各自的靜電放電保護性能；第4圖的橫軸為時間，縱軸為兩電源軌線的電壓差。因應時間0開始的靜電放電事件，曲線40至50中的各曲線分別代表一對應靜電放電箝制電路對電源軌線間電壓差的箝制功效會如何隨時間變化。曲線40示意的是本發明靜電放電箝制電路30(第3圖)的靜電放電 保護表現。曲線44與48分別示意靜電放電箝制電路10與20(第1圖與第2圖)的表現。曲線42、46與50分別模擬美國專利5946177、7164565與7570468之靜電放電箝制電路表現。如第4圖所示，當其他已知的靜電放電箝制電路還使核心器件暴露在高風險區域(也就是電壓差大於核心器件應力電壓的區域)時，本發明靜電放電箝制電路30可以更快速、更持久地將電壓差箝制在核心器件應力電壓之下。

總結來說，相較於多種習知的靜電放電箝制電路，本發明靜電放電箝制電路可藉由適當的電路架構與安排而改善靜電放電保護表現。再者，本發明靜電放電箝制電路也是面積高效的(area-efficient)，因美國專利5946177與7570468需要為額外元件耗用更多佈局面積。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

30‧‧‧靜電放電箝制電路

32‧‧‧反相器

34‧‧‧阻容電路

36‧‧‧靜電放電傳導單元

R3‧‧‧電阻

C3‧‧‧電容

MP1-MP2、MN1-MN3‧‧‧電晶體

n1-n2、nA-nC‧‧‧節點

VDD、VSS‧‧‧供應電壓

Claims (6)

1. 一種靜電放電箝制電路，包含：一阻容電路(RC circuit)，包含一第一端、一第二端與一偵測端，該第一端與該第二端分別耦接至一第一電源節點與一第二電源節點；一第一電晶體，包含一第一源極、一第一閘極與一第一汲極；該第一源極與該第一閘極分別耦接該第一電源節點與該偵測端；一靜電放電傳導單元，包含一第三端、一第四端與一控制端，分別耦接該第一電源節點、該第二電源節點與該第一汲極；其中，該靜電放電傳導單元可依據該控制端的訊號選擇性地於該第三端與該第四端間導通；一反相器，包含一輸入端與一輸出端，該輸入端耦接該控制端；以及一第二電晶體，包含一第二源極、一第二閘極與一第二汲極，分別耦接該第二電源節點，該反相器的該輸出端與該控制端；其中，該第一閘極與該第二閘極係相互絕緣。
2. 如申請專利範圍第1項之靜電放電箝制電路，其中該反相器的該輸出端與該第一閘極係相互絕緣。
3. 如申請專利範圍第1項之靜電放電箝制電路，其中該反相器包含：一第三電晶體，包含一第三源極、一第三閘極與一第三汲極，分別耦接該第一電源節點、該輸入端與該輸出端；以及一第四電晶體，包含一第四源極、一第四閘極與一第四汲極，分別耦接該第二電源節點、該輸入端與該輸出端。
4. 如申請專利範圍第1項的靜電放電箝制電路，其中該靜電放電傳導單元包含一第五電晶體；該第五電晶體包含一第五源 極、一第五閘極與一第五汲極，分別耦接該第二電源節點、該控制端與該第一電源節點。
5. 如申請專利範圍第1項的靜電放電箝制電路，其中該阻容電路包含：一電阻，耦接於該第一電源節點與該偵測端之間，以及一電容，耦接於該偵測端與該第二電源節點之間。
6. 如申請專利範圍第1項的靜電放電箝制電路，其中該第一電晶體與該第二電晶體係分別為一p通道電晶體與一n通道電晶體。