TW200412725A - Current integrating sense amplifier for memory modules in RFID - Google Patents

Description

200412725 玖、發明說明： (一） 發明所屬之技術領域 本發明有關射頻識別（RFID)系統，且特別有關使用 R F I D詢答機記憶模組中之感測放大器。 (二） 先前技術 射頻識別（RFID)係熟知用於被動及主動詢答機，其 用之寬廣基頻範圍由大約1 〇 〇 Κ Η z至大約1 3 . 5 Μ Η z。被動 詢答機由接收訊號得到電源，並且送回一識別信號。主 式詢答機則包含一電源，典型爲一電池，因此無須由接 信號獲得電源。因此，被動式詢答機需較高之信號強度 而主動式詢答機僅需相當低之信號強度，但需付出電源 本。 第1圖係解釋用之被動式射頻識別系統之一基本方 圖。此處之詢問台100產生一射頻信號108，通常由邏輯 路1 04產生一脈衝信號，透過天線1 1 2傳送至一詢答機1 02 該射頻脈衝經由天線1 1 4接收。該天線1 1 4連接至一射 阻抗匹配電路1 1 6並且連至一輸入/電源電路1 1 8，如先 技術所熟知者。當射頻信號夠強時，輸入電路對該射頻 號進彳了整流，然後將一未顯不於圖中之電谷益充電’而 射頻信號爲低電位時，詢答系統即予供電。 於最簡單的射頻識別系統中，射頻識別詢答機係一 動式標籤，其將射頻發射器載入於詢問台之中，此一載 動作於詢答台受到監視，並且顯示一標籤之在在。於此 統中，無須將任何信號傳回至詢問系統。 於 使 式 動 收 成 塊 電 〇 頻 、八 刖 信 當 被 入 系 -6 一 200412725 在較爲複雜之射頻識別系統中，詢答機含有回傳至詢 問台之資訊，此種系統可使用於載貨船塢，當標記爲輸入 貨物被詢問時，即可將貨物本身之詳細資料傳回至詢問台。 譬如，含有易碎水晶之包裝箱即可將此事實通知詢問台。 在此等系統中，參照第1圖，當接收一射頻詢問信號時， 輸入電路1 1 8將資訊轉發至邏輯電路1 2 0，典型爲〜微電 腦，其可由記憶體1 26取得資訊，記憶體1 26典型爲— EEPROM(電氣可抹除/可程式化僅讀記憶體）。該資訊饋至 一發射器122，天線1 14，而後傳回至詢問台。使用EEPR〇M 是因爲其他型態之相關資訊可以重新加以程式化。 記憶體之內容係經由一感測放大器1 2 8讀取，其能檢 測出記憶單元中之1或〇。於此射頻識別系統中，甚至那些 可由電池供給電源，但特別是那些無電池電源之被動系統， 感測放大器之中的功率消耗是一項主要的問題。高讀取電 流及快速讀取時間及其伴隨而來的高功率消耗及雜訊的產 生將會造成不利的影響。 於本說明書中，邏輯1係定義爲較大之正電壓準位， 而邏輯0係定義爲較小之正電壓準位，有時稱之爲正邏輯。 一般熟知邏輯1 /〇之分類係任意爲之’因此較小之IE電壓 準位也可以稱之爲邏輯1，有時稱爲負邏輯。就此而言，本 發明適用於正邏輯及負邏輯之指定’即使說明所使用之語 言僅參照正邏輯。 另一關切之領域係聯邦通信委員會（FCC)對輻射加以規 範，因此先前技術之設計在於近距離之內提供高功率，但 200412725 又運用刪除技術以符合遠距之F C C規範。相關之技術爲已 知且不再進一步討論。

Smith之美國專利案號5,9 9 9,4 5 4 (’4 5 4)揭露了一種電流 模式之使用於快閃記憶體的感測放大器。快閃記憶體一詞 係用以描述唯讀記憶體，其內容可於一次操作加以抹除。 此發明以及其他該專利所參照之先前技術感測放大器係設 計使用於高速操作，因此，其係供以高功率。此等電路會 產生雜訊，因此受到雜訊問題之影響，故不會使用於射頻 識別系統。 當讀取射頻識別詢答機記憶單元之內容時，有必要使 功率消耗最小化。於射頻識別詢答機操作於較低之基頻時， 可在讚取時間及功率消耗之間作一權衡，因爲快速讀取及 同時產生的高讀取電流不僅不需要而且造成不利影響。較 長之讀取時間允許相對較低之讀取電流，因而減少功率消 耗及雜訊之產生。 (三）發明內容 根據上述之背景說明’本發明提出一種系統及方法， 用於讀取射頻識別系統詢答機使用之感測放大器。 一第一電晶體，最佳係Μ 0 S型態，接收來自記憶單元 之β賣取電流，一平行之電晶體則提供該讀取電流之鏡像。 電谷器，例如一反向偏壓之一極體，首先淸除電荷，然 後該鏡像讀取電流於其之上積分一段時間，並產生一第一 電壓。 一比較器電路用於比較第一電壓及第二電壓。第二電 一 8- 200412725 壓較佳係能在記憶單元中構成高與低邏輯內容或〗與〇之 間的界限電平。此第二電壓可以是一參考電壓，經設定爲 代表讀取記憶單元洩漏電流之電壓，例如代表〇，以及某一 高讀取電流，例如代表1，兩者之間大約中間的數値。 於一較佳之實施例中，一第二記憶單元係使用於固定 辜俞出一低讀取電流。來自於第二記憶單元之低讀取電流之 一鏡像於一第二電容器之上進行積分，因此而形成一第二 電壓’並且輸入至比較器之參考輸入端。於此一實施例中， 比較器之一施密特觸發器（Schmitt trigger)輸入係用於避免 振盪’且該比較器在每一讀取週期之前皆必須加以重置。 於另一較佳實施例中，一第三記憶單元係使用於固定 輸出一高讀取電流。於此實施例中，來自於此等附加記憶 單元之高與低讀取電流可以加以平均，或是來自於附加記 憶單元之二電容器上之積分電壓可加以平均。此一平均化 之結果將是追蹤記憶單元中，高與低讀取信號之中間點的 電壓。 於上述之實施例中，當極低讀取電流不致高於洩漏電 流相當多時，雜訊邊限即得以維持。 於較佳之實施例中，用於讀取記憶體內容之時間段落 司以介於1微秒以下至等於或大於1 〇微秒以上之時間。 本發明所屬技術領域中具有通常知識者將可觀察到， 雖然以下之詳細說明將參考解釋用實施例，附圖以及使用 方法加以進行，然而本發明並不僅限於此等實施例及使用 之方法’相反地’本發明具有廣泛之範圍，且應根據後附 -9- 200412725 之申請專利範圍予以定義。 (四）實施方式 本發明揭露使用於檢測射頻識別（RFID)詢答機中之記 憶裝置之邏輯狀態之一種電流模式感測放大器。當應用一 低基頻時，即許多R F ID系統典型所使用者，將能夠允許相 對較長的積分時間，因此可使用極低的電流以讀取記憶單 元。此種低讀取電流提供了低功率消耗及低雜訊成分。 第2圖係本發明最佳實施例之電路。記憶單元200之 輸出，Bit，在記憶單元爲一般使用之EEP ROM情況下，典 型地係一汲極（未顯示）。記憶單元2 0 0之讀取，通常使用 的方法即是藉由輸入記憶單元之ROW及CG之激勵而完 成。Bit輸出連接於PMOS P1之汲極。汲極與閘極彼此相 連接，而源極則連接至一較高之電源供應電壓 Vdd。此種 MOS裝置之繞線有時稱爲二極體連接方式之MOS電晶體。 於此例中，P Μ 0 S之閘極對源極電壓V g s以及P Μ 0 S本身 之大小皆可加以設計以呈現大範圍之汲極電流，包含極低 汲極電流在內。Ρ Μ Ο S，Ρ 2 ’係連接成爲Ρ 1之電流鏡像’其 中其汲極電流12係Π之鏡像。如本技術領域中所知者， 電流鏡像之大小係依裝置大小而定’於一最佳實施例中’ Ρ 1 與Ρ 2具有相同大小，因此Π與12相同。Ρ 2之汲極連接至 積分電容器C1之陽極。12於電容器C1之上積分’並且產 生電壓VI。

仍請參照第2圖，Ν2電晶體係設計爲當重置信號2〇2 爲高準位電平時，即將電容器C1放電。當重置信號RESET 200412725 往低準位電平下降時，N 1將關閉，而電流12得以對電容 器C1充電。 第3圖顯示第2圖作爲一方塊2 04之電路，其中，積 分電容器C 1之電壓輸出連接至比較器206之正相輸入端。 一參考電壓，皆等於約Vdd/2,輸入至比較器之反相輸入端。 比較器2 0 6比較二輸入端，並且其輸出顯示其中何者較大 於另一者。譬如，若正相輸入端大於反相輸入端，則比較 器之輸出2 1 0即爲高邏輯値。此種比較器之運作爲本技術 領域中所熟知。 電容C 1之電荷係由記憶單元於某一時間間隔τ 1內之 邏輯內容而決定。於一最佳實施例中，若自記憶單元2 0 0 讀取之値係爲邏輯1，則電流12會對電容C 1充電至一 ·位階 而觸發比較器2 0 6。若讀取之値爲邏輯0，則電容C 1將相 對不受充電，而比較器也不會被觸發。 當記憶單元2 04裝置內含低邏輯狀態0時，Bit輸出僅 存有漏電流。此一漏電流Π發生在P 1之汲極，P 2之汲極 產生鏡像電流12，並且在電容C1之上積分。若C1之電壓 在T 1結束之前到達比較器2 0 6之臨限値，將會切換並指示 記憶單元爲邏輯1。若記憶單元之輸出儲存値爲邏輯0，則 電容C 1之電壓將無法達到參考電壓，且比較器不會切換， 顯示邏輯狀態爲〇。於一最佳實施例中，時間間隔τ 1大約 爲5至1 〇微秒。當Τ 1結束時，RE S ET信號將起而淸除電 容C 1之電荷。 含有施密特觸發器輸入段2 0 9之比較器可用於改善感 200412725 測放大器之中的雜訊免疫力。施密特觸發器係本技術領域 中常見者。施密特觸發器提供有關於觸發電壓之磁滯。舉 例而言，若信號爲上升，施密特觸發器可能於電壓vt觸發， 而該觸發器中之一正反饋將會減少臨限電壓値（磁滯）因此 該信號必須降至低於Vt，俾以觸發該施密特觸發器返回原 來狀態。重置信號可用來重置比較器206以確保其已準備 好適當比較輸入端之二信號。 感測放大器之解析度係二電流大小之差額的函數，即 當讀取値爲0時，記憶裝置中之漏電流大小以及當讀取値 爲1時，讀取電流之大小。若使用極低之讀取電流以減少 功率消耗，則0與1間之差異可能會無法接受，特別是當 雜訊存在時。第4 A圖顯示一適合使用極低讀取電流之最佳 實施例，其能減少感測放大器之功率消耗，並且不致犧牲 雜訊邊限或資料完整性。 第4A圖使用與第2圖相似之二電路204及204’。然 而，電路204’具有輸入至記憶單元200之列選擇輸入，且 固定連接至接地2 3 0。於此狀態下，記憶單元2 0 4 ’將會輸 出一低讀取電流I 2 ’相同於邏輯0。此一電流經由鏡像並且 在2 04’區塊內之電容上面積分而形成一電壓V25。比較器 206必須具有一施密特觸發器209輸入，其提供一補償以避 免當輸入大約相同時，比較器產生振盪現象。此種技術可 用來抵消由於比較器之差動性質而造成之雜訊效應。若記 憶單元2 0 4讀取0，則V 1將代表該記億單元之洩漏電流， 而V 2 ’將代表含有〇之一相等記憶單元。由於V 1及一偏離 -12- 200412725 二輸入 消除， 並且在 流之感 輸出等 自於高 流。這 20 8 〇 在其內 考電壓 日寺在~^ 出結合 的兩倍 憶單元 輸出電 此加以 比型態 0。使 能合理 0的 電壓V 2係二比較器之輸入端，且因比較器係針對此 之差値加上磁滯而作出反應，因此洩漏電流之效應被 而輸出信號即顯示邏輯0。V 1及V 2追蹤洩漏電流 比較器附近彼此抵消。依此方式，即使較低讀取電 測放大器亦可依本發明而加以設計。 第4 B圖顯示使用另一記憶單元，其設定爲固定 於邏輯1之一高讀取電流。輸出12”及12’係分別來 讀取電流及低讀取電流之積分電容器的鏡像讀取電 些電流12”及12’可加以平均而構成比較器之參考電壓 於此最佳實施例中，鏡像之高與低讀取電流係個別 容電容C1之上積分。該高與低讀取電流所產生之參 2 0 8係藉連接該二輸出於222而平均。高與低電流同 電容器之上進行積分而形成參考電壓，而由於二輸 於2 2 2，該電容器實質上爲標準記憶單元中之電容器 大。 於第4C圖之另一最佳實施例中，高電流之記 2 0 4 ”輸出一電壓 V 2 ”，低讀取電流之記憶單元2 0 4 ’ 壓V2，，如同第4A圖所示。此二電壓V2”及V2’彼 平均，最佳係依本技術領域中所知之透過一 MOS類 電路240，因而形成參考電壓208，並用於區別1與 用一低與高讀取電流之記憶單元之輸出的平均値將 保證該參考電壓於實際電路之讀取作業時，位於1 ! 中點位置處。 此種nMOS放大器爲本技術領域中所熟知。請參看Johns 200412725 及Martin之”類比積體電路設計”。 第5及第6圖係本發明之感測放大器依第3圖所示並 供以+3 V之電壓源時，其操作情形之參數軌跡。30〇n a之 讀取電流係作爲高電流，而5 η A則作爲低（洩漏）電流。重 置信號將積分電容器初始化，而列信號則讀取EEP ROM之 內容的列信號電流。於第5圖中，積分電容器C 1上之電壓 V 1到達大約1 · 8 V之臨限値，而比較器之輸出成爲高値。 此一情況顯示記憶單元中之邏輯1。上圖軌跡代表感測放大 器之功率消耗。第6圖顯示相同之電路，但記憶單元讀取 邏輯〇的情形。在此情況下，V 1保持在大約0伏，且功率 消耗也維持大約固定。於一般條件之下，讀取動作期間之 平均功率消耗在3 V電源供應且讀取値爲1的情形下，大約 爲3.4微瓦特。 若讀取電流減少，電壓V 1切換比較器之臨限値將會較 低，且感測放大器之功率消耗將減少。 讀者應瞭解上述之實施例係提出作爲例示，眾多的變 化及其他選擇皆屬可能。因此，本發明宜從更廣泛的角度 觀之，且其定義範圍應如後附申請專利範圍所規範。 (五）圖式簡單說明 本發明將參照附圖說明，其中： 第1圖係一射頻識別系統之系統方塊圖； 第2圖係一記憶體及本發明之電流模式感測放大器最 佳實施例第一部分之電路圖； 第3圖係第2圖之電路加入一比較器之一方塊圖； -14- 200412725 以及 第4 A、4B及4C圖係本發明最佳實施例之電路方塊圖 第5圖及第6圖係本發明最佳實施例中之電功率及電 壓信號之時序圖。 元件符號說明 100 詢問台 102 詢答機 104, 120 邏輯電路 112， 114 天線 116 阻抗匹配電路 118 輸入/電源電路 1 22 發射器 128 感測放大器 200 記憶單元 202 重置信號 204 記憶單元 206 比較器 209 施密特觸發器

Claims (1)

1. 200412725 拾、申請專利範圍： 1 . 一種用於讀取射頻識別系統詢答機中之記憶單元內容之 感測放大器，包括： 一第一電晶體，用來接收來自該記憶單元之一讀取電 流， 一第二電晶體，用來獲得該讀取電流之鏡像電流， 一電容器，設計爲產生鏡像讀取電流之積分，並提供 一第一電壓， 一裝置，於一時間間隔之後重置電容器， _ 一第二電壓， 一比較器，具有一輸出及第一與第二輸入，其中該輸 出係回應第一及第一輸入之相對電壓準位，第一輸入連 接至第一電壓，第二輸入連接至第二電壓，其中比較器 輸出決定了記憶單元之內容。 2 .如申請專利範圍第1項之感測放大器，其中該第二電壓 係對應於記憶單元邏輯內容之一參考電壓。 3 .如申請專利範圍第1項之感測放大器，其中該第二電壓 φ 係由讀取一第二記憶單元之內容所得之一電壓信號。 4 .如申請專利範圍第1項之感測放大器，其中該第二電壓 係對應於由記憶單元讀取之邏輯1與0之邊界。 5 .如申請專利範圍第1項之感測放大器，進一步包括一施 密特觸發器輸入電路作爲比較器之第一級。 6 .如申請專利範圍第1項之感測放大器，進一步包括： 一附加之雙電晶體電路，用於接收及鏡像來自於一第 -16- 200412725 二記憶單元之一第二讀取電流， 一第二電容器，其設計爲對於鏡像之第二讀取電流進 行積分，並且提供第二電壓以連接至比較器之第二輸入 ，以及 在時間間隔經過之後，用來重置第二積分電容器之裝 置。 7 .如申請專利範圍第1項之感測放大器，進一步包括： 一第二雙電晶體電路，用來接收並且鏡像來自於一第 二記憶單元之一第二讀取電流，第二記憶單元係設計爲 φ 固定輸出一低讀取電流， 一第二電容器，其設計爲對於鏡像之第二讀取電流進 行積分並產生一第二電壓， 一第三雙電晶體電路，用來接收並且鏡像來自於一第 三記憶單元之一第三讀取電流，第三記憶單元係設計爲 固定輸出一高讀取電流， 一第三電容器，其設計爲對於鏡像之第三讀取電流進 行積分並產生一第三電壓， · 用來於時間間隔結束後，重置第二及第三積分電容器 之裝置， 用來平均第二及第三電壓並且連接該平均電壓至比較 器之第二輸入端的裝置。 8 .如申請專利範圍第1項之感測放大器，進一步包括： 一第二雙電晶體電路，用來接收並且鏡像來自於一第 二記憶單元之一第二讀取電流，該第二記憶單元係設計 -17 200412725 爲固定輸出一低讀取電流， 一第二電容器，其設計爲針對鏡像之第二讀取電流進 行積分並且產生一第二電壓， 一第三雙電晶體電路，用來接收並且鏡像來自於一第 三記憶單元之一第三讀取電流，該第三記憶單元係設計 爲固定輸出一高讀取電流， 一第三電容器，其設計爲對於鏡像之第三讀取電流進 行積分並產生一第二電壓， 用來於一時間間隔結束後，重置第二及第三積分電容 φ 器之裝置， 將第三電壓及第二電壓相連接，藉以形成該第三及第 二電壓之一平均値，並且連接此平均電壓至比較器之第 二輸入端。 9 .如申請專利範圍第1項之感測放大器，其中該時間間隔 係大於約1微秒。 1 0 . —種用來讀取射頻識別系統中之詢答機記憶單元內容之 方法，包括下列步驟： φ 接收並且鏡像來自於記憶單元之讀取電流， 於一電容器上積分該鏡像電流，產生一第一電壓， 於一時間間隔之後，重置該電容器， 比較第一電壓與第二電壓，並由此提供一輸出，其中 此一輸出決定記憶單元之邏輯內容。 1 1 .如申請專利範圍第1 0項之方法，其中該第二電壓係對應 於一記憶單元邏輯內容之參考電壓。 -1 8- 200412725 1 2 .如申請專利範圍第1 0項之方法，其中該第二電壓係由讀 取一記憶單元內容而得之電壓。 1 3 .如申請專利範圍第1 0項之方法，其中該第二電壓係對應 於定義記憶單元之邏輯1與0讀取値之邊界的臨限値。 1 4 .如申請專利範圍第1 0項之方法，其中比較步驟包含提供 有關於切換比較器時之磁滯。 1 5 .如申請專利範圍第1 0項之方法，進一步包括下列步驟： 接收並且鏡像一第二記憶單元之一第二讀取電流， 於一第二電容器上，積分該鏡像之第二讀取電流，並 且提供一第二電壓， 於一時間間隔後，重置該第二積分電容器，以及連接 第二電壓至比較器之第二輸入端。 1 6 .如申請專利範圍第1 0項之方法，進一步包括下列步驟： 接收並且鏡像來自一第二記憶單元之一第二讀取電流 ，該第二記憶單元設計爲固定輸出一低讀取電流， 積分該鏡像之第二讀取電流並且提供一第二電壓， 接收並且鏡像來自一第三記憶單元之一第三讀取電流 ，該第三記憶單元設計爲固定輸出一高讀取電流， 積分該鏡像之第三讀取電流並且提供一第三電壓， 於時間間隔結束後，重置第二及第三積分電容器，以 及 求取第二及第三電壓之平均値，並且連接該平均電壓 至比較器之第二輸入端。 1 7 .如申請專利範圍第1 〇項之方法，進一步包括下列步驟： -19- 200412725 接收並且鏡像來自於一第二記憶單元之一第二讀取電 流，該第二記憶單元設計爲固定輸出一低讀取電流， 積分該鏡像之第二讀取電流，並且提供一第二電壓， 接收並且鏡像來自於一第三記憶單元之一第三讀取電 流，該第三記憶單元設計爲固定輸出一高讀取電流， 積分該鏡像之第三讀取電流並且提供一第三電壓， 於時間間隔後，重置第二及第三積分電容器，以及 連接第二及第三電壓藉以形成一平均値，並且連接該 平均電壓至比較器之第二輸入端。 1 8 .如申請專利範圍第1 0項之方法，進一步包括係設定該時 間間隔爲大於約1微秒之步驟。

   20