Claims (1)
Целью дополнительного изобретени вл етс обеспечение генерировани квадратурных гармонических колебаний. Дл этого в цифровой генератор гармонических колебаний по авт. св. № 656681, введены дополнительный цифро-аналоговый преобразователь и управл емый блок задержки , информационный вход которого соединен с выходом посто нного запоминаюшего устройства, управл ющий вход - с входом реверсивного счетчика, а выход - с дополнительным информационным входом первого блока разрешени переноса информации . При этом информационный вход дополнительного цифро-аналогового преобразовател соединен с выходом первого параллельного регистра сдвига, управл ющий вход - с другим выходом реверсивного счетчика, а выход вл етс дополнительным выходом цифрового генератора гармонических колебаний. На чертеже приведена структурна элект рическа схема предлагаемого устройства. Цифровой генератор гармонических колебаний содержит генератор 1 импульсов, делитель 2 частоты, реверсивный счетчик 3, блок 4 управлени , вычислительные блокн 5 и 6, блоки 7 и 8 разрешени переноса информации, параллельные регистры сдвига 9, 10, цифро-аналоговые преобразователи 11 и 12, посто нное запоминающее устройство 13, управл емый блок задержки 14. Работает генератор следующим обраПусть в какой-то момент времени делитель 2 частоты и реверсивный счетчик 3 по отрицательному перепаду импульсного сигнала генератора 1 установились в нулевые состо ни . В этом случае блок 4 управлени выдает сигналы «разрешени переноса по первым информационным входам на блоки 7 и 8. С приходом положительного перепада импульсного сигнала генератора 1 в параллельные регистры сдвига 9, 10 записываетс информаци : из посто нного запоминающего устройства 13 - код No, соответствующий значению () аппроксимируемой функции, и из блока 4 управлени - код /Иа, соответствующий значению W f(T). Данные коды подаютс затем на входы цифро-аналоговых преобразователей 11 и 12 дл преобразовани в соответствующее напр жение и информационные входы вычислительных блоков 5 и 6. С приходом отрицательного перепада импульсного сигнала генератора 1 в делитель 2 частоты записываетс код единицы, а вычислительные блоки 5 и 6 по выходным сигналам с блока 4 управлени преобразуют коды, присутствующие на их информационных входах, в соответствии с определенными алгоритмами . Кроме того, блок 4 управлени выдает сигналы и фазрещени переноса по вторым информационным входам5 на блоки 7 и 8, по которым информаци с выходов вычислительных блоков 5 и 6 по положительному перепаду импульсного сигнала генератора 1 записываетс в параллельные регистры сдвига 9 и 10. Выходные сигналы регистров сдвига 9 и 10, представл ющие собой параллельные коды, преобразуютс цифро-аналоговыми преобразовател ми 11 и 12 в аналоговый сигнал. С приходом последующих отрицательных и положительных перепадов импульсных сигналов генератора 1 циклы преобразований повтор ютс . При переполнени х делител 2 частоты код реверсивного счетчика 3 последовательно увеличиваетс на единицу, измен тем самым адрес, а значит и выходную информацию (код ординаты аппроксимируемой функции) посто нного запоминающего устройства 13. При каждом переполнении делител 2 частоты по сигналу «разрещени переноса по первому информационному входу , поступающему с блока 4 управлени ца управл ющий вход блока 7, с приходом положительного перепада импульсный сигнал генератора 1 записываетс в регистр сдвига 9, что позвол ет периодически произВОДИТЬ коррекцию результатов преобразовани информации вычислительными блоками 5 и 6. Управл емый блок задержки 14, который может быть выполнен в виде сдвигающего регистра, задерживает поступающую на его вход информацию таким образом, что на его выходе она по вл етс спуст четверть периода формируемого гармонического колебани . Начина с этого момента времени информаци по сигналам с блока 4 управлени проходит через блок 7 разрешени переноса информации на параллельный регистр сдвига 9 и далее на цифро-аналоговый преобразователь 11. В данном случае производитс дополнительна коррекци результатов преобра .,„...„.,„„ ,х......„„ j.... ...v.-. зовани информации вычислительного блока 5, что обеспечивает высококачественное формирование цифро-аналоговым преобразователем 11 гармонического колебани , сдвинутого на четверть периода по отнощению к колебанию, формируемому цифро-аналоговым преобразователем 12. При записи кода R/4 (R/2) в реверсивный счетчик 3 блок 4 управлени вырабатывает сигнал, по которому инвертируетс выходное напр жение цифро-аналогового преобразовател 11 (12). Таким образом, получаютс значени аппроксимируемой функции во всех квадрантах . Циклическое повторение преобразований обеспечивает непрерывное формирование периодических сигналов, снимаемых с выходов цифро-аналоговых преобразователей 11 и 12. При аппроксимации функции Sinjc вычислительиые устройства 5 и 6 реализуют соответственно следующие алгоритмы: Hi Mi-1-А + Ум , MiMi-i -/ViH предлагаемое устройство, по сравнению с известным, за счет введени управл емого блока задержки и дополнительного цифроаналогового преобразовател и соответствующих св зей имеет более широкие функциональные возможности. Формула изобретени Цифровой генератор гармонических колебаний по авт. св. № 656181, отличающийс тем, что, с целью обеспечени генерировани квадратурных гармонических колебаний , введены дополнительный цифро-аналоговый преобразователь и управл емый блок задержки, информационный вход которого соединен с выходом посто нного запоминающего устройства, управл ющий вход - с входом реверсивного счетчика, а выход - с дополнительным информационным входом первого блока разрешени переноса информации , при этом информационный вход дополнительного цифро-аналогового преобразовател соединен с выходом первого параллельного регистра сдвига, управл ющий вход - с другим выходом реверсивного счетчика , а выход вл етс дополнительным выходом цифрового генератора гармонических колебаний. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 656181, кл. Н 03 В 19/00, 1977 (прототип ) .The purpose of the additional invention is to provide quadrature harmonic oscillations. To do this in a digital harmonic oscillator on the author. St. No. 656681, an additional digital-to-analog converter and a controllable delay unit are introduced, the information input of which is connected to the output of a permanent storage device, the control input to the input of the reversible counter, and the output to the additional information input of the first information transfer resolution block. In this case, the information input of the additional digital-analog converter is connected to the output of the first parallel shift register, the control input to another output of the reversible counter, and the output is the additional output of the digital harmonic oscillator. The drawing shows the structural electrical circuit of the proposed device. The digital harmonic oscillator contains 1 pulse generator, 2 frequency divider, reversible counter 3, control block 4, computing blocks 5 and 6, information transfer resolution blocks 7 and 8, parallel shift registers 9, 10, digital-analog converters 11 and 12, fixed memory 13, controlled delay block 14. The generator operates as follows: at some point in time, the divider 2 frequencies and the reversible counter 3, based on the negative differential of the pulse signal of the generator 1, are set to zero any. In this case, the control unit 4 generates signals for transferring the first information inputs to blocks 7 and 8. With the arrival of a positive differential pulse signal generator 1, information is written to the parallel shift registers 9, 10: from the permanent storage device 13, the No code corresponding the value () of the function being approximated, and from control block 4, the code / Ia corresponding to the value of W f (T). These codes are then fed to the inputs of digital-to-analog converters 11 and 12 to convert to the corresponding voltage and information inputs of the computing blocks 5 and 6. With the arrival of a negative differential pulse signal from the generator 1, the unit code 2 is written to the frequency divider 2, and the computing blocks 5 and 6 On the output signals from control unit 4, the codes present at their information inputs are converted in accordance with certain algorithms. In addition, the control unit 4 generates signals and frontier transfers by the second information inputs 5 to blocks 7 and 8, according to which information from the outputs of the computing blocks 5 and 6 on the positive differential of the pulse signal of the generator 1 is recorded in parallel shift registers 9 and 10. The output signals of the registers shifts 9 and 10, which are parallel codes, are converted by digital-to-analog converters 11 and 12 into an analog signal. With the arrival of subsequent negative and positive drops in the pulse signals of the generator 1, the conversion cycles are repeated. When the divider 2 frequency overflows, the code of the reversible counter 3 is successively increased by one, thereby changing the address, and hence the output information (ordinate code of the approximated function) of the permanent storage device 13. For each overflow of the divider 2 frequency, by the signal of the transfer resolution on the first the information input from the control block 4, the control input of block 7, with the arrival of a positive differential, the pulse signal of the generator 1 is written to the shift register 9, which allows periodic corrects results conversion information calculation units 5 and 6. The controlled delay unit 14 which may be configured as a shift register delays incoming on its input information, so that at its output for it is formed after a quarter period of a harmonic oscillation. Starting from this point in time, information on signals from control unit 4 passes through block 7 of transferring information to parallel shift register 9 and further to digital-analog converter 11. In this case, the additional correction of the conversion results is made, "...". „„, X ...... „„ j .... ... v.-. information of the computing unit 5, which provides high-quality formation of a digital-to-analog converter 11 of a harmonic oscillation shifted by a quarter of the period with respect to the oscillation generated by the digital-analog converter 12. When writing an R / 4 code (R / 2) into a reversible counter 3 block 4 controls generates a signal that inverts the output voltage of the D / A converter 11 (12). Thus, the values of the approximated function in all quadrants are obtained. Cyclic repetition of the transformations ensures the continuous formation of periodic signals taken from the outputs of the digital-analog converters 11 and 12. When the Sinjc function is approximated, the computing devices 5 and 6 implement the following algorithms respectively: Hi Mi-1-A + Um, MiMi-i - / ViH proposed the device, in comparison with the known, due to the introduction of a controlled delay unit and an additional digital-to-analog converter and corresponding connections, has wider functional capabilities. The invention of the digital harmonic oscillator on the author. St. No. 656181, characterized in that, in order to generate quadrature harmonic oscillations, an additional digital-to-analog converter and a controllable delay unit are introduced, the information input of which is connected to the output of a permanent storage device, the control input — to the input of a reversible counter, and the output - with the additional information input of the first information transfer resolution block, while the information input of the additional digital-analog converter is connected to the output of the first parallel A shift register, a control input is with a different output of a reversible counter, and the output is an additional output of a digital harmonic oscillator. Sources of information taken into account during the examination 1. USSR Author's Certificate No. 656181, cl. H 03 B 19/00, 1977 (prototype).