RU2785272C1 - Асинхронное входное устройство - Google Patents
Асинхронное входное устройство Download PDFInfo
- Publication number
- RU2785272C1 RU2785272C1 RU2022112167A RU2022112167A RU2785272C1 RU 2785272 C1 RU2785272 C1 RU 2785272C1 RU 2022112167 A RU2022112167 A RU 2022112167A RU 2022112167 A RU2022112167 A RU 2022112167A RU 2785272 C1 RU2785272 C1 RU 2785272C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- shift register
- clock
- bus
- Prior art date
Links
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000737 periodic Effects 0.000 description 1
Images
Abstract
Изобретение относится к цифровой технике в сфере обмена информацией и может быть использовано в космической, авиационной, кораблестроительной и других отраслях. Техническим результатом предлагаемого устройства является повышение стабильности длительности выходных сигналов при различной длительности входных сигналов в асинхронных устройствах. Асинхронное входное устройство содержит входную, синхронизирующую и выходную шины, регистр сдвига. Отличительная особенность заключается в том, что дополнительно введены: D-триггер, элементы 2ИЛИ, 2И. 3 ил.
Description
Изобретение относится к цифровой технике в сфере обмена информацией и может быть использовано в космической, авиационной, кораблестроительной и других отраслях в последовательных асинхронных интерфейсах.
Известно резервированное устройство для синхронизации сигналов (а.с. СССР №378830), содержащее в каждом из каналов триггера записи, хранения и выдачи информации, мажоритарный элемент и шину тактовых импульсов.
Недостатком этого устройства является возможность формирования его схемой ложных выходных сигналов при поступлении на входы асинхронной информации.
В асинхронных устройствах входные сигналы могут изменять свою длительность за счет произвольного расположения синхросигналов. Причем, изменение длительности может увеличиваться или уменьшаться на период синхросигналов. В распределителе уровней по а.с. СССР №1172002, содержащем регистр сдвига, выходы которого являются выходными шинами, шину синхронизации, которая соединена с синхронизирующим входом основного регистра сдвига, шину тактирования, дополнительный регистр сдвига, элемент И-НЕ, RS-триггер, выход которого соединен с информационным входом дополнительного регистра сдвига, выход первого разряда которого соединен с информационным входом основного регистра сдвига, а инверсный выход последнего разряда - с первым входом элемента И-НЕ и R-входом RS-триггера, S-вход которого соединен с выходом элемента И-НЕ, второй вход которого соединен с шиной тактирования, причем синхронизирующий вход дополнительного регистра сдвига соединен с шиной синхронизации. В этом устройстве длительность не изменяется и равна числу разрядов регистра, умноженному на период синхросигналов.
Недостатком этого устройства является то, что оно работоспособно для периодичных сигналов длительностью, отличающейся не более чем на один период входной частоты. При изменении длительности по входной шине более чем на один период, устройство не работоспособно. Кроме того, при приеме информации по гальванической связи появляются проблемы в изменении длительности вследствие разности задержек включения и выключения на гальванической развязке, кабельной сети, интегральных схемах.
Задачей предлагаемого изобретения является повышение стабильности длительности выходных сигналов в асинхронных устройствах при различной длительности входных сигналов.
Поставленная задача решается тем, что предложено асинхронное входное устройство, содержащее входную, выходную и синхронизирующую шины, регистр сдвига. Дополнительно в него введены D-триггер, элементы 2И и 2ИЛИ.
На фиг. 1 представлена структурная схема предлагаемого устройства, где:
1 - входная шина,
2 - синхронизирующая шина,
3 - D-триггер,
4 - регистр сдвига,
4.1 - D-триггер первого разряда регистра сдвига,
4.2 - D-триггер второго разряда регистра сдвига,
4.3 - D-триггер третьего разряда регистра сдвига,
4.4 - D-триггер четвертого разряда регистра сдвига,
5 - элемент 2ИЛИ,
6 - элемент 2И,
7 - выходная шина.
Синхронизирующая шина (2) соединена с синхронизирующим входом регистра сдвига (4), состоящего из четырех D-триггеров первого (4.1), второго (4.2), третьего (4.3) и четвертого (4.4) разрядов, и с синхронизирующим входом D-триггера (3). Входная шина(1) соединена с информационным входом D-триггера (3), выход которого соединен с информационным входом регистра сдвига и первым входом элемента 2ИЛИ (5), второй вход которого соединен с выходом D-триггера второго разряда регистра сдвига (4.2), а выход - с первым входом элемента 2И (6), второй вход которого соединен с инверсным выходом D-триггера четвертого разряда регистра сдвига (4.4), а выход - с выходной шиной (7).
На фиг. 2, фиг. 3 представлены временные диаграммы, поясняющие принцип работы предлагаемого устройства.
Устройство работает следующим образом.
При включении питания D-триггер и регистр сдвига устанавливаются в произвольное состояние, предположим, в нулевое состояние. По приходу первого импульса по входной шине по фронту синхроимпульса на выходе D-триггера устанавливается единичное состояние (временная диаграмма 3). Далее, по следующим синхроимпульсам разряды регистра сдвига также переходят в единичное состояние (временные диаграммы 4.1, 4.2, 4.3), а инверсный выход последнего разряда - в нулевое (временная диаграмма 4.4). На выходе элемента 2ИЛИ (5) устанавливается единичное состояние, равное сумме сигналов с элементов D-триггера (3) и D-триггера второго разряда регистра сдвига (временная диаграмма 5). Инверсный выход D-триггера последнего разряда регистра сдвига ограничивает длительность выходного импульса на выходе элемента 2И (6) и на выходной шине (7) (временная диаграмма 6).
Это позволяет формировать стабильный выходной сигнал длительностью в 4 периода входной частоты, при длительности входного сигнала с погрешностью ± 1 период тактовой частоты, за счет формирования длинного импульса на выходе элемента 2ИЛИ (5) и его ограничения D-триггером последнего разряда.
На фиг. 2 приведен пример работы при длительности входного сигнала равного 3 периодам входной частоты. За счет суммирования сигналов с D-триггера (3) и D-триггера второго разряда регистра сдвига на выходе элемента 2ИЛИ (5) формируется сигнал продолжительностью 5 периодов входной частоты, при этом D-триггер последнего разряда регистра сдвига получает входной сигнал на четвертый период тактовой входной частоты и с его инверсного выхода прекращается поступление сигнала на элемент 2И (6), что ограничивает длительность выходного сигнала ровно до четырех периодов входной частоты. Схема работает аналогично при входных сигналах длительностью больше 4 периодов входной частоты (на фиг. 3 приведен пример работы при длительности входного сигнала 5 периодов входной частоты).
Техническим результатом предлагаемого устройства является повышение стабильности длительности выходных сигналов при различной длительности входных сигналов в асинхронных устройствах.
Таким образом, заявлено асинхронное входное устройство, содержащее входную, выходную и синхронизирующую шины, регистр сдвига, где синхронизирующая шина соединена с синхронизирующим входом регистра сдвига, в котором дополнительно введены D-триггер, элементы 2И и 2ИЛИ, синхронизирующая шина соединена с синхронизирующим входом D-триггера, входная шина соединена с информационным входом D-триггера, выход которого соединен с информационным входом регистра сдвига и первым входом элемента 2ИЛИ, второй вход которого соединен с выходом второго разряда регистра сдвига, а выход - с первым входом элемента 2И, второй вход которого соединен с инверсным выходом четвертого разряда регистра сдвига, а выход - с выходной шиной.
Claims (1)
- Асинхронное входное устройство, содержащее входную, выходную и синхронизирующую шины, регистр сдвига, где синхронизирующая шина соединена с синхронизирующим входом регистра сдвига, отличающееся тем, что дополнительно введены D-триггер, элементы 2И и 2ИЛИ, синхронизирующая шина соединена с синхронизирующим входом D-триггера, входная шина соединена с информационным входом D-триггера, выход которого соединен с информационным входом регистра сдвига и первым входом элемента 2ИЛИ, второй вход которого соединен с выходом второго разряда регистра сдвига, а выход - с первым входом элемента 2И, второй вход которого соединен с инверсным выходом четвертого разряда регистра сдвига, а выход - с выходной шиной.
Publications (1)
Publication Number | Publication Date |
---|---|
RU2785272C1 true RU2785272C1 (ru) | 2022-12-05 |
Family
ID=
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU378830A1 (ru) * | 1971-04-05 | 1973-04-18 | УСТРОЙСТВО дл СИНХРОНИЗАЦИИ СИГНАЛОВ | |
US3961138A (en) * | 1974-12-18 | 1976-06-01 | North Electric Company | Asynchronous bit-serial data receiver |
US4380736A (en) * | 1981-05-04 | 1983-04-19 | Motorola, Inc. | Peripheral interface adapter circuit for counter synchronization |
SU1172002A1 (ru) * | 1984-02-16 | 1985-08-07 | Предприятие П/Я А-1001 | Распределитель уровней |
SU1795864A1 (ru) * | 1990-12-10 | 1996-06-20 | Научно-исследовательский институт импульсной техники | Устройство для мажоритарного выбора асинхронных сигналов |
RU2738963C1 (ru) * | 2019-12-25 | 2020-12-21 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Асинхронное входное устройство |
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU378830A1 (ru) * | 1971-04-05 | 1973-04-18 | УСТРОЙСТВО дл СИНХРОНИЗАЦИИ СИГНАЛОВ | |
US3961138A (en) * | 1974-12-18 | 1976-06-01 | North Electric Company | Asynchronous bit-serial data receiver |
US4380736A (en) * | 1981-05-04 | 1983-04-19 | Motorola, Inc. | Peripheral interface adapter circuit for counter synchronization |
SU1172002A1 (ru) * | 1984-02-16 | 1985-08-07 | Предприятие П/Я А-1001 | Распределитель уровней |
SU1795864A1 (ru) * | 1990-12-10 | 1996-06-20 | Научно-исследовательский институт импульсной техники | Устройство для мажоритарного выбора асинхронных сигналов |
RU2738963C1 (ru) * | 2019-12-25 | 2020-12-21 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Асинхронное входное устройство |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11695398B2 (en) | Fixed time-delay circuit of high-speed interface | |
RU2785272C1 (ru) | Асинхронное входное устройство | |
KR100245077B1 (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
US4698826A (en) | Clock repeater for triplicated clock distributor | |
JP2002182777A (ja) | クロック切り換え回路 | |
RU2738963C1 (ru) | Асинхронное входное устройство | |
US4634967A (en) | Phase comparator | |
GB2200774A (en) | Timing generators | |
SU1193826A1 (ru) | Преобразователь параллельного кода в последовательный | |
CN111857647B (zh) | 先入先出装置与相关的驱动方法 | |
SU1075413A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU610301A1 (ru) | Распределитель импульсов | |
RU2718827C1 (ru) | Устройство упреждающего временного сдвига импульсов (варианты) | |
RU2163418C1 (ru) | Преобразователь фазоманипулированного кода в бинарный код | |
SU1298887A1 (ru) | Распределитель импульсов | |
SU1760631A1 (ru) | Кольцевой счетчик | |
RU2009617C1 (ru) | Устройство тактовой синхронизации | |
SU1172002A1 (ru) | Распределитель уровней | |
SE503290C2 (sv) | Anordning och förfarande för att inbördes synkronisera applikationsspecifika integrerade kretsar (ASIC) | |
SU1350844A1 (ru) | Устройство дл формировани дискретных частотных сигналов | |
SU1188886A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1651285A1 (ru) | Многоканальное устройство приоритета | |
SU1244795A1 (ru) | Преобразователь временных интервалов в цифровой код | |
SU1179559A1 (ru) | Трехканальный резервированный синхронизатор | |
SU1539973A1 (ru) | Формирователь импульсных последовательностей |