RU2199762C2

RU2199762C2 - Incoherent device for detecting signals in noise

Info

Publication number: RU2199762C2
Application number: RU2000102468A
Authority: RU
Inventors: Ю.С. Дубинко
Original assignee: Закрытое акционерное товарищество "Конструкторское бюро навигационных систем"; ГПФ "Оризон-Навигация"
Priority date: 2000-02-03
Filing date: 2000-02-03
Publication date: 2003-02-27

Abstract

FIELD: radio engineering. SUBSTANCE: device has the first and the second frequency mixer phase shift circuit, heterodyne, the first and the second intermediate frequency filter. analog-to-digital converter, the first and the second voltage comparator units, XOR-gate, divider counter per 2n, N-position cumulating adder, digital comparator unit and m-position register. EFFECT: high accuracy and performance with exact algorithm implemented on hardware base without nonlinear operations used. 2 dwg

Description

Изобретение относится к радиотехнике, в частности, к приемникам в радиосвязи и радионавигации, в том числе с использованием псевдошумовых сигналов с фазовой или частотной манипуляцией. The invention relates to radio engineering, in particular, to receivers in radio communications and radio navigation, including using pseudo-noise signals with phase or frequency manipulation.

Во многих приложениях теории статистических решений, реализуемых в приемных устройствах радиосвязи и радионавигации, используется процедура некогерентного обнаружения сигнала, связанная с вычислением выборки мгновенных значений амплитуды зашумленного сигнала

усреднением элементов этой выборки

и сравнением этой величины с заранее установленным порогом.Many applications of the theory of statistical decisions implemented in radio and radio navigation receivers use the incoherent signal detection procedure associated with calculating a sample of instantaneous amplitudes of a noisy signal

averaging the elements of this sample

and comparing this value with a predetermined threshold.

Реализация алгоритма (1) требует выполнения арифметических операций (возведение в квадрат, извлечение корня) над многоразрядными числами в реальном времени с достаточно высокой частотой. Что предъявляет ряд жестких требований к микропроцессорной системе, реализующей эту процедуру. The implementation of algorithm (1) requires arithmetic operations (squaring, root extraction) over multi-bit numbers in real time with a fairly high frequency. Which presents a number of stringent requirements for a microprocessor system that implements this procedure.

Известное техническое решение по ускорению этих вычислений в узкоспециализированном процессоре за счет аппаратной поддержки - например, "пифагоров процессор" PYTHAGORAS PROCESSOR PDSP16330/A/B фирмы GEC PLESSEY, в котором необходимая величина

формируется в темпе поступления входной информации I и Q за счет аппаратных умножителей, осуществляющих перемножение 16 разрядных чисел (в данном случае самих на себя), т.е. возведения в квадрат, однотактного их суммирования, а также аппаратно реализованного алгоритма быстрого вычисления квадратного корня, но эти процессоры имеют ограничения по входной частоте - 25 МГц [1].A well-known technical solution to speed up these calculations in a highly specialized processor due to hardware support - for example, the Pythagorean processor PYTHAGORAS PROCESSOR PDSP16330 / A / B from GEC PLESSEY, in which the required value

is formed at the rate of input information I and Q due to hardware multipliers that multiply 16 bit numbers (in this case, themselves), i.e. squaring, single-cycle summing them, as well as a hardware-based algorithm for quickly calculating the square root, but these processors have limitations on the input frequency - 25 MHz [1].

Наиболее близким прототипом предлагаемого устройства, реализующим формирование величины (1), аппаратно является некогерентный обнаружитель сигнала в шумах, включающий некогерентный гетеродин, первый и второй смесители частот, первый и второй фильтры промежуточной частоты, фазосдвигающую цепочку [2]. The closest prototype of the proposed device that implements the formation of value (1), the hardware is an incoherent signal detector in noise, including incoherent local oscillator, the first and second frequency mixers, the first and second intermediate frequency filters, phase shifting chain [2].

В классической схеме обнаружителя синфазная I и квадратурная Q компоненты сигнала образуются в результате преобразования частоты, при котором сигнал гетеродина для одного из смесителей сдвинут по фазе на 90 градусов относительно друг друга. Каждая из этих компонент затем возводится в квадрат, а из их суммы извлекается квадратный корень [3]. In the classical detector circuit, in-phase I and quadrature Q signal components are formed as a result of frequency conversion at which the local oscillator signal for one of the mixers is phase-shifted 90 degrees relative to each other. Each of these components is then squared, and the square root is extracted from their sum [3].

Недостатком прототипа являются погрешности нелинейных преобразований сигналов типа возведения в квадрат и извлечения корня, вызванные тем, что любые электрорадиоэлементы с нелинейными характеристиками при преобразовании входного радиосигнала образуют на выходе побочные гармоники. Для устранения этих недостатков, снижающих эффективность обнаружителя в цифровых радиоприемных устройствах после оцифровки мгновенных выборочных значений I и Q, все нелинейные операции в соответствии с формулой (1) выполняются программно микропроцессорным блоком приемника. The disadvantage of the prototype is the error of non-linear transformations of signals such as squaring and root extraction, caused by the fact that any electro-radio elements with non-linear characteristics when converting the input radio signal form side harmonics at the output. To eliminate these disadvantages, which reduce the efficiency of the detector in digital radio receivers after digitizing the instantaneous sample values I and Q, all non-linear operations in accordance with formula (1) are performed by the microprocessor-based receiver unit software.

Недостатком программной реализации такого обнаружителя является ограниченное быстродействие (низкие входные частоты). The disadvantage of the software implementation of such a detector is its limited speed (low input frequencies).

Техническим результатом настоящего изобретения является создание устройства, реализующего точный алгоритм аппаратно без выполнения нелинейных операций (возведения в квадрат, извлечения корня и т.п.), ограничивающих точность и быстродействие (при программной реализации в микропроцессоре). The technical result of the present invention is to provide a device that implements the exact algorithm in hardware without performing non-linear operations (squaring, root extraction, etc.), limiting accuracy and speed (with software implementation in a microprocessor).

Сущность предлагаемого изобретения заключается в том, что в устройство некогерентного обнаружителя сигнала в шумах введены первый и второй компараторы напряжений, логическая схема "ИСКЛЮЧАЮЩЕЕ ИЛИ", счетчик-делитель на 2n, N-разрядный накапливающий сумматор, третий компаратор чисел и m-разрядный регистр, выход одного из фильтров промежуточной частоты соединен с сигнальным входом аналого-цифрового преобразователя и неинвертирующим входом первого компаратора напряжений, выход второго фильтра соединен с неинвертирующим входом второго компаратора напряжений, инвертирующие входы упомянутых компараторов соединены с нулевым потенциалом, выходы первого и второго компараторов соединены с первым и вторым входами логической схемы "ИСКЛЮЧАЮЩЕЕ ИЛИ", выход упомянутой схемы соединен с тактовым входом упомянутого аналого-цифрового преобразователя и с входом счетчика-делителя на n, шина цифрового выхода упомянутого аналого-цифрового преобразователя без знакового разряда соединена с входом N-разрядного накапливающего сумматора, m= N-n выходных старших разрядов накапливающего сумматора соединены с входом компаратора чисел, второй вход компаратора чисел соединен с выходом m-разрядного регистра, в который записан двоичный код порога, управляющий вход упомянутого компаратора чисел соединен с выходом упомянутого счетчика-делителя на n. The essence of the invention lies in the fact that the first and second voltage comparators, an EXCLUSIVE OR logic circuit, a 2n counter, an N-bit accumulating adder, a third number comparator and an m-bit register are introduced into the device of an incoherent noise signal detector. the output of one of the intermediate frequency filters is connected to the signal input of an analog-to-digital converter and the non-inverting input of the first voltage comparator, the output of the second filter is connected to the non-inverting input of the second a voltage parator, the inverting inputs of the said comparators are connected to zero potential, the outputs of the first and second comparators are connected to the first and second inputs of the EXCLUSIVE OR logic circuit, the output of the mentioned circuit is connected to the clock input of the analog-to-digital converter and to the input of the divider counter by n , the digital output bus of the aforementioned analog-to-digital converter without a sign discharge is connected to the input of the N-bit accumulating adder, m = Nn of the output senior bits of the accumulating sum of the torus are connected to a comparator input of numbers, a second comparator input connected to the output numbers of m-bit register in which the binary code recorded threshold, the control input of said comparator connected to the output numbers of said counter-divider by n.

Технический результат достигается тем, что А_i в формуле (1) формируется как

в момент времени t_i, когда Q(t_i)=0 (см. фиг.2). Из фиг.2 видно, что I(t) Q(t) суть проекции вектора A(t) на оси прямоугольной системы координат (фазовой плоскости). Вектор A(t) вращается в этой плоскости с частотой сигнала промежуточной частоты. Очевидно, что I и Q можно поменять местами.The technical result is achieved by the fact that A _i in the formula (1) is formed as

at time t _i when Q (t _i ) = 0 (see figure 2). Figure 2 shows that I (t) Q (t) is the projection of the vector A (t) on the axis of a rectangular coordinate system (phase plane). Vector A (t) rotates in this plane with the frequency of the intermediate frequency signal. Obviously, I and Q can be interchanged.

Совокупность перечисленных признаков позволяет улучшить точность и быстродействие устройства. The combination of these features can improve the accuracy and speed of the device.

На фиг.1 дана схема предлагаемого устройства. Figure 1 is a diagram of the proposed device.

На фиг. 2 - представление сигнала мгновенной амплитуды А(t) в фазовой плоскости. In FIG. 2 is a representation of the instantaneous amplitude signal A (t) in the phase plane.

Устройство содержит: 1, 3 - первый и второй смесители частот; 2 - фазосдвигающая цепочка; 4 - некогерентный гетеродин; 5, 6 - первый и второй фильтры промежуточной частоты; 7 - аналого-цифровой преобразователь; 8, 10 - первый и второй компараторы напряжений, 9 - логическая схема "ИСКЛЮЧАЮЩЕЕ ИЛИ", 11 - счетчик-делитель на 2n, 12 - N-разрядный накапливающий сумматор, 13 - третий компаратор чисел, 14 - регистр. The device contains: 1, 3 - the first and second frequency mixers; 2 - phase shifting chain; 4 - incoherent local oscillator; 5, 6 - the first and second filters of intermediate frequency; 7 - analog-to-digital Converter; 8, 10 - first and second voltage comparators, 9 - EXCLUSIVE OR logic circuit, 11 - 2n counter-divider, 12 - N-bit accumulating adder, 13 - third number comparator, 14 - register.

Устройство работает следующим образом. The device operates as follows.

Входной сигнал (в смеси с шумом) поступает на сигнальные входы двух одинаковых смесителей частот (1, 3). На гетеродинный вход смесителя 3 подается непосредственно от некогерентного гетеродина 4, а на гетеродинный вход другого смесителя 4 через фазосдвигающую цепочку на 90 градусов. С выходов этих смесителей необходимая промежуточная частота (разностная или суммарная) выделяется блоками ФПЧ (5, 6) в каждом из квадратурных каналов (при необходимости в них же осуществляется усиление промежуточных частот). The input signal (mixed with noise) is fed to the signal inputs of two identical frequency mixers (1, 3). The heterodyne input of the mixer 3 is fed directly from the incoherent heterodyne 4, and the heterodyne input of the other mixer 4 through a phase-shifting chain is 90 degrees. From the outputs of these mixers, the necessary intermediate frequency (difference or total) is allocated by the PLL blocks (5, 6) in each of the quadrature channels (if necessary, the intermediate frequencies are amplified in them).

С выхода ФПЧ (5) сигнал поступает одновременно на сигнальный вход АЦП. С выхода ФПЧ (6) - только на инвертирующий вход компаратора (8). Инвертирующие входы этих компараторов соединены с нулевым потенциалом. From the output of the PLL (5), the signal is fed simultaneously to the signal input of the ADC. From the output of the PLL (6) - only to the inverting input of the comparator (8). The inverting inputs of these comparators are connected to zero potential.

Выходы компараторов через схему "ИСКЛЮЧАЮЩЕЕ ИЛИ" (9) соединены с тактовым входом АЦП. На выходе схемы присутствует квазимеандр удвоенной промежуточной частоты и тактирование АЦП (снятие отсчетов) осуществляется дважды за период сигнала - один раз при его положительной полуволне, второй раз - при отрицательной. The outputs of the comparators through the circuit "EXCLUSIVE OR" (9) are connected to the clock input of the ADC. At the output of the circuit, there is a quasimander of twice the intermediate frequency, and the ADC (sampling) clocking is performed twice during the signal period - once with its positive half-wave, second time with negative.

Идеальное некогерентное детектирование реализуется тем, что на вход накапливающего сумматора 12 подается число с выхода АЦП без знакового разряда (модуль оценки зашумленной амплитуды). The ideal incoherent detection is realized by the fact that the input from the output of the ADC without a sign discharge is fed to the input of the accumulating adder 12 (noisy amplitude estimation module).

Накапливающий сумматор 12 осуществляет усредненные выборки в соответствии с формулой. The accumulating adder 12 performs averaged sampling in accordance with the formula.

Разрядность сумматора 12 N определяется из условия непереполнения его при суммировании 2n отсчетов выборки с АЦП, где n - число периодов промежуточной частоты сигнала, усреднение которых обеспечивает обнаружение сигнала с заданными вероятностями пропуска (ложной тревоги). The capacity of the adder 12 N is determined from the condition of not filling it when summing 2n samples from the ADC, where n is the number of periods of the intermediate frequency of the signal, the averaging of which ensures the detection of the signal with the specified probabilities of skipping (false alarm).

Собственно операция усреднения с округлениями (деления накопленной суммы на число слагаемых - в предлагаемом устройстве 2n) осуществляется отбрасыванием n младших разрядов накапливающего сумматора и сравнения оставшихся N-n разрядов с m разрядным кодом порога решения из регистра 14 в третьем компараторе чисел 13 по сигналу с делителя 11 на 2n. Actually, the averaging operation with rounding (dividing the accumulated sum by the number of terms in the proposed device 2n) is performed by discarding the n least significant bits of the accumulating adder and comparing the remaining Nn bits with the m bit code of the decision threshold from register 14 in the third comparator of numbers 13 by the signal from divider 11 to 2n.

Источники информации
1. Каталог - проспект фирмы Geс Plessey, PRELIMINARY INFORMATION, DS3884-1,0, PYTHAGORAS PROCESSOR - PDSP16330/A/B, с. 145-146.Sources of information
1. Catalog - prospectus of the company Geс Plessey, PRELIMINARY INFORMATION, DS3884-1.0, PYTHAGORAS PROCESSOR - PDSP16330 / A / B, p. 145-146.

2. Радиоприемные устройства /Под. ред. проф. А.П.Жуковского - M.: Высшая школа, 1989. 2. Radio receivers / Under. ed. prof. A.P. Zhukovsky - M .: Higher School, 1989.

3. Бортовые устройства спутниковой радионавигации /И.В.Кудрявцев, И.Н. Мищенко, А.И.Волынкин - М.: Транспорт, 1988/. 3. On-board devices of satellite radio navigation / I.V. Kudryavtsev, I.N. Mishchenko, A.I. Volynkin - M.: Transport, 1988 /.

Claims

An incoherent noise signal detector including an incoherent local oscillator, a phase shifter, an analog-to-digital converter, first and second frequency mixers, first and second intermediate frequency filters, the first inputs of these mixers are connected to the signal input, the second input of the first mixer is connected to the local oscillator output through a phase shifter the chain, the second input of the second frequency mixer is also connected to the output of the local oscillator, the outputs of the first and second mixers are connected to the inputs of the first and second filters between exact frequency, respectively, characterized in that the first and second voltage comparators are introduced into the circuit, the exclusive OR circuit, 2n counter-divider, N-bit accumulating adder, number comparator and m-bit register, the output of one of the intermediate frequency filters is connected to the signal input of an analog-to-digital converter and the non-inverting input of the first voltage comparator, the output of the second filter is connected to the non-inverting input of the second voltage comparator, the inverting inputs of the above comparators s are connected to zero potential, the outputs of the first and second comparators are connected to the first and second inputs of the exclusive OR circuit, the output of the mentioned circuit is connected to the clock input of the analog-to-digital converter and to the input of the divider counter by 2n, the digital output bus of the mentioned analog-to-digital a converter without a sign discharge is connected to the input of the N-bit accumulating adder, m = Nn of the output higher bits of the accumulating adder are connected to the input of the number comparator, the second input is compa a number of numbers is connected to the output of the m-bit register into which the binary threshold code is written, the control input of the said number comparator is connected to the output of the counter divider by 2n, where n is the number of periods of the intermediate frequency of the signal, the averaging of which ensures the detection of the signal with a given probability of false anxiety.