KR970053807A - 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 - Google Patents
바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970053807A KR970053807A KR1019950047988A KR19950047988A KR970053807A KR 970053807 A KR970053807 A KR 970053807A KR 1019950047988 A KR1019950047988 A KR 1019950047988A KR 19950047988 A KR19950047988 A KR 19950047988A KR 970053807 A KR970053807 A KR 970053807A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductive
- conductivity type
- type region
- isolation
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 title abstract 3
- 238000002955 isolation Methods 0.000 claims abstract 11
- 239000004065 semiconductor Substances 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
본 발명은 트랜지스터의 접합 정전 용량값을 향상 시키기위한 제조공정에 관한것 으로서 반도체 기판 위에 매몰층을 형성하고, 상기 매몰층 위에 에피층을 형성하고, 상기 에피층에 격리 영역을 형성한 다음 상기 에피층에 상기 격리 영역과 중첩하도록 제1 도전형 영역을 형성하고, 상기 제1 도전형 영역과 일부만 중첩하도록 제2 도전형 영역을 형성하는 접합 축전기의 제조 방법으로서, 이때 제1 도전형 영역이 P형 절연체와 연결되고 제1 도전형 영역 안에 형성되는 제2 도전형 영역의 일부가 제1 도전형 영역을 벗어나 N형의 에피 영역과 접속되게 하는 구조로서 이미터-베이스, 콜렉터-베이스, 콜렉터-기판 사이에 형성되는 접합 용량이 병렬로 형성 되게함으로서 동일한 면적에서 더 큰 정전 용량값을 얻는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 접합 축전기의 단면도이고,
Claims (5)
- 제1 도전형의 반도체 기판,상기 기판 위에 형성되어 있는 제2 도전형 매몰층,상기 매몰층 위에 형성되어 있는 제2 도전형의 반도체층,상기 매몰층 양쪽에 상기 기판과 닿도록 상기 반도체층에 형성되어 있는 제1 도전형의 격리 영역,상기 격리 영역 사이의 상기 반도체층에 형성되어 있으며 상기 격리 영여과 연결되어 있는 제1 도전형 영역,상기 제1 도전형 영역에 형성되어 있으며 상기 반도체층과 연결되어 있는 제2 도전형 영역을 포함하는 접합 축전기
- 제1항에 있어서,상기 제2 도전형 영역과 접속되어 있는 제1 전극,상기 제1 도전형 영역 또는 상기 격리 영역과 접속되어 있는 제2 전극을 더 포함하는 접합 축전기.
- 제2항에서상기 제2 전극은 상기 제1 도전형 영역과 상기 격리 영역의 연결 부분과 접속되어 있는 접합 축전기.
- 반도체 기판 위에 매몰층을 형성하는 제1 단계,상기 매몰층 위에 에피층을 형성하고 상기 에피층에 이온을 주입 확산하여 격리 영역을 형성하는 제2 단계,상기 에피층에 상기 격리 영역과 중첩하도록 제1 도전형 영역을 형성하고, 상기 제1 도전형 영역과 일부만 중첩하도록 제2 도전형 영역을 형성하는 제3 단계를 포함하는 접합 축전기의 제조 방법.
- 제4항에서,절연막을 형성하고 패터닝하여 상기 제1 도전형 영역 안의 상기 제2 도전형 영역 및 상기 제1 도전형 영역과 상기 격리 영역의 일부를 드러내는 접촉홈을 형성하는 단계,도전 물질을 적층하고 패터닝하여 상기 제2 도전형 영역과 접속되는 제1 전극과 상기 제1 도전형 영역 또는 상기 격리 영역과 접속되는 제2 전극을 형성하는 단계를 더 포함하는 접합 축전기의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047988A KR100247281B1 (ko) | 1995-12-08 | 1995-12-08 | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047988A KR100247281B1 (ko) | 1995-12-08 | 1995-12-08 | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053807A true KR970053807A (ko) | 1997-07-31 |
| KR100247281B1 KR100247281B1 (ko) | 2000-03-15 |
Family
ID=19438752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047988A KR100247281B1 (ko) | 1995-12-08 | 1995-12-08 | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247281B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852576B1 (ko) * | 2006-04-24 | 2008-08-18 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
1995
- 1995-12-08 KR KR1019950047988A patent/KR100247281B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852576B1 (ko) * | 2006-04-24 | 2008-08-18 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247281B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR970054334A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910019260A (ko) | 반도체장치및 그의 제조방법 | |
| KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
| KR960043167A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR970072432A (ko) | Mos 커패시터를 갖는 반도체 디바이스 및 제조 방법 | |
| KR880006789A (ko) | 고신뢰성 반도체 장치와 그 제조 방법 | |
| KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970053807A (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| KR970004000A (ko) | 승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 | |
| KR930009116A (ko) | 박막트랜지스터와 그의 제조방법 | |
| KR960032585A (ko) | 반도체장치 및 그의 제조방법 | |
| KR910001876A (ko) | 반도체 장치 제조방법 | |
| KR970072492A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR960012470A (ko) | 실리콘 온 인슐레이터(soi) 기판을 이용한 반도체장치 및 백-게이트 바이어스 인가방법 | |
| KR960026848A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR890013792A (ko) | 반도체장치 및 그 제조방법 | |
| KR970053032A (ko) | 반도체 소자 제조 방법 | |
| KR960006003A (ko) | 시이모스(cmos) 트랜지스터 제조방법 | |
| KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR970077737A (ko) | 전력 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| N231 | Notification of change of applicant | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990208 Effective date: 19991029 Free format text: TRIAL NUMBER: 1999101000498; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990208 Effective date: 19991029 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130917 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |