Nothing Special   »   [go: up one dir, main page]

KR950003014B1 - 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법 - Google Patents

반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법 Download PDF

Info

Publication number
KR950003014B1
KR950003014B1 KR1019920013818A KR920013818A KR950003014B1 KR 950003014 B1 KR950003014 B1 KR 950003014B1 KR 1019920013818 A KR1019920013818 A KR 1019920013818A KR 920013818 A KR920013818 A KR 920013818A KR 950003014 B1 KR950003014 B1 KR 950003014B1
Authority
KR
South Korea
Prior art keywords
burn
word line
signal
low address
input
Prior art date
Application number
KR1019920013818A
Other languages
English (en)
Other versions
KR940002865A (ko
Inventor
최윤호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920013818A priority Critical patent/KR950003014B1/ko
Priority to JP5184585A priority patent/JPH06195999A/ja
Priority to TW082106030A priority patent/TW215958B/zh
Priority to DE69326654T priority patent/DE69326654T2/de
Priority to EP93112263A priority patent/EP0581309B1/en
Priority to CN93109400A priority patent/CN1043081C/zh
Priority to US08/101,243 priority patent/US5467356A/en
Publication of KR940002865A publication Critical patent/KR940002865A/ko
Application granted granted Critical
Publication of KR950003014B1 publication Critical patent/KR950003014B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

내용 없음.

Description

반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
제1도는 종래의 4Mega 다이나믹 램의 통상적인 칩 아키텍쳐를 보이는 도면.
제2도는 본 발명에 의한 번-인 테스트에 사용되는 번-인 인에이블회로를 보이는 도면.
제3도는 본 발명에 의한 번-인 테스트에 사용되는 워드라인드라이버 리세트회로를 보이는 도면.
제4도는 본 발명에 의한 번-인 테스트에 사용되는 워드라인드라이버의 상세회로를 보이는 도면.
본 발명은 반도체 메모리 장치의 번-인 테스트에 관한 것으로, 특히 번-인 테스트를 수행하기 위한 번-인 테스트 회로 및 그 방법에 관한 것이다.
반도체 메모리 장치는 공정상의문제 또는 그밖의 이유등에 의해서 메모리 셀에 결함이 발생하는 비율이 칩의 고집적화에 비례해서 늘어나게 된다. 잘 알려져 있는 바와 같이 칩의 고집적화에 따라 하나의 칩내에 구성되는 각 트랜지스터의 크기는 점점 더 작어진다. 이처럼 축소된 트랜지스터에 그 크기가 작아지기 이전에 인가되던 고전위의 외부전원전압을 그대로 인가할 시에는 강한 전계(electric field)가 형성오되는등 스트레스(stress)가 크게 되어 트랜지스터의 불량 발생 증가를 초래하게 된다. 따라서 메모리 셀의 결함을 초기에 검출하여 반도체 칩의 신뢰성을 확보하기 위하여 칩의 완성후 번-인(burn-in) 테스트를 실시하며 이는 공지된 기술이다. 번-인 테스트는 칩의 완성후 불량소자를 쉽게 발견하기 위하여 칩의 사양에 규정된 외부전원전압 이상의 고전압을 장시간 고온상태에서 메모리셀 트랜지스터의 게이트에 인가하는 테스트 방법이다. 이러한 방법에 의해 칩내의 각 구성소자에 인가되는 스트레스가 가중되어 초기의 불량을 쉽게 검출할 수가 있다.
이와같은 테스트 방법은 현재 통상적으로 다음과 같이 실시되고 있다. 현재의 DRAM에서는 한번의 로우어드레스스트로우브신호사이클에서 일정한 수의 워드라인만 논리 "하이"로 된다. 즉, 복수개의 열(row)들이 순차적으로 논리 "하이"로 인에이블된다. 예를들어서 4Mega DRAM의 경우를 4Mega DRAM의 칩 아키텍쳐(architecture)를 도시한 제1도를 참조하여 설명하면 다음과 같다. 도시된 바와 같이 4Mega DRAM의 경우, 통상적으로 매트릭스형태로 배열된 4개의 서브 메모리 셀 어레이가 구비되며, 각각의 서브 메모리 셀 어레이는 1024개의 열로 구성된다. 이에 따라 각 서브 메모리 셀 어레이의 제1열부터 순차적으로 1024개씩의 열들이 인에이블된다. 즉, 하나의 로우어드레스스트로우브신호가 앤티브되면 각 서브 메모리 셀 어레이 1M, 1M', 1M", 1M'"의 각각의 제1열이 액티브되고, 로우어드래스스트로우브신호가 프리차아지(precharge) 신호로 되는 경우, 각 서브 메모리 세 어레이 1M, 1M', 1M", 1M'"의 각각의 제1열은 리세트(reset)된다. 그후, 그 다음의 로우어드레스스트로우브신호가 액티브되면 각 서브 메모리 셀 어레이 1M, 1M', 1M", 1M"'의 각각의 제2열이 액티브되며, 이와 같은 동작하에 의해 모든 메모리 어레이가 순차적으로 액티브되어 번-인 테스트가 이루어진다. 예를 들어 번-인 타임을 약72시간(이는 칩의 제조회사마다 각기 다를 수 있으며, 칩의 특성에 따라 적정한 시간을 선택할 수 있다.)으로 설정을 하게 되면 각 액세스 트랜지스터들은 약 4.2분(72시간÷1024=4.2분) 정도의 고전압 스트레스를 받게 된다. 그러나 칩내에 구성되는 메모리 셀의 수가 증가함에 따라, 이와같은 방식은 번-인 시간의 커다란 증가를 유발시킨다. 예를들어 16Mega DRAM의 경우에 하나의 엑세스 트랜지스터에 약 4.2분의 스트레스 시간을 주기 위해서는 288시간(72×4)의 번-인 시간이 소요되고, 64Mega DRAM의 경우에는 576시간(72×8)의 번-인 시간이 소요된다. 따라서 이는 하나의 완전한 칩을 완성하는데 있어서 시간의 커다란 증가를 가져오는 것으로, 칩의 집적도가 향후 더욱 증대되는 것을 감안하면 이는 반드시 해결해야 할 과제로 된다. 종래의 번-인 테스트 기술로서는 효율적인 번-인 테스트를 위해서 번-인 시간의 단축을 고려할 수 없으며, 각 메모리 셀은 4.2분정도의 번-인 시간만을 가지게 되어 완전한 번-인 테스트의 수행에 대한 신뢰성을 보장할 수 없게 된다.
따라서, 본 발명의 목적은 번-인 테스트를 최소시간 동안 효율적으로 수행하는 반도체 메모리 장치의 번-인 테스트 회로를 제공함에 있다.
본 발명의 다른 목적은 최소의 시간동안에 신뢰성 있는 번-인 테스트를 수행하는 반도체 메모리 장치의 번-인 테스트 회로를 제공함에 있다.
본 발명의 목적은 최소 시간동안 모든 메모리 셀 어레이에 효과적으로 스트레스를 인가할 수 있는 반도체 메모리 장치의 번-인 테스트 회로 및 그 방법을 제공함에 있다.
이러한 본 발명의 목적들 다수의 판과 다수의 워드라인을 구비하는 반도체 메모리 장치의 번-인 테스트방법에 있어서, 상기 핀 중 소정의 특정핀에 외부전원 전압 이상의 고전압이 인가될시 번-인 인에이블신호를 출력하는 제1과정과, 로우 어드레스스트로우브신호의 제1입력에 동기하여 입력되는 로우어드레스에 의하여 소정의 제1워드라인을 인에이블시키는 제2과정과, 상기 번-인 인에이블신호에 의해 상기 제1워드라인 인에이블동작을 계속 유지하게 하는 제3과정과, 로우어드레스스트로우브신호의 제2입력에 동기하여 입력되는 로우어드레스에 의하여 소정의 제2워드라인을 인에이블시키는 제4과정과, 상기 특정핀에 외부전원전압 이하의 전압이 인가되는 경우 상기 번-인 인에이블신호를 디세이블하여 상기 제1 및 제2워드라인을 동시에 디세이블시키는 제5과정을 구비함을 특징으로 하는 반도체 메모리 장치의 번-인 테스트방법을 제공함으로써 달성된다.
또한 본 발명의 또다른 목적은 다수의 핀과, 소정의 워드라인을 인에이블하기 위하여 로우어드레스스트로우브신호에 동기되어 입력되는 로우어드레스 및 상기 워드라인을 리세트하기 위한 프리차아지용 리세트신호를 각각 입력하여 메모리 셀과 접속하는 소정의 워드라인을 인에이블시키는 워드라인드라이버를 가지는 반도체 메모리 장치의 번-인 테스트회로에 있어서, 상기 핀 중 소정의 특정핀에 외부 전원전압 이상의 고전압이 인가될시에 제1레벨의 번-인 인에이블신호를 발생하는 번-인 인에이블회로와, 로우어드레스스트로우브신호가 내부신호로 정형된 로우어드레스마스터클럭과 상기 번-인 인에이블신호를 각각 입력하고 상기 번-인 인에이블신호가 상기 제1레벨의 신호로 인가될시에 상기 로우 어드레스 스트로우브신호의 입력을 디세이블시키는 워드라인드라이버 리세트회로를 구비하여, 상기 번-인 인에이블출력신호가 상기 제1레벨로 출력되는 동안에 메모리 셀 어레이내의 모든 상기 메모리 셀 트랜지스터의 번-인 테스트가 이루어짐을 특징으로 하는 번-인 테스트장치를 제공함으로써 달성된다.
본 발명에 의한 번-인 테스트 방법을 가지는 반도체 메모리 장치는 제1도에 보여지는 바와 같이 칩에 구비되는 다수개의 어드레스 핀이나 다른 핀에 외부전원전압이상의 고전압을 인가하므로서 용이하게 번-인 테스트를 실시할 수 있다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 제2도는 본 발명에 의한 번-인 테스트에 사용되는 번-인 인에이블회로를 보이는 도면이며, 제3도는 칩내의 모든 워드라인이 선택되도록 하기 위한 워드라인 드라이버 리세트회로를 보이는 도면이다. 그리고 제3도에 도시된 워드라인 드라이버 리세트회로의 출력신호에 의해 모든 워드라인이 선택하게 되는 것은 제4도의 워드라인 드라이버회로를 참조하여 쉽게 이해할 수 있을 것이다.
본 발명에 의한 번-인 테스트를 위한 회로 및 그 방법을 상세히 설명한다. 종래의 기술에 의한 번-이 테스트 방법에 있어서는, 하나의 워드라인이 인에이블된 이후 다른워드라인이 인에이블되는 경우, 먼저 인에이블된 워드라인은 디세블되었으나, 본 발명에 의한 번-인 테스트 방법에 있어서는 한번 인에이블된 워드라인은 다른 워드라인이 인에이블되는 것에 상관없이 번-인 인에이블신호가 디세이블 될 때까지 계속하여 인에이블 상태를 유지하고 있다.
본 발명에 의한 번-인 테스트 방법은 다음과 같다. 먼저, 칩내에 번-인 전압감지회로가 제공되며, 이러한 전압감지회로는 칩의 다수개의 핀 중 어느하나의 연결되어 있다. 전압감지회로는 외부에서 공급되는 전원전압 이상의 고전압이 전압감지회로에 연결된 핀에 인가되면 번-인 테스트모드임을 감지한다.
번-인 테스트모드가 감지된 이후, 인가되는 고전압이 특정전압레벨 이상인 경우, 전압감지회로는 소정의 번-인 인에이블신호를 출력한다. 이때 발생되는 번-인 인에이블신호는 핀에 고전압이 인가되는 동안에 계속 출력되며, 핀에 인가되는 고전압의 레벨이 상기의 특정전압레벨 이하로 되면 번-인 인에이블신호는 발생되지 않는다. 한편, 번-인 동작시 각각 워드라인은 로우어드레스스트로우브신호에 동기하여 입력되는 로우어드레스에 따라 인에이블되는데, 이러한 동작은 로우어드레스가 입력되는 워드라인드라이버에 의해 이루어진다.
그래서 번-인 동작시 메모리 셀 어레이내의 제1열에 스트레스 전압을 인가하기 위하여, 로우어드레스스트로우브신호에 동기하여 제1열을 지정하는 로우어드레스가 입력되면, 제1열에 해당하는 제1워드라인이 인에이블된다. 그후, 메모리 셀 어레이내의 제2열에 스트레스 전압을 인가하기 위하여, 로우어드레스스트로우브신호는 프리차아지신호로 리세트된 후 다시 액티브신호로 공급된다. 그러나, 이때 로우어드레스스트로우브가 프리차아지되어도 제1워드라인의 인에이블동작은 계속 유지되며, 이는 번-인 인에이블신호가 워드라인드라이버를 리세트 시키는 신호를 제어하여, 워드라인드라이버를 계속 동작시키게 하기 때문이다. 그리고 그다음 로우어드레스스트로우브신호에 동기하여 제2열을 지정하는 로우어드레스가 입력되고, 이로부터 제2열에 해당하는 제2워드라인이 인에이블된다.
이때에는 제1워드라인과 제2워드라인이 동시에 인에이블된다. 그리고나서 메모리 셀 어레이내의 제3열에 스트레스 전압을 인가하기 위하여, 로우어드레스스트로우브신호 RAS는 프리차아지신호로 리세트된 후 다시 액티브신호로 공급된다. 그러나 이러한 경우, 로우어드레스스트로우브가 프라차아지되어도 제1 및 제2워드라인의 인에이블동작은 상술한 바와 같은 동작에 의하여 계속 유지된다. 그리고 그 다음의 로우어드레스스트로우브신호에 동기하여 제3열을 지정하는 로우 어드레스가 입력되고, 이로부터 제3열에 해당하는 워드라인이 인에이블된다. 이와 같은 방법으로 순차적으로 메모리 셀 어레이내의 모든 워드라인에 스트레스 전압을 인가할 수 있으며, 한번 인에이블된 워드라인은 번-인 테스트 동작이 종료될 때까지 계속 그 상태를 유지하게 된다. 이러한 번-인 테스트방법은 번-인 테스트를 수행하는 시간을 종래의 기술에 의한 번-인 테스트 방법보다 줄일 수 있을 뿐만 아니라, 하나의 메모리 셀 트랜지스터에 인가하는 스트레스는 오랜시간동안 유지할 수 있어 번-인 테스트의 효율 및 신뢰성이 현저하게 향상된다.
이와 같은 번-인 테스트 방법은 다음과 같은 회로에서 용이하게 실현된다. 먼저, 번-인 테스트를 수행하기 위하여 칩의 특정핀(이는 어드레스가 입력되는 핀을 이용할 수 있음)에 고전압을 인가하여 칩의 번-인 테스트모드를 감지하는 감지동작은 제2도에 도시된 번-인 인에이블회로에 의해 용이하게 실현된다. 제2도에 도시된 바와 같이 본 발명에 의한 번-인 인에이블회로는, 전원전압단자 VCC에 제어단자가 접속되는 피모오스 트랜지스터 P1 및 엔모오스 트랜지스터 N4와, 칩의 특정 핀과 피모오스 트랜지스터 P1 사이에 직렬로 연결되는 다이오드 접속 엔모오스 트랜지스터 N1, N2, N3와, 피모오스 트랜지스터 P1 및 엔모오스 트랜지스터 N4 사이에 접속하여 그 출력을 드라이브한 후 번-인 인에이블신호 ΦBE를 출력하는 드라이버회로 I1, I2로 구성된다. 이러한 피모오스 트랜지스터 P1 및 엔모오스 트랜지스터 N4의 구성은 통상 CMOS회로라고 한다.
제2도의 동작 특성은 다음과 같다. 특정핀(PAD)에 입력되는 전압레벨이 노멀 동작시에는 통상적으로 -1V에서 VCC+1V까지이므로 드라이버회로 I1, I2의 출력이 논리 "로우"상태가 되고 번-인 인에이블 신호 ΦBE는 발생되지 않는다. 그러나 번-인 테스트시에 특정핀(PAD)에 "VCC+3Vtn+Vtp"(3Vtn : 다이오드부 접속 엔모오스 트랜지스터 N1, N2, N3이 드레스홀드전압, Vtp : 피모오스 트랜지스터 P1의 드레쉬홀드전압) 이상의 고전압을 인가할 시에는 피모오스 트랜지스터P1가 턴온되어, 이로부터 드라이버회로 11,12의 출력신호인 논리 "하이"상태의 번-인 인에이블신호 ΦBE가 발생된다.
제3도는 리세트 클럭 발생회로를 보이는 도면이다. 리세트 클럭 발생회로는 모든 워드라인의 리세트를 방지하기 위한 것이다. 제3도의 리세트클럭 발생회로는 로우어드레스스트로우브가 타이밍도에 나타난 바와 같이 내부신호로 정형된 신호 ΦRAS와 번-인 인에이블 신호 ΦBE를 각각 입력하는 노아게이트 NO1와, 노아게이트 NO1의 출력단에 연결된 인버터 I11로 이루어진다. 그리고 인버터 I11의 출력이 워드라인드라이버 리세트시호 ΦRST이며, 리세트신호 ΦRST가 워드라인의 인에이블 및 디세이블한다. 리세트 신호 ΦRST는 번-인 인에이블신호 ΦBE가 논리 "로우"로 입력될 시, 즉, 번-인 모드가 인에이블되지 않는 경우, 로우어드레스마스터클럭 신호 ΦRST와 위상이 같으며, 로우어드레스스트로우브신호의 프리차아지 사이클(precharge cycle) 동안 논리 "로우"상태가 되어 워드라인드라이버를 리세트한다. 한편, 번-인 인에이블신호 ΦBE가 논리 "하이"상태로 입력되는 동안에는 리세트신호 ΦRST는 계속 논리 "하이"로 유지되어 로우어드레스스트로우브신호의 프리차아지 주기에서도 워드라인 드라이버는 리세트되지 않는다.
이는 워드라인드라이버인 제4도 회로를 참조하면 쉽게 이해할 수 있을 것이다. 본 발명에 적용되는 워드라인드라이버는 본 출원인에 의해 대한민국에 1991년 11월 21일 출원된 출원번호 '91-20828'호에 개시된 워드라인구동회로와 같은 것으로 용이하게 실시할 수 있다. 즉, 제4도에서 리세트신호 ΦRST를 제어입력으로 하는 풀엎용 피모오스 트랜지스터인 P11은 리세트신호 ΦRST가 논리 "하이"상태로 입력될 시에 턴오프되고, 이로부터 노드 D1은 논리 "로우"상태로 되고 결과적으로 워드라인 W/L을 드라이브하는 노드 D2가 논리 "로우"상태로 된다. 제4도에서 신호 ΦRA, ΦRB, ΦRC는 로우어드레스의 디코딩신호이고, 신호 ΦXi신호는 워드라인부우스팅신호이다. 따라서, 리세트신호 ΦRST가 논리 "하이"상태로 입력되는 동안에는 계속해서 워드라인 W/L은 논리 "하이"상태로 인에이블된다. 이때 워드라인 W/L에 공급되는 전압 Vpp는 칩내에 구비되는 링 오실레이터(ring oscillator)에 의해 구동되는 차아지펌프(charge pump) 회로에 의해 계속 논리 "하이"상태로 유지한다. 즉, 일단 선택된 워드라인 W/L은 번-인 인에이블신호 ΦBE가 논리 "로우"상태로 될 때까지 계속 논리 "하이"상태로 유지되며, 메모리 셀 어레이내의 마지막 열을 지정하는 로우어드레스가 입력될 시에는 칩 전체의 워드라인 W/L이 논리 "하이"상태로 인에이블된다. 그리고 논리 "하이"로 인에이블된 워드라인 W/L은 번-인 인에이블신호 ΦBE의 발생이 종료됨과 동시에 논리 "로우"상태로 된다. 번-인 인에이블신호 ΦBE는 제2도의 특정핀에 인가되는 (VCC+3Vtn+Vtp) 이상의 고전압을 차단함으로써 발생되지 않는다. 본 발명은 종래 기술과는 달리 워드라인을 액티브 "하이"로 인에이블시킨후 이를 리세트하지 않고, 또한, 하나의 어레이내의 모든 워드라인을 동시에 액티브시키므로서 번-인 시간이 실제의 스트레스시간과 같아지게 된다. 그래서 본 발명에 따라 실시되는 번-인 테스트는 짧은 시간에 이루어짐과 동시에, 최소의 번-인 시간으로 신뢰성을 보장하게 된다.
본 발명에 의한 번-인 테스트에 사용되는 제2도 및 제3도의 회로는 번-인 테스트 방법을 실현하기 위한 최적의 실시예이지만, 회로의 구성은 그 기술적 방법을 같이 하는 한에서는 예를 들어 다이오드의 갯수를 조정하는 것과 같이 다르게 실현되어질 수 있음은 당해 분야에 통상의 지식을 가진자는 용이하게 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명은 워드라인을 도시에 논리 "하이"상태로 인에이블시킴으로써, 번-인 시간의 제약을 해결하였으며, 특히 16M, 64M, 256M급 이상의 초고집적 반도체 메모리 장치에 더욱 커다란 효과가 있게 된다.

Claims (5)

  1. 다수의 핀과 다수의 워드라인을 구비하는 반도체 메모리 장치의 번-인 테스트방법에 있어서, 상기 핀 중 소정의 특정핀에 외부전원전압 이상의 고전압이 인가될시 번-인 인에이블신호를 출력하는 제1과정과, 로우어드레스스트로우브신호의 제1입력에 동기하여 입력되는 로우어드레스에 의하여 소정의 제1워드라인을 인에이블시키는 제2과정과, 상기 번-인 인에이블신호에 의해 상기 제1워드라인 인에이블동작을 계속 유지하게 하는 제3과정과, 로우어드레스스트로우브신호의 제2입력에 동기하여 입력되는 로우어드레스에 의하여 소정의 제2워드라인을 인에이블시키는 제4과정과, 상기 특정핀에 외부전원전압 이하의 전압이 인가되는 경우 상기 번-인 인에이블신호를 디세이블하여 상기 제1 및 제2워드라인을 동시에 디세이블시키는 제5과정을 구비함을 특징으로 하는 반도체 메모리 장치의 번-인 테스트방법.
  2. 복수개의 핀과, N(N=1,2,3,4,…)개의 워드라인으로 이루어지는 메모리 셀 어레이와, 로우어드레스디코딩신호 및 리세트신호를 각각 입력하는 워드라인드라이버를 가지는 반도체 메모리 장치의 번-인 테스트방법에 있어서, 상기 핀중 소정의 특정핀에 외부전원전압 이상의 고전압이 인가될시 이를 감지하여 번-인 인에이블신호를 출력하는 제1과정과, 상기 번-인 인에이블신호를 사용하여 상기워드라인 드라이버의 리세트동작을 차단하는 제2과정과, 로우어드레스스트로우브신호의 제1입력에 동기하여 입력되는 로우어드레스로에 의하여 제1워드라인을 인에이블시키는 제3과정과, 상기 제1워드라인이 인에이블되는 동안 로우어드레스스트로우브신호의 제2입력에 동기하여 입력고디는 로우어드레스로부터 제2워드라인을 인에이블시키는 제4과정과 ; 상기 제1 및 제2워드라인이 동시에 인에이블되는 동안 로우어드레스스트로우브신호의 제3입력에 동기하여 입력되는 로우어드레스로부터 제3워드라인을 인에이블시키는 제5과정과, 상기 제1, 제2, 제3워드라인 내지 제(N-1) 워드라인이 동시에 인에이블되는 동안 로우어드레스스트로우브신호의 제N입력에 동기하여 입력되는 로우어드레스로부터 제N워드라인을 인에이블시키는 제6과정을 적어도 구비함을 특징으로 하는 반도체 메모리 장치의 번-인 테스트방법.
  3. 다수의 핀과, 소정의 워드라인을 인에이블하기 위하여 로우어드레스스트로우브신호에 동기되어 입력되는 로우어드레스 및 상기 워드라인을 리세트하기 위한 프리차아지용 리세트신호를 각각 입력하여 메모리 셀과 접속하는 소정의 워드라인을 인에이블시키는 워드라인드라이버를 가지는 반도체 메모리 장치의 번-인 테스트회로에 있어서, 상기 핀 중 소정의 특정핀에 외부전원전압 이상의 고전압이 인가될시에 제1레벨의 번-인 인에이블신호를 발생하는 번-인 인에이블회로와, 로우어드레스스트로우브신호가 내부신호로 정형된 로우어드레스마스터클럭과 상기 번-인 인에이블신호를 각각 입력하고 상기 번-인 인에이블신호가 상기 제1레벨의 신호로 인가될시에 상기 로우 어드레스스트로우브신호의 입력을 디세이블시키는 워드라인드라이버 리세트회로를 구비하여, 상기 번-인 인에이블 출력신호가 상기 제1레벨로 출력되는 동안에 메모리 셀 어레이내의 모든 상기 메모리 셀 트랜지스터의 번-인 테스트가 이루어짐을 특징으로 하는 번-인 테스트트 장치.
  4. 제3항에 있어서, 상기 번인 인에이블회로가, 전원전압단에 제어단자가 접속되는 씨모오스회로와, 상기 특정핀과 상기 씨모오스회로내의 풀엎단사이에 직렬로 연결되는 다이오드부와, 상기 씨모오스회로의 출력을 드라이브하고 번-인 인에이블신호를 출력하는 드라이버회로로 구성함을 특징으로 하는 번-인 테스트 장치.
  5. 제3항 또는 제4항에 있어서, 상기 워드라인드라이버 리세트회로는 상기 로우어드레스마스터클럭과 번-인 인에이블신호를 입력하는 논리합(OR) 회로임을 특징으로 하는 반도체 메모리 장치.
KR1019920013818A 1992-07-31 1992-07-31 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법 KR950003014B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019920013818A KR950003014B1 (ko) 1992-07-31 1992-07-31 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
JP5184585A JPH06195999A (ja) 1992-07-31 1993-07-27 半導体メモリ装置のバーンインテスト方法及びそのための回路
TW082106030A TW215958B (en) 1992-07-31 1993-07-28 Burn-in test of a semiconductor memory device, and a circuit and method for porforming the burn-in test
DE69326654T DE69326654T2 (de) 1992-07-31 1993-07-30 Einbrennprüfeingabeschaltung eines Halbleiterspeichergeräts und Einbrennprüfverfahren dafür
EP93112263A EP0581309B1 (en) 1992-07-31 1993-07-30 Burn-in test enable circuit of a semiconductor memory device and burn-in test method
CN93109400A CN1043081C (zh) 1992-07-31 1993-07-31 半导体存贮器的老化起动电路及老化测试方法
US08/101,243 US5467356A (en) 1992-07-31 1993-08-02 Burn-in circuit and burn-in test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920013818A KR950003014B1 (ko) 1992-07-31 1992-07-31 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법

Publications (2)

Publication Number Publication Date
KR940002865A KR940002865A (ko) 1994-02-19
KR950003014B1 true KR950003014B1 (ko) 1995-03-29

Family

ID=19337350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013818A KR950003014B1 (ko) 1992-07-31 1992-07-31 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법

Country Status (7)

Country Link
US (1) US5467356A (ko)
EP (1) EP0581309B1 (ko)
JP (1) JPH06195999A (ko)
KR (1) KR950003014B1 (ko)
CN (1) CN1043081C (ko)
DE (1) DE69326654T2 (ko)
TW (1) TW215958B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0119887B1 (ko) * 1994-06-08 1997-10-30 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
KR0172344B1 (ko) * 1995-09-15 1999-03-30 김광호 웨이퍼 번인 테스트회로 및 그 방법
US5657284A (en) 1995-09-19 1997-08-12 Micron Technology, Inc. Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
KR0179551B1 (ko) * 1995-11-01 1999-04-15 김주용 고전위 발생기
US5954832A (en) * 1997-03-14 1999-09-21 International Business Machines Corporation Method and system for performing non-standard insitu burn-in testings
KR100487488B1 (ko) * 1997-08-16 2005-08-10 삼성전자주식회사 로우어드레스스트로브신호의폭측정장치를갖는반도체메모리장치와그장치의로우어드레스스트로브신호의폭측정방법
KR100487497B1 (ko) * 1997-09-11 2005-08-24 삼성전자주식회사 반도체메모리장치의내부신호를제어하기위한장치및방법
US5949726A (en) * 1998-07-22 1999-09-07 Vanguard International Semiconductor Corporation Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
JP3958446B2 (ja) * 1998-09-22 2007-08-15 富士通株式会社 半導体記憶装置及び半導体記憶装置の試験方法
KR100310418B1 (ko) * 1999-01-18 2001-11-02 김영환 데이타 출력버퍼
US6327682B1 (en) 1999-03-22 2001-12-04 Taiwan Semiconductor Manufacturing Company Wafer burn-in design for DRAM and FeRAM devices
KR100577551B1 (ko) * 1999-04-09 2006-05-08 삼성전자주식회사 반도체 메모리 장치
US6453258B1 (en) * 1999-12-17 2002-09-17 International Business Machines Corporation Optimized burn-in for fixed time dynamic logic circuitry
JP2001236798A (ja) * 2000-02-18 2001-08-31 Fujitsu Ltd 半導体記憶装置及びストレス電圧設定方法
KR20020069860A (ko) * 2001-02-28 2002-09-05 (주)실리콘세븐 외부 전원 전압을 이용한 번인 테스트 구동 회로
CN101101795B (zh) * 2006-07-07 2010-05-12 慧荣科技股份有限公司 非挥发性记忆体阵列
KR100916009B1 (ko) * 2007-06-26 2009-09-10 삼성전자주식회사 반도체 메모리 장치의 테스트 회로 및 테스트 방법
CN102110483B (zh) * 2009-12-24 2013-05-01 上海华虹集成电路有限责任公司 Eeprom的测试电路及其测试方法
CN109087684B (zh) * 2018-10-16 2023-09-12 长鑫存储技术有限公司 数据通道老化电路、存储器及其老化方法
CN114076883B (zh) * 2021-11-10 2023-09-05 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片
CN114487790B (zh) * 2022-04-06 2022-07-22 海光信息技术股份有限公司 老化监测电路、模组、方法及芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177799A (ja) * 1986-01-30 1987-08-04 Toshiba Corp 半導体記憶装置
JPS6337269A (ja) * 1986-08-01 1988-02-17 Fujitsu Ltd モ−ド選定回路
JP2854305B2 (ja) * 1988-10-07 1999-02-03 株式会社日立製作所 半導体記憶装置と半導体記憶装置の動作方法
US5077738A (en) * 1988-12-30 1991-12-31 Intel Corporation Test mode enable scheme for memory
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
DE69023556T2 (de) * 1989-06-26 1996-07-18 Nippon Electric Co Halbleiterspeicher mit einem verbesserten Datenleseschema.
US5258954A (en) * 1989-06-30 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory including circuitry for driving plural word lines in a test mode
JP3384409B2 (ja) * 1989-11-08 2003-03-10 富士通株式会社 書換え可能な不揮発性半導体記憶装置及びその制御方法
US5185722A (en) * 1989-11-22 1993-02-09 Sharp Kabushiki Kaisha Semiconductor memory device having a memory test circuit
JP3050326B2 (ja) * 1990-11-30 2000-06-12 日本電気株式会社 半導体集積回路
JPH0756759B2 (ja) * 1990-12-27 1995-06-14 株式会社東芝 スタティック型半導体記憶装置

Also Published As

Publication number Publication date
TW215958B (en) 1993-11-11
KR940002865A (ko) 1994-02-19
EP0581309B1 (en) 1999-10-06
CN1083971A (zh) 1994-03-16
DE69326654T2 (de) 2000-03-09
JPH06195999A (ja) 1994-07-15
DE69326654D1 (de) 1999-11-11
CN1043081C (zh) 1999-04-21
EP0581309A2 (en) 1994-02-02
EP0581309A3 (en) 1995-02-15
US5467356A (en) 1995-11-14

Similar Documents

Publication Publication Date Title
KR950003014B1 (ko) 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
KR0119887B1 (ko) 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
US6307796B1 (en) Dynamic random access memory
US5638331A (en) Burn-in test circuit and method in semiconductor memory device
JPH04293247A (ja) 半導体記憶装置
US5258954A (en) Semiconductor memory including circuitry for driving plural word lines in a test mode
US5654925A (en) Circuit for applying a stress voltage in sequence to selected memory blocks in a semiconductor device
KR100433022B1 (ko) 반도체 집적 회로 장치
KR950014247B1 (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
EP0747906A2 (en) A method of testing a random access memory
JPH04225277A (ja) 半導体記憶装置
US5986917A (en) Wafer burn-in test circuit for a semiconductor memory device
JP2829135B2 (ja) 半導体記憶装置
US5428576A (en) Semiconductor device and method of screening the same
US5255229A (en) Dynamic random access memory including stress test circuitry
US20030174567A1 (en) Integrated circuit memory devices having efficient multi-row address test capability and methods of operating same
JP3762517B2 (ja) 半導体メモリ装置のバーンインストレス回路
JPH09320296A (ja) 半導体記憶装置
US7006395B2 (en) Semiconductor integrated circuit
JP2965881B2 (ja) 半導体記憶装置
KR0172395B1 (ko) 반도체 메모리 장치의 웨이퍼 번-인 테스트 회로
JPH11317097A (ja) 半導体記憶装置
JP2000090695A (ja) 半導体記憶装置
JP2000243097A (ja) 半導体記憶装置
KR19980028489A (ko) 반도체 메모리장치의 웨이퍼 번인 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee