Nothing Special   »   [go: up one dir, main page]

KR950002762Y1 - 디지탈 디스크 재생장치의 동기 검출회로 - Google Patents

디지탈 디스크 재생장치의 동기 검출회로 Download PDF

Info

Publication number
KR950002762Y1
KR950002762Y1 KR92024723U KR920024723U KR950002762Y1 KR 950002762 Y1 KR950002762 Y1 KR 950002762Y1 KR 92024723 U KR92024723 U KR 92024723U KR 920024723 U KR920024723 U KR 920024723U KR 950002762 Y1 KR950002762 Y1 KR 950002762Y1
Authority
KR
South Korea
Prior art keywords
signal
output
nrz
flip
synchronous
Prior art date
Application number
KR92024723U
Other languages
English (en)
Other versions
KR940017287U (ko
Inventor
변형구
라카니 하리쉬
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR92024723U priority Critical patent/KR950002762Y1/ko
Publication of KR940017287U publication Critical patent/KR940017287U/ko
Application granted granted Critical
Publication of KR950002762Y1 publication Critical patent/KR950002762Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B2020/1476—Synchronisation patterns; Coping with defects thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

디지탈 디스크 재생장치의 동기 검출회로
제1a도, 제1b도는 디지탈 디스크에 사용되는 동기신호의 패턴을 보인 설명도.
제2도는 종래의 동기 검출회로도.
제3a도-제3f도는 제2도의 각부의 동작파형도.
제4도는 본 고안의 동기 검출회로도.
제5a도-제5l도는 제3도의 각부의 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이타 복조부 20 : 카운트부
30 : 반복횟수 계수부 40 : 동기출력부
DIN : NRZ변조신호 SDATA : NRZ복조신호
CLK : 클럭신호 SYNC : 동기신호
본 고안은 콤팩트 디스크 및 미니 디스크등의 디지탈 디스크를 재생하는 디지탈 디스크 재생 장치에서 동기신호를 검출하는 디지탈 디스크 제어장치의 동기 검출회로에 관한 것으로, 특히 동기신호의 패턴특성을 이용하여 간단한 회로의 구성으로 동기신호를 검출할 수 있도록 하는 디지탈 디스크 재생장치의 동기 검출회로에 관한 것이다.
일반적으로 콤팩트 디스크 및 미니 디스크등과 같은 디지탈 디스크에 적용되는 동기신호의 패턴은 제1a도에 도시된 바와같이, 588채널비트로 반복되는 프레임 구간에 24채널 비트 구간의 동기패턴을 구비하고 있다.
이 24채널비트 구간의 동기패턴은 제1도의 (b)에 도시된 바와같이, 11채널비트의 구간동안 동일한 상태를 유지한후 반전되고, 다시 11채널비트의 구간동안 반전된 상태를 유지한후 다시 반전되어 나머지 2채널 구간동안 유지하는 형태로 되어 있는 것으로 동기패턴은 정보데이타의 조합으로는 생성될수 없도록 하여 데이타와 동기패턴을 정확히 구별할 수 있도록 하고 있다.
이러한 동기패턴을 검출하는 종래의 동기 검출회로는 제2도에 도시된 바와같이, 디지탈 디스크에서 재생되는 NRZ변조신호(DIN)를 복조하는 플립플롭(FF1) 및 익스클루시브 오아게이트(EXOR1)로 된 데이타 복조부(1)와, 상기 데이타 복조부(1)에서 출력되는 NRZ복조신호(SDATA)를 시프트시켜 병렬로 출력하는 플립플롭(FF2-FF24)으로 된 직렬/병렬 시프트 레지스터(2)와, 상기 직렬/병렬 시프트 레지스터(2)의 출력신호에 따라 동기신호(SYNC)를 출력하는 인버터(IV1-IV9), 노아게이트(NOR1-NOR3) 및 앤드게이트(AD1-AD6)로 된 동기 출력부(3)로 구성하였다.
도면의 설명중 미설명부호 CLK는 NRZ변조신호(DIN)와 동기로 입력되는 클럭신호이고, MRST는 마스터 리세트 신호이다.
이와같이 구성된 종래의 동기 검출회로는 제3a도에 도시된 바와같이 입력되는 마스터 리세트신호(MRST)에 따라 플립플롭(FF1-FF25)이 모두 리세트된 상태에서 제3b도에 도시된 바와같이 디지탈 디스크에서 재생되는 NRZ변조신호(DIN)의 동기패턴의 제3c도에 도시된 클럭신호(CLK)와 동기로 입력되면, 데이타 복조부(1)의 플립플롭(FF1)이 NRZ변조신호(DIN)를 클럭신호(CLK)에 따라 1클럭신호(CLK)의 기간동안 지연시켜 제3d도에 도시된 바와같이 출력하고, 플립플롭(FF1)의 출력신호와 NRZ변조신호(DIN)를 익스클루시브 오아게이트(EXOR1)가 배타적 논리합하여 제3e도에 도시된 바와같이 NRZ복조신호(SDATA)를 출력하게 된다.
이와같이 익스클루시브 오아게이트(EXOR1)가 출력하는 NRZ복조신호(SDATA)를 시프트 레지스터(2)의 플립플롭(FF2-FF24)이 클럭신호(CLK)에 따라 순차적으로 시프트하고, 시프트가 완료되어 플립플롭(FF2, FF13, FF24)이 고전위를 출력함과 아울러 플립플롭(FF3-FF12, FF14-FF23) 및 익스클루시브 오라게이트(EXOR1)가 저전위를 출력하면, 동기출력부(3)의 인버터(IV1-IV9)가 모두 고전위를 출력하여 앤드게이트(AD1-AD3)가 고전위를 출력하고, 노아게이트(NOR1-NOR3)가 고전위를 출력하므로 앤드게이트(AD4, AD5)가 고전위를 출력하고, 앤드게이트(AD6)가 제3f도에 도시된 바와같이 고전위의 동기신호(SYNC)를 출력하게 된다.
그러나 상기와 같은 종래의 동기 검출회로는 종래의 동기 검출회로는 다수개의 플립플롭을 사용하여 디지탈 디스크의 재생신호를 순차적으로 시프트하고, 이를 플립플롭의 출력신호를 다수의 논리게이트로 논리조합하여 동기신호를 검출하였으므로 많은 수의 플립플롭 및 논리게이트를 사용하여 회로의 구성이 복잡하고, 소형화에 많은 지장을 주었음은 물론 생산성이 저하되고, 생산원가가 상승하게 되는 등의 문제점이 있었다.
본 고안은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로서, 동기 신호의 패턴특성을 이용하여 동기신호를 검출하는 것으로 디지탈 디스크에서 재생되는 NRZ(None Return to Zero)변조신호를 NRZ복조하고, NRZ복조신호를 카운터로 카운트하여 11채널비트 기간동안 동일한 상태를 계속 유지하는지 검출하여, 카운터의 출력신호를 NRZ복조신호에 따라 시프트시켜 11채널비트 기간동안 동일한 상태의 2회 연속으로 유지할 경우에 동기신호를 출력하는 간단한 구성의 동기 검출회로를 제공하는데 목적이 있는 것으로 이를 첨부된 제4도 및 제5도의 도면을 참조하여 상세히 설명한다.
제4도는 본 고안의 동기 검출회로도로서 이에 도시된 바와같이, 디지탈 디스크에서 재생되는 NRZ변조신호(DIN)를 클럭신호(CLK)에 따라 복조하는 플립플롭(FF10) 및 익스클루시브 오아게이트(EXOR101)로 된 데이타 복조부(10)와, 상기 데이타 복조부(10)가 출력하는 NRZ복조신호(SDATA)를 클럭신호(CLK)에 따라 카운트하여 NRZ변조신호(DIN)가 11채널비트동안 동일한 상태를 유지하는지 판별하는 인버터(IV101, IV102), 플립플롭(FF102-FF105), 앤드게이트(AD101-AD107) 및 익스클루시브 오아게이트(EXOR102-EXOR104)로 된 카운트부(20)와, 상기 카운트부(20)의 출력 신호를 상기 NRZ복조신호(SDATA)에 따라 시프트시켜 NRZ변조신호(DIN)가 2회 연속으로 11채널 비트 동안씩 동일한 상태를 유지하는지 판별하는 플립플롭(FF106, FF107) 및 앤드게이트(AD108, AD109)로 된 반복횟수 계수부(30)와, 상기 카운트부(20)의 출력신호를 1클럭신호(CLK)동안 지연시킨후 상기 반복횟수 계수부(30)의 출력신호와 논리곱하여 동기신호(SYNC)를 출력하는 플립플롭(FF108) 및 앤드게이트(AD110)로 된 동기출력부(40)로 구성하였다.
상기에서, 클럭신호(CLK)는 NR2변조신호(DIN)와 동기로 입력되고, 미설명부호 MRST는 동기초기에 입력되는 마스터 리세트 신호이다.
이와같이 구성된 본 고안의 동기 검출회로는 제5a도에 도시된 바와같이 입력되는 마스터 리세트신호(MRST)에 따라 카운트부(20), 반복횟수 계수부(30) 및 동기출력부(40)의 플립플롭(40)의 플립플롭(FF102-FF105), (FF106, FF107), (FF108)이 리세트된 상태에서 제5b도에 도시된 바와같이 디지탈 디스크에서 재생되는 NRZ변조신호(DIN)의 동기패턴이 제5c도에 도시된 클럭신호(CLK)와 동기로 입력되면, 데이타 복조부(10)의 플립플롭(FF101)이 NRZ변조신호(DIN)를 클럭신호(CLK)에 따라 1클럭신호(CLK)의 기간동안 지연시켜 제5d도에 도시된 바와같이 출력하고, 플립플롭(FF101)의 출력신호를 익스클루시브 오아게이트(EXOR101)가 NRZ변조신호(DIN)와 배타적 논리합하여 제5e도에 도시된 바와같이 NRZ복조신호(SDATA)를 출력하게 되다.
이와같은 상태에서 클럭신호(CLK)는 카운트부(20)의 인버터(IV101)를 통해 제5f도에 도시된 바와같이 반전되어 플립플롭(FF102-FF105)의 클럭단자(CK)에 인가되고, 데이타 복조부(10)의 출력신호는 인버터(IV102)를 통해 제5g도에 도시된 바와같이 반전되어 앤드게이트(AD102-AD104)에 인가되므로 인버터(IV102)가 저전위를 출력할 경우에 앤드게이트(AD102-AD104)가 모두 저전위를 출력하여 또한 상기 신호가 플립플롭(FF102-FF105)의 입력단자(D)에 인가되어 플립플롭(F102-FF105)이 출력단자(Q)로 모두 저전위를 출력하는 리세트 상태로 된다.
이와같은 상태에서 11클럭신호(CLK)의 기간동안 인버터(IV102)가 계속 고전위를 출력하면, 이를 인버터(IV101)의 출력신호에 동기되어 4진 카운터가 11를 카운트하여 11번째 클럭이 들어오면 앤드게이트(AD107)에 제5h도와 같이 고전위 신호를 출력하게 된다.
즉, 카운트부(20)는 11채널 비트구간동안 NRZ변조신호(DIN)가 동일한 전위상태를 유지하는가를 체크하고 정확히 11채널 비트 구간이 유지되면 11번째 채널비트 구간에서 앤드게이트(AD107)에 고정위 신호를 출력하게 된다.
여기서, NRZ변조신호의 동기패턴은 "10000000001"인 11비트 구간동안 동일한 상태를 유지한 후 12번째 비트에서 반전되는 포맷의 신호이다.
이와같이 카운트부(20)가 출력하는 고전위 신호는 3진 카운터로 구성된 반복횟수 계수부(30)의 앤드게이트(AD108)에 입력되고, 이때 플립플롭(FF106, FF107)이 출력단자(/Q)로 고전위를 출력하므로 앤드게이트(AD108)가 고전위를 출력하여 NRZ복조신호(SDATA)에 따라 플립플롭(FF106)이 출력단자(Q)로 제5i도에 도시된 바와같이 펄스신호를 출력하고, 플립플롭(FF106)의 출력단자(Q)의 출력신호는 플립플롭(FF107)의 출력단자(/Q)의 고전위 및 카운트부(20)의 출력신호와 함께 앤드게이트(AD109)에 인가되므로 카운트부(20)가 두번째 펄스신호를 출력할 경우에 앤드게이트(AD109)가 고전위를 출력하여 NRZ복조신호(SDATA)에 따라 플립플롭(FF107)이 출력단자(Q)로 제5j도에 도시된 바와같이 고전위를 출력하게 된다.
그리고 동기검출부(40)의 플립플롭(FF108)은 카운트부(20)의 출력신호를 인버터(IV101)의 출력신호에 따라 제5k도에 도시된 바와같이 1클럭신호(CLK)기간동안 지연시켜 출력하고, 플립플롭(FF108)의 출력신호는 반복횟수 계수부(30)의 출력신호와 앤드게이트(AD110)에서 논리곱되므로 앤드게이트(AD110)는 제5l도에 도시된 바와같이 고전위의 동기신호(SYNC)를 출력하게 된다.
여기서, 동기패턴은 전체적으로 24채널 비트로 되나, 실제적인 동기의 역할은 22채널비트로 종결되는 것으로서 본 고안에서와 같이 22채널비트에서 동기신호를 출력하여도 동기신호를 이용하는 회로의 정상 동작에는 아무런 영향을 주지 않는다.
이상에서 상세히 설명한 바와같이 본 고안은 동기신호의 패턴특성을 이용하여 동기신호를 검출함으로써 회로의 구성이 간단하여 제품의 생산성이 향상되고, 생산원가가 절감됨은 물론 제품의 소형화에 기여할수 있는 등의 효과가 있다.

Claims (1)

  1. 디지탈 디스크에서 재생되는 NRZ변조신호(DIN)를 클럭신호(CLK)에 따라 복조하는 데이타 복조부(10)와, 상기 NRZ변조신호(DIN)의 N비트 채널폭을 계수하는 카운트부(20)와, 상기 카운트부(20)의 출력신호를 상기 NRZ복조신호(SDATA)에 따라 반전구간이 M회 연속반복되는가를 계수하는 반복횟수 계수부(30)와, 상기 카운트부(20)의 출력신호를 1클럭신호(CLK)동안 지연시킨후 상기 반복횟수 계수부(30)의 출력신호와 논리곱하여 동기신호(SYNC)를 출력하는 동기출력부(40)로 구성함을 특징으로 하는 디지탈 디스크 재생장치의 동기 검출회로.
KR92024723U 1992-12-08 1992-12-08 디지탈 디스크 재생장치의 동기 검출회로 KR950002762Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92024723U KR950002762Y1 (ko) 1992-12-08 1992-12-08 디지탈 디스크 재생장치의 동기 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92024723U KR950002762Y1 (ko) 1992-12-08 1992-12-08 디지탈 디스크 재생장치의 동기 검출회로

Publications (2)

Publication Number Publication Date
KR940017287U KR940017287U (ko) 1994-07-28
KR950002762Y1 true KR950002762Y1 (ko) 1995-04-13

Family

ID=19345982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92024723U KR950002762Y1 (ko) 1992-12-08 1992-12-08 디지탈 디스크 재생장치의 동기 검출회로

Country Status (1)

Country Link
KR (1) KR950002762Y1 (ko)

Also Published As

Publication number Publication date
KR940017287U (ko) 1994-07-28

Similar Documents

Publication Publication Date Title
US4027335A (en) DC free encoding for data transmission system
US4234897A (en) DC Free encoding for data transmission
JPH06195893A (ja) データ記録方法及び装置
KR950002762Y1 (ko) 디지탈 디스크 재생장치의 동기 검출회로
US4034348A (en) Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique
US3961367A (en) Self-clocking, error correcting low bandwidth digital recording system
JPS61269547A (ja) デ−タ信号復調装置
KR0157296B1 (ko) 디지탈 신호의 전송 방법
JPS5933611A (ja) 同期信号の生成および検出回路
GB1339840A (en) Apparatus for decoding digital information
US4003085A (en) Self-clocking, error correcting low bandwidth digital recording system
US4868853A (en) Demodulation circuit for digital modulated signal
US4437086A (en) Limited look-ahead means
US4612508A (en) Modified Miller data demodulator
JP3383717B2 (ja) 位相変調波の復調装置
JPS6362826B2 (ko)
JP3697809B2 (ja) 信号検出回路
JP2588530B2 (ja) 同期情報の記録検出装置
JPH0420297B2 (ko)
KR890000218B1 (ko) 디지탈 오디오기기의 동기 검출방법
KR940006890B1 (ko) 기록 매체 상에 정보를 자기적으로 기록하기 위한 방법 및 시스템
JPS62262274A (ja) フレ−ム同期検出方式
EP0638213B1 (en) Data signal decoding device
JPS60195783A (ja) デジタル復調装置
JPH01293738A (ja) 復調回路

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19921208

UA0201 Request for examination

Patent event date: 19921208

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19950127

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19950322

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19950628

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19950915

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19950915

UR1001 Payment of annual fee

Payment date: 19971229

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19981221

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20000331

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20010330

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20020330

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20030411

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20040722

Year of fee payment: 10

UR1001 Payment of annual fee

Payment date: 20040722

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee