KR940005292B1

KR940005292B1 - Manufacturing method of semiconductor device

Info

Publication number: KR940005292B1
Application number: KR1019910000485A
Authority: KR
Inventors: 노태훈
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-01-15
Filing date: 1991-01-15
Publication date: 1994-06-15
Also published as: KR920015434A

Abstract

The method of fabricating semiconductor device includes the steps of forming a first insulating layer on a semiconductor substrate, defining an active and insulation region, selectively removing the insulation region portion of first insulating layer and substrate to form a trench, forming a second insulating layer sidewall on the side wall of the trench, burying the trench with polysilicon, forming a third insulating layer sidewall on the side wall of the trench, forming a field oxide layer, and forming a gate insulating layer and gate electrode on the exposed substrate, preventing reduction of active region due to bird's beak.

Description

Semiconductor device manufacturing method

제1도는 (a)-(c)는 종래의 트랜지스터 제작방법.1 (a)-(c) are conventional transistor manufacturing methods.

제2도는 (a)-(e)는 본 발명의 트랜지스터 제조공정을 나타낸 제3도 A-A'선상단면도.2 is a cross-sectional view taken along line A-A 'of FIG. 3 showing a transistor manufacturing process of the present invention.

제3도는 본 발명에 따른 트랜지스터의 레이아웃도.3 is a layout diagram of a transistor according to the present invention.

제4도는 제3도 B-B'선상의 단면도.4 is a cross-sectional view taken along line BB ′ of FIG. 3.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 질화물 13 : 측벽산화막10: nitride 13: sidewall oxide film

14 : 다결정실리콘 15 : 패드산화막14 polysilicon 15 pad oxide film

16 : 필드산화막 18 : 게이트 산화막16: field oxide film 18: gate oxide film

31 : 게이트 폴리실리콘 32 : 절연막31 gate polysilicon 32 insulating film

W : 게이트폭W: Gate width

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 필드영역에 트렌치를 형성하여 필드산화막 형성시 버드빅(birds beak)를 감소시키고 트렌치의 측벽까지를 게이트 영역으로 사용하여 폭넓은 트랜지스터를 제작할 수 있도록 한 반도체 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a semiconductor device. In particular, trenches are formed in a field region to reduce bird's beak when forming a field oxide film, and to fabricate a wide range of transistors by using the sidewalls of the trench as gate regions. It relates to a semiconductor manufacturing method.

종래의 트랜지스터 제작방법은 제1도 (a)에 도시한 바와 같이 펄드이온주입(2) 및 필드산화막(1)을 형성하고, 제1도의 (b)에 도시한 바와 같이 채널영역에 문턱전압(V_th) 및 항복전압(V_tp) 조절을 위한 이온주입을 실시한다.In the conventional transistor fabrication method, as shown in FIG. 1A, a pearl ion implantation 2 and a field oxide film 1 are formed, and as shown in FIG. Ion implantation is performed to control V _th ) and breakdown voltage (V _tp ).

그리고 제1도의 (c)에 도시한 바와 같이 게이트 산화막(3)을 형성하여 게이트 폴리(Gate Poly)(4)를 증착한 다음 게이트 폴리를 식각하여 폭(Width)(W)을 갖는 트랜지스터를 제작하도록 한 방법이다.As shown in FIG. 1C, a gate oxide film 3 is formed to deposit a gate poly 4, and the gate poly is etched to fabricate a transistor having a width W. That's how we did it.

이같은 방법의 트랜지스터 제작방법은

가 되고 Locos에 의한 버드빅 때문에 마스크 싸이즈(Mask size)보다 트랜지스터의 폭이 작게되는 단점이 있다.This method of transistor fabrication

Because of Budvik by Locos, the width of transistor is smaller than mask size.

본 발명은 상기한 단점을 해결하기 위하여 안출한 것으로서, 동일 칩싸이즈에서 트랜지스터의 채널폭을 크게 하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above disadvantages, and its object is to increase the channel width of a transistor at the same chip size.

이와 같은 본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다.This invention will be described with reference to the accompanying drawings as follows.

제2도는 본 발명의 트랜지스터의 제조공정을 나타낸 제3도의 A-A'선상 단면도이고, 제3도는 본 발명에 따른 트랜지스터 레이아웃도이고, 제4도는 제3도의 B-B'선상 단면도로써 먼저 제3도와 같이 실리콘 기판상에 활성영역과 격리영역이 정의되어 격리영역은 트렌치하고, 각 활성영역상에는 2개의워드라인(게이트)이 지나도록 일정한 간격을 갖고 일방향으로 복수개의 워드라인이 형성된 구조이다.2 is a cross-sectional view taken along line A-A 'of FIG. 3 showing a manufacturing process of the transistor of the present invention, and FIG. 3 is a transistor layout view according to the present invention, and FIG. 4 is a cross-sectional view taken along line B-B' of FIG. As shown in FIG. 3, an active region and an isolation region are defined on a silicon substrate, and the isolation region is trenched, and a plurality of word lines are formed in one direction at regular intervals such that two word lines (gates) pass through each active region.

이와 같은 구조의 본 발명의 트랜지스터 제조방법은 제2도 (a)와 같이 반도체 기판(도면에는 부호표시 안됨)에 베이스 산화막(base oxide) (도면에는 부호표시 안됨)와 질화막(10)을 차례로 형성하고 활성영역과 격리영역을 정의한 후 격리영역의 질화막(10)을 선택적으로 제거하여 노출된 베이스 산화막과 반도체 기판을 반도체 기판 소정 깊이까지 제거하여 트렌치(Trench)를 형성한다.In the transistor manufacturing method of the present invention having such a structure, as shown in FIG. 2A, a base oxide (not shown) and a nitride film 10 are sequentially formed on a semiconductor substrate (not shown). After defining the active region and the isolation region, the nitride layer 10 of the isolation region is selectively removed to remove the exposed base oxide layer and the semiconductor substrate to a predetermined depth to form a trench.

그후 채널스톱(channel stop) 이온주입을 실시한다(채널스톱 이온주입은 N-MOS인 경우는 P형 불순물 이온을 주입하고 P-MOS인 경우는 N형 불순물이온을 주입한다.)Thereafter, channel stop ion implantation is performed (in case of N-MOS, P-type impurity ions are implanted, and in the case of P-MOS, N-type impurity ions are implanted).

제2도 (b)와 같이 전면에 산화막을 적층하고 이방성 식각하여 트렌치 측면의 일정 높이에 측벽산화막(13)을 형성시키고 다결정실리콘(14)을 트렌치 내부 산화막 측벽 높이까지 매립시킨다.As shown in FIG. 2 (b), an oxide film is stacked on the entire surface and anisotropically etched to form a sidewall oxide film 13 at a predetermined height on the side of the trench, and the polysilicon 14 is embedded up to the height of the sidewalls of the oxide oxide film inside the trench.

제2도 (c)와 같이 노출된 트렌치 측벽 및 다결정 실리콘(14) 표면에 패드산화막 (15)을 형성한 뒤, 전면에 질화막(10)을 적층하고 질화막(10)을 이방성 식각하여 트렌치 내부 측벽에 측벽질화막을 형성한다.As shown in FIG. 2 (c), after the pad oxide film 15 is formed on the exposed trench sidewalls and the surface of the polycrystalline silicon 14, the nitride film 10 is laminated on the entire surface and the nitride film 10 is anisotropically etched to form an inner sidewall of the trench. A sidewall nitride film is formed on the substrate.

그리고 제2도 (d)와 같이 산화공정을 실시하여 질화막이 형성되지 않는 영역의 다결정 실리콘(14)을 열산화하여 필드산화막(field oxide)(16)을 형성시키고 질화막(10) 및 질화막 측벽을 제거한 뒤, 활성영역에 문턱전압조절 이온주입(V_th,V_tp)을 실시한다.As shown in FIG. 2 (d), an oxidation process is performed to thermally oxidize the polycrystalline silicon 14 in a region where the nitride film is not formed to form a field oxide 16, and to form the nitride film 10 and the nitride film sidewalls. After removal, threshold voltage control ion implantation (V _th , V _tp ) is performed in the active region.

그리고 게이트 산화막(18)을 형성하고 게이트 산화막 위에 게이트 폴리실리콘 (31)을 적층하고 게이트(gate) 영역의 게이트 폴리실리콘(31)을 잔류시켜 게이트를 형성한다.The gate oxide film 18 is formed, the gate polysilicon 31 is stacked on the gate oxide film, and the gate polysilicon 31 in the gate region is left to form a gate.

제2도에는 표현되지 않았지만 제4도와 같이 게이트 형성후 게이트를 마스크로 이용하여 활성영역에 소오스 및 드레인 이온주입을 실시한다.Although not shown in FIG. 2, source and drain ion implantation is performed in the active region using the gate as a mask after the gate formation, as shown in FIG. 4.

그리고 전면에 절연막(32)을 증착하여 트랜지스터를 절연하고 게이트 전극에 콘택홀을 형성하여 전극을 연결함으로 트랜지스터를 완성한다.The insulating film 32 is deposited on the entire surface to insulate the transistor, and a contact hole is formed in the gate electrode to connect the electrodes to complete the transistor.

이와 같이 제조되는 본 발명의 트랜지스터에 있어서는 다음과 같은 효과가 있다.The transistors of the present invention manufactured as described above have the following effects.

즉, 제3도와 같이 게이트 전극의 길이(length)는 변함이 없으나 게이트 전극 폭(width)이 트렌치의 내부까지를 포함하고 있으므로 (W₂,W₃) 드레인의 포화전류(Idsat),

이고, 트랜스 컨덕턴스(transconductance)(소자의 동작전류)

이므로 게이트 폭 증가로 소자특성을 향상시킬 수 있다.That is, as shown in FIG. 3, the length of the gate electrode is not changed, but since the gate electrode width includes the inside of the trench (W ₂ , W ₃ ), the saturation current Idsat of the drain,

Transconductance (the device's operating current)

Therefore, the device characteristics can be improved by increasing the gate width.

또한 트렌치 영역에 필드산화막을 형성하므로써 필드산화막을 버드빅에 의한 활성영역의 면적 감소를 방지할 수 있다.In addition, by forming a field oxide film in the trench region, it is possible to prevent the field oxide film from reducing the area of the active region by Budvik.

Claims

Forming a trench by forming a first insulating film on the semiconductor substrate and defining an active region and an isolation region to selectively remove the first insulating film and the substrate in the isolation region, forming a sidewall with a second insulating film on the trench sidewalls, and forming polycrystalline silicon. Forming a third insulating film sidewall on the inner side of the trench and forming a field insulating film; and forming a gate insulating film and a gate electrode on the exposed substrate.