Nothing Special   »   [go: up one dir, main page]

KR920015370A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920015370A
KR920015370A KR1019920000277A KR920000277A KR920015370A KR 920015370 A KR920015370 A KR 920015370A KR 1019920000277 A KR1019920000277 A KR 1019920000277A KR 920000277 A KR920000277 A KR 920000277A KR 920015370 A KR920015370 A KR 920015370A
Authority
KR
South Korea
Prior art keywords
dress
opening
opening dress
designating
input
Prior art date
Application number
KR1019920000277A
Other languages
English (en)
Other versions
KR950005514B1 (ko
Inventor
쥰고 오가와
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920015370A publication Critical patent/KR920015370A/ko
Application granted granted Critical
Publication of KR950005514B1 publication Critical patent/KR950005514B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예에 의한 다이내믹형 반도체기억장치의 구성을 표시하는 블럭도. 제7도는 이 발명의 한 실시예에 행어드레스 지정후의 통상의 판독사이클에서의 파이프라인처리에 있어서의 각 회로의 동작을 시간과의 관련으로 설명한 도면.

Claims (1)

  1. 행 및 열로 이루어지는 매트릭스상으로 배치된 복수의 메모리셀을 가지고 있고, 지정된 행 및 열에 대응하는 메모리셀에정보를 기록하고, 대응하는 메모리셀에 유지된 정보를 판독하는 반도체기억장치이고, 행어드레스를 입력하는 행어드레스입력수단과, 상기 입력된 행어드레스를 지정하는 행어드레서 지정수단과, 상기 입력된 행어드레스에 대한 열어드레스를연속적으로 입력하는 열어드레스 입력수단과, 상기 입력된 열어드레스의 하나를 유지하는 제1의 열어드레스 유지수단과,상기 제1의 열어드레스 유지수단에 의하여 유지된 열어드레스를 지정하는 제1의 열어드레스 지정수단과, 상기 제1의 열어드레스 유지수단에 의하여 유지된 열어드레스에 의거하여 입력된 열어드레스를 유지하는 제2의 열어드레스 유지수단과,상기 제2의 열어드레스 유지수단에 의하여 유지된 열어드레스를 지정하는 제2의 열어드레스 지정수단과, 지정된 행 및 열어드레스에 대응하는 메모리셀에 대하여 정보의 기록 또는 판독동작을 행하는 동작수단과, 상기 행어드레스 지정수단과제1의 열어드레스 지정수단에 의하여 제1의 행 및 열어드레스에 의거하여 상기 동작수단을 동작시켜, 상기 제1의 열어드레스에 의거한 상기 동작수단의 동작의 종료까지 제2의 열어드레스 유지수단을 능동화시켜, 상기 제1의 행 및 열어드레스에 의거한 동작수단의 종료후에 행어드레스 지정수단과 상기 제2의 열어드레스 지정수단에 의하여 지정된 제2의 행 및 열어드레스에 의거하여 동작수단을 동작시키는 제어수단을 구비한 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000277A 1991-01-17 1992-01-10 반도체기억장치 KR950005514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00385991A JP3179788B2 (ja) 1991-01-17 1991-01-17 半導体記憶装置
JP91-003859 1991-01-17

Publications (2)

Publication Number Publication Date
KR920015370A true KR920015370A (ko) 1992-08-26
KR950005514B1 KR950005514B1 (ko) 1995-05-24

Family

ID=11568919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000277A KR950005514B1 (ko) 1991-01-17 1992-01-10 반도체기억장치

Country Status (4)

Country Link
US (1) US5293347A (ko)
JP (1) JP3179788B2 (ko)
KR (1) KR950005514B1 (ko)
DE (1) DE4200758C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783049B1 (ko) * 1995-05-24 2007-12-07 가부시끼가이샤 르네사스 테크놀로지 반도체기억장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530955A (en) * 1991-04-01 1996-06-25 Matsushita Electric Industrial Co., Ltd. Page memory device capable of short cycle access of different pages by a plurality of data processors
JPH05266652A (ja) * 1992-03-23 1993-10-15 Hitachi Ltd パイプライン動作型メモリシステム
US5661114A (en) 1993-04-01 1997-08-26 American Superconductor Corporation Process of annealing BSCCO-2223 superconductors
JP2734957B2 (ja) * 1993-12-24 1998-04-02 日本電気株式会社 半導体記憶回路の制御方法
US5559988A (en) * 1993-12-30 1996-09-24 Intel Corporation Method and circuitry for queuing snooping, prioritizing and suspending commands
ATE218003T1 (de) * 1995-02-10 2002-06-15 Micron Technology Inc Schneller leseverstärker für einen flash-speicher
JP3268158B2 (ja) * 1995-03-31 2002-03-25 株式会社東芝 半導体装置およびその製造方法
JPH09134590A (ja) * 1995-09-04 1997-05-20 Mitsubishi Electric Corp 半導体記憶回路装置及びその設計装置
KR100209364B1 (ko) * 1995-10-27 1999-07-15 김영환 메모리장치
JP2904076B2 (ja) * 1995-11-10 1999-06-14 日本電気株式会社 半導体記憶装置
US7681005B1 (en) 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
JP4084428B2 (ja) * 1996-02-02 2008-04-30 富士通株式会社 半導体記憶装置
JP3192081B2 (ja) * 1996-02-28 2001-07-23 日本電気株式会社 半導体記憶装置
US6504548B2 (en) 1998-09-18 2003-01-07 Hitachi, Ltd. Data processing apparatus having DRAM incorporated therein
WO1997035316A1 (fr) 1996-03-21 1997-09-25 Hitachi, Ltd. Processeur a memoire dram integree
JPH1055674A (ja) * 1996-08-09 1998-02-24 Nec Corp 半導体記憶装置
KR100259577B1 (ko) * 1997-05-29 2000-06-15 김영환 반도체 메모리
US6151266A (en) * 1997-10-03 2000-11-21 International Business Machines Corporation Asynchronous multiport register file with self resetting write operation
US6279071B1 (en) 1998-07-07 2001-08-21 Mitsubishi Electric And Electronics Usa, Inc. System and method for column access in random access memories
KR100406543B1 (ko) 2001-12-24 2003-11-20 주식회사 하이닉스반도체 동기식 메모리의 파이프 래치 제어회로
MXPA05006157A (es) * 2002-12-12 2005-08-26 Sherwood Serv Ag Termometro timpanico termico de punta.
US7434991B2 (en) * 2002-12-12 2008-10-14 Covidien Ag Thermal tympanic thermometer
JP2004289884A (ja) * 2003-03-19 2004-10-14 Komatsu Ltd 自走車両の走行システム
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
KR100519877B1 (ko) * 2003-12-19 2005-10-10 삼성전자주식회사 레이트 라이트 기능을 갖는 반도체 메모리 장치 및 그데이터 입출력방법
FR2879337A1 (fr) * 2004-12-15 2006-06-16 St Microelectronics Sa Circuit memoire, tel que dram, comportant un mecanisme correcteur d'erreur
KR100719378B1 (ko) * 2006-02-16 2007-05-17 삼성전자주식회사 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템
US8872686B2 (en) * 2013-03-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low glitch current digital-to-analog converter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4541076A (en) * 1982-05-13 1985-09-10 Storage Technology Corporation Dual port CMOS random access memory
JPS59121688A (ja) * 1982-12-28 1984-07-13 Toshiba Corp スタテイツクランダムアクセスメモリ−
US4597061B1 (en) * 1983-01-03 1998-06-09 Texas Instruments Inc Memory system using pipleline circuitry for improved system
US4685088A (en) * 1985-04-15 1987-08-04 International Business Machines Corporation High performance memory system utilizing pipelining techniques
JP2714944B2 (ja) * 1987-08-05 1998-02-16 三菱電機株式会社 半導体記憶装置
JPS6457495A (en) * 1987-08-28 1989-03-03 Hitachi Ltd Semiconductor memory device
KR970008786B1 (ko) * 1987-11-02 1997-05-29 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로
JP2895488B2 (ja) * 1988-04-18 1999-05-24 株式会社東芝 半導体記憶装置及び半導体記憶システム
KR940008295B1 (ko) * 1989-08-28 1994-09-10 가부시기가이샤 히다찌세이사꾸쇼 반도체메모리

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783049B1 (ko) * 1995-05-24 2007-12-07 가부시끼가이샤 르네사스 테크놀로지 반도체기억장치
KR100945968B1 (ko) * 1995-05-24 2010-03-09 가부시끼가이샤 르네사스 테크놀로지 반도체기억장치

Also Published As

Publication number Publication date
DE4200758A1 (de) 1992-07-30
JP3179788B2 (ja) 2001-06-25
KR950005514B1 (ko) 1995-05-24
US5293347A (en) 1994-03-08
JPH04243085A (ja) 1992-08-31
DE4200758C2 (de) 1994-03-24

Similar Documents

Publication Publication Date Title
KR920015370A (ko) 반도체 기억장치
KR910005321A (ko) 반도체 기억장치
KR960008833A (ko) 반도체 기억 장치
KR870010551A (ko) 다이나믹 ram
KR910008727A (ko) 플래시라이트기능을 구비한 반도체기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR900005451A (ko) 반도체메모리장치
KR920013462A (ko) 반도체 기억장치
KR910010519A (ko) 반도체 메모리 회로장치
KR910016009A (ko) 메모리 장치내의 결손을 제거하기 위한 리던던시 구조
KR900003734A (ko) 휴대가능전자장치
KR870000598A (ko) 메모리 테스트 회로
KR920013472A (ko) 반도체 기억장치
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
KR870009384A (ko) 반도체 기억 장치
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR890008836A (ko) 메모리 장치
KR940006139A (ko) 스태거(stagger)판독/기록 기능을 갖는 고속 데이타 액세스용 다중 어레이 메모리 디바이스
KR870011618A (ko) 고속으로 데이타의 소거가 가능한 다이나믹 ram
KR870011615A (ko) 부분 서입 제어장치
KR910020724A (ko) 반도체 기억장치
KR870009392A (ko) 반도체 기억장치
KR940010107A (ko) 랜덤 액세스 메모리 및 그에 사용하기 위한 방법
KR910019049A (ko) 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치.

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040507

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee