KR910000079B1

KR910000079B1 - 회로 형성법

Info

Publication number: KR910000079B1
Application number: KR1019880008500A
Authority: KR
Inventors: 리쓰지 도바; 간지 무라까미; 미네오 가와모또
Original assignee: 가부시끼가이샤 히다찌 세이사꾸쇼; 미다 가쓰시게
Priority date: 1987-07-08
Filing date: 1988-07-08
Publication date: 1991-01-19
Also published as: JPS6413794A; EP0298422B1; EP0298422A3; DE3850176T2; KR890003270A; JP2550081B2; EP0298422A2; DE3850176D1

Abstract

내용 없음.

Description

회로 형성법

제1a도 내지 제1f도는 본 발명의 1실시예에 있어서의 회로 형성법의 각 공정을 설명하는 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 절연판 2 : 제1금속층

3 : 구멍 4 : 금속박층

5 : 제2금속층 6 : 도금 레지스트

7 : 패턴도금층

본 발명은 프린트 배선판의 회로 형성법에 관계된 것이며 특히 고밀도이며 미세한 회로 형성에 적합한 프린트 배선판의 회로 형성법에 관한 것이다.

프린트 배선판의 고밀도화, 미세회로화가 진행되는 중에서 이것을 달성하기 위하여 여러가지의 회로 형성법이 제안되고 있다. 그중의 하나에 동(구리)피복 적층판을 출발재료로 하여 회로소망부분 이외를 감광성의 도금 레지스트로 마스크하고 이어서 회로 소망부분에만 도금, 예를 들면 화학 동 도금을 하여 회로 형성을 하는 방법이 있다. 도금 레지스트 및 회로 형성에 불필요한 금속층 부분(즉, 도금 레지스트 아래의 금속층 부분)은, 회로 소망부분의 동 도금 완료 후 제거된다.

그러나 통상은 동 피복 적층판과 감광성 도금 레지스트와의 밀착성이 불충분하기 때문에 도금 중에 도금 레지스트가 박리되어 충분한 회로 형성이 되지 않는다는 문제가 있었다. 특히 미세회로 형성을 할 경우, 이 박리가 커다란 문제로 된다. 이 문제를 해결하기 위하여 일본국 공개특허공보 특개소 61-48831호에 기재된 바와 같이 동 피복 적층판등의 표면을 경석으로 기계적으로 문지른 후 벤조트리아졸 등의 접착 촉진제를 도포하고 이어서 감광성 도금 레지스트로 필요로 하는 분분을 마스크 하고 있었다. 이로 인해 도금 레지스트와 하지(바탕부분)인 동 표면과의 사이가 도금하고 있는 동안에 박리하는 것이 개선되게 되었다. 또 벤조트리아졸 등의 접착촉진제를 감광성 도금 레지스트에 첨가하여 동일한 효과를 얻는 방법이 고안되어 상기 박리의 문제가 개선할 수 있게 되었다.

그러나 상기 종래 기술은 접착촉진제로서 벤조트리아졸 등을 사용하기 때문에 도금막에 악영향을 미치는 경우가 있다. 즉 벤조트리아졸이 약간이지만 도금액에 녹아나와 도금막의 물성을 저하시키거나 도금 속도를 저하시키거나 더 나아가서는 두께가 불균일하게 되거나 하는 경우가 있다. 이와 같은 악영향을 주는 것을 벤조트리아졸 뿐만 아니라 밀착촉진제로 된다고 생각되는 유사 화합물, 예를 들면 2-메르캅토벤조티아졸 등 복소환계 화합물에 많다. 이와 같은 군제가 생기면 신뢰성이 뛰어난 패턴 형성이 되지 않을 뿐 아니라 경우에 따라서는 패턴 형성 그 자체가 불가능하게 된다.

본 발명의 목적은 상기 종래 기술의 난점을 해소하고 금속적층판을 출발 재료로 하여 회로 소망 부분이외를 도금 레지스트로 마스크하고 이어서 회로 소망부분에만 도전 재료를 도금하여 회로를 형성하는 방법에 있어서 도금 레지스트가 하지 금속층에 충분히 밀착하여 도금 중에 박리되는 일이 없고 또한 도금막이 악영향을 받는 일이 없고 미세회로를 형성하는 개선된 회로 형성법을 제공하는데 있다.

상기 목적은 도금 레지스트를 형성하는 하지의 제1금속층 표면에 제2금속층을 형성함으로써 달성된다. 특히 제2금속층이 회로 패턴 도금하는 금속보다도 이온화 경향이 큰 금속의 경우에 커다란 효과를 얻을 수가 있다.

패턴 도금을 하고 있는 동안에 도금 레지스트가 박리되는 현상에 대하여 조사한 바 도금 레지스트와 접하고 있는 금속층 표면의 산화물층이 패턴 도금 중에 파괴되는 것이 박리의 주원인일 것이라고 생각하기에 이르렀다. 따라서 박리를 방지하는 데는 산화물층의 파괴를 방지하거나 또는 금속층 표면에 산화물층이 형성되지 않도록 하면 된다고 생각된다. 즉 산화물층의 파괴를 방지하는데는 도금하는 금속보다도 이온화 경향이 큰 금속을 도금 레지스트의 하지 금속층에 적용하면 된다. 이에 따라 하지 금속층 표면에 형성된 산화물층은 도금하는 동안에 도금전위에 의해서 금속에 환원되는 일이 없이 안정되게 존재한다고 추정된다. 여러가지 실험의 결과 본 발명자들은 도금 레지스트를 형성하는 하지 금속층 표면에 패턴 도금을 하는 금속보다도 이온화 경향이 큰 금속으로된 제2금속층을 형성함으로써 도금 중의 도금 레지스트의 박리를 방지할 수 있는 것을 확인하기에 이르렀다. 더우기 또 하나의 생각인 산화물층이 형성되지 않도록 하는 방법에 대하여 검토한 결과 금 등의 귀금속류를 제2금속층에 적용한 경우, 마찬가지로 도금 레지스트가 박리되기가 어렵게 되는 것을 확인하였다.

즉 본 발명의 회로 형성법은 표면에 제1금속층을 갖는 절연판의 회로 형성 소망 부분이외를 도금 레지스트로 마스크하고 회로 형성 소망부분에만 패턴 도금을 하여 회로를 형성하는 방법에 있어서, 그의 제1금속층에 패턴 도금의 금속보다도 이온화 경향이 큰 금속, 또는 산화물이 되기 어려운 금, 백금 등의 귀금속을 제2의 금속층으로서 형성시킨 후에 상기 도금 레지스트로 마스크하여 상기 패턴 도금을 하는 것이다. 도금 레지스트 및 회로 형성에 불필요한 금속층 부분은 상기 패턴 도금 완료 후 주지하는 바와 같이 제거된다.

패턴 도금에는 도전율이 큰 동이 일반적으로 사용되나 이것에 한정시킬 필요는 없다. 패턴 도금에 동을 사용할경우, 제2금속층으로서 사용되는 상기 패턴 도금의 금속보다도 이온화 경향이 큰 금속으로서 알루미늄, 아연, 주석, 크롬, 철, 니켈 및 코발트로부터 선택된 적어도 1원소 또는 그들의 원소의 적어도 1원소를 적어도 5중량% 함유하는 합금이 적합하다. 또 앞에서 설명한 바같이 제2금속층으로서 사용되는 산화물이 되기 어려운 금속으로서는 금, 백금 등의 귀금속 원소(즉, 금, 은, 백금족 원소)의 적어도 1원소가 적합하다.

제1금속층이 동이며 또한 제2금속층이 상기한 것일 경우, 제2금속층의 두께는 통상 0.01 내지 l㎛로 하는 것이 적당하지만 그 이하라도 제2금속층이 제1금속층의 대부분을 피복하고 있는 한 그 나름대로의 효과가 인정된다. 그리고 일반적으로 제2금속층의 하지층의 표면이 그의 약 10% 이상의 면적에 걸쳐서 노출되어 제2금속층이 피복되어 있지 않은 때에는 도금 레지스트의 밀착 불량을 일으키기 쉬워 바람직하지 않다. 또 제2금속층이 지나치게 두꺼우면 그의 표면 조도(租度, 거침도)가 작게 되어 도금 레지스트의 밀착 불량이 발생되기 쉽다. 이 한계는 상기 조합의 경우는 1㎛로 된다. 또 금속층의 상기 조합에 한하지 않고 일반적으로 제2금속층의 두께는 1㎛이하로 해도 문제는 없다. 상술한 바와 같이 금속층의 상기 조합에 있어서는 제2금속층의 두께는 0.01 내지 1㎛로 하는 것이 적당하지만 이 범위는 금속층의 다른 조합의 경우에는 실제로 제1의 금속층상에 제2금속층의 도금과 도금 레지스트의 형성을 하고 레지스트의 기포나 박리를 실측하여 제2금속층의 두께의 최적 조건을 찾아내는 것이 좋다.

도금 금속의 하지의 제1금속층에는 금속적층판의 금속층을 사용할 수가 있으나 금속적층판의 금속층상에 다시 이것과 같은 혹은 상이한 금속의 박층을 설치하여도 좋다. 이 금속박층의 두께는 10㎛이하로 충분하다. 이 금속박층의 두께가 지나치게 얇으면 도금 레지스트 형성후의 패턴도금 전처리에서 관통구멍내의 금속박층이 제거되어 버려 바람직하지 않다. 이 금속박층은 일반적으로는 2㎛이상의 두께로 하는 것이 좋다.

본 발명의 회로 형성법은 제1금속층을 갖는 절연판의 상기 제1금속층상에 상기 제2금속층을 설치하고 나서 그 위에 도금 레지스트를 형성하는 것이외는 종래의 회로 형성법의 기술을 사용하여도 무방하다.

본 발명에 의하면 패턴 도금을 하고 있는 동안에 도금 레지스트가 박리되는 일이 없고 또 도금막이 악영향을 받는 일도 없다. 그에 따라 회로 패턴 및 도금 레지스트에 의해 그려진 소망의 회로대로 형성할 수 있으므로 미세회로를 형성할 수가 있다.

다음에 본 발명에 관하여 회로 형성의 각 공정에 있어서의 프린트 배선판의 단면도를 나타낸 제1a도 내지 제1f도를 사용하여 상세히 설명한다.

제1a도는 금속층(2)을 갖는 절연판(1)의 필요개소에 구멍(3)을 뚫은 상태를 나타낸다. 제 1금속층(2)에는 일반적으로 동이 사용되고 동 피복 적층판용으로서 시판되어 있는것이 적용된다. 절연판(1)도 시판되고 있는 유리 에폭시 적층판. 유리폴리이미드적층판, 종이페놀적층판 등 광범위한 재료가 사용된다. 제1a도의 공정에서 미리 금속층(2)을 에칭 등에 의해 회로를 형성해두는 것도 가능하며 필요에 따라 적절히 행하면 된다.

제1b도는 금속층(2)의 위에 금속박층(4)을 형성한 상태를 나타낸 것이다. 이 금속박층(4)은 반드시 필요하지 않고 경우에 따라서는 생략할 수 있다. 예를 들면 구멍(3)을 필요로 하지 않는 경우 절연판(1)이 충분히 얇고 표리의 패턴 도금이 구멍(3)내에서 용이하게 접속되는 경우, 또는 구멍(3)의 표면에 화학도금의 촉매가 부여되어서 활성화되어 있는 경우 등이다. 그러나 이 금속박층(4)을 형성함으로써 공정이 길어진다는 결점은 있으나 보다 확실한 회로 형성이 가능하다. 금속박층(4)은 증착 등의 건식법 및 도금 등의 습식법중 어느 것이라도 형성할 수 있으나 양산성을 고려하면 습식법이 유리하다고 생각된다. 습식법으로는 화학도금, 예를 들면 화학 동 도금만으로 금속박층(4)을 형성하는 방법, 혹은 화학 도금 후에 전기 도금을 하는 방법, 혹은 구멍(3)에 통상 화학 동 도금의 촉매를 부여하여 활성화 해두고, 직접 전기 도금을 하는 방법등이 있다. 이 금속박층(4)의 두께는 특히 한정되지 않지만 상술한 바와 같이 일반적으로는 2㎛이상 10㎛이하의 두께로 충분하다.

이어서 금속박층(4) 또는 금속층(2)의 위에 제2금속층(5)을 형성한다. 금속박층(4)의 위에 제2금속층(5)을 형성한 상태를 제1c도에 표시하였다. 제2금속층의 두께는 1㎛이하로 충분하다. 제2금속층 형성의 금속의 색조가 약간 나올 정도, 예를 들면 0.Ol㎛ 정도라도 효과가 얻어진다. 그러나 제2금속층(5)의 하지의 금속박층(4) 또는 금속층(2)의 표면이 광범위하게 걸쳐서(약 10% 이상) 노출된 채로 되어 있으면 충분한 효과는 얻어지지 않는다. 제1금속층이 동의 경우의 상기 재료 조합이외에서는 두께에 대해서는 그의 표면조도, 금속의 종류에 따라서도 상이되기 때문에 실용상은 최적 조건을 찾아낼 필요가 있다. 제2금속층을 형성하는 방법은 증착, 용사법(sputtering), 이온 플레이팅(ion-plating)등의 건식법, 화학도금, 전기도금, 치환도금 등의 습식법이 있으며 어느 방법이라도 형성 가능하다.

계속해서 제1d도에 표시한 바와 같이 소망하는 회로 형성부분 이외를 도금 레지스트(6)로 마스크한다.

여기서 도금 레지스트(6)와 하지 제2금속층(5)과의 밀착성을 보다 높이기 위하여 제2금속층(5)표면을 조화(租化)해두는 것이 바람직하다. 제2금속층(5)의 표면을 조화하는 방법은 제2금속층(5)표면을 기계적 또는 화학적으로 직접 조화하는 방법과 제2금속층(5)의 하지로 되는 금속박층(4) 또는 금속층(2)을 미리 조화시켜 두는 방법이 있다. 제2금속층(5)을 직접 조화하는 것은 아니고 금속박층(4) 또는 금속층(2)을 미리 조화하는 방법을 적용하면 제2금속층(5)의 종류에 관계없이 모든 금속에 대하여 동일 조화법을 적용할 수 있다.

금속박층(4) 또는 금속층(2)이 동일 경우, 다음의 조화법이 균일하고 밀착강도를 향상시키는데 유효하다. 먼저 동 표면을 과황산암모늄, 과황산나트륨과 같은 과황산염 또는 염화 제2동 등의 에칭제를 함유하는 처리액으로 조화하는 방법이 있다. 또 조화하는데는 상기 에칭제를 함유한 처리액으로 조화 후 표면을 아염소산나트륨, 아염소산칼륨과 같은 아염소산염을 함유한 용액으로 산화하고 또 환원성 처리액으로 처리하여 재차 금속동으로 하는 방법이 있다. 이 처리를 함으로써 동 표면을 보다 한층 조화할 수가 있다. 환원처리액으로서는 디메틸아민보란 등의 아민보란계 화합물을 함유한 처리액이 특히 유효하다. 또 상기 아염소산염등으로 산화한 표면은 전기적으로 음곡 환원할 수도 있고 어떤 방법으로도 적용할 수 있다.

제1d도의 도금 레지스트(6)는 인쇄법, 또는 사진법에 의해서 소망하는 부분에 형성한다. 본 발명의 목적인 미세 회로 형성에는 사진법이 유리하다. 사진법에 적용할 수 있는 도금 레지스트는 감광성의 드라이필름형의 것, 혹은 액상형의 것이 있다. 여기서 벤조트리아졸 등 도금 레지스트의 밀착성을 향상시키는 약제를 도금 특성에 악영향을 주지 않는 0.001 내지 0.5wt%의 범위로 도금 레지스트에 첨가할 수가 있다. 도금 레지스트에 관해서는 시판의 것이 예컨대 포토 에칭 공정에서 사용되는 네가티브형 포토 레지스트가 적용될 수 있다.

다음에 제1e도에 표시한 바와 같이 패턴 도금층(7)을 설치함으로써 회로 형성을 수행한다. 이 회로 형성용 패턴도금은 동 도금이 도전성의 점에서 최적이다. 또 동 도금 방법으로서 화학 동 도금 방법, 전기 동도금 방법, 그것들의 병용방법이 있다. 구멍(3)이 작은 경우는 관통 구멍 도금의 균일전착성의 관점에서 화학 동 도금이 유리하게 된다. 패턴 도금층(7)을 형성할때 노출되어 있는 제2금속층(5)을 그대로 남겨 두더라도 무방하나 아연을 제2금속층으로 한 경우 등은 내식성의 점에서도 제 2금속층을 제거하는 편이 바람직하다. 이 경우 무기산 등으로 제거할 수가 있다.

패턴 도금층(7)의 도금을 함에 있어 패턴 도금되는 하지에는 상술한 바와 같이 제2금속층(5)은 반드시 필요치는 않고 제거할 수도 있다. 마찬가지로 구멍(3)내에 관해서는 제2금속층(5)은 물론 금속박층(4)도 반드시 필요치는 않다. 그러나 구멍(3)내에 확실하게 패턴 도금을 하려면 패턴 도금에 앞서 화학 도금의 촉매를 부여하여 표면을 활성화 하는 것이 바람직하다. 다음에 화학 도금에 의해 최후까지 패턴 도금을 하던가 또는 화학 도금으로 얇게 도금을 하고 이어서 전기도금을 하는 방법이 신뢰성상 바람직하다. 특히 화학도금을 위한 촉매를 구멍(3)내 표면에 부여하여 활성화시킨 후 화학도금에 의해 금속박층(4)을 형성시키는 방법이 적합하다. 금속박층(4), 제2금속층(5)을 조화시킨 후, 화학도금의 촉매를 부여하여 활성화하는 방법은 조화표면을 변질시켜서 도금 레지스트(6)와의 밀착성을 저하시키는 경우가 있으므로 충분한 주의가 필요하다.

제1e도에 표시되는 공정 완료후는 통상의 방법으로 도금 레지스트와 불요금속층의 제거를 하고 최종의 회로 형성을 할 수가 있다. 그의 주지의 1예로서 먼저 패턴 도금층의 위에 다시 땜납 도금을 행하고 에칭 레지스트를 형성한다. 계속해서 상기 도금 레지스트(6)를 제거한다. 회로상에 형성한 에칭 레지스트에 의해 그 이외의 상기 제2금속층(5), 금속박층(4), 금속층(2)을 에칭 제거한다. 여기서 금속층(2), 금속박층(4), 제2금속층(5)이 얇은 경우는 땜납도금을 하지 않고 직접 차별 에칭(differential etching)을 하여 회로 형성할 수가 있다. 땜납도금을 할 경우 최종적으로는 필요에 따라 땜납도금을 제거할 수도 있다. 제1f도는 상기 각 공정을 완료한 상태의 단면도로서 최종 구조를 나타내고 있다.

상기 설명에서는 주로 하지 전면에 금속층이 있는 경우의 패턴도금에 대하여 설명하였으나 미리 절연판 표면에 회로 패턴을 형성하고 이것을 제1금속층으로 하여 구멍 및 관통공용 패드와 같은 더욱 필요로 하는 회로부분만을 화학 도금하여 프린트 배선판을 작성하는 방법에도 완전히 동일하게 적용할 수 있다.

또 본 발명은 상술한 양면 프린트 배선판을 바탕으로 다층화하여 다층 프린트 배선판을 제조하는 경우에도 적용할 수 있다.

이하에서 몇개의 실시예를 들어서 보다 구체직으로 설명한다.

[실시예 1]

기재두께 0.1㎜, 동 두께 9㎛의 양면 동 피복 적층판에 대하여 알칼리탈지를 하여 수세후 과황산암모늄 200g, 98% 황산 5ml를 물에 용해하여 1ℓ로 한 조성의 소프트에칭액(30℃)으로 1분간 처리하였다. 수세 후 계속 전기 아연 도금욕(세링사, 진칼룩스욕)으로 겉보기의 전류 밀도 1A/dm², 1분간 아연도금하여 두께 0.2㎛의 제2금속층을 형성시켰다. 다음에 수세, 건조후 두께 50㎛의 감광성 드라이 필름 SR-3200(히다찌가세이샤의 상표)를 라미네이트하고 소망하는 회로 네가티브 패턴을 노광, 현상에 의해 얻어 도금 레지스트로 하였다. 3% 황산으로 2분간 처리하여 수세를 한 후 하기 조성의 화학 동 도금액(71℃)중에서 패턴 도금으로서의 30의 두께의 동 도금을 하고 회로를 형성하였다.

또 수세, 산세 후 하기 땜납 도금액을 사용하여 패턴 도공상에 땜납도금을 하였다.

전류밀도, 도금시간, 액온은 각각 1a/dm²20분간 20 내지 25℃로 하였다. 땜납 도금 종료 후 염화메틸렌을 사용하여 도금 레지스트를 제거하고 다시 상기 땜납 도금층을 에칭 레지스트로 하여 도금 레지스트하의 불필요한 금속층을 에칭 제거하였다. 에칭액에는 재팬메탈제의 알칼리 에칭액을 사용하였다. 또 수세하여 본 발명의 회로 형성법에 의한 회로의 형성이 완료되었다. 알칼리 에칭액의 조성을 다음에 표시하였다.

또한 상기 겉보기의 전류밀도란 금속층의 표면이 평활하다고 가정하여 산출한 전류밀도를 가리킨다. 실제로는 금속층의 표면은 거칠어 있으므로 표면적이 겉보기 보다 크게 되고 실제의 전류밀도는 겉보기의 전류밀도보다 낮게 된다. 따라서 도금층의 실제의 두께는 겉보기의 전류밀도로 부터 산출한 두께보다 얇게 된다.

[실시예 2]

기재두께 1㎜, 동 두께 18㎛의 양면 동 피복적층판의 필요개소에 구멍을 뚫었다. 이어서 알칼리탈지를 하여 수세 후 과황산암모늄 200g, 98% 환산 5ml를 물에 용해하여 1ℓ로 한 조성의 소프트 에칭액(30℃)으로 1분간 처리하였다. 수세를 한 후, 15% 염산에 1분간 처리하고 촉매액(히다찌 가세이샤제, HS101B)에 20℃, 5분간 처리하고, 수세 후 다시 3% 염산에 20℃, 5분간 처리하여 수세를 하여 활성화하였다. 이어서 하기 조성의 화학 동 도금액(70℃)으로 약 5㎛의 두께까지 도금하였다.

수세 후 계속 전기 아연도금욕(세링샤제, 진칼룩스욕)에서 겉보기의 전류밀도 1A/dm², 1분간 아연도금 하고 두께 0.2㎛의 제2금속층을 형성하였다. 다음에 수세하고 건조 후 두께 50㎛의 감광성 드라이필름 SR-3200을 라미네이트하고 소망하는 회로 네가티브 패턴을 노광, 현상에 의해 얻어서 도금 레지스트로 하였다. 3% 황산으로 2분간 처리하여 수세를 한 후 황산동 60g/1, 황산 200g/1로 이루어진 전기 동 도금욕중에서 37℃, 3A/dm², 50분 도금을 하였다. 평균 33㎛의 두께의 동을 패턴 도금하여 회로를 형성하였다. 도금 레지스트와 불필요 금속층은 실시예 1과 동일하게 하여 제거하였다.

[실시예 3]

기재두께 1㎜, 동 두께 18㎛의 양면 동 피복 적층판의 필요개소에 구멍을 뚫었다. 이어서 알칼리 탈지를 하고 수세 후 과황산 암모늄 200g, 98% 황산 5ml을 물에 용해하여 1ℓ로 한 조성의 소프트 에칭액(30℃)으로 1분간 처리한 수세를 한 후 15% 염산으로 1분간 처리하고 촉매액 HS101B(히다찌 가세이샤의 상표)에 20℃, 5분간 침지하고, 수세 후 3% 염산으로 20℃, 5분간 처리하여 수세를 하여 활성화하였다. 다음에 동 표면을 버프 연마하고 또 퍼어미스 연마를 하여 표면을 배의 껍질처럼 오톨도톨한 상태로 거칠게 하고 수세를 한 후 실시예 1과 동일하게 전기 아연도금에 의해 두께 0.2㎛의 제2금속층을 형성하고 감광성 드라이필름의 라미네이트, 노강, 현상 및 화학 동 도금을 하여 회로를 형성하였다. 또 도금 레지스트와 불필요 금속층은 실시예 1과 동일하게 제거하였다.

[실시예 4]

기재두께 1㎜, 동 두께 18㎛와 양면 동 피복 적층판의 필요개소에 구멍을 뚫었다. 이어서 알칼리 탈지를 하고 수세 후 과황산 암모늄 200g, 98% 황산 5ml를 물에 용해하여 1ℓ로 한 조성의 소프트 에칭액(30℃)으로 1분간 처리하였다. 수세를 한 후 시안화금 칼륨 7g, 시안화칼륨 20g을 물에 용해하여 1ℓ로 한 조성의 전기 금도금 욕에서 겉보기의 전류밀도 1A/dm²로 2분간 금도금하고 두께 0.8㎛의 제2금속층을 형성하였다. 수세를 충분히 한 후 15% 염산에 1분간 침지하고 촉매액(히다찌 가세이샤 제 HS101B)에 20℃, 5분간 침지하고 수세하고 또 3% 염산에 20℃, 5분간 침지하여,수세를 하고 활성화하였다. 수세, 건조 시킨 후 실시예 1과 마찬가지로 감광성 드라이 필름의 라미레이트, 노광, 현상 및 화학 동 도금을 하여 회로를 형성하였다. 또 도금 레지스트와 불필요한 금속층은 실시예 1과 동일하게 제거하였다.

[실시예 5]

기재두께 1㎜, 동 두께 18㎛의 양면 동 피복 적층판의 필요개소에 구멍을 뚫었다. 이어서 알칼리 탈지를 하고 수세후 과황산 암모늄 200g, 98% 황산 5ml를 물에 용해하여 1ℓ로 한 조성의 소프트 에칭액(30℃)으로 1분간 처리하였다. 수세한 후 l5% 염산에 1분간 침지하고 촉매액(히다찌 가세이샤 제, HS101B)에 20℃, 5분간 침지하여 수세하였다. 이어서 아염소산 나트륨 90g/1, 수산화나트륨 15g/1, 인산나트륨 30g/1로 이루어진 처리액(75℃)에 2분간 침지하고 수세를 하였다. 다음에 디메틸아민보란 6g/1, 수산화나트륨 5g/1(40℃)에 1분간 침지하여 성형한 산화막을 환원하였다. 충분히 수세를 한 후, 실시예 1과 동일한 조건으로 전기 아연 도금, 감광성 드라이필름의 라미네이트, 노광, 현상, 과 화학 동 도금을 하여 회로를 형성하였다. 아연의 제2금속층의 두께는 0.Ol㎛였다. 또 도금 레지스트와 불필요한 금속층은 실시예 1과 동일하게 제거하였다.

[실시예 6]

기재두께 1㎜, 동두께 18㎛의 양면 동 피복 적층판의 필요개소에 구멍을 뚫었다. 이어서 알칼리 탈지를 하였다. 수세후 과황산암모늄 200g, 97% 황산 5ml를 물에 용해하여 1ℓ로 한 조성의 소프트 에칭액(30℃)으로 1분간 처리하였다. 수세를 한 후 15% 염산에 1분간 침지하고 촉매액 HS101B에 20℃, 5분간 침지하여 수세하고, 다시 3% 염산에 20℃, 5분간 침지하여 수세를 활성화하였다. 이어서 하기 조성의 화학동 도금액(70℃)으로 약 5㎛의 두께까지 도금하였다.

수세를 한 후 36% 염산 500ml/1, 염화 제2동(2수염) 40g/1를 함유한 에칭 수용액(45℃)으로 20초 처리하고 신속히 수세를 하고 다시 아염소나트륨 90g/1, 수산화나트륨 15g/1, 인산나트륨 30g/1로 이루어진 산화액(70℃)에 1분간 침지하였다. 다음에 디메틸아민보란 6g/1, 수산화나트륨 5g/1으로 한 환원성 수용액(30℃)에 1분간 침지하여 산화막을 환원하였다. 충분히 수세를 한 후 전기 아연 도금욕(세링샤제, 진카룩스욕)에서 겉보기의 전류 밀도 0.5a/dm²로 실온에서 5분간 아연도금하고 두께 0.02㎛의 제2금속층을 형성하였다. 다음에 수세 건조후 두께 50㎛의 감광성 드라이 필름 SK-3200(히다찌 가세이샤의 상표)를 라미네이트하고 소망하는 회로 네가티브 패턴을 노광, 현상에 의해 얻었다. 3% 황산으로 5분간 처리하고. 수세를 한 후 하기 조성의 화학 동 금액(72℃)으로 약 30㎛의 두께의 패턴 도금을 하여 회로를 형성하였다.

도금 레지스트와 불필요한 금속층은 실시예 1과 동일하게 해서 제거하였다.

[실시예 7]

실시에 6의 전기 아연 도금 대신에 하기 조성의 전기 주석 도금욕(20℃)에서 겉보기의 전류 밀도 0.5A/dm²로 5분간 주석도금하여 두께 0.03㎛의 제2금속층을 형성한 이외는 실시예 6과 전혀 동일한 방법으로 회로를 형성하였다.

[실시예 8]

실시예 6의 전기 아연 도금의 대신에 하기 조성의 전기 니켈 도금욕(20℃)으로 겉보기의 전류 밀도 0.5A/dm²로 3분간 니켈 도금하여 두께 0.01㎛의 제2금속층을 형성한 이외는 실시예 6과 완전히 동일한 방법으로 회로를 형성하였다.

[실시예 9]

실시예 6의 전기 아연 도금의 대신에 증착에 의해 알루미늄을 기판 표면에 약 0.1㎛의 두께까지 행함으로써 제2금속을 형성하고 또 도금 레지스트 형성 후의 황산 처리를 하기 조성으로 이루어진 처리액에 대신하여 도금면의 알루미늄을 제거한 이외는 실시예 6과 완전히 동일한 방법으로 회로를 형성하였다.

[실시예 10]

실시예 6의 전기 아연 도금 대신에 증착에 의해 크롬을 기판표면에 약 0.1㎛의 두께까지 행함으로써 제2금속층을 형성하고 또 도금 레지스트 형성 후의 황산 처리를 수산화알칼리성의 페리시안화칼륨 수용액에 대신하여 도금면의 크롬을 완전히 제거한 이외는 실시예 6과 완전히 동일한 방법으로 회로를 형성하였다.

[실시예 11]

실시예 6의 전기 아연 도금의 대신에 하기 조성의 전기 도금욕(20℃)에서 겉보기의 전류 밀도 0.2A/dm²로 2분간 금도금하여 두께 0.008㎛의 제2금속층을 형성한 이외는 실시예 6과 완전히 동일한 방법으로 회로를 형성하였다.

[실시예 12]

실시예 6의 전기 아연 도금의 대신에 하기 조성의 화학 도금액(90℃)으로 약 0.1㎛의 두께까지 Fe-Ni 합금의 도금을 하여 제2금속층을 형성한 이외는 실시예 6과 완전히 동일한 방법으로 회로를 형성하였다.

[실시예 13]

기재두께 1㎜, 동 두께 35㎛의 양면 동 피복 적층판의 필요개소에 구멍을 뚫었다. 이어서 버프연마, 또 퍼미스 연마를 하여 표면을 거칠게 하였다. 수세, 건조 후 두께 35㎛의 감광성 드라이필름(다이나켐사제 라미나 GSI)를 리미네이트하고 노광, 현상을 하여 회로 패턴을 형성하고 염산 산성 염화 제2동 수용액으로 에칭을 하고 표면 회로를 형성하였다. 수세후, 회로모양으로 잔존하는 드라이필름을 염화메틸렌으로 제거하였다. 이어서 버프 연마에 의해 면을 가지런히 하였다. 또 과황산암모늄 200g, 황산 10㎖를 물에 용해하여 1ℓ로 한 조성의 소프트에칭액(30℃)으로 1분간 처리하였다. 수세를 한 후 15% 염산에 1분간 침지하고 촉매액(히다찌가세이샤 제 HS101B)에 20℃, 5분간 침지하여 수세하고 다시 15% 염산에 침지하여 수세를 하여 활성화하였다. 다음에 화학 주석도금욕 LT-2C(시플레이샤의 상표)에 85℃, 5초 침지하여 두께 0.8㎛의 제2금속층을 형성하였다. 수세 건조 후 두께 35㎛의 감광성 드라이필름 SR-3200을 라미네이트하고 다시 노광, 현상하여 필요부분만을 노출시켰다. 3% 황산으로 5분간 처리한 후 노출 부분에 실시예1과 동일 조건으로 화학 동 도금을 하여 소망하는 회로를 형성하였다.

[실시예 14]

기재두께 1㎜, 동두께 35㎛의 양면 동 피복 적층판의 필요개소에 구멍을 뚫었다. 이어서 버프 연마, 또 퍼어미스 연마를 하여 표면을 거칠게 하였다. 수세, 건조 후 두께 35㎛의 감광성 드라이필름(다이나켐샤제, 라미나-GSI)를 라미네이트하고 노광, 현상을 하여 회로 패턴을 형성하고 염산산성 염화제2동 수용액으로 에칭을 하여 표면회로를 형성하였다. 수세후 회로모양으로 잔존하는 드라이필름을 염화메틸렌으로 제거하였다. 이어서 버프 연마에 의해 면을 가지런히 하였다. 또 과황산암모늄 200g, 황산 10㎖를 물에 용해하여 1ℓ로 한 조성의 소프트 에칭액(30℃)으로 1분간 처리하였다. 수세를 한 후 15% 염산에 1분간 침지하고 촉매액 HS101B(히다찌가세이샤의 상표)에 20℃, 5분간 침지하여 수세하고 또 15% 염산에 침지하여 수세를 하여 활성화하였다. 다음에 아염소산 나트륨 90g/1, 수산화나트륨 15g1, 인산나트륨 30g/1로 이루어진 산화막 형성 처리액(75℃)에 2분간 침지하고 다시 수세를 하였다. "다음에 디메틸아민 보란 6g/1, 수산화나트륨 5g/1로 이루어진 환원성 용액(40℃)에 1분간 침지하여 형성한 산화막을 환원하였다. 충분히 수세한 후, 하기 조성

의 화학 니켈 도금욕(90℃)에 5분간 침지하여 두께 0.1㎛의 니켈 도금층의 제2금속층을 형성하였다. 이어서 실시예 1과 동일한 조건으로 감광성 드라이필름의 라미네이트, 노광, 현상 및 화학 동 도금을 하고 소망하는 회로를 형성하였다.

[실시예 15]

기재두께 1㎜, 동 두께 35㎛의 양면 동 피복 적층판의 필요개소에 구멍을 뚫었다. 이어서 알칼리 탈지를 하였다. 수세후 과황산암모늄 200g, 황산 10ml를 물에 용해하여 1ℓ로한 조성의 소프트 에칭액(30℃)으로 1분간 처리하였다. 다음에 아염산 나트륨 90g/1, 수산화나트륨 15g/1, 인산나트륨 30g/1로 이루어진 산화막 형성 처리액 (75℃)에 2분간 침지하고 또 수세를 하였다. 다음에 Na₂So₄100g/1, NaOH 10g/1로 이루어진 전해액중에서 산화막을 전해 환원시켰다. 수세하고 다시 하기 조성의 전기 니켈 도금욕(30℃)에서 겉보기의 전류밀도 0.5A/dm²로 1분간 니켈 도금을 하여

두께 0.003㎛의 제2금속층을 형성하였다. 수세건조 후 이어서 두께 35㎛의 감광성 드라이필름(다이나 켐샤제, 라이나-GSI)를 라미네이즈하고 노광 현상을 하여 회로 패턴의 레지스트를 형성하고 에칭에 의해 회로 패턴 이외의 부분의 금속을 제거하여 소망하는 회로를 형성하였다. 또 회로모양의 감광성 드라이필름을 염화메틸렌에 의해 제거하였다. 또 수세를 한 후 15% 염산에 1분간 침지하여 촉매액(히다찌가세이샤제 HS101B)에 20℃, 5분간 침지하여 수세하고 계속해서 수세 건조시키고 두께 35㎛의 감광성 드라이필름 SR-3200을 라미네이트 하고 다시 노광, 현상하여 필요 부분만을 노출시켰다. 3% 황산으로 5분간 처리한 후 노출 부분에 실시예 1과 동일 조건으로 화학 동 도금을 하여 소망하는 회로를 형성하였다.

[비교예 1]

실시예 1에서 전기 아연 도금을 하지 않는 것 이외는 실시예 1과 완전히 동일한 방법으로 회로를 형성하였다.

[비교예 2]

실시예 2에서 전기 아연 도금을 하지 않은 것 이외는 실시예 2와 환전히 동일한 방법으로 회로를 형성하였다.

[비교예 3]

실시예 3에서 전기 금도금을 하지 않은 것이외는 실시예 3과 완전히 동일한 방법으로 회로를 형성하였다.

[비교예 4]

실시예 4에서 전기 아연 도금을 하지 않은 것이외는 실시예 4와 완전히 동일한 방법으로 회로를 형성하였다.

[비교예 5]

실시예 5에서 전기 아연 도금을 하지 않은 것이외는 실시예 5와 완전히 동일한 방법으로 회로를 형성하였다.

[비교예 6]

실시예 6에서 전기 아연 도금을 하지 않은 것이외는 실시예 6과 완전히 동일한 방법으로 회로를 형성하였다.

[비교예 7]

실시예 13에서 화학 주석 도금을 하지 않은 것이외는 실시예 13과 완전히 동일한 방법으로 회로를 형성하였다.

[비교예 8]

실시예 14에서 화학 니켈 도금을 하지 않은 것이외는 실시예 14와 완전히 동일한 방법으로 회로를 형성하였다.

[비교예 9]

실시예 15에서 전기 니켈 도금을 하지 않은 것 이외는 실시예 15와 완전히 동일한 방법으로 회로를 형성하였다.

상술한 실시예 1 내지 15에 의해 도금 레지스트와 하지와의 실질적인 박리가 일어나지 않고 소망대로의 회로를 형성할 수가 있었다. 한편 비교예 1 내지 8에서는 도금 레지스트와 하지와의 사이에 광범위에 걸친 박리가 인정되고 일부분에 패턴 도금액이 스며들어 만족할 수 있는 회로를 얻을 수가 없었다.

또한 상술한 바와 같이 본 실시예 1 내지 12에서 회로를 형성한 후 실시예 1에서 설명한 통상의 방법에 의해 회로 형성부이외의 제2금속층, 동 박층 등을 제거하여 양호한 소망하는 프린트 배선판을 얻었다.

또한 상기 각 도면에 있어서, 같은 숫자는 같은 부분을 나타내고 있다.

이상 설명한 실시예로 부터도 명백한 바와 같이 본 발명에 의하면 패턴 도금시 도금 레지스트가 하지 금속층으로 부터 박리 할 수가 없으므로 미세 회로를 형성하는데 충분한 효과를 얻을 수가 있다.

Claims

표면에 제1금속층을 갖는 절연판의 회로 형성 소망부분이외를 도금 레지스트로 마스크하고 회로 형성 소망부분에만 패턴 도금을 하여 회로를 형성하는 방법에 있어서, 이 제1금속층상에 이 패턴도금의 금속보다도 이온화 경향이 큰 금속 또는 귀금속을 제2금속층으로서 형성한 후, 상기 도금 레지스트로 마스크하고 상기 패턴 도금을 하는 것을 특징으로 하는 회로 형성방법.
제1항에 있어서, 이 제1금속층 및 이 패턴 도금의 금속이 동인 회로 형성방법.
제1항에 있어서, 상기 제2금속층이 귀금속 원소로 부터 선택한 적어도 1원소로 이루어진 회로 형성방법.
제1항에 있어서, 상기 제2금속층이 알루미늄, 아연, 주석, 크롬, 철, 니켈 및 코발트로 이루어진 군에서 선택된 적어도 1원소를 함유하는 금속으로 이루어진 회로 형성방법.
제1항에 있어서, 상기 제2금속층의 두께가 1㎛이하인 것을 특징으로 하는 회로 형성방법.
제1항에 있어서, 상기 제2금속층이 도금에 의해 형성된 것을 특징으로 하는 회로 형성방법.
제1항에 있어서, 이 패턴도금이 화학도금인 회로 형성방법.
제1항에 있어서, 상기 제2금속층 혹은 이 제2금속층의 하지로 되는 상기 제1금속층의 표면을 조화(租化)하는 것을 특징으로 하는 회로 형성방법.
제2항에 있어서, 상기 제1금속층인 동층 표면을 산화하고 다시 환원시킴으로써 조화하는 것을 특징으로 하는 회로 형성방법.
제9항에 있어서, 산화처리액이 아염소산염을 함유하는 용액이며 또한 환원 처리가 전기적 또는 아민보란 용액등의 처리액으로 화학적으로 행하여지는 것을 특징으로 하는 회로 형성방법.
제1항에 있어서, 도금 레지스트가 감광성 도금 레지스트인 것을 특징으로 하는 회로 형성방법.
제2항에 있어서, 제2금속층의 하지로 되는 동 층의 위에 다시 동 박층을 형성하여 제1금속층으로 하는 것을 특징으로 하는 회로 형성방법.
제12항에 있어서, 전기 또는 화학 도금에 의해 이 동 박층을 형성하는 것을 특징으로 하는 회로 형성방법.
제1항에 있어서, 패턴도금을 함에 앞서서 패턴도금될 노출부분인 제2금속층을 제거하는 것을 특징으로 하는 회로 형성방법.
제1항에 있어서, 제2금속층을 형성하는 공정보다 앞의 공정에서 패턴 도금을 위하여 표면의 활성화를 하는 것을 특징으로 하는 회로 형성방법.
제1항에 있어서, 상기 제2금속층이 금 또는 백금인 회로 형성방법.
제1항에 있어서, 상기 제1금속층은 도금 레지스트 형성전에 회로 패턴의 형상을 가지며, 패턴도금에 의해 더욱 필요로 하는 회로부분을 형성하는 회로 형성방법.
제1항에 있어서, 상기 패턴도금 완료 후 도금 레지스트와 불필요한 금속층을 제거하는 공정을 갖는 회로 형성방법.