Nothing Special   »   [go: up one dir, main page]

KR900003849B1 - 배선 기판과 이를 사용한 서말 프린팅 헤드 - Google Patents

배선 기판과 이를 사용한 서말 프린팅 헤드 Download PDF

Info

Publication number
KR900003849B1
KR900003849B1 KR1019870007289A KR870007289A KR900003849B1 KR 900003849 B1 KR900003849 B1 KR 900003849B1 KR 1019870007289 A KR1019870007289 A KR 1019870007289A KR 870007289 A KR870007289 A KR 870007289A KR 900003849 B1 KR900003849 B1 KR 900003849B1
Authority
KR
South Korea
Prior art keywords
layer
solder
alloy
mol
barrier
Prior art date
Application number
KR1019870007289A
Other languages
English (en)
Other versions
KR880002415A (ko
Inventor
야스노리 나리즈가
게이지 모리
아기라 야부시다
시네아기 가메이
마모루 모리다
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61161823A external-priority patent/JPH0783172B2/ja
Priority claimed from JP61171537A external-priority patent/JPS6328665A/ja
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR880002415A publication Critical patent/KR880002415A/ko
Application granted granted Critical
Publication of KR900003849B1 publication Critical patent/KR900003849B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/33505—Constructional details
    • B41J2/3351—Electrode layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/33505—Constructional details
    • B41J2/3352—Integrated circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/3355—Structure of thermal heads characterised by materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/33555—Structure of thermal heads characterised by type
    • B41J2/3357—Surface type resistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/33575—Processes for assembling process heads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81471—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

배선 기판과 이를 사용한 서말 프린팅 헤드
제 1 도는 본 발명에 의한 Ni-Cu 합금 조성비를 나타낸 Cu-Ni 합금의 평형 상태의 도면.
제 2 도는 본 발명의 1실시예에 있어서 Ni-Cu 합금막의 형성 조건을 나타낸 도면.
제 3 도는 땜납 확산 보호 금속 또는 금속 합금의 땜납 확산비를 나타낸 도면.
제 4a 도 및 제 4b 도는 본 발명의 1실시예에 있어서 서말 프린팅 헤드의 구조 단면도.
제 5 도는 종래의 납땜된 전극의 단면도.
제 6a 도는 종래의 Cu-Ni 합금을 납땜한 전극으로 사용한 기판의 단면도.
제 6b 도는 제 6a 도에 있어서 Cu-Ni 합금을 반복하여 납땜한 때 본딩부의 강도 변화를 나타낸 도면.
본 발명은 배선 기판과 그 배선 기판을 사용한 서말 프린팅 헤드(thermal printing head)에 관한 것으로, 특히 마이크로 솔더링(micro soldering)이라하는 미소전극의 납땜에 적합한 전극을 마련한 배선 기판과 그 배선 기판을 사용한 서말 프린팅 헤드에 관한 것이다.
종래의 배선 기판상에 마련된 땜납 본딩(bonding)을 위한 전극은, 제 5 도에 도시한 바와같이. 배선층(1)상에 접착용 금속층(2)(주로 크롬)와 배리어(barrier 확산 방지) 금속층(3)(예를들면 Cu,Cu­Cr,Ni,Pd,Al,Rh)를 순차적으로 적층하고, 또한 경우에 따라서는 Au 등의 산화보호막도 적층하여 형성되어 있다. 여기서 (4)는 땜납이다. 배리어 금속의 특성은 전극의 두께나 땜납의 접착이 결정한다.
예를들면 Cu는 1회 납땜으로 1∼수 μm 정도 용융 땜납중에서 융해되기 위해, 적어도 이 두께 이상의 Cu층이 필요하고, 납땜 본딩 동작을 한번 더한 경우는, 납땜의 용융은 모두 2번 행한 것이다. 예를들면 초기 땜납 본딩은 제거하고, 납땜에 의한 2번째 본딩을 행할때, Cu는 이중의 양으로 용융된 땜납내에 Cu 배리어 층에서 녹아버리므로, 실제적으로 배리어 금속층의 두께는 한번의 납땜시에 두께에 비하여 3∼4배가 필요하며, Cu 배리어 금속의 경우 적어도 3∼4μm의 층 두께가 필요로 한다.
이와 같이 기판상에 두꺼운 배리어 금속층이 형성된 경우, 열팽창률의 차이에 따라 열응력에 의한 기판의 파괴나 배리어 금속층 자체의 손상이 생기기 쉽다.
또한, 전극 보호층을 전극에 형성한 경우, 기판과 전극 사이의 레벨차에 기인하여 결함이 발생하기 쉽다. Cu 대신 다른 금속을 사용한 경우, 그러한 배리어 금속층의 필요한 두께는 Cu 배리어 층에 비하여 작지만, 땜납에서 나쁜 접착에 기인하여 불량 본딩이 발생한다. 또, Pd나 Rh는 배리어 금속으로는 대단히 고가품이다.
이러한 문제를 해결하기 위해, 샤프 기보(Technical Bulletin), No. 33. p 55∼60(1985년)에, 제 6a 도에 도시한 바와같이, Cu-Ni 합금의 사용이 공지되어 있고, 여기서 Cu-Ni 합금층은 배선과 배리어 금속층(6)으로서 1μm의 두께로 형성되는 것에 의해, 층은 2번의 본딩을 견딜 수가 있다(즉, 납땜으로는 3번). 제 6 도(a)에서, (1)은 알루미늄 박막, (2)는 저 배선층, (5)는 기판, (6)은 상 배선층, (7)은 폴리아미드-이미도 수지층, (8)은 실리콘 보호층, (9)는 골드(gold)층이다. 0.3∼0.5μm의 층 두께를 갖는 Cu-Ni 합금 배리어 층은 Rh나 Pd 배리어 층과 같이 3∼4번의 납땜에는 견딜 수가 없다.
또한, 이런 경우에, Cu-Ni 합금층 배리어로서 보호층(8)을 수지로 사용하지만, SiO2나 Ta2O5등의 무기물 재료의 보호층에서 배리어층과의 접착성에 대해서는 서술하지 않았다.
본 발명자들은 다양한 조성비를 갖는 Cu-Ni 합금 배리어 층을 검토하여 종래 기술의 문제점이 확인되고, 땜납 확산 방지성은 기판상에 50mol% Ni-50mol% Cu의 조성을 갖는 합금 배리어 층을 형성하는 것에 의해 얻을 수 있다는 것이 판명되었다. 또한, 다음과 같은 문제점이 있었다. 즉, RF 스퍼터링에 의해 Cu-Ni 합금 배리어 상에 형성된 SiO2의 보호층에서 접착성이 매우 나쁘고, 보호층이 가열이나 냉각에 의해 배리어 층에서 쉽게 이탈되어 버리며, 포토 에칭(photo etching)시에 사용된 레지스트 제거제에 대한 내식성이 나쁘고, 회로 패턴(pattern) 형성 공정에서 쉽게 부식되는 문제가 있다.
이와같이, 상기 샤프 기보에서 공개된 종래 기술은 미세회로에서 배리어 금속층의 조건이 고려되어 있지않아서, 배리어 금속층에서 IC의 납땜 단자용 재료등과 같이 수십 μm의 폭을 갖는 전극형성이나, SiO2와같이 무기 재료의 보호층 형성이 불가능하다. 또한, 막 두께가 1μm 정도이면 되는 회로에서는 사용되지만, 땜납 확산 보호층으로서는 불충분한 특성이기에 IC나 서말 프린팅 헤드 등의 납땜 단자, 특히 CCB 본딩, 로서 사용되는 것이 곤란하다.
본 발명의 목적은 땜납 확산 방지를 충분히 높게하고, 무기 재료와의 접착성이 양호하고 생산가를 저감하는 납땜 전극용 재료를 제공하는 것에 의해, 미세 회로에서의 납땜 기술의 적용을 넓은 범위에서 할 수가 있다.
상기 목적은 용융 땜납에 대하여 양호한 접착성을 갖는 금속에서, 예를들면 Sn,Pb,In 등과 같은 땜납 성분 금속의 확산비가 늦은 금속을 전극 전체 또는 그 전극의 부분에서도 땜납이 접촉하고, 동시에 땜납의 확산을 막고자 하는 부분에 사용하는 것에 의해 달성된다.
땜납 성분 금속과 전극 구성 금속사이의 확산 계수 및 확산에 필요한 활성화 에너지를 표 1에 도시하있다.
[표 1]
Figure kpo00001
상기 표에서의 단위는 다음과 같다.
Figure kpo00002
표 1에 도시한 바와같이 산화층의 성질등의 물성이나 가격의 점에서, 전극의 재료로서 Al,Cu,Ni이 가장 적절하게 사용된다. 그러나, 이러한 전극 금속도 문제가 있다. 예를들면, Al은 견고한 산화층을 짧은 시간내에 형성하므로 땜납 접착이 나쁘게 된다.
Cu는 산화에 매우 약하고 열처리에 세심한 주의를 하여야 한다. 또 Cu는 땜납 성분 금속용으로 확산비가 크기 때문에, Cu 전극을 두껍게 해야 한다. Ni은 땜납 성분 금속용으로 확산비가 작지만, 땜납 접착성이 낮아서 납땜 조건이 때로 제한된다. 따라서, 전극 단자 금속은 납땜 조건을 위해 가장 적합한 것을 선택해야 하지만, 그러한 단순 금속으로서 땜납 확산 보호와 땜납에서의 접착성을 동시에 만족하는 것은 아직 알려지지 않았다. 상술한 조건을 만족하기 위해 마련된 것이 상기 Cu-Ni 합금 배리어 층이지만, 상술한 땜납 확산 보호등에 대하여는 만족스럽지 못하다.
본 발명자들은 Cu-Ni 합금의 조성비를 최적화하여 Cu-Ni 합금 배리어층의 문제를 극복하였다.
제 1 도는 Cu-Ni 2원소 합금 평형 상태를 나타낸 것으로, 도면에서, 합금은 모두 비례하는 고체의 용해이고 부서지기 쉬운 중간 페이즈(phase)의 생성을 전체에서 전혀 관찰할 수 없다. 즉, 전부의 조성의 합금이 간단히 형성될 수 있다. 땜납 확산 보호성에 관하여는 Ni이 많은 쪽이 양호하기 때문에, 가능한 Ni의 많은 조성이 바람직하지만, 마그네트론 스퍼터링(magnetron sputtering)에 의한 고속성 막을 형성 하는것을 고려한 경우, 합금이 비자성인 것이 필요하다. 따라서 큐리(Curie)점이 0℃ 정도의 70mol% Ni-30mol% Cu 전후의 조성이 가장 적합한 것으로 알려졌다. 그러한 조성의 합금은 Ni가 다량으로 포함하므로, 이후 Ni-Cu 합금이라 한다.
Ni와 Cu 합금내에 특히 Ni가 많은 70mol% Ni-30mol% Cu 전후의 조성을 사용하는 것에 의해 0.5㎛정도의 막 두께도 3회의 납땜 공정에 견딜 수 있는 Ni이나 Rb 등의 귀금속과 동등의 땜납 확산 보호성을 갖는 막을 고속, 높은 막 두께 정밀도의 마그네트론 스퍼터링법으로 막을 형성할 수 있다. 또 무기 재료와의 접착성이나 포토 에칭 공정중에서의 내식성도 종래의 Cu-Ni 합금 배리어층보다 양호하고, 서말 프린팅헤드나 본딩 IC 등을 위해 저렴한 재료로 하여 사용될 수 있다.
본 발명의 실시예를 도면에 따라 상세히 설명한다.
[실시예 1]
실제적으로 Ni-Cu 합금을 전극으로서 형성하는 것은 여러가지 방법이 고려된다. 이하 이러한 공정에 대하여 설명한
(1) 용융 도금 공정.
기판을 용융한 Ni-Cu합금 중에 담근다. 용융 도금 공종의 적용은 Ni-Cu막의 두께 기판의 내열성에 의해 한정된다.
(2) 용융 주입 공정.
용융된 Ni-Cu합금은 기판상에 뿌려 준다. 용융 주입 공정의 적용은 기판의 내열성과 Ni-Cu막의 두께에 의해 매우 제한된다.
(3) 가스 페이즈 도금 공정.
증착과 스퍼터링은 가스 페이즈(gas phase)도금 공정의 대표적인 것으로, Ni-Cu막을 낮은 기판 온도로 기판상에 일정하게 형성할 수가 있다.
이러한 3가지의 공정중에서, 가스 페이즈 도금 공정이 가장 유망하므로, 본 실시예에서는 Ni-Cu막을 가스 페이즈 도금 공정에 의하여 형성하였다. 얇은 막을 균일하게 형성하기 위한 수단으로서, 스퍼터링이 유력하지만, 합금의 스퍼터링은 일반적으로 조성의 변동이 크게 된다.
본 발명자들은 조성에서 변동이 큰 원인을 고려한 결과, 스퍼터링에서 사용한 타게트(target)의 냉각을 충분히 하면 안정하게 스퍼터링에 의하여 합금막을 형성할 수가 있었다. 이것에 기인하여, Ni-Cu합금의 타게트를 제작하고, 마그네트론 스퍼터링법에 의해 기판상에 Ni-Cu 막을 형성한다. 마그네트론 스퍼터링법에 의해 형성된 막의 방전 특성과 조성 분석의 결과를 제 2 도 및 표 2에 도시하였다.
[표 2]
Figure kpo00003
표 2와 제 2 도의 결과에서, 타게트의 조성이 그러한 기판상에 Ni-Cu샘플막에 있어서 제현된 것이 명확하고, 본 방법에서 Ni-Cu합금막은 마그네트론 스퍼터링법에 의해 형성된다.
본 실시예에서 형성된 Ni-Cu합금 샘플막은 저항율이 40∼50μΩ·cm이고, 이 값은 Cu전극에서 땜납 본딩에 의해 생성된 Sn과 Cu의 금속간 화합물과 동등 레벨인 것에서, 땜납 본딩 부분에서의 저항 상승도 종래와 동등 레벨인 것으로 고려된다.
표 2 에 나타낸 샘플막의 형성을 위한 조건은 다음과 같다.
분석법 : EPMA(electron probe microanalysis
조건 : 가속전압 : 25kV
샘플 전류 : 10nA
빔 반경 : 100μm
분광 결정 : LiF
합금 타게트 조성 : 67mol%Ni-33mol%Cu
[실시예 2]
실시예 1에 있어서, Ni-Cu합금막은 마그네트론 스퍼터링법에 의해 형성될 수 있는 것이 알려져 있으므로, 본 실시예에서는, 다음의 조성을 갖는 Ni-Cu합금막을 형성하여 땜납 확산보호성을 비교한다.
(1) 60mol%Ni-40mol%Cu
(2) 65mol%Ni-35mol%Cu
(3) 67mol%Ni-33mol%Cu
(4) 72mol%Ni-28mol%Cu
(5) 75mol%Ni-25mol%Cu
(6) 77mol%Ni-23mol%Cu
제 3 도는 그 결과를 온도에 대한 땜납의 확산비로 형성된 Ni-Cu합금막의 땜납 확산 보호성을 나타낸 도면으로, 0.2μm의 두께를 갖는 각종 금속막을 확산비가 큰 63mol%Sn-37mol%Pb의 땜납이 통과한 시간을 측정하여 얻은 것이다. 제 3 도에서 명확한 바와같이, Ni-Cu합금막은 Ni양이 많으며, 땜납을 위한 확산비는 작다. 65mol%Ni-35mol%Cu합금막은 땜납을 위한 확산비에서 Rh막과 동등하다. 상술한 바와같이 금속막 (1)∼(6)사이에서,(4) 75mol%Ni-25mol%Cu합금막의 경우 마그네트론 스퍼터링법에 의한 글로우(g1ow)방전이 발생하기 어렵고(5) 77mol%Ni-23mol%Cu합금의 경우 마그네트론 스퍼터링법에 의한 글로우 방전은 발생하지 않는다. 따라서 이러한 두 합금막의 확산비는 결정할 수 없었다. 따라서, 통상의 페라이트(ferrite)자석을 사용한 마그네트론 스퍼터링법으로서는 75mol%Ni-25mol%Cu의 조성으로 막을 형성하는데 한계가 있다는 것이 판명되었다.
즉, 본 조성비에 있어서, 실온에서 강자성이 나타난다. 희박한 어스(earth)자석을 사용하면, 75mol%Ni이상의 Ni양과 같은 강자성을 나타낸 것으로도 마그네트론 스퍼터링은 가능하지만, 글로우 방전의 국소화를 위해 타게트(본 발명에서는 Ni-Cu합금판)의 이용 효율이 극단적으로 나빠지는 것이 잘 알려져 있다. 이와 같은 것에서, Ni-Cu합금의 Ni최적 조성은, 제 1 도에 도시한 바와같이, 65mol%Ni-75mol%Ni의범위인 것이 판명되었다.
[실시예 3]
본 실시예에서, 본 발명의 서말 프린팅 헤드에 적용한 예를 도시한다.
제 4a 도에 도시한 바와같이, 기판(5)상에, 발열저항층(14), 본딩 및 전기 도전 전극(2), 배선층(1), 베리어 금속층(3)과 땜납 접착 보호층(15)를 증착, 스퍼터링법 또는 도금등에 의해 순차적으로 막을 형성한다.
다음의 설명은 스퍼터링법에 예를 설명한다.
발열 저항층(14)로서 Cr-Si-O계의 저항층을 형성하고 그위에 본딩 및 전기 도전 금속층(2)로서 Cr층을 1000Å의 두께로 형성한다. 또 그위에 배선층(1)으로서 Cu층을 0.5∼2μm의 두께로 형성한다. 본 발명의 72mol%Ni-28mol%Cu합금층은 베리어 금속층(3)으로서 0.3∼0.5μm의 두께로 형성된다. 그위에 땜납 접착 보호층(15)로서 Cr층을 50∼500Å의 두께로 형성한다. 따라서, 상층에서부터 순차적으로 포토에칭에 의해 패턴을 형성한다.
땜납 접착 보호층(15), 배선층(1), 본딩 및 전기 전로 전극(2)와 발열 저항층(14)는 종래의 기술에 의해 포토에칭된다. 본 발명의 Ni-Cu의 베리어 금속층(3)은 염화 제 2 철 용액, 염화 구리 용액, 과황산 암모늄 용액 또는 요오드와 요오드화 암모늄의 용액의 어느것도 에칭으로 가능하다는 것이 판명되었다. 또, 이러한 에칭액은 Cu배선층(1)을 용해하므로 실질적으로는 베리어 금속이며, 본 발명에 의하여, Ni-Cu합금과 배선층인 Cu의 2층을 동시에 연속하여 에칭하는 이점이 있다.
이와같이, 발열 저항 패턴, 배선 패턴과 땜납 본딩전극 패턴을 형성한후, 종래 기술에 의해 발열 저항층(14)가 노출되어 있는 위에 보호층(8)로서 SiO2을 마스크(mask)증착 또는 마스크 스퍼터링법등에 의해 형성한다.
필요하다면, 납땜을 하는 부분에 미리 땜납(4)를 공급하던가, 또는 땜납의 액에 담그어 Ni-Cu합금상에 땜납을 형성한다. 그러나 땜납 접속한 대상물이 충분한 땜납양을 미리 보유한 경우에는 불필요하다. 마지막으로, 드라이버(driver)-IC(16)과 외부 접속 전극(17)은 납땜에 의해 배리어 금속층(3)을 본드하는 것에 의해서, 서말 프린트 헤드가 완성된다.
본 실시예에 도시한 바와같은 드라이버-IC는 현재의 칩 제조 기술로서는 0.1∼0.3%의 불량칩이 섞여있으므로, 서말 프린팅 헤드와 같이 수십개의 칩을 적재한 경우에는, 몇개의 서말 프린팅 헤드에 약 1개의 불량칩을 적재하는 것이 되므로, 불량의 서말 헤드가 발생할 확률은 매우 높다. 따라서, 칩 교환이 가능한 땜납 본딩 금속 구성을 필요로 한다. 이를위해 종래의 기술에서는 배리어 Cu금속층을 3∼4μm두께로 형성하였지만, 본 실시예에서는 배리어 Ni-Cu합금층의 두께를 Cu금속층의 약 십분의 일인 0.5μm로 하였다. 칩을 2회 교환하여도 어떠한 문제가 발생하지 않는다. 배리어 Ni-Cu합금층은 40∼50μΩ.cm의 저항율을 갖지만, 이 값은 Sn과 Cu의 금속간 화합물(종래 기술의 배리어 Cu금속층이 땜납에 의해 접속한때 형성된다)과 동등하고, 본드 부분에서 저항 상승도 종래 기술과 동일하다.
배리어 Ni-Cu합금층 표면의 접착성에 관하여는, 몇 %농도에서 희석 황산 용액에 담그는 것에 의해 표면에 존재하는 Ni산화물로 된 얇은 막을 제거하고 땜납의 접착성을 확보할 수 있다. 상기 전 처리를 행하여 납땜하는 때는, 접착성 문제가 발생하지 않지만, 본 처리를 행한후 방치하여두면 납땜된 표면에 다시 얇은 Ni산화막이 생성되므로, 이런 경우에는 Ni과 치환 반응하여 표면에 Au를 침전시킬 수 있는 시판용 금의 치환 도금액을 사용하여 납땜된 면을 Au로 코팅하는 것에 의해, 영구적인 땜납 접착성을 얻는 것이 가능하다.
땜납 본드 부분의 접속 강도는, 배리어 합금층의 조성이 72mol%Ni-28mol%Cu의 예에서는 63mol%Sn-37mol%Pb 땜납을 사용한 경우 평균 파괴 강도는 5.2kg/mm2이고, 파괴는 단지 본드 부분에서 발생한다. 종래의 배리어 Cu는 금속층에 비하여 적어도 파괴 강도는 1.3배 이상이다.
[실시예 4]
제 4b 도에 도시한 바와같이, 발열 저항층(14), 본딩 및 전기 도전 전극(2), 배선층(1), 땜납 접착보호층(15)와 배리어 금속층(3)은 증착, 스퍼터링법 또는 도금에 의해 기판상에 순차적으로 막을 형성한다.
다음의 설명은 스퍼터링법에 의한 예로서 설명한다.
발열 저항층(14)로서 Cr-Si-O계의 저항층을 형성하고, 그 위에 본딩 및 전기 도전 금속층(2)으로서 Cr층을 1000Å의 두께로 형성한다. 또한, 그위에 기판(1)로서 Cu층을 0.2∼2μm의 두께로 형성한다. 그위에 땜납 접착 보호층(15)로서 Cr층을 50∼500Å의 두께로 형성하고, 본 발명의 72mol%Ni-28mol%Cu합금층을 그위에 배리어 금속층(3)으로서 0.3∼0.5μm의 두께로 형성된다. 이러한 막을 순차척으로 실시예 3 과같이, 포토 에칭하여 패턴화한다.
이와같이 발열 저항 패턴, 배선패턴, 땜납 접착 보호층 패턴과 땜납 본딩전극 패턴을 형성한후, 종래 기술에 의해 발열저항층(14)가 노출되어 있는 위에 보호층(8)로서 SiO2를 마스크 증착 또는 마스크 스퍼터링법에 의해 형성한다.
본 실시예에서, 땜납 접속하는 부분에만 배리어 Ni-Cu합금층이고, 배리어 Ni-Cu합금 부분 주위의 부분은 땜납 접착 보호 금속(15)로 코팅된다. 따라서, 땜납 본딩 금속 표면상에 평면 방향에의 땜납의 확장을 방지하므로 구조가 사용안되는 이점도 갖는다.
또한 다음과 같은 가열처리의 이점도 갖는다.
Ni-Cu합금과 Cu가 접한 상태에서, 예를들면, 300∼400℃에서 몇 시간 가열하면, Ni-Cu합금중의 Ni와Cu가 서로 확실하므로 Cu의 배선 저항이 증가하지만, 본 실시예와 같이, Cr이 사이에 있으므로 상호 확산이 방지되고 배선 저항은 가열처리에 영향을 받지 않는다.
따라서, 배선층으로 Cu를 사용한 경우 현저한 효과를 얻을 수 있고, 이 효과는 적어도 50Å의 두께인 Cr층이면 좋다.
실시예 3 및 4에서, 납땜을 한 전극의 두께가 종래 기술 전극의 1/2∼수십분의 일로 되므로 미세회로, 예를들면 서말 프린팅 헤드의 납땜이 용이하게 되고 제조단가도 저렴하게 된다. 또한 본 전극 재료는 땜납 본딩 강도와 땜납 접착성이 종래의 전극 재료 이상의 특성을 갖고 땜납 접속 부분의 신뢰성이 높다.
이와같이 현저한 특성은 배리어 Ni-Cu합금층이 65mol%Ni-35mol%Cu에서 25mol%Ni-75mol%Cu까지의 조성 범위에서 나타나고, 이 조성범위에서 Cu가 많은 만큼 땜납 접착성이 양호하고, Ni가 많은 만큼 땜납의 확산이 느려지는 경향이 있다. 이 조성 범위에서는, 배리어 Ni-Cu합금층은 또한 SiO2등의 무기재료와의 접착성도 양호하고, 포토에칭 공정에 있어서 내식성도 충분하므로 IC, 서말 프린팅 헤드등과 같은 많은 종류의 전기 제품에 적용된다.

Claims (2)

  1. 요구하는 배선을 갖는 배선 기판에 있어서, 납땜을 하는 전극의 일부 또는 전부가 Ni와 Cu의 합금으로 조성되고, 그 조성이 65mol%Ni-35mol%Cu에서 75mol%Ni-25mol%Cu까지의 범위내인 합금인 것을 특징으로 하는 배선기판.
  2. 요구하는 배선을 갖는 서말 프린팅 헤드에 있어서, 납땜을 하는 부분이 Ni와 Cu의 합금으로 조성되고, 그 조성이 65mol%Ni-35mol%Cu에서 75mol%Ni-25mol%Cu까지의 범위내인 합금인 것을 특징으로하는 서말 프링팅 헤드.
KR1019870007289A 1986-07-11 1987-07-08 배선 기판과 이를 사용한 서말 프린팅 헤드 KR900003849B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP161823 1986-07-11
JP86-161823 1986-07-11
JP61161823A JPH0783172B2 (ja) 1986-07-11 1986-07-11 配線基板
JP171537 1986-07-23
JP61171537A JPS6328665A (ja) 1986-07-23 1986-07-23 サ−マルヘツドとその製造方法
JP86-171537 1986-07-23

Publications (2)

Publication Number Publication Date
KR880002415A KR880002415A (ko) 1988-04-30
KR900003849B1 true KR900003849B1 (ko) 1990-06-02

Family

ID=26487807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870007289A KR900003849B1 (ko) 1986-07-11 1987-07-08 배선 기판과 이를 사용한 서말 프린팅 헤드

Country Status (2)

Country Link
US (1) US4806725A (ko)
KR (1) KR900003849B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839600B2 (ja) * 1989-12-20 1998-12-16 株式会社日立製作所 サーマル・ヘッド及びその製造方法
JP3198661B2 (ja) * 1992-10-14 2001-08-13 株式会社村田製作所 誘電体共振器装置およびその実装構造
DE19735760A1 (de) * 1997-08-18 1999-02-25 Zeiss Carl Fa Lötverfahren für optische Materialien an Metallfassungen und gefaßte Baugruppen
JP3868854B2 (ja) * 2002-06-14 2007-01-17 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合体およびその製造方法
JP2004300467A (ja) * 2003-03-28 2004-10-28 Alps Electric Co Ltd 金属体の表面構造
US7413670B2 (en) * 2004-06-25 2008-08-19 Mutual-Pak Technology Co., Ltd. Method for forming wiring on a substrate
CN101454887B (zh) * 2006-05-29 2011-03-23 日本电气株式会社 电子部件、半导体封装件和电子器件
US8320083B1 (en) * 2007-12-06 2012-11-27 Magnecomp Corporation Electrical interconnect with improved corrosion resistance for a disk drive head suspension
JP5497911B2 (ja) * 2010-11-12 2014-05-21 Ｊｘ日鉱日石金属株式会社 フレキシブルラミネート基板への回路形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2150094A (en) * 1935-02-21 1939-03-07 Int Nickel Co Treatment of nickel and nickel alloys and products resulting therefrom
US2090946A (en) * 1936-10-16 1937-08-24 Eisler Electric Corp Alloy metal
US2234955A (en) * 1939-01-28 1941-03-18 Int Nickel Co Nickel alloys and process of treating the same
US3282689A (en) * 1963-07-03 1966-11-01 Allis Chalmers Mfg Co Welding wire consisting of nickeltitanium-carbon-silicon-copper
US4195937A (en) * 1977-09-19 1980-04-01 Termcom, Inc. Electroresistive printing apparatus

Also Published As

Publication number Publication date
US4806725A (en) 1989-02-21
KR880002415A (ko) 1988-04-30

Similar Documents

Publication Publication Date Title
US4372809A (en) Method for manufacturing solderable, temperable, thin film tracks which do not contain precious metal
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
KR900003849B1 (ko) 배선 기판과 이를 사용한 서말 프린팅 헤드
US4685203A (en) Hybrid integrated circuit substrate and method of manufacturing the same
US4068022A (en) Methods of strengthening bonds
US4829553A (en) Chip type component
TWI413146B (zh) 晶片熔絲及其製造方法
KR100764386B1 (ko) 고온공정에 적합한 절연구조체 및 그 제조방법
US3495959A (en) Electrical termination for a tantalum nitride film
JPH04196392A (ja) 薄膜配線回路用はんだ付け電極
JPS60214544A (ja) 絶縁材料に金属を密着して付着させる方法
JPH0137876B2 (ko)
US3554876A (en) Process for etching and electro plating a printed circuit
JPS6374657A (ja) サ−マルヘツド
JPS6318695A (ja) 配線基板
JPH0466688B2 (ko)
JP3857219B2 (ja) 配線基板およびその製造方法
JPH06260751A (ja) 薄膜配線回路基板とその製造方法及びそれを用いた電子回路
JP2593646B2 (ja) 電子部品
JP2759296B2 (ja) ロウ付け用材料
JPH04218919A (ja) 電極及びその製造方法
JPS5911554B2 (ja) 絶縁物基板の金属被膜形成法
JPS6117394A (ja) 接合材料の製造方法
JPH05206098A (ja) 金属多層膜を有するセラミックス基材のエッチング方法
JPS58222533A (ja) 電極基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19870708

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19870708

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19900501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19900827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19900924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19900924

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19930331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19940415

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19950414

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19960409

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19970409

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19971227

Start annual number: 9

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20010417

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20020503

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20020503

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee