KR20250009004A

KR20250009004A - 적층형 전자 부품

Info

Publication number: KR20250009004A
Application number: KR1020250001929A
Authority: KR
Inventors: 한승훈; 나재영; 김성수; 임진형; 강윤성; 조지홍
Original assignee: 삼성전기주식회사
Priority date: 2021-12-31
Filing date: 2025-01-07
Publication date: 2025-01-16
Also published as: US20230215641A1; CN116387036A; KR20230103352A; US12148572B2; JP2023099439A

Abstract

본 발명의 일 실시예에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되는 제1 접속부, 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부, 상기 제1 접속부로부터 상기 제2 면의 일부까지 연장되는 제3 밴드부를 포함하는 제1 외부 전극; 상기 제4 면에 배치되는 제2 접속부, 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부, 및 상기 제2 접속부로부터 상기 제2 면의 일부까지 연장되는 제4 밴드부를 포함하는 제2 외부 전극; 상기 제1 및 제2 접속부 상에 배치되며, 상기 제2 면, 제3 및 제4 밴드부를 덮도록 배치되는 절연층; 상기 제1 밴드부 상에 배치되는 제1 도금층; 및 상기 제2 밴드부 상에 배치되는 제2 도금층; 을 포함하며, 상기 절연층은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

Description

적층형 전자 부품{MULTILAYER ELECTRONIC COMPONENT}

본 발명은 적층형 전자 부품에 관한 것이다.

적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.

이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.

또한, 최근 자동차용 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 특성이 요구되고 있다.

적층 세라믹 커패시터의 소형화 및 고용량화를 위해서는 내부 전극 및 유전체층을 얇게 형성하여 적층 수를 증가시켜야 하며, 용량 형성에 영향을 미치지 않는 부분의 부피를 최소화시켜 용량구현에 필요한 유효 부피 분율을 증가시킬 필요가 있다.

또한, 제한된 기판의 면적 내에서 최대한 많은 수의 부품을 실장하기 위해서는 실장 공간을 최소화할 필요가 있다.

또한, 적층 세라믹 커패시터의 소형화 및 고용량화에 따라 마진의 두께가 얇아짐에 따라 외부의 수분 침투 또는 도금액의 침투가 용이해질 수 있고, 이로 인해 신뢰성이 취약해질 수 있다. 따라서, 외부의 수분 침투 또는 도금액의 침투로부터 적층 세라믹 커패시터를 보호해 줄 수 있는 방안이 요구된다.

본 발명의 여러 목적 중 하나는 단위 부피당 용량이 향상된 적층형 전자 부품을 제공하기 위함이다.

본 발명의 여러 목적 중 하나는 신뢰성이 향상된 적층형 전자 부품을 제공하기 위함이다.

본 발명의 여러 목적 중 하나는 실장 공간을 최소화할 수 있는 적층형 전자 부품을 제공하기 위함이다.

다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되는 제1 접속부, 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부를 포함하는 제1 외부 전극; 상기 제4 면에 배치되는 제2 접속부, 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부를 포함하는 제2 외부 전극; 상기 제2 면 상에 배치되어 상기 제1 및 제2 접속부 상으로 연장되어 배치되는 절연층; 상기 제1 밴드부 상에 배치되는 제1 도금층; 및 상기 제2 밴드부 상에 배치되는 제2 도금층; 을 포함하며, 상기 절연층은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

본 발명의 일 실시예에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되는 제1 접속부, 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부, 상기 제1 접속부로부터 상기 제2 면과 제3 면을 연결하는 코너로 연장되어 배치되는 제1 코너부를 포함하는 제1 외부 전극; 상기 제4 면에 배치되는 제2 접속부, 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부, 및 상기 제2 접속부로부터 제2 면과 제4 면을 연결하는 코너로 연장되어 배치되는 제2 코너부를 포함하는 제2 외부 전극; 상기 제1 및 제2 접속부 상에 배치되며, 상기 제2 면, 제1 및 제2 코너부를 덮도록 배치되는 절연층; 상기 제1 밴드부 상에 배치되는 제1 도금층; 및 상기 제2 밴드부 상에 배치되는 제2 도금층; 을 포함하며, 상기 제3 면의 연장선으로부터 상기 제1 코너부의 끝단까지의 상기 제2 방향 평균 크기를 B3, 상기 제4 면의 연장선으로부터 상기 제2 코너부의 끝단 까지의 상기 제2 방향 평균 크기를 B4, 상기 제3 면과 상기 제2 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G1, 상기 제4 면과 상기 제1 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G2라 할 때, B3?G1 및 B4?G2를 만족하며, 상기 절연층은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

본 발명의 일 실시예에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되는 제1 연결 전극 및 상기 제1 면에 배치되어 상기 제1 연결 전극과 연결되는 제1 밴드 전극을 포함하는 제1 외부 전극; 상기 제4 면에 배치되는 제2 연결 전극 및 상기 제1 면에 배치되어 상기 제2 연결 전극과 연결되는 제2 밴드 전극을 포함하는 제2 외부 전극; 상기 제1 연결 전극 상에 배치되는 제1 절연층; 상기 제2 연결 전극 상에 배치되는 제2 절연층; 상기 제1 밴드 전극 상에 배치되는 제1 도금층; 및 상기 제2 밴드 전극 상에 배치되는 제2 도금층; 을 포함하며, 상기 제1 및 제2 절연층은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

본 발명의 여러 효과 중 하나는 외부 전극의 접속부 상에는 절연층을 배치하고, 외부 전극의 밴드부 상에는 도금층을 배치함으로써, 적층형 전자 부품의 단위 부피당 용량을 향상시키면서도 신뢰성을 향상시킨 것이다.

본 발명의 여러 효과 중 하나는 적층형 전자 부품의 실장 공간을 최소화한 것이다.

본 발명의 여러 효과 중 하나는 절연층이 하프늄(Hf)을 포함하는 산화물을 포함함으로써, 내습 신뢰성 및 도금액에 대한 내산성을 향상시키고 크랙 발생 및 전파를 억제한 것이다.

본 발명의 여러 효과 중 하나는 절연층이 하프늄(Hf)을 포함하는 산화물을 포함함으로써, 글래스와 맞닿는 부분에서 확산(diffusion)이 발생하는 것을 억제하여 절연층의 연속성이 저하되는 것을 억제한 것이다.

다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 적층형 전자 부품의 바디의 사시도를 개략적으로 도시한 것이다.
도 3은 도 1의 I-I`에 따른 단면도이다.
도 4는 도 2의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 도 1의 적층형 전자 부품이 실장된 기판의 사시도를 개략적으로 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 7은 도 6의 II-II`에 따른 단면도이다.
도 8은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 9는 도 8의 III-III`에 따른 단면도이다.
도 10은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 11은 도 10의 IV-IV`에 따른 단면도이다.
도 12는 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 13은 도 12의 V-V`에 따른 단면도이다.
도 14는 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 15는 도 14의 VI-VI`에 따른 단면도이다. 도 16은 도 14의 변형예를 도시한 것이다.
도 17은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 18은 도 17의 VII-VII`에 따른 단면도이다.
도 19는 본 발명의 일 실시예에 따른 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 20은 도 19의 XIV-XIV`에 따른 단면도이다.
도 21은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 22는 도 21의 VIII-VIII`에 따른 단면도이다. 도 23은 도 21의 변형예를 도시한 것이다.
도 24는 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 25는 도 24의 IX-IX`에 따른 단면도이다. 도 26는 도 24의 변형예를 도시한 것이다.
도 27는 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 28은 도 27의 X-X`에 따른 단면도이다. 도 29은 도 27의 변형예를 도시한 것이다.
도 30은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 31는 도 30의 XI-XI`에 따른 단면도이다. 도 32은 도 30의 변형예를 도시한 것이다.
도 33은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 34는 도 33의 XII-XII`에 따른 단면도이다.
도 35은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 36는 도 35의 XIII-XIII`에 따른 단면도이다. 도 37는 도 35의 변형예를 도시한 것이다.
도 38은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 39는 도 38의 XV-XV`에 따른 단면도이다.
도 40은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 41은 도 40의 XVI-XVI`에 따른 단면도이다. 도 42은 도 40의 K1 영역을 확대한 확대도이다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.

도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.

도 2는 도 1의 적층형 전자 부품의 바디의 사시도를 개략적으로 도시한 것이다.

도 3은 도 1의 I-I`에 따른 단면도이다.

도 4는 도 2의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.

도 5는 도 1의 적층형 전자 부품이 실장된 기판의 사시도를 개략적으로 도시한 것이다.

이하, 도 1 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 적층형 전자 부품(1000)에 대해 설명하도록 한다.

본 발명의 일 실시예에 따른 적층형 전자 부품(1000)은, 유전체층(111), 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 상기 제3 면에 배치되는 제1 접속부(131a), 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부(131b), 및 상기 제1 접속부로부터 상기 제2 면의 일부까지 연장되는 제3 밴드부(131c)를 포함하는 제1 외부 전극(131); 상기 제4 면에 배치되는 제2 접속부(132a), 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부(132b), 및 상기 제2 접속부로부터 상기 제2 면의 일부까지 연장되는 제4 밴드부(132c)를 포함하는 제2 외부 전극(132); 상기 제1 및 제2 접속부 상에 배치되며, 상기 제2 면, 제3 및 제4 밴드부(131c, 132c)를 덮도록 배치되는 절연층(151); 상기 제1 밴드부(131b) 상에 배치되는 제1 도금층(141); 및 상기 제2 밴드부(132b)상에 배치되는 제2 도금층(142); 을 포함하며, 상기 절연층(151)은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.

바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.

바디(110)는 제1 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.

일 실시예에서, 바디(110)는 제1 면과 제3 면을 연결하는 제1-3 코너, 상기 제1 면과 제4 면을 연결하는 제1-4 코너, 상기 제2 면과 제3 면을 연결하는 제2-3 코너, 상기 제2 면과 제4 면을 연결하는 제2-4 코너를 포함하며, 상기 제1-3 코너 및 제2-3 코너는 상기 제3 면에 가까워질수록 상기 바디의 제1 방향 중앙으로 수축된 형태를 가지고, 상기 제1-4 코너 및 제2-4 코너는 상기 제4 면에 가까워질수록 상기 바디의 제1 방향 중앙으로 수축된 형태를 가질 수 있다.

유전체층(111) 상에 내부 전극(121, 122)이 배치되지 않은 마진 영역이 중첩됨에 따라 내부 전극(121, 122) 두께에 의한 단차가 발생하여 제1 면과 제3 내지 제5 면을 연결하는 코너 및/또는 제2 면과 제3 내지 제5 면을 연결하는 코너는 제1 면 또는 제2 면을 기준으로 볼 때 바디(110)의 제1 방향 중앙 쪽으로 수축된 형태를 가질 수 있다. 또는, 바디의 소결 과정에서의 수축 거동에 의해 제1 면(1)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너 및/또는 제2 면(2)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너는 제1 면 또는 제2 면을 기준으로 볼 때 바디(110)의 제1 방향 중앙 쪽으로 수축된 형태를 가질 수 있다. 또는, 칩핑 불량 등을 방지하기 위하여 바디(110)의 각 면을 연결하는 모서리를 별도의 공정을 수행하여 라운드 처리함에 따라 제1 면과 제3 내지 제6 면을 연결하는 코너 및/또는 제2 면과 제3 내지 제6 면을 연결하는 코너는 라운드 형태를 가질 수 있다.

상기 코너는 제1 면과 제3 면을 연결하는 제1-3 코너, 제1 면과 제4 면을 연결하는 제1-4 코너, 제2 면과 제3 면을 연결하는 제2-3 코너, 제2 면과 제4 면을 연결하는 제2-4 코너를 포함할 수 있다. 또한, 코너는 제1 면과 제5 면을 연결하는 제1-5 코너, 제1 면과 제6 면을 연결하는 제1-6 코너, 제2 면과 제5 면을 연결하는 제2-5 코너, 제2 면과 제6 면을 연결하는 제2-6 코너를 포함할 수 있다. 바디(110)의 제1 내지 제6 면은 대체로 평탄한 면일 수 있으며, 평탄하지 않은 영역을 코너로 볼 수 있다. 이하, 각 면의 연장선이란 각 면의 평탄한 부분을 기준으로 연장한 선을 의미할 수 있다.

이때, 외부 전극(131, 132) 중 바디(110)의 코너 상에 배치된 영역을 코너부, 바디(110)의 제3 및 제4 면 상에 배치된 영역을 접속부, 바디의 제1 및 제2 면 상에 배치된 영역을 밴드부라 할 수 있다.

한편, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성하는 경우에는 제1 면과 제5 및 제6 면을 연결하는 부분 및 제2 면과 제5 및 제6 면을 연결하는 부분이 수축된 형태를 가지지 않을 수 있다.

바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.

본 발명의 일 실시예에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO₃계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO₃, BaTiO₃에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba_1-xCa_x)TiO₃(0<x<1), Ba(Ti_1-yCa_y)O₃(0<y<1), (Ba_1-xCa_x)(Ti_1-yZr_y)O₃ (0<x<1, 0<y<1)또는 Ba(Ti_1-yZr_y)O₃ (0<y<1) 등을 들 수 있다.

또한, 상기 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO₃) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.

한편, 유전체층(111)의 평균 두께(td)는 특별히 한정할 필요는 없다.

다만, 일반적으로 유전체층을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 유전체층의 두께가 0.35μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.

본 발명의 일 실시예에 따르면, 절연층을 외부 전극의 접속부 상에 배치하고, 도금층을 외부 전극의 밴드부 상에 배치함으로써 외부의 수분 침투, 도금액의 침투 등을 방지하여 신뢰성을 향상시킬 수 있기 때문에, 유전체층(111)의 평균 두께가 0.35μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.

따라서, 유전체층(111)의 평균 두께가 0.35μm 이하인 경우에 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다.

상기 유전체층(111)의 평균 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.

유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.

바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 상기 용량 형성부(Ac)의 제1 방향 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.

또한, 상기 용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.

커버부(112, 113)는 상기 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 상기 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다.

상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.

상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.

즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO₃)계 세라믹 재료를 포함할 수 있다.

한편, 커버부(112, 113)의 평균 두께는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 평균 두께(tc)는 15μm 이하일 수 있다. 또한, 본 발명의 일 실시예에 따르면, 절연층을 외부 전극의 접속부 상에 배치하고, 도금층을 외부 전극의 밴드부 상에 배치함으로써 외부의 수분 침투, 도금액의 침투 등을 방지하여 신뢰성을 향상시킬 수 있기 때문에, 커버부(112, 113)의 평균 두께(tc)가 15μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.

커버부(112, 113)의 평균 두께(tc)는 제1 방향 크기를 의미할 수 있으며, 용량 형성부(Ac)의 상부 또는 하부에서 등간격의 5개 지점에서 측정한 커버부(112, 113)의 제1 방향 크기를 평균한 값일 수 있다.

또한, 상기 용량 형성부(Ac)의 측면에는 마진부(114, 115)가 배치될 수 있다.

마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 제1 마진부(114)와 제6 면(6)에 배치된 제2 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 상기 바디(110)의 폭 방향 양 단면(end surfaces)에 배치될 수 있다.

마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면(cross-section)에서 제1 및 제2 내부 전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.

마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.

마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다.

또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성할 수도 있다.

한편, 마진부(114, 115)의 폭은 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 마진부(114, 115)의 평균 폭은 15μm 이하일 수 있다. 또한, 본 발명의 일 실시예에 따르면, 절연층을 외부 전극의 접속부 상에 배치하고, 도금층을 외부 전극의 밴드부 상에 배치함으로써 외부의 수분 침투, 도금액의 침투 등을 방지하여 신뢰성을 향상시킬 수 있기 때문에, 마진부(114, 115)의 평균 폭이 15μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.

마진부(114, 115)의 평균 폭은 마진부(114, 115)의 제3 방향 평균 크기를 의미할 수 있으며, 용량 형성부(Ac)의 측면에서 등간격의 5개 지점에서 측정한 마진부(114, 115)의 제3 방향 크기를 평균한 값일 수 있다.

내부 전극(121, 122)은 유전체층(111)과 교대로 적층된다.

내부 전극(121, 122)은 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.

도 3을 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.

즉, 제1 내부 전극(121)은 제2 외부 전극(132)과는 연결되지 않고 제1 외부 전극(131)과 연결되며, 제2 내부 전극(122)은 제1 외부 전극(131)과는 연결되지 않고 제2 외부 전극(132)과 연결된다. 따라서, 제1 내부 전극(121)은 제4 면(4)에서 일정거리 이격되어 형성되고, 제2 내부 전극(122)은 제3 면(3)에서 일정거리 이격되어 형성될 수 있다.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.

바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다.

내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.

또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

한편, 내부 전극(121, 122)의 평균 두께(te)는 특별히 한정할 필요는 없다.

다만, 일반적으로 내부 전극을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 내부 전극의 두께가 0.35μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.

본 발명의 일 실시예에 따르면, 절연층을 외부 전극의 접속부 상에 배치하고, 도금층을 외부 전극의 밴드부 상에 배치함으로써 외부의 수분 침투, 도금액의 침투 등을 방지하여 신뢰성을 향상시킬 수 있기 때문에, 내부 전극(121, 122)의 평균 두께가 0.35μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.

따라서, 내부 전극(121, 122)의 두께가 평균 0.35μm 이하인 경우에 본 발명에 따른 효과가 보다 현저해질 수 있으며, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성할 수 있다.

상기 내부 전극(121, 122)의 평균 두께(te)는 내부 전극(121, 122)의 평균 두께를 의미할 수 있다.

내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.

외부 전극(131, 132)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다. 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.

외부 전극(131, 132)은 제3 면에 배치되는 제1 접속부(131a) 및 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부(131b)를 포함하는 제1 외부 전극(131), 제4 면에 배치되는 제2 접속부(132a) 및 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부(132b)를 포함하는 제2 외부 전극(132)을 포함할 수 있다. 제1 접속부(131a)는 제1 내부 전극(121)과 제3 면에서 연결되고, 제2 접속부(132a)는 제2 내부 전극(122)과 제4 면에서 연결될 수 있다.

또한, 제1 외부 전극(131)은 제1 접속부(131a)로부터 제2 면의 일부까지 연장되는 제3 밴드부(131c)를 포함할 수 있으며, 제2 외부 전극(132)은 제2 접속부(132a)로부터 제2 면의 일부까지 연장되는 제4 밴드부(132c)를 포함할 수 있다. 나아가, 제1 외부 전극(131)은 제1 접속부(131a)로부터 제5 및 제6 면의 일부까지 연장되는 제1 측면 밴드부를 포함할 수 있으며, 제2 외부 전극(132)은 제2 접속부(132a)로부터 제5 및 제6 면의 일부까지 연장되는 제2 측면 밴드부를 포함할 수 있다.

다만, 제3 밴드부, 제4 밴드부, 제1 측면 밴드부 및 제2 측면 밴드부는 본 발명에 필수 구성 요소가 아닐 수 있다. 제1 및 제2 외부 전극(131, 132)은 제2 면에는 배치되지 않을 수 있고, 제5 및 제6 면에도 배치되지 않을 수 있다. 제1 및 제2 외부 전극(131, 132)이 제2 면에 배치되지 않음에 따라, 제1 및 제2 외부 전극(131, 132)은 바디의 제2 면의 연장선 이하로 배치될 수 있다. 또한, 제1 및 제2 접속부(131a, 132a)는 제5 및 제6 면과 이격되어 배치될 수 있으며, 제1 및 제2 접속부(131a, 132a)는 제2 면과 이격되어 배치될 수 있다. 또한, 제1 및 제2 밴드부(131b, 132b)도 제5 및 제6 면과 이격되어 배치될 수 있다.

한편, 제1 및 제2 외부 전극(131, 132)이 제3 및 제4 밴드부(131c, 132c)를 포함하는 경우, 제3 및 제4 밴드부(131c, 132c) 상에 절연층이 배치되는 것을 도시하고 있으나, 이에 제한되는 것은 아니며, 실장 편이성을 향상시키기 위하여 제3 및 제4 밴드부(131c, 132c) 상에 도금층을 배치할 수 있다. 또한, 제1 및 제2 외부 전극(131, 132)이 제3 및 제4 밴드부(131c, 132c)를 포함하되, 측면 밴드부는 포함하지 않는 형태일 수 있으며, 이 경우 제1, 제2 접속부(131a, 132a), 및 제1 내지 제4 밴드부(131a, 132b, 131c, 132c)가 제5 및 제6 면과 이격된 형태를 가질 수 있다.

본 실시 형태에서는 적층형 전자 부품(1000)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.

한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.

외부 전극(131, 132)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.

일 실시예에서, 외부 전극(131, 132)은 글라스를 포함할 수 있다. 본 발명의 절연층(151)은 하프늄(Hf)을 포함하는 산화물을 포함하며, 하프늄(Hf)을 포함하는 산화물은 글래스와 맞닿는 부분에서 확산(diffusion)이 발생하는 것을 억제하여 절연층의 연속성이 저하되는 것을 방지할 수 있기 때문에 외부 전극(131, 132)이 글라스를 포함하는 경우 본 발명에 따른 효과가 보다 현저해질 수 있다.

또한, 외부 전극(131, 132)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 외부 전극(131, 132)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.

외부 전극(131, 132)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 Cu, Ni, Pd, Ag, Sn, Cr 및 그들의 합금 중 하나 이상일 수 있다. 바람직하게는 외부 전극(131, 132)은 Ni 및 Ni 합금 중 하나 이상을 포함할 수 있으며, 이에 따라, Ni을 포함하는 내부 전극(121, 122)과의 연결성을 보다 향상시킬 수 있다.

절연층(151)은 제1 및 제2 접속부(131a, 132a) 상에 배치될 수 있다.

제1 및 제2 접속부(131a, 132a)는 내부 전극(121, 122)과 연결되는 부위이기 때문에, 도금 공정에서 도금액 침투 또는 실사용시 수분 침투의 경로가 될 수 있다. 본 발명에서는 접속부(131a, 132a) 상에 절연층(151)이 배치되기 때문에 외부의 수분 침투 또는 도금액의 침투를 방지할 수 있다.

절연층(151)은 제1 및 제2 도금층(141, 142)과 접하도록 배치될 수 있다. 이때, 절연층(151)이 제1 및 제2 도금층(141, 142)의 끝단을 일부 덮는 형태로 접하거나, 제1 및 제2 도금층(141, 142)이 절연층(151)의 끝단을 일부 덮는 형태로 접할 수 있다.

절연층(151)은 제1 및 제2 접속부(131a, 132a) 상에 배치되며, 제2 면, 제3 및 제4 밴드부(131c, 132c)를 덮도록 배치될 수 있다. 이때, 절연층(151)은 제2 면 중 제3 및 제4 밴드부(131c, 132c)가 배치되지 않은 영역, 제3 및 제4 밴드부(131c, 132c)를 덮도록 배치될 수 있다. 이에 따라, 절연층(151)이 제3 및 제4 밴드부(131c, 132c)의 끝단과 바디(110)가 접하는 영역을 커버하여 수분 침투 경로를 차단함으로써 내습 신뢰성을 보다 향상시킬 수 있다.

절연층(151)은 제2 면 상에 배치되어 상기 제1 및 제2 접속부(131a, 132a) 로 연장되어 배치될 수 있다. 또한, 절연층은 외부 전극(131, 132)이 제2 면에 배치되지 않는 경우, 제2 면을 전부 덮도록 배치될 수 있다. 한편, 절연층(151)이 제2 면에 반드시 배치되어야 하는 것은 아니며, 절연층이 제2 면의 일부 또는 전부에 배치되지 않을 수 있고, 절연층이 2개로 분리되어 제1 및 제2 접속부(131a, 132a) 상에 각각 배치되는 형태를 가질 수도 있다. 절연층이 제2 면 전부에 배치되지 않는 경우, 제2 면의 연장선 이하로 배치될 수 있다. 또한, 절연층이 제2 면에는 배치되지 않으나, 제1 및 제2 접속부(131a, 132a) 상에서 제5 및 제6 면으로 연장되어 하나의 절연층을 이룰 수 있다.

나아가, 절연층(151)은 제1 및 제2 측면 밴드부, 제5 면 및 제6 면의 일부를 덮도록 배치될 수 있다. 이때, 절연층(151)에 덮이지 않은 제5 면 및 제6 면의 일부는 외부로 노출될 수 있다.

또한, 절연층(151)은 제1 및 제2 측면 밴드부, 제5 면 및 제 6 면을 모두 덮도록 배치될 수 있으며, 이 경우 제5 면 및 제6 면이 외부로 노출되지 않아 내습 신뢰성을 향상시킬 수 있으며, 접속부(131a, 132a) 또한 직접적으로 외부로 노출되지 않아 적층형 전자 부품(1000)의 신뢰성을 향상시킬 수 있다. 보다 상세하게는, 절연층이 제1 및 제2 측면 밴드부를 모두 덮고, 제5 및 제6 면 중 제1 및 제2 측면 밴드부가 형성된 영역을 제외한 영역을 모두 덮을 수 있다.

절연층(151)은 절연층(151)이 배치된 외부 전극(131, 132) 상에 도금층(141, 142)이 형성되는 것을 방지하는 역할을 수행할 수 있으며, 실링 특성을 향상시켜 외부로부터 수분이나 도금액 등이 침투하는 것을 최소화하는 역할을 수행할 수 있다.

절연층(151)은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

종래에는 일반적으로 절연층에 글래스계 물질을 사용하였으나, 글래스 계열 특성상 소결시 뭉침이 심하게 발생하여 균일한 막을 형성하기 어렵고, 소결하는 과정에서 열이 필요하기 때문에 바디 내 응력을 발생시켜 크랙 또는 딜라미네이션의 원인이 될 수 있다. 또한, 글래스 계열 물질을 포함한 절연층을 이용하는 경우, 외부 전극을 소성한 이후에 글래스 계열 물질을 포함한 절연층을 소성시키는 방법을 사용하나, 절연층을 소성하는 과정에서 외부 전극의 금속 물질이 내부 전극으로 확산되어 방사 크랙이 발생할 우려가 있다. 나아가, 글래스 계열은 일반적으로 딱딱한 특성을 가지므로 작은 충격에도 깨질 수 있는 우려가 있다.

본 발명에서는 절연층에 글래스 계열 물질 대신 하프늄(Hf)을 포함하는 산화물을 적용함으로써, 글래스 계열의 절연층이 가지는 문제점을 해결하고자 하였다. 하프늄(Hf)을 포함하는 산화물은 절연 특성을 가질 뿐만 아니라, 투습률이 매우 낮기 때문에 얇은 두께로도 충분한 내습 신뢰성 및 도금액에 대한 내산성을 확보할 수 있다. 또한, 하프늄(Hf)을 포함하는 산화물은 글래스와 맞닿는 부분에서 확산(diffusion)이 발생하는 것을 억제하여 절연층의 연속성이 저하되는 것을 방지할 수 있다. 따라서, 절연층에 글래스 계열 대신 하프늄(Hf)을 포함하는 산화물을 적용함으로써, 내습 신뢰성 및 도금액에 대한 내산성을 보다 향상시킬 수 있으며, 절연층의 연속성이 저하되는 것을 방지할 수 있고, 열수축에 의한 크랙, 금속 확산에 따른 방사 크랙 등을 억제할 수 있다.

한편, 절연층(151)을 형성하는 방법은 특별히 한정할 필요는 없다.

예를 들어, 바디(100)에 외부 전극(131, 132)을 형성한 후, 원자층 증착법(ALD: Atomic Layer Deposition)을 이용하여 하프늄(Hf)을 포함하는 산화물을 포함하는 절연층(151)을 형성할 수 있다. 원자층 증착법은 반도체공정 중 기판 표면에 박막이나 보호막을 증착시키는 기술로 화학적으로 박막을 입히는 기존 증착 기술과 달리 원자층을 한 층씩 쌓아 박막을 성장시키는 기술이다. 원자층 증착법은 단차 피복(Step-coverage)이 우수하며 박막 두께조절이 용이하고, 균일한 박막을 형성할 수 있는 장점이 있다. 따라서, 절연층(151)은 원자층 증착법에 의해 형성된 것일 수 있으며, 이에 따라 얇고 균일한 절연층(151)을 형성할 수 있다.

또한, 절연층(151)에 포함된 하프늄(Hf)을 포함하는 산화물의 종류는 특별히 한정하지는 않으나, 예를 들어 HfO₂일 수 있다.

일 실시예에서, 절연층(151)은 산소 원자를 제외한 나머지 원소들의 총 몰수 대비 하프늄(Hf) 원자의 몰수가 0.95 이상일 수 있다. 즉, 절연층(151)은 불순물로 검출되는 원소들을 제외하면 실질적으로 하프늄(Hf)을 포함하는 산화물로 이루어질 수 있다. 이때, 하프늄(Hf)을 포함하는 산화물은 HfO₂일 수 있다. 이에 따라, 열수축에 의한 크랙, 금속 확산에 따른 방사 크랙 등을 억제하는 효과 및 내습 신뢰성 향상 효과를 보다 향상시킬 수 있다.

이때, 절연층(151)의 성분은 SEM-EDS(Scanning Electron Microscope - Energy Dispersive X-ray Spectroscopy)를 이용하여 관찰한 화상으로부터 산출한 것일 수 있다. 구체적으로, 적층형 전자 부품을 폭 방향(제3 방향) 중앙의 위치까지 연마하여 길이 방향 및 두께 방향 단면(L-T 단면)을 노출시킨 후, 절연층을 두께 방향으로 5등분한 영역들 중 중앙에 배치된 영역을 EDS를 이용하여 절연층에 포함된 각 원소들의 몰수를 측정할 수 있으며, 산소 원자를 제외한 나머지 원소들의 총 몰수 대비 하프늄(Hf) 원자의 몰수를 계산할 수 있다.

일 실시예에서, 절연층(151)의 평균 두께(t2)는 15nm 이상 1000nm 이하일 수 있다. 절연층(151)의 평균 두께(t2)가 15nm 이상인 경우 절연층의 수분투과율이 0mg/[m²day]일 수 있으며, 이에 따라 내습 신뢰성을 향상시킬 수 있다.

절연층(151)의 평균 두께가 15nm 미만인 경우에는 열수축에 의한 크랙, 금속 확산에 따른 방사 크랙 등을 억제하는 효과 및 내습 신뢰성 향상 효과를 충분히 확보하지 못할 우려가 있으며, 절연층의 수분투과율이 0mg/[m²day]를 초과할 수 있다. 반면에, 절연층(151)의 평균 두께가 1000nm 초과인 경우에는 절연층에 크랙이 발생할 우려가 있으며, 절연층 형성 시간이 너무 길어질 수 있고 적층형 전자 부품 전체 사이즈가 커져 단위 부피당 용량이 저하될 우려가 있다.

절연층(151)의 평균 두께(t2)는 제1 및 제2 접속부(131a, 132a) 상의 등간격의 5개 지점에서 측정한 두께를 평균한 값일 수 있다. 보다 구체적인 예를 들면, 제1 및 제2 접속부(131a, 132a)의 제1 방향 중앙 지점, 상기 제1 방향 중앙 지점을 기준으로 제1 방향으로 5μm 이격된 2개 지점, 제1 방향으로 10μm 이격된 2개 지점에서 측정한 절연층의 두께 값을 평균한 값일 수 있다.

일 실시예에서, 절연층(151) 상에 배치되며 알루미늄(Al)을 포함하는 산화물을 포함하는 커버층을 더 포함할 수 있다. 보다 상세한 설명은 후술하도록 한다.

일 실시예에서, 절연층(151)은 제1 및 제2 외부 전극(131, 132)과 직접 접하도록 배치되며, 제1 및 제2 외부 전극(131, 132)은 도전성 금속 및 글라스를 포함할 수 있다. 이에 따라, 제1 및 제2 외부 전극(131, 132)의 외표면 중 절연층(151)이 배치된 영역에는 도금층(141, 142)이 배치되지 않을 수 있기 때문에, 도금액에 의한 외부전극 침식 방지를 효과적으로 억제할 수 있다.

이때, 제1 도금층(141)은 절연층(151)의 제1 외부 전극(131) 상에 배치된 끝단을 덮도록 배치되며, 제2 도금층(142)은 절연층(151)의 제2 외부 전극(132) 상에 배치된 끝단을 덮도록 배치될 수 있다. 외부 전극(131, 132) 상에 도금층(141, 142)을 형성하기 전에 절연층(151)을 먼저 형성함으로써, 도금층 형성 과정에서의 도금액 침투를 보다 확실히 억제할 수 있다. 도금층보다 절연층을 먼저 형성함에 따라, 도금층(141, 142)이 절연층(151)의 끝단을 덮는 형태를 가질 수 있다.

일 실시예에서, 절연층(151)은 제1 및 제2 외부 전극(131, 132)과 직접 접하도록 배치되며, 제1 및 제2 외부 전극(131, 132)은 도전성 금속 및 수지를 포함할 수 있다. 이에 따라, 제1 및 제2 외부 전극(131, 132)의 외표면 중 절연층(151)이 배치된 영역에는 도금층(141, 142)이 배치되지 않을 수 있기 때문에, 도금액에 의한 외부전극 침식 방지를 효과적으로 억제할 수 있다.

제1 및 제2 도금층(141, 142)은 각각 제1 및 제2 밴드부(131b, 132b) 상에 배치될 수 있다. 도금층(141, 142)은 실장 특성을 향상시키는 역할을 수행할 수 있으며, 도금층(141, 142)이 밴드부(131b, 132b) 상에 배치됨에 따라 실장 공간을 최소화할 수 있고, 내부 전극으로 도금액이 침투하는 것을 최소화하여 신뢰성을 향상시킬 수 있다. 제1 및 제2 도금층(141, 142)의 일 끝단은 제1 면에 접할 수 있으며, 타 끝단은 절연층(151)에 접할 수 있다.

도금층(141, 142)의 종류는 특별히 한정하지 않으며, Cu, Ni, Sn, Ag, Au, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.

도금층(141, 142)에 대한 보다 구체적인 예를 들면, 도금층(141, 142)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 제1 및 제2 밴드부(131b, 132b) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다.

일 실시예에서, 제1 및 제2 도금층(141, 142)은 각각 제1 및 제2 접속부(131a, 132a)를 일부 덮도록 연장되어 배치될 수 있다. 제1 및 제2 내부 전극(121, 122) 중 제1 면(1)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면(1)의 연장선으로부터 상기 제1 및 제2 접속부(131a, 132a) 상에 배치된 제1 및 제2 도금층(141, 142)의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1>H2를 만족할 수 있다. 이에 따라, 도금 공정시 도금액이 내부 전극으로 침투하는 것을 억제하여 신뢰성을 향상시킬 수 있다.

H1 및 H2는 바디(110)를 제3 방향으로 등간격을 가지는 5개 지점에서 제1 및 제2 방향으로 절단한 단면(L-T 단면)에서 측정한 값들을 평균한 값일 수 있다. H1은 각 단면에서 제1 면(1)에 가장 가깝게 배치된 내부 전극이 외부 전극과 연결되는 지점에서 측정한 값들을 평균한 값일 수 있으며, H2는 외부 전극과 접하는 도금층의 끝단을 기준으로 측정한 값들을 평균한 값일 수 있고, H1 및 H2 측정시 기준이 되는 제1 면의 연장선은 동일할 수 있다.

일 실시예에서, 제1 도금층(141)은 절연층(151)의 제1 외부 전극(131) 상에 배치된 끝단을 덮도록 배치되며, 제2 도금층(142)은 절연층(151)의 제2 외부 전극(132) 상에 배치된 끝단을 덮도록 배치될 수 있다. 이에 따라, 절연층(151)과 도금층(141, 142)의 결합력을 강화하여 적층형 전자 부품(1000)의 신뢰성을 향상시킬 수 있다.

일 실시예에서, 절연층(151)은 제1 도금층(141)의 제1 외부 전극(131) 상에 배치된 끝단을 덮도록 배치되며, 절연층(151)은 제2 도금층(142)의 제2 외부 전극(132) 상에 배치된 끝단을 덮도록 배치될 수 있다. 이에 따라, 절연층(151)과 도금층(141, 142)의 결합력을 강화하여 적층형 전자 부품(1000)의 신뢰성을 향상시킬 수 있다.

일 실시예에서, 바디(110)의 제2 방향 평균 크기를 L, 상기 제3 면의 연장선으로부터 상기 제1 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면의 연장선으로부터 상기 제2 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B2라 할 때, 0.2≤B1/L≤0.4 및 0.2≤B2/L≤0.4를 만족할 수 있다.

B1/L 및 B2/L이 0.2 미만인 경우에는 충분한 고착 강도를 확보하기 어려울 수 있다. 반면에, B2/L이 0.4 초과인 경우에는 고압 전류 하에서 제1 밴드부(131b)와 제2 밴드부(132b) 사이에서 누설 전류가 방생할 우려가 있으며, 도금 공정시 도금 번짐 등에 의해 제1 밴드부(131b)와 제2 밴드부(132b)가 전기적으로 연결될 우려가 있다.

B1, B2 및 L은 바디(110)를 제3 방향으로 등간격을 가지는 5개 지점에서 제1 및 제2 방향으로 절단한 단면(L-T 단면)에서 측정한 값들을 평균한 값일 수 있다.

적층형 전자 부품(1000)이 실장된 실장 기판(1100)을 도시한 도 5를 참조하면, 적층형 전자 부품(1000)의 도금층(141, 142)은 기판(180) 상에 배치된 전극 패드(181, 182)와 솔더(191, 192)에 의해 접합될 수 있다.

한편, 내부 전극(121, 122)이 제1 방향으로 적층되어 있는 경우에는 내부 전극(121, 122)이 실장 면과 평행하도록 적층형 전자 부품(1000)을 기판(180)에 수평 실장할 수 있다. 다만 본 발명이 수평 실장인 경우에 한정되는 것은 아니며, 내부 전극(121, 122)을 제3 방향으로 적층하는 경우에는 내부 전극(121, 122)이 실장 면과 수직하도록 기판에 적층형 전자 부품을 수직 실장할 수 있다.

적층형 전자 부품(1000)의 사이즈는 특별히 한정할 필요는 없다.

다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 1005 (길이Х폭, 1.0mmХ0.5mm) 이하의 사이즈를 가지는 적층형 전자 부품(1000)에서 본 발명에 따른 신뢰성 및 단위 부피당 용량 향상 효과가 보다 현저해질 수 있다.

따라서, 제조 오차, 외부 전극 크기 등을 고려하면 적층형 전자 부품(1000)의 길이가 1.1mm 이하이고, 폭이 0.55mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 적층형 전자 부품(1000)의 길이는 적층형 전자 부품(1000)의 제2 방향 최대 크기를 의미하며, 적층형 전자 부품(1000)의 폭은 적층형 전자 부품(1000)의 제3 방향 최대 크기를 의미할 수 있다.

(실시예)

하기 표 1은 하프늄(Hf)을 포함하는 산화물을 포함하는 절연층의 평균 두께에 따른 내습 신뢰성 및 크랙 발생 여부를 평가한 것이다.

구제적으로 각 시험번호 당 PI(Polyimide) Film에 평균 두께를 달리하는 절연층을 원자층 증착 방법(Atomic layer deposition)으로 형성한 후, 상대 습도 100%, 온도 41.8℃에서 수분의 투과율을 측정하였다. 이때, 수분의 투과율의 측정 장비는 Mocon社의 'AQUATRAN 1(G)'이었다.

또한, 광학 현미경을 이용하여 육안으로 크랙 발생 유무를 관찰하여 크랙이 발생한 경우 'O', 크랙이 발생하지 않은 경우 'X'로 표시하였다.

상기 내습 신뢰성 평가는 PI Film에 절연층을 형성하여 평가한 것이나, 내습 신뢰성 평가로부터 확인할 수 있는 효과는 다양한 실시예에 따른 적층형 전자 부품(1000, 2000, 3000)의 경우에도 마찬가지로 이해될 수 있다.

시험번호	절연층 평균 두께(nm)	수분 투과율 (mg/[m²day])	크랙 발생 유무
1	10	10,888	X
2	15	0	X
3	20	0	X
4	30	0	X
5	500	0	X
6	1000	0	X
7	1100	0	O

시험번호 1은 절연층의 평균 두께가 15nm 미만인 경우로, 수분 투과를 억제하는 효과가 부족한 것을 확인할 수 있다.

시험번호 2 내지 7은 절연층의 평균 두께가 15nm 이상인 경우로, 수분 투과율이 0mg/m²day임을 확인할 수 있으며, 수분 투과를 억제하는 효과가 현저함을 확인할 수 있다.

다만, 시험번호 7은 절연층의 평균 두께가 1000nm를 초과하여 절연층에 크랙이 발생하였다.

따라서, 일 실시예에 따른 적층형 전자 부품의 절연층의 평균 두께(t2)를 15nm 이상 1000nm 이하로 함으로써, 수분 투과를 차단하여 우수한 내습 신뢰성을 확보하면서도 크랙을 방지할 수 있다.

도 6은 본 발명의 일 실시예에 따른 적층형 전자 부품(1001)의 사시도를 개략적으로 도시한 것이며, 도 7은 도 6의 II-II`에 따른 단면도이다.

도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(1001)은 제1 및 제2 도금층(141-1, 142-1)이 제1 면의 연장선(E1) 이하로 배치될 수 있다. 이에 따라, 실장 시 솔더의 높이를 최소화할 수 있으며 실장 공간을 최소화할 수 있다.

또한, 절연층(151-1)은 제1 면의 연장선 이하까지 연장되어 제1 및 제2 도금층(141-1, 142-1)과 접하도록 배치될 수 있다.

도 8을 본 발명의 일 실시예에 따른 적층형 전자 부품(1002)의 사시도를 개략적으로 도시한 것이며, 도 9는 도 8의 III-III`에 따른 단면도이다.

도 8 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(1002)은 제1 면(1) 상에 배치되며 제1 밴드부(131b)와 제2 밴드부(132b) 사이에 배치되는 추가 절연층(161)을 더 포함할 수 있다. 이에 따라, 고압 전류 하에서 제1 밴드부(131b)와 제2 밴드부(132b) 사이에서 발생할 수 있는 누설 전류 등을 방지할 수 있다.

추가 절연층(161)의 종류는 특별히 한정할 필요는 없다. 예를 들어, 추가 절연층(161)은 절연층(151)과 마찬가지로 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다. 다만, 추가 절연층(161)과 절연층(151)을 동일한 재료로 한정할 필요는 없으며, 상이한 재료로 형성될 수도 있다. 예를 들어, 에폭시 수지, 아크릴 수지, 에틸 셀룰로우스(Ethyl Cellulose) 등에서 선택된 1종 이상을 포함하거나, 글래스를 포함할 수 있다.

도 10은 본 발명의 일 실시예에 따른 적층형 전자 부품(1003)의 사시도를 개략적으로 도시한 것이며, 도 11은 도 10의 IV-IV`에 따른 단면도이다.

도 10 및 도 11을 참조하면, 일 실시예에 따른 적층형 전자 부품(1003)은 제1 면(1)으로부터 상기 제1 및 제2 내부 전극(121, 122) 중 상기 제1 면(1)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면(1)의 연장선으로부터 상기 제1 및 제2 접속부(131a, 132a) 상에 배치된 도금층(141-3, 142-3)의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1<H2를 만족할 수 있다. 이에 따라, 실장시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있다.

보다 바람직하게는 바디(110)의 제1 방향 평균 크기를 T라 할 때, H2<T/2를 만족할 수 있다. 즉, H1<H2<T/2를 만족할 수 있다. H2가 T/2 이상인 경우에는 절연층에 의한 내습 신뢰성 향상 효과가 저하될 우려가 있기 때문이다.

H1, H2 및 T는 바디(110)를 제3 방향으로 등간격을 가지는 5개 지점에서 제1 및 제2 방향으로 절단한 단면(L-T 단면)에서 측정한 값들을 평균한 값일 수 있다. H1은 각 단면에서 제1 면(1)에 가장 가깝게 배치된 내부 전극이 외부 전극과 연결되는 지점에서 측정한 값들을 평균한 값일 수 있으며, H2는 각 단면에서 외부 전극과 접하는 도금층의 끝단을 기준으로 측정한 값들을 평균한 값일 수 있고, H1 및 H2 측정시 기준이 되는 제1 면의 연장선은 동일할 수 있다. 또한, T는 각 단면에서 바디(110)의 제1 방향 최대 크기를 측정한 후 평균한 값일 수 있다.

도 12는 본 발명의 일 실시예에 따른 적층형 전자 부품(1004)의 사시도를 개략적으로 도시한 것이며 도 13은 도 12의 V-V`에 따른 단면도이다.

도 12 및 도 13을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(1004)은 제1 밴드부(131b-4)의 평균 길이(B1)가 제3 밴드부(131c-4)의 평균 길이(B3)보다 길 수 있으며, 제2 밴드부(132b-4)의 평균 길이가 제4 밴드부(132c-4)의 평균 길이(B4)보다 길 수 있다. 이에 따라, 실장시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있다.

보다 상세하게는 제3 면(3)의 연장선으로부터 상기 제1 밴드부(131b-4)의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면(4)의 연장선으로부터 상기 제2 밴드부(132b-4)의 끝단까지의 상기 제2 방향 평균 크기를 B2, 상기 제3 면(3)의 연장선으로부터 상기 제3 밴드부(131c-4)의 끝단까지의 상기 제2 방향 평균 크기를 B3, 상기 제4 면(4)의 연장선으로부터 상기 제4 밴드부(132c-4)의 끝단까지의 상기 제2 방향 평균 크기를 B4라 할 때, B3<B1 및 B4<B2를 만족할 수 있다.

이 때, 바디(110)의 제2 방향 평균 크기를 L이라 할 때, 0.2≤B1/L≤0.4 및 0.2≤B2/L≤0.4를 만족할 수 있다.

B1, B2, B3, B4 및 L은 바디(110)를 제3 방향으로 등간격을 가지는 5개 지점에서 제1 및 제2 방향으로 절단한 단면(L-T 단면)에서 측정한 값들을 평균한 값일 수 있다.

또한, 제1 외부 전극(131-4)은 제1 접속부(131a-4)로부터 제5 및 제6 면의 일부까지 연장되는 제1 측면 밴드부를 포함할 수 있으며, 제2 외부 전극(132-4)은 제2 접속부(132a-4)로부터 제5 및 제6 면의 일부까지 연장되는 제2 측면 밴드부를 포함할 수 있다. 이 때, 상기 제1 및 제2 측면 밴드부의 제2 방향 크기는 제1 면에 가까워질수록 점차 커질 수 있다. 즉, 상기 제1 및 제2 측면 밴드부는 테이퍼 형상 내지 사다리꼴 형상으로 배치될 수 있다.

나아가, 상기 제3 면의 연장선으로부터 상기 제3 밴드부(141c-4)의 끝단까지의 상기 제2 방향 평균 크기를 B3, 상기 제4 면의 연장선으로부터 상기 제4 밴드부(142c-4)의 끝단까지의 상기 제2 방향 평균 크기를 B4, 상기 제3 면과 상기 제2 내부 전극(122)이 이격된 영역의 제2 방향 평균 크기를 G1, 상기 제4 면과 상기 제1 내부 전극(121)이 이격된 영역의 제2 방향 평균 크기를 G2라 할 때, B3?G1 및 B4?G2를 만족할 수 있다. 이에 따라, 외부 전극이 차지하는 부피를 최소화하여 적층형 전자 부품(1004)의 단위 부피당 용량을 증가시킬 수 있다.

상기 G1 및 G2는 바디를 제3 방향 중앙에서 제1 및 제2 방향으로 절단한 단면에서, 제1 방향 중앙부에 위치한 임의의 5개의 제2 내부 전극에 대하여 측정한 제3 면까지 이격된 제2 방향 크기를 평균한 값은 G1으로 하고, 제1 방향 중앙부에 위치한 임의의 5개의 제1 내부 전극에 대하여 측정한 제4 면까지 이격된 영역의 제2 방향 크기를 평균한 값을 G2로 할 수 있다.

나아가, 바디(110)를 제3 방향으로 등간격을 가지는 5개 지점에서 제1 및 제2 방향으로 절단한 단면(L-T 단면)에서 G1 및 G2를 구하고, 그들을 평균한 값을 G1 및 G2로 하여 더욱 일반화할 수 있다.

다만, 본 발명을 B3≤G1 및 B4≤G2으로 한정하려는 의도는 아니며, B3≥G1 및 B4≥G2를 만족하는 경우도 본 발명의 일 실시예로 포함될 수 있다. 따라서, 일 실시예에서, 제3 면의 연장선으로부터 제3 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B3, 상기 제4 면의 연장선으로부터 상기 제4 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B4, 제3 면과 상기 제2 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G1, 제4 면과 상기 제1 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G2라 할 때, B3≥G1 및 B4≥G2를 만족할 수 있다.

일 실시예에서, 상기 제3 면(E3)의 연장선으로부터 상기 제1 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면의 연장선으로부터 상기 제2 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B2라 할 때, B1≥G1 및 B2≥G2를 만족할 수 있다. 이에 따라, 적층형 전자 부품(1004)의 기판(180)과의 고착 강도를 향상시킬 수 있다.

도 14는 본 발명의 일 실시예에 따른 적층형 전자 부품(1005)의 사시도를 개략적으로 도시한 것이며 도 15는 도 14의 VI-VI`에 따른 단면도이다.

도 14 및 도 15를 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(1005)의 제1 및 제2 외부 전극(131-5, 132-5)은 제2 면상에는 배치되지 않고, 제3, 제4 및 제1 면에 배치되어 L자 형태를 가질 수 있다. 즉, 제1 및 제2 외부 전극(131-5, 132-5)은 제2 면의 연장선 이하에 배치될 수 있다.

제1 외부 전극(131-5)은 제3 면(3)에 배치되는 제1 접속부(131a-5), 상기 제1 접속부(131a-5)로부터 상기 제1 면(1)의 일부까지 연장되는 제1 밴드부(131b-5)를 포함할 수 있으며, 제2 외부 전극(132-5)은 제4 면(4)에 배치되는 제2 접속부(132a-5), 상기 제2 접속부(132a-5)로부터 상기 제1 면(1)의 일부까지 연장되는 제2 밴드부(132b-5)를 포함할 수 있다. 제2 면(2) 상에는 외부 전극(131-5, 132-5)가 배치되지 않아, 절연층(151-5)이 제2 면(2)의 전부를 덮도록 배치될 수 있다. 이에 따라, 외부 전극(131-5, 132-5)이 차지하는 부피를 최소화할 수 있기 때문에 적층 전자 부품(1005)의 단위 부피당 용량을 보다 향상시킬 수 있다. 다만, 절연층(151-5)이 제2 면(2)의 전부를 덮는 형태로 한정할 필요는 없으며, 절연층이 제2 면(2)의 일부 또는 전부를 덮지 않고, 분리되어 제1 및 제2 접속부(131a-5, 132a-5)를 각각 덮고 있는 형태를 가질 수도 있다.

또한, 절연층(151-5)이 제5 면 및 제6 면의 일부를 덮도록 배치되어 신뢰성을 보다 향상시킬 수 있다. 이때, 절연층(151-5)에 덮이지 않은 제5 면 및 제6 면의 일부는 외부로 노출될 수 있다.

나아가, 절연층(151-5)은 제5 면 및 제6 면의 전체를 덮도록 배치될 수 있으며, 이 경우 제5 면 및 제6 면이 외부로 노출되지 않아 내습 신뢰성을 보다 더 향상시킬 수 있다.

제1 밴드부(131b-5) 상에는 제1 도금층(141-5), 제2 밴드부(132b-5) 상에는 제2 도금층(142-5)이 배치되며, 제1 및 제2 도금층(141-5, 142-5)은 제1 및 제2 접속부(132a-5. 132b-5) 상의 일부까지 연장되어 배치될 수 있다.

이때, 제5 및 제6 면(5, 6) 상에도 외부 전극(131-5, 132-5)이 배치되지 않을 수 있다. 즉, 외부 전극(131-5, 132-5)이 제3, 제4 및 제1 면 상에만 배치되는 형태를 가질 수 있다.

제1 면(1)으로부터 상기 제1 및 제2 내부 전극(121, 122) 중 상기 제1 면(1)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면(1)의 연장선으로부터 상기 제1 및 제2 접속부(131a-5, 132a-5) 상에 배치된 도금층(141-5, 142-5)의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1<H2를 만족할 수 있다. 이에 따라, 실장시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있으며, 외부 전극(131-5, 132-5)과 도금층(141-5, 142-5)이 접하는 면적을 증가시켜 ESR(Equivalent Series Resistance)가 증가되는 것을 억제할 수 있다.

또한, 제1 및 제2 도금층(141-5, 142-5)은 제3 면 및 제4 면에서 절연층(151-1)의 일부를 덮도록 배치될 수 있다. 즉, 도금층(141-5, 142-5)이 제3 면 및 제4 면에서 절연층(151-5)의 끝단을 덮도록 배치될 수 있다. 이에 따라 절연층(151-5)과 도금층(141-5, 142-5)의 결합력을 강화하여 적층형 전자 부품(1005)의 신뢰성을 향상시킬 수 있다.

또한, 절연층(151-5)는 제3 면 및 제4 면에서 제1 및 제2 도금층(141-5, 142-5)의 일부를 덮도록 배치될 수 있다. 즉, 절연층(151-5)이 제3 면 및 제4 면에서 도금층(141-5, 142-5)의 끝단을 덮도록 배치될 수 있다. 이에 따라, 절연층(151-5)과 도금층(141-5, 142-5)의 결합력을 강화하여 적층형 전자 부품(1005)의 신뢰성을 향상시킬 수 있다.

도 16은 도 14의 변형예를 도시한 것이다. 도 16을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(1005)의 변형예(1006)는 제1 접속부(131a-6)와 제3 면 사이에는 제1 추가 전극층(134)이 배치될 수 있으며, 제2 접속부(132a-6)와 제4 면 사이에는 제2 추가 전극층(135)이 배치될 수 있다. 제1 추가 전극층(134)은 제3 면을 벗어나지 않는 범위에서 배치될 수 있으며, 제2 추가 전극층(135)은 제4 면을 벗어나지 않는 범위에서 배치될 수 있다. 제1 및 제2 추가 전극층(134, 135)은 내부 전극(121, 122)과 외부 전극(131-6, 132-6) 간의 전기적 연결성을 향상시킬 수 있으며, 외부 전극(131-6, 132-6)과의 결합력이 우수하여 외부 전극(131-6, 132-6)의 기계적 결합력을 보다 향상 시키는 역할을 수행할 수 있다.

제1 및 제2 외부 전극(131-6, 132-6)은 제2 면 상에 제1 및 제2 외부 전극이 배치되지 않은 L자 형태를 가질 수 있다.

제1 외부 전극(131-6)은 제1 추가 전극층(134) 상에 배치되는 제1 접속부(131a-6), 상기 제1 접속부(131a-6)로부터 상기 제1 면(1)의 일부까지 연장되는 제1 밴드부(131b-6)를 포함할 수 있으며, 제2 외부 전극(132-6)은 제2 추가 전극층(135) 상에 배치되는 제2 접속부(132a-6), 상기 제2 접속부(132a-6)로부터 상기 제1 면(1)의 일부까지 연장되는 제2 밴드부(132b-6)를 포함할 수 있다.

한편, 제1 및 제2 추가 전극층(131-6, 132-6)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있다. 또한, 제1 및 제2 추가 전극층(131-6, 132-6)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다. 또한, 제1 및 제2 추가 전극층(131-6, 132-6)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.

제1 및 제2 추가 전극층(131-6, 132-6)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 Cu, Ni, Pd, Ag, Sn, Cr 및 그들의 합금 중 하나 이상일 수 있다. 바람직하게는 제1 및 제2 추가 전극층(131-6, 132-6)은 Ni 및 Ni 합금 중 하나 이상을 포함할 수 있으며, 이에 따라, Ni을 포함하는 내부 전극(121, 122)과의 연결성을 보다 향상시킬 수 있다.

도 17은 본 발명의 일 실시예에 따른 적층형 전자 부품(1007)의 사시도를 개략적으로 도시한 것이며 도 18은 도 17의 VII-VII`에 따른 단면도이다.

도 17 및 도 18을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(1007)의 제1 및 제2 도금층(141-6, 142-6)의 평균 두께(t1)은 절연층(151-6)의 평균 두께(t2)보다 얇은 형태일 수 있다.

절연층(151-6)은 외부의 수분 침투 또는 도금액의 침투를 방지하는 역할을 하나, 도금층(141-6, 142-6)과의 연결성이 약해 도금층(141-6, 142-6)의 딜라미네이션(delamination)의 원인이 될 수 있다. 도금층이 딜라미네이션되는 경우 기판(180)과의 고착 강도가 저하될 수 있다. 여기서 도금층(141-6, 142-6)의 딜라미네이션이란 도금층이 일부 떨어지거나 외부 전극(131-5, 132-5)과 물리적으로 분리되는 것을 의미할 수 있다. 도금층과 절연층의 연결성이 약하기 때문에 절연층과 도금층의 계면의 틈이 벌어지거나 이물질이 침투할 가능성이 높아지고, 외부 충격 등에 취약하게 되어 딜라미네이션될 가능성이 높아질 수 있다.

본 발명의 일 실시예에 따르면 도금층의 평균 두께(t1)를 절연층의 평균 두께(t2)보다 얇게하여 도금층과 절연층이 맞닿는 면적을 줄일 수 있으며, 이에 따라 딜라미네이션의 발생을 억제하여 적층형 전자 부품(1000)의 기판(180)과의 고착 강도를 향상시킬 수 있다.

제1 및 제2 도금층(141-6, 142-6)의 평균 두께(t1)는 제1 및 제2 접속부(131a-5, 132a-5) 또는 제1 및 제2 밴드부(131b-5, 132b-5) 상의 등간격의 5개 지점에서 측정한 두께를 평균한 값일 수 있으며, 절연층(151-6)의 평균 두께(t2)는 제1 및 제2 접속부(131a-5, 132a-5) 상의 등간격의 5개 지점에서 측정한 두께를 평균한 값일 수 있다.

도 19는 본 발명의 일 실시예에 따른 적층형 전자 부품(1008)의 사시도를 개략적으로 도시한 것이며 도 20은 도 18의 XIV-XIV`에 따른 단면도이다.

도 19 및 도 20을 참조하면, 일 실시예에 따른 적층형 전자 부품(1008)의 절연층(151-7) 상에는 알루미늄(Al)을 포함하는 산화물을 포함하는 커버층(171)이 배치될 수 있다.

알루미늄(Al)을 포함하는 산화물은 글래스와 맞닿는 부분에서 확산(diffusion)이 발생할 수 있으며, 글래스를 포함하는 외부 전극 상에 알루미늄(Al)을 포함하는 산화물로 절연층을 형성하는 경우 확산에 의해 절연층의 연속성이 저하될 수 있다. 특히, 적층형 전자 부품을 고온 환경에서 사용할 경우 확산이 잘 발생할 수 있기 때문에, 알루미늄(Al)을 포함하는 산화물로 절연층을 형성하는 경우 고온 환경에서 내습 신뢰성을 보장하지 못할 우려가 있다.

본 발명의 일 실시예에 따르면, 알루미늄(Al)을 포함하는 산화물을 포함하는 커버층(171)이 하프늄(Hf)을 포함하는 산화물을 포함하는 절연층(151-7) 상에 배치되기 때문에, 외부 전극(131, 132)이 글라스를 포함하는 경우에도 커버층(171)의 연속성이 저하되는 것을 방지할 수 있어 고온 환경에서도 우수한 내습 신뢰성을 확보할 수 있다. 또한, 커버층(171)에 크랙이 발생하더라도, 절연층(151-7)이 제1, 제2 외부 전극(131, 132) 및 바디(110) 내부로 크랙이 전파되는 것을 방지해 주는 역할을 수행할 수 있어 크랙 발생을 억제할 수 있다.

일 실시예에서, 절연층(151-7)에 포함된 하프늄(Hf)을 포함하는 산화물은 HfO₂일 수 있으며, 커버층(171)에 포함된 알루미늄(Al)을 포함하는 산화물은 Al₂O₃일 수 있다.

일 실시예에서, 절연층(151-7)은 산소 원자를 제외한 나머지 원소들의 총 몰수 대비 하프늄(Hf) 원자의 몰수가 0.95 이상일 수 있으며, 커버층(171)은 산소 원자를 제외한 나머지 원소들의 총 몰수 대비 알루미늄(Al) 원자의 몰수가 0.95 이상일 수 있다. 즉, 불순물로 검출되는 원소들을 제외하면, 절연층(151-7)은 실질적으로 하프늄(Hf)을 포함하는 산화물로 이루어질 수 있으며, 커버층(171)은 실질적으로 알루미늄(Al)으로 이루어질 수 있다. 이에 따라, 열수축에 의한 크랙, 금속 확산에 따른 방사 크랙 등을 억제하는 효과 및 내습 신뢰성 향상 효과를 보다 향상시킬 수 있다.

이때, 커버층(171)의 성분은 상술한 절연층의 성분을 분석하는 방법과 동일한 방법으로 분석할 수 있다.

도 21은 본 발명의 일 실시예에 따른 적층형 전자 부품(2000)의 사시도를 개략적으로 도시한 것이다. 도 22는 도 21의 VIII-VIII`에 따른 단면도이다.

이하, 도 21 및 도 22를 참조하여 본 발명의 일 실시예에 따른 적층형 전자 부품(2000)에 대하여 상세히 설명하도록 한다. 다만, 상술한 내용과 중복되는 내용은 중복된 설명을 피하기 위하여 생략될 수 있다.

본 발명의 일 실시예에 따른 적층형 전자 부품(2000)은, 유전체층(111), 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 상기 제3 면에 배치되는 제1 연결 전극(231a) 및 상기 제1 면에 배치되어 상기 제1 연결 전극과 연결되는 제1 밴드 전극(231b)을 포함하는 제1 외부 전극(231); 상기 제4 면에 배치되는 제2 연결 전극(232a) 및 상기 제1 면에 배치되어 상기 제2 연결 전극과 연결되는 제2 밴드 전극(232b)을 포함하는 제2 외부 전극(232); 상기 제1 연결 전극 상에 배치되는 제1 절연층(251); 상기 제2 연결 전극 상에 배치되는 제2 절연층(252); 상기 제1 밴드 전극 상에 배치되는 제1 도금층(241); 및 상기 제2 밴드 전극 상에 배치되는 제2 도금층(242); 을 포함하며, 상기 제1 및 제2 절연층(251, 252)는 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

제1 연결 전극(231a)은 제3 면(3)에 배치되어 제1 내부 전극(121)과 연결되며, 제2 연결 전극(231b)은 제4 면(4)에 배치되어 제2 내부 전극(122)과 연결될 수 있다. 또한, 제1 연결 전극(231a`) 상에는 제1 절연층(251)이 배치되고, 제2 연결 전극(232a) 상에는 제2 절연층(252)이 배치될 수 있다.

종래에는 외부 전극을 형성할 때 도전성 금속이 포함된 페이스트를 사용하여, 바디의 내부 전극이 노출된 면을 페이스트에 딥핑(dipping)하는 방법이 주로 사용되었다. 하지만 딥핑(dipping) 공법에 의하여 형성된 외부 전극은 두께 방향 중앙부에서의 외부 전극의 두께가 너무 두꺼울 수 있었다. 또한, 이러한 딥핑(dipping) 공법에 따른 외부 전극의 두께 불균형 문제가 아니더라도, 바디의 제3 및 제4 면으로 내부 전극이 노출되기 때문에 외부 전극을 통한 수분 및 도금액 침투를 억제하기 위해서 제3 및 제4 면에 배치된 외부 전극의 두께가 일정 이상이 되도록 형성하였다.

반면에, 본 발명에서는 연결 전극(231a, 232a) 상에 절연층(251, 252)을 배치하기 때문에 내부 전극이 노출되는 제3 및 제4 면에서의 연결 전극(231a, 232a) 두께를 얇게 해도 충분한 신뢰성을 확보할 수 있다.

제1 및 제2 연결 전극(231a, 232a)은 각각 제3 및 제4 면에 대응하는 형태일 수 있으며, 제1 및 제2 연결 전극(231a, 232a)에서 바디(110)를 향하는 면은 바디(110)의 제3 및 제4 면과 각각 동일한 면적을 가질 수 있다. 제1 및 제2 연결 전극(231a, 232a)은 각각 제3 및 제4 면(3, 4)을 벗어나지 않는 범위에서 배치될 수 있다. 연결 전극(231a, 232a)은 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)으로 연장되지 않도록 배치될 수 있다. 구체적으로, 일 실시예에서 제1 및 제2 연결 전극(231a, 232a)은 제5 및 제6 면과 이격되어 배치될 수 있다. 이에 따라 내부 전극(121, 122)과 외부 전극(231, 232) 간의 충분한 연결성을 확보하면서도 외부 전극이 차지하는 부피를 최소화 하여 적층형 전자 부품(2000)의 단위 부피당 용량을 증가시킬 수 있다.

이런 관점에서, 상기 제1 및 제2 연결전극(231a, 232a)는 상기 제2 면(2)과 이격되어 배치될 수 있다. 즉, 외부 전극(231, 232)이 제2 면 상에는 배치되지 않음에 따라 외부 전극(231, 232)이 차지하는 부피를 더욱 최소화 하여 적층형 전자 부품(2000)의 단위 부피당 용량을 더욱 증가시킬 수 있다.

다만, 연결 전극(231a, 232a)은 바디(110)의 코너로 연장되어 코너 상에 배치된 코너부를 포함할 수 있다. 즉, 일 실시예에서, 제1 연결 전극은 상기 제1-3 코너 및 제2-3 코너 상으로 연장되어 배치되는 코너부를 포함하며, 상기 제2 연결 전극은 상기 제1-4 코너 및 제2-4 코너 상으로 연장되어 배치되는 코너부를 포함할 수 있다.

또한, 연결 전극(231a, 232a)은 종래 딥핑 방식에 의해 형성된 외부 전극 대비 균일하고 얇은 두께를 가질 수 있다.

연결 전극(231a, 232a)을 형성하는 방법은 특별히 제한할 필요는 없으나, 예를 들어, 도전성 금속, 바인더와 같은 유기물질 등을 포함하는 시트를 제3 및 제4 면에 전사하는 방식으로 형성할 수 있으나 이에 제한되는 것은 아니며, 도전성 금속을 제3 및 제4 면에 도금하여 형성할 수 있다. 즉, 연결 전극(231a, 232a)는 도전성 금속을 소성한 소성층 이거나 도금층일 수 있다.

연결 전극(231a, 232a)의 두께는 특별히 한정하지 않으나, 예를 들어 2~7μm일 수 있다. 여기서, 연결 전극(231a, 232a)의 두께란 최대 두께를 의미할 수 있으며, 연결 전극(231a, 232a)의 제2 방향 크기를 의미할 수 있다.

일 실시예에서, 제1 및 제2 연결 전극(231a, 232a)은 내부 전극(121, 122)에 포함된 금속과 동일한 금속 및 글라스를 포함할 수 있다. 제1 및 제2 연결 전극(231a, 232a)이 내부 전극(121, 122)에 포함된 금속과 동일한 금속을 포함함에 따라 내부 전극(121, 122)과의 전기적 연결성을 향상시킬 수 있으며, 제1 및 제2 연결 전극(231a, 232a)이 글라스를 포함함에 따라 바디(110) 및/또는 절연층(251, 252)과의 결합력을 향상시킬 수 있다. 이때, 내부 전극(121, 122)에 포함된 금속과 동일한 금속은 Ni일 수 있다.

제1 및 제2 절연층(251, 252)은 각각 제1 및 제2 연결 전극(231a, 232a) 상에 배치되어 제1 및 제2 연결 전극(231a, 232a) 상에 도금층이 형성되는 것을 방지하는 역할을 수행할 수 있다. 또한, 제1 및 제2 절연층(251, 252)은 실링 특성을 향상시켜 외부로부터 수분이나 도금액 등이 침투하는 것을 최소화하는 역할을 수행할 수 있다.

제1 및 제2 절연층(251, 252)은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다. 이에 따라, 내습 신뢰성을 보다 향상시킬 수 있으며, 열수축에 의한 크랙, 금속 확산에 따른 방사 크랙 등을 억제할 수 있다.

제1 및 제2 밴드 전극(231b, 232b)은 바디(110)의 제1 면(1)에 배치될 수 있다. 제1 및 제2 밴드 전극(231b, 232b)은 각각 제1 및 제2 연결 전극(231a, 232a)과 접촉함으로써, 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있다.

종래의 딥핑(dipping) 공법에 의하여 형성된 외부 전극은 제3 및 제4 면에서 두껍게 형성되고 제1, 제2, 제5 및 제6 면에도 일부 연장되어 형성됨에 따라 유효 부피율을 높게 확보하기 어려운 문제점이 있었다.

반면에, 본 발명의 일 실시예에 따르면, 내부 전극이 노출된 면에는 제1 및 제2 연결 전극(231a, 232a)을 배치하고, 기판에 실장되는 면에는 제1 및 제2 밴드 전극(231b, 232b)을 배치함에 따라 유효 부피율을 높게 확보할 수 있다.

한편, 내부 전극(121, 122)이 제1 방향으로 적층되어 있는 경우에는 내부 전극(121, 122)이 실장 면과 평행하도록 적층형 전자 부품(2000)을 기판에 수평 실장할 수 있다. 다만 본 발명이 수평 실장인 경우에 한정되는 것은 아니며, 내부 전극(121, 122)을 제3 방향으로 적층하는 경우에는 내부 전극(121, 122)이 실장 면과 수직하도록 기판에 적층형 전자 부품을 수직 실장할 수 있다.

제1 및 제2 밴드 전극(231b, 232b)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있다. 예를 들어, 제1 및 제2 밴드 전극(231, 232b)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극일 수 있으며, 바디의 제1 면에 도전성 금속 및 글라스를 포함하는 페이스트를 도포하는 방식을 이용하여 형성할 수 있으나, 이에 제한되는 것은 아니며, 도전성 금속을 바디의 제1 면에 도금한 도금층일 수 있다.

제1 및 제2 밴드 전극(231b, 232b)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있으며, 내부 전극(121, 122)에 포함된 금속과 동일한 금속을 포함할 수 있다.

한편, 일 실시예에서, 제1 외부 전극(231)은 상기 제2 면(2)에 배치되어 상기 제1 연결 전극(231a)과 연결되는 제3 밴드 전극(미도시)을 더 포함하며, 상기 제2 외부 전극(232)는 상기 제2 면(2)에 배치되어 상기 제2 연결전극(232a)과 연결되는 제4 밴드 전극(미도시)을 더 포함할 수 있다.

일 실시예에서, 상기 제3 면의 연장선(E3)으로부터 상기 제1 밴드 전극(231b)의 끝단까지의 거리를 B1, 상기 제4 면의 연장선(E4)으로부터 상기 제2 밴드 전극(232b)의 끝단까지의 거리를 B2, 상기 제3 면의 연장선으로부터 상기 제3 밴드 전극(미도시)의 끝단까지의 거리를 B3, 상기 제4 면의 연장선으로부터 상기 제4 밴드 전극(미도시)의 끝단까지의 거리를 B4, 상기 제3 면과 상기 제2 내부 전극(122)이 이격된 영역의 제2 방향 평균 크기를 G1, 상기 제4 면과 상기 제1 내부 전극(121)이 이격된 영역의 제2 방향 평균 크기를 G2라 할 때, B1≥G1, B3≤G1, B2≥G2 및 B4≤G2를 만족할 수 있다. 이에 따라, 외부 전극이 차지하는 부피를 최소화 하여 적층형 전자 부품(2000)의 단위 부피당 용량을 증가 시킴과 동시에 실장 시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있다.

다만, 본 발명을 B1≥G1, B3≤G1, B2≥G2 및 B4≤G2으로 한정하려는 의도는 아니며, B1≥G1, B3≥G1, B2≥G2 및 B4≥G2를 만족하는 경우도 본 발명의 일 실시예로 포함될 수 있다. 따라서, 일 실시예에서, 상기 제3 면의 연장선(E3)으로부터 상기 제1 밴드 전극(231b)의 끝단까지의 거리를 B1, 상기 제4 면의 연장선(E4)으로부터 상기 제2 밴드 전극(232b)의 끝단까지의 거리를 B2, 상기 제3 면의 연장선으로부터 상기 제3 밴드 전극(미도시)의 끝단까지의 거리를 B3, 상기 제4 면의 연장선으로부터 상기 제4 밴드 전극(미도시)의 끝단까지의 거리를 B4, 상기 제3 면과 상기 제2 내부 전극(122)이 이격된 영역의 제2 방향 평균 크기를 G1, 상기 제4 면과 상기 제1 내부 전극(121)이 이격된 영역의 제2 방향 평균 크기를 G2라 할 때, B1≥G1, B3≥G1, B2≥G2 및 B4≥G2를 만족할 수 있다. 이에 따라, 제1 및 제2 면 중 어느 한 면을 실장면으로 할 수 있어 실장 편이성을 향상시킬 수 있다.

제1 및 제2 도금층(241, 242)은 제1 및 제2 밴드 전극(231b, 232b) 상에 배치될 수 있다. 제1 및 제2 도금층(241, 242)은 실장 특성을 향상시키는 역할을 수행한다. 제1 및 제2 도금층(241, 242)의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.

제1 및 제2 도금층(241, 242)에 대한 보다 구체적인 예를 들면, 제1 및 제2 도금층(241, 242)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 제1 및 제2 밴드 전극(231b, 232b) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다.

일 실시예에서, 제1 및 제2 도금층(241, 242)은 각각 제1 및 제2 연결 전극(231a, 232a)을 일부 덮도록 연장되어 배치될 수 있다.

제1 면(1)으로부터 제1 및 제2 내부 전극(121, 122) 중 제1 면(1)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면(1)의 연장선으로부터 상기 제1 및 제2 연결 전극(231a, 232a) 상에 배치된 제1 및 제2 도금층(241, 242)의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1>H2를 만족할 수 있다. 이에 따라, 도금 공정시 도금액이 내부 전극으로 침투하는 것을 억제하여 신뢰성을 향상시킬 수 있다.

일 실시예에서, 제1 및 제2 절연층(251, 252)은 제1 및 제2 연결 전극(231a, 232a)과 각각 직접 접하도록 배치되며, 제1 및 제2 연결 전극(231a, 232a)은 도전성 금속 및 글라스를 포함할 수 있다. 이에 따라, 제1 및 제2 연결 전극 (231a, 232a)의 외표면 중 절연층(251, 252)이 배치된 영역에는 도금층(241, 242)이 배치되지 않을 수 있기 때문에, 도금액에 의한 외부전극 침식 방지를 효과적으로 억제할 수 있다.

일 실시예에서, 제1 및 제2 절연층(251, 252)은 제1 및 제2 연결 전극(231a, 232a)과 각각 직접 접하도록 배치되며, 제1 및 제2 연결 전극(231a, 232a)은 도전성 금속 및 수지를 포함할 수 있다. 이에 따라, 제1 및 제2 연결 전극 (231a, 232a)의 외표면 중 절연층(251, 252)이 배치된 영역에는 도금층(241, 242)이 배치되지 않을 수 있기 때문에, 도금액에 의한 외부전극 침식 방지를 효과적으로 억제할 수 있다.

일 실시예에서, 제1 도금층(241)은 제1 절연층(251)의 제1 외부 전극(231) 상에 배치된 끝단을 덮도록 배치되며, 제2 도금층(242)은 제2 절연층(252)의 제2 외부 전극(232) 상에 배치된 끝단을 덮도록 배치될 수 있다. 이에 따라, 절연층(251, 252)과 도금층(241, 242)의 결합력을 강화하여 적층형 전자 부품(3000)의 신뢰성을 향상시킬 수 있다. 또한, 외부 전극(231, 232) 상에 도금층(241, 242)을 형성하기 전에 제1 및 제2 절연층(251, 252)을 먼저 형성함으로써, 도금층 형성 과정에서의 도금액 침투를 보다 확실히 억제할 수 있다. 도금층보다 절연층을 먼저 형성함에 따라, 도금층(241, 242)이 절연층(251, 252)의 끝단을 덮는 형태를 가질 수 있다.

일 실시예에서, 제1 절연층(251)은 제1 도금층(241)의 제1 외부 전극(231) 상에 배치된 끝단을 덮도록 배치되며, 제2 절연층(252)은 제2 도금층(242)의 제2 외부 전극(232) 상에 배치된 끝단을 덮도록 배치될 수 있다. 이에 따라, 절연층(251)과 도금층(241, 242)의 결합력을 강화하여 적층형 전자 부품(3000)의 신뢰성을 향상시킬 수 있다.

도 23은 도 21의 변형예를 도시한 것이다. 도 23을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2000)의 변형예(2001)는 제1 및 제2 절연층(251-1, 252-1)이 제5 및 제6 면(5, 6)으로 연장되어 서로 연결됨으로써 하나의 절연층(253-1)으로 연결될 수 있다. 이때, 연결된 제1 및 제2 절연층(253-1)이 제5 면 및 제6 면의 일부를 덮도록 배치될 수 있다.

도 24는 본 발명의 일 실시예에 따른 적층형 전자 부품(2002)의 사시도를 개략적으로 도시한 것이다. 도 25는 도 24의 IX-IX`에 따른 단면도이다.

도 24 및 도 25을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2002)은 제1 및 제2 도금층(241-2, 242-2)이 제1 면의 연장선 이하로 배치될 수 있다. 이에 따라, 실장 시 솔더의 높이를 최소화할 수 있으며 실장 공간을 최소화할 수 있다.

또한, 제1 및 제2 절연층(251-2, 252-2)은 제1 면의 연장선 이하까지 연장되어 제1 및 제2 도금층(241-2, 242-2)과 접하도록 배치될 수 있다.

도 26는 도 24의 변형예를 도시한 것이다. 도 26를 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2002)의 변형예(2003)는 제1 및 제2 절연층(251-3, 252-3)이 제5 및 제6 면(5, 6)으로 연장되어 서로 연결됨으로써 하나의 절연층(253-3)으로 연결될 수 있다. 이때, 연결된 제1 및 제2 절연층(253-3)이 제5 면 및 제6 면의 전부를 덮도록 배치될 수 있다.

도 27는 본 발명의 일 실시예에 따른 적층형 전자 부품(2004)의 사시도를 개략적으로 도시한 것이다. 도 28은 도 27의 X-X`에 따른 단면도이다.

도 27 및 도 28을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2004)은 제1 면(1) 상에 배치되며 제1 밴드 전극(231b)와 제2 밴드 전극(232b) 사이에 배치되는 추가 절연층(261)을 더 포함할 수 있다. 이에 따라, 고압 전류 하에서 제1 밴드 전극(231b)와 제2 밴드 전극(232b) 사이에서 발생할 수 있는 누설 전류 등을 방지할 수 있다.

추가 절연층(261)의 종류는 특별히 한정할 필요는 없다. 예를 들어, 추가 절연층(261)은 제1 및 제2 절연층(251-2, 252-2)과 마찬가지로 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다. 다만, 추가 절연층(261)과 제1 및 제2 절연층(251-2, 252-2)을 동일한 재료로 한정할 필요는 없으며, 상이한 재료로 형성될 수도 있다. 예를 들어, 에폭시 수지, 아크릴 수지, 에틸 셀룰로우스(Ethyl Cellulose) 등에서 선택된 1종 이상을 포함하거나, 글래스를 포함할 수 있다.

도 29는 도 27의 변형예를 도시한 것이다. 도 29을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2004)의 변형예(2005)는 제1 및 제2 절연층(251-5, 252-5)이 제5 및 제6 면(5, 6)으로 연장되어 서로 연결됨으로써 하나의 절연층(253-5)으로 연결될 수 있다.

도 30은 본 발명의 일 실시예에 따른 적층형 전자 부품(2006)의 사시도를 개략적으로 도시한 것이다. 도 31는 도 30의 XI-XI`에 따른 단면도이다.

도 30 및 도 31를 참조하면, 일 실시예에 따른 적층형 전자 부품(2006)은 제1 연결 전극(231a) 상에 배치되는 제1 절연층(251-6), 제2 연결 전극(232a) 상에 배치되는 제2 절연층(252-6)을 포함하며, 제1 면(1)으로부터 상기 제1 및 제2 내부 전극(121, 122) 중 상기 제1 면(1)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면(1)의 연장선으로부터 상기 제1 및 제2 연결 전극(231a, 232a) 상에 배치된 제1 및 제2 도금층(241-6, 242-6)의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1<H2를 만족할 수 있다. 이에 따라, 실장시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있다.

도 32은 도 30의 변형예를 도시한 것이다. 도 32을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2006)의 변형예(2007)는 제1 및 제2 절연층(251-7, 252-7)이 제5 및 제6 면(5, 6)으로 연장되어 서로 연결됨으로써 하나의 절연층(253-7)으로 연결될 수 있다.

도 33은 본 발명의 일 실시예에 따른 적층형 전자 부품(2008)의 사시도를 개략적으로 도시한 것이다. 도 34는 도 33의 XII-XII`에 따른 단면도이다.

도 33 및 도 34를 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2008)은 제1 및 제2 절연층(251-8, 252-8)이 제2, 제5 및 제6 면(2, 5, 6)으로 연장되어 서로 연결됨으로써 하나의 절연층(253-8)으로 연결될 수 있다. 도 35에 도시된 바와 같이, 절연층(253-8)이 제2 면을 모두 덮고 있는 형태일 수 있으며, 제5 및 제6 면은 일부만 덮고 있는 형태일 수 있다.

도 35은 본 발명의 일 실시예에 따른 적층형 전자 부품(2009)의 사시도를 개략적으로 도시한 것이다. 도 36는 도 35의 XIII-XIII`에 따른 단면도이다.

도 37 및 도 40을 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2009)의 제1 및 제2 도금층(241-9, 242-9)의 평균 두께(t1)은 제1 및 제2 절연층(251-9, 252-9)의 평균 두께(t2)보다 얇은 형태일 수 있다.

본 발명의 일 실시예에 따르면 제1 및 제2 도금층(241-9, 242-9)의 평균 두께(t1)를 제1 및 제2 절연층(251-9, 252-9)의 평균 두께(t2)보다 얇게하여 도금층과 절연층이 맞닿는 면적을 줄일 수 있으며, 이에 따라 딜라미네이션의 발생을 억제하여 적층형 전자 부품(2009)의 기판(180)과의 고착 강도를 향상시킬 수 있다.

제1 및 제2 도금층(241-9, 242-9)의 평균 두께(t1)는 제1 및 제2 연결 전극(231a, 232a) 또는 제1 및 제2 밴드 전극(231b, 232b) 상의 등간격의 5개 지점에서 측정한 두께를 평균한 값일 수 있으며, 절연층(251-9, 252-9)의 평균 두께(t2)는 제1 및 제2 연결 전극(231a, 232a) 상의 등간격의 5개 지점에서 측정한 두께를 평균한 값일 수 있다.

도 37는 도 35의 변형예를 도시한 것이다. 도 37를 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(2009)의 변형예(2010)는 제1 및 제2 절연층(251-10, 252-10)이 제5 및 제6 면(5, 6)으로 연장되어 서로 연결됨으로써 하나의 절연층(253-10)으로 연결될 수 있다.

도 38은 본 발명의 일 실시예에 따른 적층형 전자 부품(2011)의 사시도를 개략적으로 도시한 것이다. 도 39는 도 38의 XV-XV`에 따른 단면도이다.

도 38 및 도 39를 참조하면, 일 실시예에 따른 적층형 전자 부품(2011)의 제1 및 제2 절연층(251-11, 252-11) 상에는 각각 절연 물질을 포함하는 제1 및 제2 커버층(271, 272)이 배치될 수 있다.

알루미늄(Al)을 포함하는 산화물을 포함하는 제1 및 제2 커버층(271, 272)이 하프늄(Hf)을 포함하는 산화물을 포함하는 제1 및 제2 절연층(251-11, 252-11) 상에 배치되기 때문에, 제1 및 제2 외부 전극(231, 232)이 글라스를 포함하는 경우에도 제1 및 제2 커버층(271, 272)의 연속성이 저하되는 것을 방지할 수 있어 고온 환경에서도 우수한 내습 신뢰성을 확보할 수 있다. 또한, 제1 및 제2 커버층(271, 272)에 크랙이 발생하더라도, 제1 및 제2 절연층(251-11, 252-11)이 제1, 제2 외부 전극(231, 232) 및 바디(110) 내부로 크랙이 전파되는 것을 방지해 주는 역할을 수행할 수 있어 크랙 발생을 억제할 수 있다.

일 실시예에서, 제1 및 제2 절연층(251-11, 252-11)에 포함된 하프늄(Hf)을 포함하는 산화물은 HfO₂일 수 있으며, 제1 및 제2 커버층(271, 272)에 포함된 알루미늄(Al)을 포함하는 산화물은 Al₂O₃일 수 있다.

일 실시예에서, 제1 및 제2 절연층(251-11, 252-11)은 산소 원자를 제외한 나머지 원소들의 총 몰수 대비 하프늄(Hf) 원자의 몰수가 0.95 이상일 수 있으며, 제1 및 제2 커버층(271, 272)은 산소 원자를 제외한 나머지 원소들의 총 몰수 대비 알루미늄(Al) 원자의 몰수가 0.95 이상일 수 있다. 즉, 불순물로 검출되는 원소들을 제외하면, 제1 및 제2 절연층(251-11, 252-11)은 실질적으로 하프늄(Hf)을 포함하는 산화물로 이루어질 수 있으며, 제1 및 제2 커버층(271, 272)은 실질적으로 알루미늄(Al)으로 이루어질 수 있다. 이에 따라, 열수축에 의한 크랙, 금속 확산에 따른 방사 크랙 등을 억제하는 효과 및 내습 신뢰성 향상 효과를 보다 향상시킬 수 있다.

이때, 제1 및 제2 커버층(271, 272)의 성분은 상술한 절연층의 성분을 분석하는 방법과 동일한 방법으로 분석할 수 있다.

도 40은 본 발명의 일 실시예에 따른 적층형 전자 부품의(3000) 사시도를 개략적으로 도시한 것이다. 도 41은 도 40의 XVI-XVI`에 따른 단면도이다. 도 42은 도 40의 K1 영역을 확대한 확대도이다.

도 40 내지 42를 참조하면, 본 발명의 일 실시예에 따른 적층형 전자 부품(3000)은 유전체층(111) 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디(110); 상기 바디의 제3 면에 배치되는 제1 접속부(331a), 상기 제1 접속부로부터 제1 면의 일부까지 연장되는 제1 밴드부(331b), 상기 제1 접속부로부터 바디의 제2 면과 제3 면을 연결하는 코너로 연장되어 배치되는 제1 코너부(331c)를 포함하는 제1 외부 전극(331); 상기 바디의 제4 면에 배치되는 제2 접속부(332a), 상기 제2 접속부로부터 제1 면의 일부까지 연장되는 제2 밴드부(332b), 상기 제2 접속부로부터 바디의 제2 면과 제4 면을 연결하는 코너로 연장되어 배치되는 제2 코너부(332c)를 포함하는 제2 외부 전극(332); 상기 제1 및 제2 접속부(331a, 332a) 상에 배치되며, 상기 제2 면, 제1 및 제2 코너부를 덮도록 배치되는 절연층(351); 상기 제1 밴드부 상에 배치되는 제1 도금층(341); 및 상기 제2 밴드부 상에 배치되는 제2 도금층(342);을 포함하며, 상기 제1 및 제2 절연층은 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다.

일 실시예에서, 상기 제3 면의 연장선으로부터 상기 제1 코너부(331c)의 끝단 까지의 상기 제2 방향 평균 크기를 B3, 상기 제4 면의 연장선으로부터 상기 제2 코너부(332c)의 끝단 까지의 상기 제2 방향 평균 크기를 B4, 상기 제3 면과 상기 제2 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G1, 상기 제4 면과 상기 제1 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G2라 할 때, B3?G1 및 B4?G2를 만족할 수 있다. 이에 따라 외부 전극(331, 332)이 차지하는 부피를 최소화하여 적층형 전자 부품(3000)의 단위 부피당 용량을 증가시킬 수 있다.

이때, 상기 제3 면의 연장선으로부터 상기 제1 밴드부(331b)의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면의 연장선으로부터 상기 제2 밴드부(332b)의 끝단까지의 상기 제2 방향 평균 크기를 B2라 할 때, B1≥G1 및 B3≥G2를 만족할 수 있다. 이에 따라, 실장시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있다.

일 실시예에 따른 적층형 전자 부품(3000)은 유전체층(111) 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디(110)를 포함할 수 있다. 적층형 전자 부품(3000)의 바디(110)는 후술할 바와 같이 바디의 제1 면 또는 제2 면의 단부가 수축된 형태를 가지는 것을 제외하면 적층형 전자 부품(1000)의 바디(110)과 동일한 구성을 가질 수 있다.

외부 전극(331, 332)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다. 외부 전극(331, 332)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(331, 332)을 포함할 수 있다.

외부 전극(331, 332)은 제3 면에 배치되는 제1 접속부(331a) 및 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부(331b), 상기 제1 접속부로부터 상기 제2 면과 제3 면을 연결하는 코너로 연장되어 배치되는 제1 코너부(331c)를 포함하는 제1 외부 전극(331), 제4 면에 배치되는 제2 접속부(332a) 및 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부(332b), 상기 제2 접속부로부터 제2 면과 제4 면을 연결하는 코너로 연장되어 배치되는 제2 코너부(332c)를 포함하는 제2 외부 전극(132)을 포함할 수 있다. 제1 접속부(331a)는 제1 내부 전극(121)과 제3 면에서 연결되고, 제2 접속부(332a)는 제2 내부 전극(122)과 제4 면에서 연결될 수 있다.

일 실시에에서 상기 제1 및 제2 접속부(331a, 332a)는 상기 제5 및 제6 면과 이격되어 배치될 수 있다. 이에 따라 외부 전극(331, 332)가 차지하는 비중을 최소화 하여 적층형 전자 부품(3000)을 더욱 소형화 할 수 있다.

상기 코너는 제1 면과 제3 면을 연결하는 제1-3 코너(c1-3), 제1 면과 제4 면을 연결하는 제1-4 코너(c1-4), 제2 면과 제3 면을 연결하는 제2-3 코너(c2-3), 제2 면과 제4 면을 연결하는 제2-4 코너(c2-4)를 포함할 수 있다. 또한, 코너는 제1 면과 제5 면을 연결하는 제1-5 코너, 제1 면과 제6 면을 연결하는 제1-6 코너, 제2 면과 제5 면을 연결하는 제2-5 코너, 제2 면과 제6 면을 연결하는 제2-6 코너를 포함할 수 있다. 다만, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성하는 경우에는 제1 면과 제5 및 제6 면을 연결하는 부분 및 제2 면과 제5 및 제6 면을 연결하는 부분이 수축된 형태를 가지지 않을 수 있다.

한편, 바디(110)의 제1 내지 제6 면은 대체로 평탄한 면일 수 있으며, 평탄하지 않은 영역을 코너로 볼 수 있다. 또한, 외부 전극(131, 132) 중 코너 상에 배치되는 영역을 코너부로 볼 수 있다.

이런 관점에서, 상기 제1 및 제2 코너부(331c, 332c)는 상기 제2 면의 연장선(E2) 이하에 배치될 수 있으며, 상기 제1 및 제2 코너부(331c, 332c)는 제2 면과 이격되어 배치될 수 있다. 즉, 외부 전극(331, 332)이 제2 면 상에는 배치되지 않음에 따라 외부 전극(331, 332)이 차지하는 부피를 더욱 최소화 하여 적층형 전자 부품(3000)의 단위 부피당 용량을 더욱 증가시킬 수 있다. 또한 제1 코너부(331c)는 제3 면과 제2 면을 연결하는 제2-3코너(C2-3)의 일부 상에 배치될 수 있으며, 제2 코너부(332c)는 제4 면과 제2 면을 연결하는 제2-4코너(C2-4)의 일부 상에 배치될 수 있다.

제2 면의 연장선(E2)는 하기와 같이 정의될 수 있다.

적층형 전자 부품(3000)을 폭 방향 중앙에서 절단한 길이-두께 방향 단면(L-T 단면)에서, 제3 면에서 제4 면까지 길이 방향으로 균등한 간격을 가지는 두께 방향의 7개의 직선(P0, P1, P2. P3, P4, P5, P6, P7)을 그어 P2와 제2 면이 만나는 지점과 P4와 제2 면이 만나는 지점을 지나는 직선을 제2 면의 연장선(E2)으로 정의할 수 있다.

한편, 외부 전극(331, 332)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.

외부 전극(331, 332)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.

또한, 외부 전극(331, 332)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 외부 전극(331, 332)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.

외부 전극(331, 332)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 Cu, Ni, Pd, Ag, Sn, Cr 및 그들의 합금 중 하나 이상일 수 있다. 바람직하게는 외부 전극(331, 332)은 Ni 및 Ni 합금 중 하나 이상을 포함할 수 있으며, 이에 따라, Ni을 포함하는 내부 전극(121, 122)과의 연결성을 보다 향상시킬 수 있다.

절연층(351)은 제1 및 제2 접속부(331a, 332a) 상에 배치될 수 있다.

제1 및 제2 접속부(331a, 332a)는 내부 전극(121, 122)과 연결되는 부위이기 때문에, 도금 공정에서 도금액 침투 또는 실사용시 수분 침투의 경로가 될 수 있다. 본 발명에서는 접속부(331a, 332a) 상에 절연층(351)이 배치되기 때문에 외부의 수분 침투 또는 도금액의 침투를 방지할 수 있다.

절연층(351)은 제1 및 제2 도금층(341, 342)과 접하도록 배치될 수 있다. 이때, 절연층(351)이 제1 및 제2 도금층(341, 342)의 끝단을 일부 덮는 형태로 접하거나, 제1 및 제2 도금층(341, 342)이 절연층(351)의 끝단을 일부 덮는 형태로 접할 수 있다.

절연층(353)은 제1 및 제2 접속부(331a, 332a) 상에 배치되며, 제2 면, 제1 및 제2 코너부(331c, 332c)를 덮도록 배치될 수 있다. 또한, 절연층(351)이 제1 및 제2 코너부(331c, 332c)의 끝단과 바디(110)가 접하는 영역을 커버하여 수분 침투 경로를 차단함으로써 내습 신뢰성을 보다 향상시킬 수 있다.

절연층(351)은 제2 면 상에 배치되어 상기 제1 및 제2 접속부(331a, 332a) 로 연장되어 배치될 수 있다. 또한, 절연층은 외부 전극(331, 332)이 제2 면에 배치되지 않는 경우, 제2 면을 전부 덮도록 배치될 수 있다. 한편, 절연층(351)이 제2 면에 반드시 배치되어야 하는 것은 아니며, 절연층이 제2 면의 일부 또는 전부에 배치되지 않을 수 있고, 절연층이 2개로 분리되어 제1 및 제2 접속부(331a, 332a) 상에 각각 배치되는 형태를 가질 수도 있다. 그러나 이 경우에도 절연층은 제1 및 제2 코너부(331c 332c)를 전부 덮도록 배치될 수 있다. 절연층이 제2 면 전부에 배치되지 않는 경우, 제2 면의 연장선 이하로 배치될 수 있다. 또한, 절연층이 제2 면에는 배치되지 않으나, 제1 및 제2 접속부(331a, 332a) 상에서 제5 및 제6 면으로 연장되어 하나의 절연층을 이룰 수 있다.

일 실시예에서, 상기 절연층(351)은 상기 제5 면 및 제6 면의 일부를 덮도록 배치되어 신뢰성을 향상시킬 수 있다. 이때, 상기 절연층에 덮이지 않은 상기 제5 면 및 제6 면의 일부는 외부로 노출될 수 있다.

나아가, 절연층(351)은 제5 면 및 제6 면의 전체를 덮도록 배치될 수 있으며, 이 경우 제5 면 및 제6 면이 외부로 노출되지 않아 내습 신뢰성을 보다 더 향상시킬 수 있다.

절연층(351)은 절연층(351)이 배치된 외부 전극(331, 332) 상에 도금층(341, 342)이 형성되는 것을 방지하는 역할을 수행할 수 있으며, 실링 특성을 향상시켜 외부로부터 수분이나 도금액 등이 침투하는 것을 최소화하는 역할을 수행할 수 있다. 절연층(351)의 성분, 조성, 평균 두께 및 이에 따른 효과는 적층형 전자 부품(1000, 2000) 내지 이들의 다양한 실시예가 포함하는 절연층(151, 251, 252, 253)과 동일하므로 이에 대한 설명은 생략하도록 한다.

제1 및 제2 도금층(341, 342)은 각각 제1 및 제2 밴드부(331b, 332b) 상에 배치될 수 있다. 도금층(341, 342)은 실장 특성을 향상시키는 역할을 수행할 수 있으며, 도금층(341, 342)이 밴드부(331b, 332b) 상에 배치됨에 따라 실장 공간을 최소화할 수 있고, 내부 전극으로 도금액이 침투하는 것을 최소화하여 신뢰성을 향상시킬 수 있다. 제1 및 제2 도금층(341, 342)의 일 끝단은 제1 면에 접할 수 있으며, 타 끝단은 절연층(351)에 접할 수 있다.

도금층(341, 342)의 종류는 특별히 한정하지 않으며, Cu, Ni, Sn, Ag, Au, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.

도금층(341, 342)에 대한 보다 구체적인 예를 들면, 도금층(341, 342)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 제1 및 제2 밴드부(331b, 332b) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다.

일 실시예에서, 제1 도금층(341)은 절연층(351)의 제1 외부 전극(331) 상에 배치된 끝단을 덮도록 배치되며, 제2 도금층(342)은 절연층(351)의 제2 외부 전극(332) 상에 배치된 끝단을 덮도록 배치될 수 있다. 이에 따라, 절연층(351)과 도금층(341, 342)의 결합력을 강화하여 적층형 전자 부품(3000)의 신뢰성을 향상시킬 수 있다. 또한, 외부 전극(331, 332) 상에 도금층(341, 342)을 형성하기 전에 절연층(351)을 먼저 형성함으로써, 도금층 형성 과정에서의 도금액 침투를 보다 확실히 억제할 수 있다. 도금층보다 절연층을 먼저 형성함에 따라, 도금층(341, 342)이 절연층(351)의 끝단을 덮는 형태를 가질 수 있다.

일 실시예에서, 절연층(351)은 제1 도금층(341)의 제1 외부 전극(331) 상에 배치된 끝단을 덮도록 배치되며, 절연층(351)은 제2 도금층(342)의 제2 외부 전극(332) 상에 배치된 끝단을 덮도록 배치될 수 있다. 이에 따라, 절연층(351)과 도금층(341, 342)의 결합력을 강화하여 적층형 전자 부품(3000)의 신뢰성을 향상시킬 수 있다.

일 실시예에서, 제1 및 제2 도금층(341, 342)은 각각 제1 및 제2 접속부(331a, 332a)를 일부 덮도록 연장되어 배치될 수 있다. 제1 및 제2 내부 전극(121, 122) 중 제1 면(1)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면(1)의 연장선으로부터 상기 제1 및 제2 접속부(131a, 132a) 상에 배치된 제1 및 제2 도금층(141, 142)의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1>H2를 만족할 수 있다. 이에 따라, 도금 공정시 도금액이 내부 전극으로 침투하는 것을 억제하여 신뢰성을 향상시킬 수 있다.

일 실시예에서, 상기 제1 면으로부터 상기 제1 및 제2 내부 전극(121, 122) 중 상기 제1 면에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면의 연장선으로부터 상기 제1 및 제2 접속부(331a, 332a) 상에 배치된 도금층(341, 342)의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1<H2를 만족할 수 있다. 이에 따라, 실장시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있다. 보다 바람직하게는 바디(110)의 제1 방향 평균 크기를 T라 할 때, H2<T/2를 만족할 수 있다. 즉, H1<H2<T/2를 만족할 수 있다. H2가 T/2 이상인 경우에는 절연층에 의한 내습 신뢰성 향상 효과가 저하될 우려가 있기 때문이다.

일 실시예에서, 상기 제1 및 제2 도금층(341, 342)은 상기 제1 면의 연장선 이하로 배치될 수 있다. 이에 따라, 실장 시 솔더의 높이를 최소화할 수 있으며 실장 공간을 최소화할 수 있다. 또한, 절연층(351)은 제1 면의 연장선 이하까지 연장되어 제1 및 제2 도금층(341, 342)과 접하도록 배치될 수 있다.

일 실시예에서, 상기 바디의 제2 방향 평균 크기를 L, 상기 제3 면의 연장선으로부터 상기 제1 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면의 연장선으로부터 상기 제2 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B2라 할 때, 0.2≤B1/L≤0.4 및 0.2≤B2/L≤0.4를 만족할 수 있다.

B1/L 및 B2/L이 0.2 미만인 경우에는 충분한 고착 강도를 확보하기 어려울 수 있다. 반면에, B2/L이 0.4 초과인 경우에는 고압 전류 하에서 제1 밴드부(331b)와 제2 밴드부(332b) 사이에서 누설 전류가 방생할 우려가 있으며, 도금 공정시 도금 번짐 등에 의해 제1 밴드부(331b)와 제2 밴드부(332b)가 전기적으로 연결될 우려가 있다.

일 실시예에서, 상기 제1 면 상에 배치되며 상기 제1 밴드부(331b)와 상기 제2 밴드부(332b) 사이에 배치되는 추가 절연층을 더 포함할 수 있다. 이에 따라, 고압 전류 하에서 제1 밴드 전극(331b)와 제2 밴드 전극(332b) 사이에서 발생할 수 있는 누설 전류 등을 방지할 수 있다.

추가 절연층의 종류는 특별히 한정할 필요는 없다. 예를 들어, 추가 절연층은 절연층(351)과 마찬가지로 하프늄(Hf)을 포함하는 산화물을 포함할 수 있다. 다만, 추가 절연층과 절연층(351)을 동일한 재료로 한정할 필요는 없으며, 상이한 재료로 형성될 수도 있다. 예를 들어, 에폭시 수지, 아크릴 수지, 에틸 셀룰로우스(Ethyl Cellulose) 등에서 선택된 1종 이상을 포함하거나, 글래스를 포함할 수 있다.

일 실시예에서, 상기 제3 면의 연장선으로부터 상기 제1 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면의 연장선으로부터 상기 제2 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B2라 할 때, B3<B1 및 B4<B2를 만족할 수 있다. 제1 밴드부(331b)의 평균 길이(B1)가 제1 코너부 (331c)의 평균 길이(B3)보다 길 수 있으며, 제2 밴드부(332b)의 평균 길이가 제2 코너부(332)의 평균 길이(B4)보다 길 수 있다. 이에 따라, 실장시 솔더와 접하는 면적을 증가시켜 고착 강도를 향상시킬 수 있다.

보다 상세하게는 제3 면(3)의 연장선으로부터 상기 제1 밴드부(331b)의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면(4)의 연장선으로부터 상기 제2 밴드부(332b)의 끝단까지의 상기 제2 방향 평균 크기를 B2, 상기 제3 면(3)의 연장선으로부터 상기 제1 코너부(331c)의 끝단까지의 상기 제2 방향 평균 크기를 B3, 상기 제4 면(4)의 연장선으로부터 상기 제2 코너부(332c)의 끝단까지의 상기 제2 방향 평균 크기를 B4라 할 때, B3<B1 및 B4<B2를 만족할 수 있다.

일 실시예에서, 상기 제1 및 제2 도금층(341, 342)의 평균 두께는 상기 절연층(351)의 평균 두께보다 얇을 수 있다.

절연층(351)은 외부의 수분 침투 또는 도금액의 침투를 방지하는 역할을 하나, 도금층(341, 342)과의 연결성이 약해 도금층의 딜라미네이션(delamination)의 원인이 될 수 있다. 도금층이 딜라미네이션되는 경우 기판과의 고착 강도가 저하될 수 있다. 여기서 도금층의 딜라미네이션이란 도금층이 일부 떨어지거나 외부 전극(331, 332)과 물리적으로 분리되는 것을 의미할 수 있다. 도금층과 절연층의 연결성이 약하기 때문에 절연층과 도금층의 계면의 틈이 벌어지거나 이물질이 침투할 가능성이 높아지고, 외부 충격 등에 취약하게 되어 딜라미네이션될 가능성이 높아질 수 있다.

본 발명의 일 실시예에 따르면 도금층의 평균 두께를 절연층의 평균 두께)보다 얇게하여 도금층과 절연층이 맞닿는 면적을 줄일 수 있으며, 이에 따라 딜라미네이션의 발생을 억제하여 적층형 전자 부품(3000)의 과의 고착 강도를 향상시킬 수 있다.

적층형 전자 부품(3000)의 사이즈는 특별히 한정할 필요는 없다.

다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 1005 (길이×폭, 1.0mm×0.5mm) 이하의 사이즈를 가지는 적층형 전자 부품(3000)에서 본 발명에 따른 신뢰성 및 단위 부피당 용량 향상 효과가 보다 현저해질 수 있다.

따라서, 제조 오차, 외부 전극 크기 등을 고려하면 적층형 전자 부품(3000)의 길이가 1.1mm 이하이고, 폭이 0.55mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 적층형 전자 부품(3000)의 길이는 적층형 전자 부품(3000)의 제2 방향 최대 크기를 의미하며, 적층형 전자 부품(3000)의 폭은 적층형 전자 부품(3000)의 제3 방향 최대 크기를 의미할 수 있다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

또한, 본 개시에서 사용된 '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

1000, 2000, 3000: 적층형 전자 부품
1100: 적층형 전자 부품의 실장 기판
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 마진부
121, 122: 내부 전극
131, 231, 331: 제1 외부 전극
132, 232, 332: 제2 외부 전극
134, 135: 추가 전극층
141, 142, 241, 242, 341, 342: 도금층
151, 251, 252, 253, 351: 절연층
171, 271, 272: 커버층
161, 261: 추가 절연층
180: 기판
181, 182: 전극 패드
191, 192: 솔더

Claims

유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디;
상기 제3 면에 배치되는 제1 접속부 및 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부를 포함하는 제1 외부 전극;
상기 제4 면에 배치되는 제2 접속부 및 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부를 포함하는 제2 외부 전극;
상기 제1 접속부 상에 배치되는 제1 절연층 및 상기 제2 접속부 상에 배치되는 제2 절연층을 포함하는 절연층; 및
상기 제1 밴드부 상에 배치되는 제1 도금층 및 상기 제2 밴드부 상에 배치되는 제2 도금층을 포함하는 도금층; 을 포함하며,
상기 절연층은 하프늄(Hf)을 포함하는 산화물을 포함하는
적층형 전자 부품.
제1항에 있어서,
상기 하프늄(Hf)을 포함하는 산화물은 HfO₂인
적층형 전자 부품.
제1항에 있어서,
상기 절연층을 구성하는 원소들 중에서 산소를 제외한 나머지 원소들의 총 몰수 대비 하프늄(Hf) 원소의 몰수는 0.95 이상인
적층형 전자 부품.
제1항에 있어서,
상기 절연층의 평균 두께는 15nm 이상 1000nm 이하인
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 외부 전극은 글라스를 포함하는
적층형 전자 부품.
제1항에 있어서,
상기 절연층 상에 배치되며 알루미늄(Al)을 포함하는 산화물을 포함하는 커버층을 더 포함하는
적층형 전자 부품.
제6항에 있어서,
상기 알루미늄(Al)을 포함하는 산화물은 Al₂O₃인
적층형 전자 부품.
제6항에 있어서,
상기 커버층을 구성하는 원소들 중에서 산소를 제외한 나머지 원소들의 총 몰수 대비 알루미늄(Al) 원소의 몰수는 0.95 이상인
적층형 전자 부품.
제1항에 있어서,
상기 제1 면으로부터 상기 제1 및 제2 내부 전극 중 상기 제1 면에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면의 연장선으로부터 상기 제1 및 제2 접속부 상에 배치된 도금층의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1>H2를 만족하는
적층형 전자 부품.
제1항에 있어서,
상기 제1 면으로부터 상기 제1 및 제2 내부 전극 중 상기 제1 면에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 H1, 상기 제1 면의 연장선으로부터 상기 제1 및 제2 접속부 상에 배치된 도금층의 끝단까지의 제1 방향 평균 크기를 H2라 할 때, H1<H2를 만족하는
적층형 전자 부품.
제10항에 있어서,
상기 바디의 제1 방향 평균 크기를 T라 할 때,
상기 H2<T/2를 만족하는
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 도금층은 상기 제1 면의 연장선 이하로 배치되는
적층형 전자 부품.
제1항에 있어서,
상기 바디의 제2 방향 평균 크기를 L, 상기 제3 면의 연장선으로부터 상기 제1 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B1, 상기 제4 면의 연장선으로부터 상기 제2 밴드부의 끝단까지의 상기 제2 방향 평균 크기를 B2라 할 때,
0.2≤B1/L≤0.4 및 0.2≤B2/L≤0.4를 만족하는
적층형 전자 부품.
제1항에 있어서,
상기 제1 면 상에 배치되며 상기 제1 밴드부와 상기 제2 밴드부 사이에 배치되는 추가 절연층을 더 포함하는
적층형 전자 부품.
제1항에 있어서,
상기 유전체층의 평균 두께는 0.35μm 이하인
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 내부 전극의 평균 두께는 각각 0.35μm 이하인
적층형 전자 부품.
제1항에 있어서,
상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 용량 형성부 및 상기 용량 형성부의 제1 방향 양 단면 상에 배치되는 커버부를 포함하며,
상기 커버부의 제1 방향 평균 크기는 15μm 이하인
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 도금층의 평균 두께는 상기 절연층의 평균 두께보다 얇은
적층형 전자 부품.
제1항에 있어서,
상기 제1 도금층은 상기 제1 절연층의 상기 제1 면에 가까운 끝단을 덮도록 배치되며, 상기 제2 도금층은 상기 제2 절연층의 상기 제1 면에 가까운 끝단을 덮도록 배치되는
적층형 전자 부품.
제1항에 있어서,
상기 제1 절연층은 상기 제1 도금층의 상기 제1 외부 전극 상에 배치된 끝단을 덮도록 배치되며, 상기 제2 절연층은 상기 제2 도금층의 상기 제2 외부 전극 상에 배치된 끝단을 덮도록 배치되는
적층형 전자 부품.
제1항에 있어서,
상기 제1 외부 전극은 상기 제1 접속부로부터 상기 제5 및 제6 면의 일부까지 연장되는 제1 측면 밴드부를 포함하며,
상기 제2 외부 전극은 상기 제2 접속부로부터 상기 제5 및 제6면의 일부까지 연장되는 제2 측면 밴드부를 포함하고,
상기 제1 및 제2 측면 밴드부의 제2 방향 크기는 상기 제1 면에 가까워질수록 커지는
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 외부 전극은 상기 제5 및 제6 면과 이격되어 배치되는
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 외부 전극은 상기 제2 면과 이격되어 배치되는
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 절연층은 상기 제2 면으로 연장되어 서로 연결되는
적층형 전자 부품.
제1항에 있어서,
상기 제1 및 제2 절연층은 상기 제5 면 및 제6 면으로 연장되어 서로 연결되는
적층형 전자 부품.
제1항에 있어서,
상기 절연층은 상기 제2, 제5 및 제6 면에 배치되지 않는
적층형 전자 부품.
제1항에 있어서,
상기 제1 외부 전극은 상기 제1 접속부로부터 상기 제2 면의 일부까지 연장되는 제3 밴드부를 포함하며,
상기 제2 외부 전극은 상기 제2 접속부로부터 상기 제2 면의 일부까지 연장되는 제4 밴드부를 포함하는
적층형 전자 부품.
제1항에 있어서,
상기 바디는 상기 제1 면과 제3 면을 연결하는 제1-3 코너, 상기 제1 면과 제4 면을 연결하는 제1-4 코너, 상기 제2 면과 제3 면을 연결하는 제2-3 코너, 상기 제2 면과 제4 면을 연결하는 제2-4 코너를 포함하며,
상기 제1-3 코너 및 제2-3 코너는 상기 제3 면에 가까워질수록 상기 바디의 제1 방향 중앙으로 수축된 형태를 가지고, 상기 제1-4 코너 및 제2-4 코너는 상기 제4 면에 가까워질수록 상기 바디의 제1 방향 중앙으로 수축된 형태를 가지고,
상기 제1 외부 전극은 상기 제1 접속부에서 상기 제1-3 코너 및 제2-3 코너 상으로 연장되어 배치되는 제1 코너부를 포함하며, 상기 제2 외부 전극은 상기 제2 접속부로부터 상기 제1-4 코너 및 제2-4 코너 상으로 연장되어 배치되는 제2 코너부를 포함하는
적층형 전자 부품.
제28항에 있어서,
상기 제3 면의 연장선으로부터 상기 제1 코너부의 끝단까지의 상기 제2 방향 평균 크기를 B3, 상기 제4 면의 연장선으로부터 상기 제2 코너부의 끝단 까지의 상기 제2 방향 평균 크기를 B4, 상기 제3 면과 상기 제2 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G1, 상기 제4 면과 상기 제1 내부 전극이 이격된 영역의 제2 방향 평균 크기를 G2라 할 때,
B3≤G1 및 B4≤G2를 만족하는
적층형 전자 부품.
제1항에 있어서,
상기 제1 외부 전극은 상기 제3 면 상에 배치되는 제1 연결 전극 및 상기 제1 면 상에 배치되어 상기 제1 연결 전극과 연결되는 제1 밴드 전극을 포함하고,
상기 제2 외부 전극은 상기 제4 면 상에 배치되는 제2 연결 전극 및 상기 제1 면 상에 배치되어 상기 제2 연결 전극과 연결되는 제2 밴드 전극을 포함하는
적층형 전자 부품.
제30항에 있어서,
상기 제1 외부 전극은 상기 제2 면에 배치되어 상기 제1 연결 전극과 연결되는 제3 밴드 전극을 더 포함하며,
상기 제2 외부 전극은 상기 제2 면에 배치되어 상기 제2 연결 전극과 연결되는 제4 밴드 전극을 더 포함하는
적층형 전자 부품.