Nothing Special   »   [go: up one dir, main page]

KR20230034484A - 다층 전극, 이를 포함하는 발광다이오드 및 표시 장치 - Google Patents

다층 전극, 이를 포함하는 발광다이오드 및 표시 장치 Download PDF

Info

Publication number
KR20230034484A
KR20230034484A KR1020210117201A KR20210117201A KR20230034484A KR 20230034484 A KR20230034484 A KR 20230034484A KR 1020210117201 A KR1020210117201 A KR 1020210117201A KR 20210117201 A KR20210117201 A KR 20210117201A KR 20230034484 A KR20230034484 A KR 20230034484A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
metal
electrode
light emitting
Prior art date
Application number
KR1020210117201A
Other languages
English (en)
Inventor
이학충
가윤석
김동찬
문지영
송하진
윤지환
황재훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210117201A priority Critical patent/KR20230034484A/ko
Priority to US17/838,462 priority patent/US20230064765A1/en
Priority to CN202222338075.3U priority patent/CN222263525U/zh
Priority to CN202211073468.4A priority patent/CN115768187A/zh
Publication of KR20230034484A publication Critical patent/KR20230034484A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/826Multilayers, e.g. opaque multilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80524Transparent cathodes, e.g. comprising thin metal layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판 상에 배치되는, 제1 전극; 상기 제1 전극과 대향하여 배치되는, 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 개재되는, 발광층;을 구비하고, 상기 제2 전극은, 제1 베이스 금속 및 상기 제1 베이스 금속과는 다른 제1 첨가 금속을 포함하는, 제1 전도층; 상기 제1 전도층 상에 배치되고, 단일 금속 물질을 포함하는, 제2 전도층; 및 상기 제2 전도층 상에 배치되고, 제2 베이스 금속 및 상기 제2 베이스 금속과는 다른 제2 첨가 금속을 포함하는 제3 전도층;을 포함하는, 표시 장치를 제공한다.

Description

다층 전극, 이를 포함하는 발광다이오드 및 표시 장치{Multilayer electrode, light-emitting diode and display apparatus including the same}
본 발명은 다층 전극, 이를 포함하는 발광다이오드 및 이를 포함하는 표시 장치에 관한 것으로서, 더 상세하게는 저구동전압, 고효율 및 장수명을 갖는 다층 전극, 이를 포함하는 발광다이오드 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치들 중, 유기발광 표시 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 표시 장치로서 주목을 받고 있다.
일반적으로 유기발광 표시 장치는 기판 상에 박막트랜지스터 및 발광다이오드(유기발광소자)들을 형성하고, 발광다이오드들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
발광다이오드는 기판 상부에 제1 전극(예컨대, anode)이 배치되어 있고, 제1 전극 상부에 정공 수송 영역(hole transport region), 발광층, 전자 수송 영역(electron transport region) 및 제2 전극(예컨대, cathode)이 순차적으로 형성되어 있는 구조를 가질 수 있다. 제1 전극으로부터 주입된 정공은 정공 수송 영역을 경유하여 발광층으로 이동하고, 제2 전극으로부터 주입된 전자는 전자 수송 영역을 경유하여 발광층으로 이동한다. 정공 및 전자와 같은 캐리어들은 발광층 영역에서 재결합하여 엑시톤(exciton)을 생성한다. 이 엑시톤이 여기 상태에서 기저 상태로 변하면서 광이 생성된다.
본 발명은 저구동전압, 고효율 및 장수명을 갖는 발광다이오드 및 이를 포함하는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판 상에 배치되는, 제1 전극; 상기 제1 전극과 대향하여 배치되는, 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 개재되는, 발광층;을 구비하고, 상기 제2 전극은, 제1 베이스 금속 및 상기 제1 베이스 금속과는 다른 제1 첨가 금속을 포함하는, 제1 전도층; 상기 제1 전도층 상에 배치되고, 단일 금속 물질을 포함하는, 제2 전도층; 및 상기 제2 전도층 상에 배치되고, 제2 베이스 금속 및 상기 제2 베이스 금속과는 다른 제2 첨가 금속을 포함하는 제3 전도층;을 포함하는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 제1 베이스 금속은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제1 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 단일 금속 물질은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제1 전도층의 두께는 상기 제2 전도층의 두께보다 얇을 수 있다.
본 실시예에 따르면, 상기 제1 전도층의 두께는 5Å 내지 30Å 일 수 있다.
본 실시예에 따르면, 상기 제2 전도층의 두께는 40Å 내지 120Å 일 수 있다.
본 실시예에 따르면, 상기 제2 전극은 상기 제1 전도층 및 상기 제2 전도층을 포함하는 적층 구조를 복수개 구비할 수 있다.
본 실시예에 따르면, 상기 제1 베이스 금속과 상기 제1 첨가 금속의 부피 비는 99:1 내지 1:1일 수 있다.
본 실시예에 따르면, 상기 제2 베이스 금속은 Ag, Au, Cu, Al 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제2 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제3 전도층은 상기 제1 전도층과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 전도층의 두께는 상기 제3 전도층의 두께보다 얇을 수 잇다.
본 실시예에 따르면, 상기 제3 전도층의 두께는 5Å 내지 30Å 일 수 있다.
본 실시예에 따르면, 상기 제2 베이스 금속과 상기 제2 첨가 금속의 부피 비는 99:1 내지 1:1일 수 있다.
본 발명의 일 관점에 따르면, 제1 전극; 상기 제1 전극과 대향하여 배치되는, 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 개재되는, 발광층;을 구비하고, 상기 제2 전극은, 제1 베이스 금속 및 상기 제1 베이스 금속과는 다른 제1 첨가 금속을 포함하는, 제1 전도층; 상기 제1 전도층 상에 배치되고, 단일 금속 물질을 포함하는, 제2 전도층; 및 상기 제2 전도층 상에 배치되고, 제2 베이스 금속 및 상기 제2 베이스 금속과는 다른 제2 첨가 금속을 포함하는 제3 전도층;을 포함하는, 발광다이오드가 제공된다.
본 실시예에 따르면, 상기 제1 베이스 금속은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제1 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제1 전도층의 두께는 상기 제2 전도층의 두께보다 얇을 수 있다.
본 실시예에 따르면, 상기 제1 베이스 금속 및 상기 제1 첨가 금속의 부피 비는 99:1 내지 1:1일 수 있다.
본 실시예에 따르면, 상기 제2 베이스 금속은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제2 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 제1 전도층의 두께는 상기 제3 전도층의 두께보다 얇을 수 있다.
본 실시예에 따르면, 상기 제2 베이스 금속 및 상기 제2 첨가 금속의 부피 비는 99:1 내지 1:1일 수 있다.
본 실시예에 따르면, 상기 단일 금속 물질은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다.
본 발명이 일 실시예에 따르면, 제1 베이스 금속 및 상기 제1 베이스 금속과는 다른 제1 첨가 금속을 포함하는, 제1 전도층; 상기 제1 전도층 상에 배치되고, 단일 금속 물질로 구비된, 제2 전도층; 및 상기 제2 전도층 상에 배치되고, 제2 베이스 금속 및 상기 제2 베이스 금속과는 다른 제2 첨가 금속을 포함하는 제3 전도층;을 포함하는, 다층 전극이 제공된다
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 저구동전압, 고효율 및 장수명을 갖는 발광다이오드 및 이를 포함하는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 다층 전극 구조를 개략적으로 도시한 단면도이다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 표시 장치의 예시들을 개략적으로 나타낸 평면도들이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 어느 하나의 화소의 등가회로도들이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 표시 장치에 채용될 수 있는 유기발광다이오드의 적층 구조를 개략적으로 나타낸 단면도들이다.
도 6 내지 도 7은 본 발명의 일 실시예에 따른 대향전극제2 전극의 적층 구조를 개략적으로 도시한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 일부를 개략적으로 도시한 단면도이다.
도 9는 본 발명의 실시예가 적용된 다층 전극과 비교예가 적용된 다층 전극에 대한 광의 투과율, 반사율, 흡수율을 측정한 표이다.
도 10은 비교예와 실시예들의 투과율을 측정한 그래프이다.
도 11은 비교예와 실시예들의 반사율을 측정한 그래프이다.
도 12는 비교예와 실시예들의 흡수율을 측정한 그래프이다.
도 13은 비교예와 실시예들의 면저항 및 고온신뢰성을 측정한 그래프이다.
도 14는 비교예와 본 발명의 실시예들의 화소 효율을 비교한 표이다.
도 15는 비교예들과 본 발명의 실시예들의 화소 효율을 비교한 표이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 다층 전극 구조를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 다층 전극(1000)은 순차적으로 적층된 제1 전도층(CL1), 제2 전도층(CL2) 및 제3 전도층(CL3)을 포함할 수 있다. 제2 전도층(CL2)은 제1 전도층(CL1)과 제3 전도층(CL3) 사이에서 샌드위치된(sandwiched) 구조일 수 있다.
제1 전도층(CL1)은 이종의 금속 물질을 포함하는 층으로서, 제1 베이스 금속(BM1) 및 제1 베이스 금속(BM1)과는 다른 제1 첨가 금속(AM1)을 포함할 수 있다. 이때, 제1 전도층(231)이 제1 베이스 금속(BM1) 및 제1 첨가 금속(AM1)을 포함한다고 함은, 제1 전도층(231)이 제1 베이스 금속(BM1)-제1 첨가 금속(AM1)이 합금화된 물질일 수도 있고, 또는 제1 전도층(231) 내에 제1 베이스 금속(BM1) 및 제1 첨가 금속(AM1) 원소가 동시에 존재하는 것을 의미할 수도 있다.
일 실시예로, 제1 베이스 금속(BM1)은 Ag, Au, Cu, Al 및 Mg 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제1 베이스 금속(BM1)은 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다. 일 실시예로, 제1 첨가 금속(AM1)은 Mg, Ca, Li, Au, Al, Yb, Cu 및 Sm 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제1 첨가 금속(AM1)은 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다. 이 경우, 제1 전도층(CL1)은 이종의 금속 물질을 포함하여야 하므로, 제1 베이스 금속(BM1)과 제1 첨가 금속(AM1)은 서로 다른 금속 물질로 선택되어야 한다.
일 실시예로, 제1 전도층(CL1)에서 제1 베이스 금속(BM1)과 제1 첨가 금속(AM1)의 부피비는 약 99:1 내지 1:1일 수 있다. 다시 말해, 제1 베이스 금속(BM1)의 부피비는 제1 첨가 금속(AM1)과 동일하거나 더 클 수 있다.
제1 전도층(CL1)은 후술할 제2 전도층(CL2)의 초기 형성 과정에서 제2 전도층(CL2)을 형성하는 금속 입자가 고르게 분포할 수 있도록 하여 제2 전도층(CL2)이 균일하게 형성되는데 도움을 줄 수 있다.
제2 전도층(CL2)은 고전도층으로서, 단일 금속(single metal) 물질(SM)을 포함할 수 있다. 제2 전도층(CL2)이 단일 금속 물질(SM)을 포함한다고 함은, 불가피한 불순물을 제외하고는 순수한 단일 금속 원소로 이루어진 층임을 의미할 수 있다.
일 실시예로, 단일 금속 물질(SM)은 Ag, Au, Cu, Al 및 Mg 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 단일 금속 물질(SM)은 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 전도층(CL2)은 은(Ag)을 포함할 수 있으며, 이 경우 제2 전도층(CL2)은 순은(pure silver, Ag)층으로 구비될 수 있다.
제2 전도층(CL2)은 1x107 S/m 이상의 높은 전기전도도를 갖는 단일 금속 물질(SM)을 포함하므로, 고전도층으로 구현될 수 있다. 제2 전도층(CL2)을 포함하는 다층 전극(1000)은 저저항, 고전도성을 가지며, 광 흡수율은 낮추되 고반사를 구현할 수 있어 아웃-커플링(out-coupling)을 향상시킬 수 있다.
제3 전도층(CL3)은 이종의 금속 물질을 포함하는 층으로서, 제2 베이스 금속(BM2) 및 제2 베이스 금속(BM2)과는 다른 제2 첨가 금속(AM2)을 포함할 수 있다. 이때, 제3 전도층(CL3)이 제2 베이스 금속(BM2) 및 제2 첨가 금속(AM2)을 포함한다고 함은, 제3 전도층(CL3)이 제2 베이스 금속(BM2)-제2 첨가 금속(AM2)이 합금화된 물질일 수도 있고, 또는 제3 전도층(CL3) 내에 제2 베이스 금속(BM2) 및 제2 첨가 금속(AM2) 원소가 동시에 존재하는 것을 의미할 수도 있다.
일 실시예로, 제2 베이스 금속(BM2)은 Ag, Au, Cu, Al 및 Mg 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제2 베이스 금속(BM2)은 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다. 일 실시예로, 제2 첨가 금속(AM2)은 Mg, Ca, Li, Au, Al, Yb, Cu 및 Sm 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제2 첨가 금속(AM2)은 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다. 이 경우, 제3 전도층(CL3)은 이종의 금속 물질을 포함하여야 하므로, 제2 베이스 금속(BM2)과 제2 첨가 금속(AM2)은 서로 다른 금속 물질로 선택되어야 한다.
일 실시예로, 제3 전도층(CL3)에서 제2 베이스 금속(BM2)과 제2 첨가 금속(AM2)의 부피비는 약 99:1 내지 1:1일 수 있다. 다시 말해, 제2 베이스 금속(BM2)의 부피비는 제2 첨가 금속(AM2)과 동일하거나 더 클 수 있다.
제3 전도층(CL3)은 직하(直下)에 배치된 제2 전도층(CL2)의 단일 금속 물질(SM)의 원자(예컨대, Ag atom)와 화학적 접합을 통해 다층 전극(1000)의 열, 전기 안정성을 확보할 수 있다.
제1 전도층(CL1) 및 제3 전도층(CL3)의 두께(t1, t3)는 제2 전도층(CL2)의 두께(t2) 보다 얇을 수 있다. 이때, 제1 전도층(CL1)의 두께(t1)와 제3 전도층(CL3)의 두께(t3)는 동일할 수도 있고, 상이할 수도 있다.
일 실시예로, 제1 전도층(CL1)의 두께(t1)는 약 5Å 내지 30Å 일 수 있다. 또한, 제3 전도층(CL3)의 두께(t3)는 약 5Å 내지 30Å 일 수 있다. 또한, 제2 전도층(CL2)의 두께(t2)는 약 40Å 내지 120Å 일 수 있다.
일 실시예로, 제1 전도층(CL1), 제2 전도층(CL2) 및 제3 전도층(CL3)의 두께 비율(t1: t2: t3)은 약 1: 6: 1일 수 있다. 예컨대, 제1 전도층(CL1), 제2 전도층(CL2) 및 제3 전도층(CL3)의 상술한 두께 비율(t1: t2: t3)을 만족하는 제1 전도층(CL1)의 두께(t1)는 약 10Å, 제2 전도층(CL2)의 두께(t2)는 약 60Å, 제3 전도층(CL3)의 두께(t3)는 약 10Å일 수 있다.
이러한 다층 전극(1000)은 고전도율을 갖는 단일 금속 물질(SM)을 포함하는 제2 전도층(CL2)을 통해 저저항, 고전도성, 고투과율을 구현함과 동시에, 도펀트(dopant)로서 제1 및 제2 첨가 금속(AM1, AM2)을 포함하는 제1 전도층(CL1) 및 제3 전도층(CL3)을 통해 제2 전도층(CL2)의 열적, 전기적 안정성을 확보할 수 있다.
다층 전극(1000)은 표시 장치에 포함되는 발광 소자, 예컨대 유기발광다이오드(OLED), 무기발광다이오드(ILED), LED, QD-LED, Organic solar cell, Perovskite-LED, Perovskite solar cell 등의 유,무기 광전자 소자의 전극(예, 애노드 또는 캐소드)로 활용될 수 있다.
이하에서는 상술한 다층 전극(1000)이 표시 장치에 있어서 유기발광다이오드(OLED)의 제2 전극(도 5 등, 230, 캐소드)에 포함된 것에 대해 상세하게 설명한다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 표시 장치의 예시들을 개략적으로 나타낸 평면도들이다.
도 2a 및 도 2b는 대략 직사각형 형상의 표시영역(DA)을 갖는 표시 장치(1, 1')를 도시하고 있다. 도 2a 및 도 2b는 각각 장축과 단축을 갖는 기판(100) 상에 각종 구성요소들이 배치되어 구비될 수 있다. 사용자의 시각에서, 도 2a는 가로 방향(예, x방향)이 단축이고, 세로 방향(예, y방향)이 장축인 형상의 표시 장치(1)를 도시하고, 도 2b는 가로 방향(예, x방향)이 장축이고, 세로 방향(예, y방향)이 단축인 형상의 표시 장치(1')를 도시한다. 본 발명의 일 실시예에 따른 표시 장치(1, 1')는 도 2a와 같이 표시 장치(1)의 단축 방향에 인쇄회로기판(PCB)이 배치될 수도 있고, 도 2b와 같이 표시 장치(1')의 단축 및 장축 방향에 인쇄회로기판(PCB)이 배치될 수도 있다. 일 실시예로, 도 2a와 같은 표시 장치(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player) 등과 같은 중,소형 전자 기기에 사용될 수 있고, 도 2b와 같은 표시 장치(1')는 텔레비전, 노트북, 모니터, 광고판 등과 같은 대형 전자 기기에 사용될 수 있다.
먼저 도 2a을 참조하면, 표시 장치(1)는 기판(100)과 상부기판(700)이 실링 부재(600)에 의해서 합착되어 형성될 수 있다. 실링 부재(600)는 기판(100) 및 상부기판(700)의 외곽면을 따라 둘러싸도록 형성되어 기판(100)과 상부기판(700)을 합착할 수 있다. 상부기판(700)은 패드부(30)가 노출될 수 있도록 기판(100) 보다 다소 작은 사이즈로 구비될 수 있다.
한편, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 주변에 배치되는 주변영역(PA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 이하 본 명세서에서 화소(P)라고 함은 실질적으로 하나의 유기발광다이오드를 포함하는 부화소(sub-pixel)를 의미할 수 있다.
표시영역(DA)은 y방향으로 연장된 데이터선(DL)과, y방향과 교차하는 x방향으로 연장된 스캔선(SL)에 연결된 화소(P)들을 포함한다. 각 화소(P)는 y방향으로 연장된 구동전압선(PL)과도 연결된다.
화소(P)들은 각각 유기발광다이오드(OLED)와 같은 디스플레이 소자를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 일부 실시예에서, 화소(P)들에 포함된 유기발광다이오드(OLED)에서 방출하는 색과는 별도로, 유기발광다이오드(OLED) 상부에 배치된 컬러 필터 등에 의해서 각 화소(P)의 색상이 구현될 수 있다.
각 화소(P)는 주변영역(PA)에 배치된 내장회로들과 전기적으로 연결될 수 있다. 주변회로(PA)에는 제1 전원공급배선(10), 제2 전원공급배선(20), 및 패드부(30)가 배치될 수 있다.
제1 전원공급배선(10)은 표시영역(DA)의 일변에 대응하도록 배치될 수 있다. 제1 전원공급배선(10)은 화소(P)에 구동전압(ELVDD, 후술할 도 3a, 2b 참조)을 전달하는 복수의 구동전압선(PL)들과 연결될 수 있다.
제2 전원공급배선(20)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다. 제2 전원공급배선(20)은 화소(P)의 제2 전극에 공통전압을 제공할 수 있다. 제2 전원공급배선(20)은 공통전압공급배선으로 불려질 수 있다.
패드부(30)는 복수의 패드(31)들을 구비하며, 기판(100)의 일 측에 배치될 수 있다. 각 패드(31)들은 제1 전원공급배선(10)과 연결되는 제1 연결배선(41) 또는 표시영역(DA)으로 연장되는 연결배선(CW)들 등과 연결될 수 있다. 패드부(30)의 패드(31)들은 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자부(PCB-P)는 패드부(30)와 전기적으로 연결될 수 있다.
인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 패드부(30)로 전달한다. 제어부는 제1 및 제2 연결배선(41, 42)을 통해 제1 및 제2 전원공급배선(10, 20)에 각각 구동전압 및 공통전압(ELVDD, ELVSS, 후술할 도 3a, 2b 참조)을 제공할 수 있다.
데이터 구동회로(60)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 패드부(30)에 연결된 연결배선(CW) 및 연결배선(CW)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 2a에서는 데이터 구동회로(60)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(60)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(60)는 패드부(30)와 제1 전원공급배선(10) 사이에 배치될 수 있다.
주변영역(PA)에는 댐부(70)가 배치될 수 있다. 댐부(70)는 박막봉지층(400)의 유기봉지층(420, 도 8 참조) 형성 시, 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기봉지층(420)의 에지 테일이 형성되는 것을 방지할 수 있다. 댐부(70)는 주변영역(PA) 상에서 표시영역(DA)의 적어도 일부를 둘러싸도록 배치될 수 있다. 댐부(70)는 복수의 댐을 포함하도록 구성될 수 있으며, 복수의 댐이 배치되는 경우, 각 댐은 서로 이격되어 형성될 수 있다. 댐부(70)는 주변영역(PA)에서 실링 부재(600)보다 표시영역(DA)에 가깝게 배치될 수 있다. 한편, 주변영역(PA)에는 각 화소의 스캔 신호를 제공하는 내장 구동회로부(미도시)가 더 구비될 수 있다. 일부 실시예에서, 내장 구동 회로부와 댐부(70)는 중첩되어 형성될 수 있다.
도 2b의 표시 장치(1')는 상술한 도 2a와 유사하다. 다만, 도 2a에서는 패드부(30)에 하나의 인쇄회로기판(PCB)가 부착되는 것으로 도시하고 있으나, 도 2b와 같이 패드부(30)에는 복수의 인쇄회로기판(PCB)이 부착될 수도 있다. 도 2b에서 패드부(30)는 기판(100)의 두 변을 따라 배치될 수 있다. 패드부(30)는 복수의 서브-패드부(30s)로 구비되어, 각 서브-패드부(30s) 마다 하나의 인쇄회로기판(PCB)가 부착될 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 어느 하나의 화소의 등가회로도들이다.
도 3a를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)에 의해서 구현될 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 3b를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 센싱 박막트랜지스터(T3) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)의 게이트 전극(G2)에는 스캔선(SL)이 접속되고, 소스전극(S2)에는 데이터선(DL)이 접속되며, 드레인전극(D2)에는 스토리지 커패시터(Cst)의 제1 전극(CE1)이 접속될 수 있다.
이에 따라, 상기 스위칭 박막트랜지스터(T2)는 각 화소(P)의 스캔선(SL)으로부터의 스캔 신호(Sn)에 응답하여 데이터선(DL)의 데이터 전압을 제1 노드(N)에 공급할 수 있다.
구동 박막트랜지스터(T1)의 게이트 전극(G1)은 상기 제1 노드(N)에 접속되고, 소스전극(S1)은 구동전압(ELVDD)를 전달하는 구동전압선(PL)에 접속되며, 드레인전극(D1)은 유기발광다이오드(OLED)의 애노드 전극에 접속될 수 있다.
이에 따라, 구동 박막트랜지스터(T1)는 자신의 소스-게이트간 전압(Vgs) 즉, 구동전압(ELVDD)과 제1 노드(N) 사이에 걸리는 전압에 따라 유기발광다이오드(OLED)에 흐르는 전류량을 조절할 수 있다.
센싱 박막트랜지스터(T3)의 게이트 전극(G3)에는 센싱 제어선(SSL)이 접속되고, 소스전극(S3)은 제2 노드(S)에 접속되며, 드레인전극(D3)은 기준 전압선(RL)에 접속될 수 있다. 일 실시예로, 상기 센싱 박막트랜지스터(T3)는 상기 센싱 제어선(SSL) 대신에 상기 스캔선(SL)에 의해 제어될 수 있다.
센싱 박막트랜지스터(T3)는 유기발광다이오드(OLED)의 제1 전극(예컨대, 애노드)의 전위를 센싱하는 역할을 할 수 있다. 센싱 박막트랜지스터(T3)는 센싱 제어선(SSL)으로부터의 센싱 신호(SSn)에 응답하여 기준 전압선(RL)으로부터의 프리차징(pre-charging) 전압을 제2 노드(S)에 공급하거나, 센싱 기간 동안 유기발광다이오드(OLED)의 제1 전극(예컨대, 애노드)의 전압을 기준 전압선(RL)에 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N)에 제1 전극(CE1)이 접속되고, 제2 노드(S)에 제2 전극(CE2)이 접속될 수 있다. 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 전압들 간의 차 전압을 충전하여 구동 박막트랜지스터(T1)의 구동 전압으로 공급할 수 있다. 예를 들어, 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 데이터 전압(Dm)과 프리차징 전압(Vpre) 간의 차 전압을 충전할 수 있다.
바이어스 전극(BSM)은 구동 박막트랜지스터(T1)과 대응되도록 형성되어 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속될 수 있다. 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)의 전위와 연동되어 전압을 공급 받는 바, 구동 박막트랜지스터(T1)가 안정화될 수 있다. 일 실시예로, 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속되지 않고, 별도의 바이어스 배선과 연결될 수 있다.
유기발광다이오드(OLED)의 제2 전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.
도 3b에서는, 각 화소(P) 마다 신호선들(SL, SSL, DL) 기준 전압선(RL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 신호선들(SL, SSL, DL) 중 적어도 어느 하나, 또는/및 기준 전압선(RL), 및 구동전압선(PL)은 이웃하는 화소들에서 공유될 수 있다.
화소회로(PC)는 도 3a 및 도 3b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 표시 장치에 채용될 수 있는 유기발광다이오드의 적층 구조를 개략적으로 나타낸 단면도들이다.
도 4를 참조하면, 유기발광다이오드(OLED)는 발광 소자로서, 각 화소(P, 도 2a 또는 도 2b)에 포함될 수 있다. 유기발광다이오드(OLED)는 도 3a 또는 도 3b의 화소회로(PC)와 전기적으로 연결되어, 화소회로(PC)를 통해 전원 및 신호를 공급받아 발광 정도를 제어할 수 있다.
유기발광다이오드(OLED)는 제1 전극(210), 제2 전극(230) 및 제1 전극(210)과 제2 전극(230) 사이에 개재되는 중간층(220)을 포함할 수 있다. 제1 전극(210)은 각 유기발광다이오드(OLED) 마다 패터닝되어 구비되며, 제2 전극(230)은 복수의 유기발광다이오드(OLED)에서 일체인 형태로 구비될 수 있다.
제1 전극(210) 상에는 제1 공통층(221)이 배치될 수 있다. 제1 공통층(221)은 정공 수송 영역으로 기능할 수 있다. 제1 공통층(221)은 정공 주입층(HIL), 정공 수송층(HTL), 발광 보조층 및 전자 저지층 중에서 선택된 적어도 하나의 층을 포함할 수 있다. 정공 주입층(HIL), 정공 수송층(HTL), 발광 보조층 및 전자 저지층의 두께는 서로 독립적으로 구비될 수 있다.
예를 들어, 정공 수송 영역은, 복수의 서로 다른 물질로 이루어진 단일층으로 이루어진 단층 구조를 갖거나, 제1 전극으로부터 차례로 적층된 정공 주입층/정공 수송층, 정공 주입층/정공 수송층/발광 보조층, 정공 주입층/발광 보조층, 정공 수송층/발광 보조층 또는 정공 주입층/정공 수송층/전자 저지층의 다층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
일 실시예로, 도 4의 유기발광다이오드(OLED)는 정공 수송 영역으로, 정공 주입층(HIL) 및 정공 수송층(HTL)를 포함하는 것을 도시한다. 정공 주입층(HIL)은 제1 전극(210)과 인접하게 배치되고, 정공 수송층(HTL)은 정공 주입층(HIL) 상에 배치될 수 있다.
정공 주입층(HIL)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, HATCN 및 CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N, N-dinaphthyl-N, N'-diphenylbenzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
정공 수송층(HTL) 은 TCTA, TPD(N, N'-diphenyl-N,N'-bis(3-methylphenyl)-1,1'-bi-phenyl-4,4'-diamine) 또는 NPB(N,N'-di(naphthalen-1-yl)-N,N'-diphenyl-benzidine) 등과 같이 높은 정공이동도를 가지고 안정성이 우수한 트리페닐아민 유도체를 정공 수송층의 호스트로 포함할 수 있다. 도 4에서는 정공 수송층(HTL)이 단층으로 도시되나, 정공 수송층(HTL)은 다층 구조로 구비될 수도 있다. 정공 수송층(HTL)은 상술한 물질 중 각각 다른 물질을 포함하는 2층 이상의 다층 구조를 가질 수 있다. 예컨대, 정공 수송층(HTL)은 NPB 및 TCTA를 각각 포함하는 이중층으로 구비될 수 있다.
제1 공통층(221) 상에는 발광층(222)이 배치될 수 있다. 발광층(222)은 적색, 청색, 녹색 중 하나의 광을 방출하는 유기물질로 구비될 수 있다. 예컨대, 발광층(222)이 적색 광을 발광하는 경우, 발광층(222)은 소정의 호스트 물질에 예를 들면, 적색 도펀트를 사용함으로써 형성될 수 있다. 또는, 발광층(222)이 녹색 광을 발광하는 경우, 발광층(222)은 소정의 호스트 물질에 예를 들면, 녹색 도펀트를 사용함으로써 형성될 수 있다. 또는, 발광층(222)이 청색 광을 발광하는 경우, 발광층(222)은 소정의 호스트 물질에 예를 들면, 청색 도펀트를 사용함으로써 형성될 수 있다.
발광층(222) 상에는 제2 공통층(223)이 배치될 수 있다. 제2 공통층(223)은 전자 수송 영역으로 기능할 수 있다. 제2 공통층(223)은 버퍼층, 정공 저지층, 전자 조절층, 전자 수송층(ETL) 및 전자 주입층(EIL) 중에서 선택된 적어도 하나의 층을 포함할 수 있다. 버퍼층, 정공 저지층, 전자 조절층, 전자 수송층(ETL) 및 전자 주입층(EIL)의 두께는 서로 독립적으로 구비될 수 있다.
예를 들어, 전자 수송 영역은, 복수의 서로 다른 물질로 이루어진 단일층으로 이루어진 단층 구조를 갖거나, 발광층으로부터 차례로 적층된 전자 수송층/전자 주입층, 정공 저지층/전자 수송층/전자 주입층, 전자 조절층/전자 수송층/전자 주입층, 또는 버퍼층/전자 수송층/전자 주입층 등의 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
일 실시예로, 도 4의 유기발광다이오드(OLED)는 전자 수송 영역으로, 전자 주입층(EIL) 및 전자 수송층(ETL)를 포함하는 것을 도시한다. 전자 주입층(EIL)은 제2 전극(230)과 인접하게 배치되고, 전자 수송층(ETL)은 발광층(222) 상에 배치될 수 있다.
전자 수송층(ETL)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
전자 주입층(EIL)은 전자의 주입을 원활하게 하는 역할을 할 수 있으며, 전자 주입층(EIL)은 Yb, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.
도 4에서는 유기발광다이오드(OLED)가 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL)을 모두 구비한 것을 도시하나, 본 발명이 반드시 이에 한정되는 것은 아니다. 다른 실시예로, 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중 적어도 하나는 생략될 수도 있다.
한편, 발광층(222)을 제외한 나머지 층들, 예컨대, 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL)은 복수의 유기발광다이오드(OLED)에 걸쳐 일체로 구비될 수 있다.
한편, 유기발광다이오드(OLED)는 m개 이상의 발광 단위(emitting unit)의 스택을 포함하는 텐덤(tandem) 구조를 구비할 수 있다.(m은 2이상의 정수) 각 스택들 사이에는 m-1개의 전하 생성층(224)이 개재될 수 있다.
도 5를 참조하면, 일 실시예로, 유기발광다이오드(OLED)는 2개 이상의 발광 단위(emitting unit)의 스택을 포함하는 텐덤(tandem) 구조를 구비할 수 있다. 도 5에서는 2개의 발광 단위로 형성된 제1 스택(ST1) 및 제2 스택(ST2)을 구비하는 유기발광다이오드(OLED)를 도시한다. 제1 스택(ST1) 및 제2 스택(ST2)에는 각각 제1 발광층(222a) 및 제2 발광층(222b)이 배치될 수 있다. 제1 스택(ST1) 및 제2 스택(ST2) 사이에는 전하 생성층(224)이 배치될 수 있다.
이하에서는 제1 전극(210) 상에 적층된 각 층들에 대해 상세하게 설명한다.
제1 전극(210) 상에 제1 공통층(221)이 배치될 수 있다. 제1 공통층(221)은 도 4을 참조하여 전술한 것과 동일한 바, 도 4의 설명으로 대체한다.
제1 공통층(221) 상에는 제1 발광층(222a)이 배치될 수 있다. 제1 발광층(222a)은 적색, 청색, 녹색 중 하나의 광을 방출하는 유기물질로 구비될 수 있다. 예컨대, 제1 발광층(222a)이 적색 광을 발광하는 경우, 제1 발광층(222a)은 소정의 호스트 물질에 예를 들면, 적색 도펀트를 사용함으로써 형성될 수 있다. 또는, 제1 발광층(222a)이 녹색 광을 발광하는 경우, 제1 발광층(222a)은 소정의 호스트 물질에 예를 들면, 녹색 도펀트를 사용함으로써 형성될 수 있다. 또는, 제1 발광층(222a)이 청색 광을 발광하는 경우, 제1 발광층(222a)은 소정의 호스트 물질에 예를 들면, 청색 도펀트를 사용함으로써 형성될 수 있다.
제1 발광층(222a) 상에는 전자 수송층(ETL)이 배치될 수 있다. 제1 발광층(222a) 상에 배치되는 전자 수송층(ETL)은 제2 공통층(223)에 포함된 전자 수송층(ETL)과 동일한 기능을 할 수 있다.
전자 수송층(ETL) 상에는 전하 생성층(224)이 배치될 수 있다. 전하 생성층(224)(charge generation layer)은 제1 스택(ST1)과 제2 스택(ST2) 사이에 개재될 수 있다. 도 5에서 전하 생성층(224)은 전자 수송층(ETL)과 정공 수송층(HTL) 사이에 개재될 수 있다.
일 실시예로, 전하 생성층(224)은 제1 스택(ST1)에 전자를 공급하기 위한 n형 전하 생성층(n-CGL) 및 제2 스택(ST2)에 정공(hole)을 공급하기 위한 p형 전하 생성층(p-CGL)을 포함할 수 있다.
n형 전하 생성층(n-CGL)은 n형 도펀트 물질 및 n형 호스트 물질을 포함할 수 있다. 일 실시예로, n형 호스트 물질과 n형 도펀트 물질의 부피 비는 약 99:1 내지 90:10 일 수 있다. n형 도펀트 물질은 금속 도펀트 일 수 있고, n형 호스트 물질은 유기 물질, 더욱 상세하게는 유기 반도체 물질일 수 있다.
n형 도펀트 물질은 주기율표 상의 제1 족 및 제2 족의 금속 또는 전자를 주입할 수 있는 유기물 또는 이들의 혼합물일 수 있다. 예를 들어, n형 도펀트 물질은 알칼리 금속 및 알칼리 토금속 중 어느 하나일 수 있다. 즉, n형 전하 생성층(n-CGL)은 리튬(Li), 나트륨(Na), 칼륨(K), 또는 세슘(Cs)과 같은 알칼리 금속, 또는 마그네슘(Mg), 스트론튬(Sr), 바륨(Ba), 라듐(Ra) 또는 이터븀(Yb)과 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있으나, 이에 제한되지 않는다. 또는, n형 도펀트 물질은 란탄계열(Lanthan)의 희토류 원소들을 포함할 수 있다. 예를 들어, n형 도펀트 물질은 디스프로슘(Dy), 유로퓸(Eu), 사마륨(Sm) 중 어느 하나일 수 있다. 이와 같은 n형 도펀트 물질은 -3eV 미만의 일함수(work function)을 갖는 금속이 사용될 수 있다.
n형 호스트 물질은, 전자를 전달할 수 있는 물질, 예를 들어, Alq3(tris(8-hydroxyquinolino)aluminum), Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, 및 BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium), SAlq, TPBi(2,2',2-(1,3,5-benzinetriyl)-tris(1-phenyl-1-H-benzimidazole), 옥사디아졸(oxadiazole), 트리아졸(triazole), 페난트롤린(phenanthroline), 벤족사졸(benzoxazole) 또는 벤즈티아졸(benzthiazole)중 어느 하나 이상으로 이루어질 수 있으며, 이에 제한되지 않는다.
p형 전하 생성층(p-CGL)은 p형 도펀트 물질 및 p형 호스트 물질을 포함할 수 있다. 일 실시예로, p형 호스트 물질과 p형 도펀트 물질의 부피 비는 약 99:1 내지 80:20일 수 있다. p형 호스트 물질 및 p형 도펀트 물질은 유기 물질일 수 있으며, 더욱 상세하게는 p형 호스트 물질은 제1 유기 반도체 물질이고, p형 도펀트 물질을 제2 유기 반도체 물질 또는 금속 물질일 수 있다.
p형 도펀트 물질은 금속 산화물, 테트라플루오로-테트라시아노퀴노디메탄(F4-TCNQ), HAT-CN(Hexaazatriphenylene-hexacarbonitrile), 헥사아자트리페닐렌 등과 같은 유기물 또는 V2O5, MoOx, WO3 등과 같은 금속 물질로 이루어질 수 있으나, 이에 제한되지 않는다. p형 호스트 물질은, 정공을 전달할 수 있는 물질, 예를 들어, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine) 및 MTDATA(4,4',4-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine) 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 이에 제한되지 않는다
n형 전하 생성층(n-CGL) 및 p형 전하 생성층(p-CGL)은 각각 약 1Å 내지 200Å의 두께로 형성될 수 있다. n형 전하 생성층(n-CGL) 및 p형 전하 생성층(p-CGL)의 두께가 전술한 바와 같은 범위를 만족할 경우, 실질적인 구동 전압 상승없이 만족스러운 정도의 전하 수송 특성을 얻을 수 있다.
전하 생성층(224) 상에는 제2 스택(ST1)이 배치될 수 있다. 즉, p형 전하 생성층(p-CGL) 상에는 정공 수송층(HTL)이 배치될 수 있다. 정공 수송층(HTL)은 제1 스택(ST1)에 포함된 정공 수송층(HTL)과 동일할 수 있다.
정공 수송층(HTL) 상에는 제2 발광층(222b)이 배치될 수 있다. 제2 발광층(222b)은 적색, 청색, 녹색 중 하나의 광을 방출하는 유기물질로 구비될 수 있다. 예컨대, 제2 발광층(222b)이 적색 광을 발광하는 경우, 제2 발광층(222b)은 소정의 호스트 물질에 예를 들면, 적색 도펀트를 사용함으로써 형성될 수 있다. 또는, 제2 발광층(222b)이 녹색 광을 발광하는 경우, 제2 발광층(222b)은 소정의 호스트 물질에 예를 들면, 녹색 도펀트를 사용함으로써 형성될 수 있다. 또는, 제2 발광층(222b)이 청색 광을 발광하는 경우, 제2 발광층(222b)은 소정의 호스트 물질에 예를 들면, 청색 도펀트를 사용함으로써 형성될 수 있다.
일 실시예로, 제1 발광층(222a) 및 제2 발광층(222b)은 동일 파장의 광을 발광할 수도 있고, 서로 다른 파장의 광을 발광할 수도 있다. 예컨대, 제1 발광층(222a) 및 제2 발광층(222b)는 모두 청색 광을 발광할 수 있다. 또는, 제1 발광층(222a)는 청색 광을 발광하고, 제2 발광층(222b)은 녹색 광을 발광할 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제2 발광층(222b) 상에는 제2 공통층(223)이 배치될 수 있다. 제2 공통층(223)은 전자 수송 영역으로 기능할 수 있다. 제2 공통층(223)은 도 4를 참조하여 전술한 것과 동일한 바, 도 4의 설명으로 대체한다.
도 4 및 도 5를 참조하여 설명한 유기발광다이오드(OLED)는 제2 공통층(223) 상에 제2 전극(230)을 포함할 수 있다. 제2 전극(230)은 제1 공통층(221) 및 제2 공통층(223)과 같이 복수의 유기발광다이오드(OLED)에 걸쳐 일체로 구비될 수 있다.
제2 전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2 전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2 전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
이러한 제2 전극(230)은 전력 효율을 증가시키고 IR drop을 개선하기 위해 낮은 면저항이 필요하나, 이 경우 제2 전극(230)의 광흡수율이 증가하여 유기발광다이오드(OLED)의 광 효율이 저하되는 트레이드-오프(Trade-off) 관계가 성립한다. 따라서, 낮은 면저항을 가지면서도 동시에 광흡수율이 낮은 제2 전극(230)을 구현하는 것이 필요하다.
일 실시예로, 제2 전극(230)은 다층 구조로 구비될 수 있다. 제2 전극(230)은 제1 전도층(이하, 도 6의 231) 단일 금속 물질로 구비된 제2 전도층(이하, 도 6의 232)를 포함할 수 있다. 이에 대해 도 6 내지 도 7을 참조하여 상세하게 설명한다.
도 6 내지 도 7은 본 발명의 일 실시예에 따른 제2 전극(230)의 적층 구조를 개략적으로 도시한 단면도들이다.
도 6를 참조하면, 제2 전극(230)은 순차적으로 적층된 제1 전도층(231), 제2 전도층(232) 및 제3 전도층(232)을 포함할 수 있다. 제1 전도층(231)은 도 4 또는 도 5의 전자 주입층(EIL) 상에 배치될 수 있다. 제2 전도층(232)은 제1 전도층(231)과 제3 전도층(232) 사이에 샌드위치된(sandwiched) 구조로 배치될 수 있다.
제1 전도층(231)은 이종의 금속 물질을 포함하는 층으로서, 제1 베이스 금속(BM1) 및 제1 베이스 금속(BM1)과는 다른 제1 첨가 금속(AM1)을 포함할 수 있다. 이때, 제1 전도층(231)이 제1 베이스 금속(BM1) 및 제1 첨가 금속(AM1)을 포함한다고 함은, 제1 전도층(231)이 제1 베이스 금속(BM1)-제1 첨가 금속(AM1)이 합금화된 물질일 수도 있고, 또는 제1 전도층(231) 내에 제1 베이스 금속(BM1) 및 제1 첨가 금속(AM1) 원소가 존재하는 것을 의미할 수도 있다. 일 예로, 제1 전도층(231)이 제1 베이스 금속(BM1) 및 제1 첨가 금속(AM1)을 포함하도록 하기 위해, 제조 공정(예컨대, 열 증착 공정) 시 기판 상에 제1 베이스 금속(BM1) 물질과 제1 첨가 금속(AM1) 물질을 동시에 분사시켜 제1 전도층(231)이 형성되도록 할 수 있다.
일 실시예로, 제1 베이스 금속(BM1)은 Ag, Au, Cu, Al 및 Mg 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제1 베이스 금속(BM1)은 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다. 일 실시예로, 제1 첨가 금속(AM1)은 Mg, Ca, Li, Au, Al, Yb, Cu 및 Sm 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제1 첨가 금속(AM1)은 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다. 이 경우, 제1 전도층(CL1)은 이종의 금속 물질을 포함하여야 하므로, 제1 베이스 금속(BM1)과 제1 첨가 금속(AM1)은 서로 다른 금속 물질로 선택되어야 한다.
일 실시예로, 제1 전도층(231)에서 제1 베이스 금속(BM1)과 제1 첨가 금속(AM1)의 부피비는 약 99:1 내지 1:1일 수 있다. 즉, 제1 전도층(231)에서 제1 베이스 금속(BM1)은 약 50 내지 99 부피%로 포함될 수 있고, 제1 첨가 금속(AM1)은 약 1 내지 50 부피%로 포함될 수 있다. 다시 말해, 제1 베이스 금속(BM1)의 부피비는 제1 첨가 금속(AM1)과 동일하거나 더 클 수 있다. 예를 들어, 제1 전도층(231)은 제1 베이스 금속(BM1)으로 은(Ag)을 포함하고, 제1 첨가 금속(AM1)으로 마그네슘(Mg)을 포함할 수 있다. 이 경우 제1 전도층(231)은 은 함유량이 높은 은-리치(Ag rich)층일 수 있다.
제1 전도층(231)은 후술할 제2 전도층(232)의 초기 형성 과정에서 제2 전도층(232)을 형성하는 금속 입자가 고르게 분포할 수 있도록 하여 제2 전도층(232)이 균일하게 형성되는데 도움을 줄 수 있다.
제2 전도층(232)은 고전도층으로서, 단일 금속(single metal) 물질(SM)을 포함할 수 있다. 제2 전도층(232)이 단일 금속 물질(SM)을 포함한다고 함은, 불가피한 불순물을 제외하고는 순수한 단일 금속 원소로 이루어진 층임을 의미할 수 있다.
일 실시예로, 단일 금속 물질(SM)은 Ag, Au, Cu, Al 및 Mg 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 단일 금속 물질(SM)은 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 전도층(232)은 은(Ag)을 포함할 수 있으며, 이 경우 제2 전도층(232)은 순은(pure silver, Ag)층으로 구비될 수 있다.
제2 전도층(232)은 1x107 S/m 이상의 높은 전기전도도를 갖는 단일 금속 물질(SM)을 포함하므로, 고전도층으로 구현될 수 있다. 제2 전도층(232)을 포함하는 제2 전극(230)은 저저항, 고전도성을 가지며, 광 흡수율은 낮추되 고반사를 구현할 수 있어 아웃-커플링(out-coupling)을 향상시킬 수 있다.
제3 전도층(233)은 이종의 금속 물질을 포함하는 층으로서, 제2 베이스 금속(BM2) 및 제2 베이스 금속(BM2)과는 다른 제2 첨가 금속(AM2)을 포함할 수 있다. 이때, 제3 전도층(233)이 제2 베이스 금속(BM2) 및 제2 첨가 금속(AM2)을 포함한다고 함은, 제3 전도층(233)이 제2 베이스 금속(BM2)-제2 첨가 금속(AM2)이 합금화된 물질일 수도 있고, 또는 제3 전도층(233) 내에 제2 베이스 금속(BM2) 및 제2 첨가 금속(AM2) 원소가 존재하는 것을 의미할 수도 있다. 일 예로, 제3 전도층(233)이 제2 베이스 금속(BM2) 및 제2 첨가 금속(AM2)을 포함하도록 하기 위해, 제조 공정(예컨대, 열 증착 공정) 시 기판 상에 제2 베이스 금속(BM2) 물질과 제2 첨가 금속(AM2) 물질을 동시에 분사시켜 제3 전도층(233)이 형성되도록 할 수 있다.
일 실시예로, 제2 베이스 금속(BM2)은 Ag, Au, Cu, Al 및 Mg 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제2 베이스 금속(BM2)은 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함할 수 있다. 일 실시예로, 제2 첨가 금속(AM2)은 Mg, Ca, Li, Au, Al, Yb, Cu 및 Sm 중에서 선택된 1종 이상의 물질을 포함할 수 있다. 또는, 제2 첨가 금속(AM2)은 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함할 수 있다. 이 경우, 제3 전도층(CL3)은 이종의 금속 물질을 포함하여야 하므로, 제2 베이스 금속(BM2)과 제2 첨가 금속(AM2)은 서로 다른 금속 물질로 선택되어야 한다.
일 실시예로, 제3 전도층(233)에서 제2 베이스 금속(BM2)과 제2 첨가 금속(AM2)의 부피비는 약 99:1 내지 1:1일 수 있다. 즉, 제3 전도층(233)에서 제2 베이스 금속(BM2)은 약 50 내지 99 부피%로 포함될 수 있고, 제2 첨가 금속(AM2)은 약 1 내지 50 부피%로 포함될 수 있다. 다시 말해, 제2 베이스 금속(BM2)의 부피비는 제2 첨가 금속(AM2)과 동일하거나 더 클 수 있다. 예를 들어, 제3 전도층(233)은 제2 베이스 금속(BM2)으로 은(Ag)을 포함하고, 제2 첨가 금속(AM2)으로 마그네슘(Mg)을 포함할 수 있다. 이 경우 제3 전도층(233)은 은 함유량이 높은 은-리치(Ag rich)층일 수 있다.
제3 전도층(233)은 직하(直下)에 배치된 제2 전도층(232)의 단일 금속 물질(SM)의 원자(예컨대, Ag atom)와 화학적 접합을 통해 제2 전극(230)의 열, 전기 안정성을 확보할 수 있다.
일 실시예로, 제3 전도층(233)은 제1 전도층(231)과 동일한 층으로 구비될 수도 있다. 제1 전도층(231)과 제3 전도층(233)이 동일한 층이라고 함은 제1 전도층(231)의 제1 베이스 금속(BM1)과 제3 전도층(233)의 제2 베이스 금속(BM2)이 동일한 물질이고, 제1 전도층(231)의 제1 첨가 금속(AM1)과 제3 전도층(233)의 제2 첨가 금속(AM2)이 동일한 물질인 것을 의미할 수 있다. 다만, 이 경우에도 제1 전도층(231)에 포함된 제1 베이스 금속(BM1)과 제1 첨가 금속(AM1)의 부피비는 제3 전도층(233)에 포함된 제2 베이스 금속(BM2)과 제2 첨가 금속(AM2)의 부피비와 동일할 수도 있고, 상이할 수도 있다.
다른 실시예로, 제3 전도층(233)은 제1 전도층(231)과 상이한 층으로 구비될 수도 있다. 또한, 제1 전도층(231)과 제3 전도층(233)이 상이한 층이라고 함은 제1 전도층(231)의 제1 베이스 금속(BM1)과 제3 전도층(233)의 제2 베이스 금속(BM2)이 상이한 물질이거나, 제1 전도층(231)의 제1 첨가 금속(AM1)과 제3 전도층(233)의 제2 첨가 금속(AM2)이 상이한 물질임을 의미할 수 있다.
제1 전도층(231) 및 제3 전도층(233)의 두께(t1, t3)는 제2 전도층(232)의 두께(t2) 보다 얇을 수 있다. 이때, 제1 전도층(231)의 두께(t1)와 제3 전도층(233)의 두께(t3)는 동일할 수도 있고, 상이할 수도 있다.
일 실시예로, 제1 전도층(231)의 두께(t1)는 약 5Å 내지 30Å 일 수 있다. 또한, 제3 전도층(233)의 두께(t3)는 약 5Å 내지 30Å 일 수 있다. 제1 전도층(231) 및 제3 전도층(233)의 두께(t1, t3)가 5Å 미만인 경우는 공정 상 형성하기 어렵고, 30Å 초과인 경우에는 광 투과율이 저하되므로 바람직하지 않을 수 있다. 또한, 제2 전도층(232)의 두께(t2)는 약 40Å 내지 120Å 일 수 있다. 제2 전도층(232)의 두께(t2)가 40Å 미만인 경우는 충분한 전기전도성을 구현하기 어렵고, 120Å 초과인 경우에는 광 흡수율이 상승되어 유기발광다이오드(OLED)의 효율이 저하될 수 있다.
일 실시예로, 제1 전도층(CL1), 제2 전도층(CL2) 및 제3 전도층(CL3)의 두께 비율(t1: t2: t3)은 약 1: 6: 1일 수 있다. 예컨대, 제1 전도층(CL1), 제2 전도층(CL2) 및 제3 전도층(CL3)의 상술한 두께 비율(t1: t2: t3)을 만족하는 제1 전도층(CL1)의 두께(t1)는 약 10Å, 제2 전도층(CL2)의 두께(t2)는 약 60Å, 제3 전도층(CL3)의 두께(t3)는 약 10Å일 수 있다.
도 7을 참조하면, 제2 전극(230)은 순차적으로 적층된 제1 전도층(231), 제2 전도층(232) 및 제3 전도층(233)을 포함하되, 제1 전도층(231) 및 제2 전도층(232)은 복수 개 구비될 수 있다. 제1 전도층(231) 및 제2 전도층(232)은 각각 n개로 반복적으로 구비되며, 제3 전도층(232)은 최상부에 위치할 수 있다. 도 7에서는 제1 전도층(231)/제2 전도층(232)/제1 전도층(231)/제2 전도층(232)/제3 전도층(233)이 순차적으로 적층된 구조가 개시된다. 각 제1 전도층(231), 제2 전도층(232) 및 제3 전도층(233) 각각의 특성은 도 6을 참조하여 전술한 것과 동일하다.
이와 같이, 각각 n개의 제1 전도층(231) 및 제2 전도층(232)이 교번하여 적층되고, 최상부에 제3 전도층(233)이 적층된 구조를 통해 단일 금속 물질(SM)을 포함하는 제2 전도층(232)을 복수개 구비할 수 있어, 고전도성을 갖는 제2 전극(230)을 구현할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 일부를 개략적으로 도시한 단면도이다.
도 8을 참조하면, 기판(100) 상에 제1 내지 제3 화소(Pr, Pg, Pb)가 배치된다. 제1 내지 제3 화소(Pr, Pg, Pb)는 각각 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3) 및 화소회로(PC)를 포함하고, 각각의 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)는 화소회로(PC)와 전기적으로 연결됨으로써 발광이 제어될 수 있다. 이하의 설명에서, 제1 내지 제3 화소(Pr, Pg, Pb)에 각각 포함된 화소회로(PC) 동일한 구조를 갖는 바, 이하에서는 하나의 화소를 중심으로 적층 구조를 설명한다.
먼저, 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 복수의 서브층들을 포함할 수 있다. 복수의 서브층들은 유기층과 무기층이 교번하여 적층된 구조일 수 있다. 기판(100)이 고분자 수지를 포함하는 경우, 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)를 포함할 수 있다.
기판(100) 상에는 유기발광다이오드와 같은 표시요소를 포함한 표시층(200) 및 표시층(200)을 덮는 박막봉지층(미도시)이 배치될 수 있다. 이하 표시층(200)에 대해 상세히 설명한다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 각 화소(P)에 대응하여 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다.
도 8에는 도시되지 않았으나 화소회로(PC)의 데이터선(DL)은 화소회로(PC)에 포함된 스위칭 박막트랜지스터와 전기적으로 연결된다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 산화물 반도체를 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 폴리 실리콘을 포함하거나, 유기 반도체 등을 포함할 수도 있다.
게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 데이터선(DL)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE), 드레인전극(DE), 및 데이터선(DL)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예컨대, 소스전극(SE), 드레인전극(DE) 및 데이터선(DL)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1 층간절연층(205)을 사이에 두고 상호 중첩하는 제1 전극(CE1)과 제2 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 5는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 제1 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2 층간절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 제2 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1 층간절연층(205) 및 제2 층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 층간절연층(205) 및 제2 층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 제1 평탄화절연층(208)으로 커버될 수 있다. 제1 평탄화절연층(208)은 상면이 대략 편평한 면을 포함할 수 있다.
도시되지는 않았으나, 제1 평탄화절연층(208)의 아래에는 제3 층간절연층(미도시)이 더 배치될 수 있다. 제3 층간절연층은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다.
화소회로(PC)는 제1 전극(210)과 전기적으로 연결될 수 있다. 예컨대, 도 5에 도시된 바와 같이 박막트랜지스터(TFT)와 제1 전극(210) 사이에는 콘택메탈층(CM)이 개재될 수 있다. 콘택메탈층(CM)은 제1 평탄화절연층(208)에 형성된 콘택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있으며, 제1 전극(210)은 콘택메탈층(CM) 상의 제2 평탄화절연층(209)에 형성된 콘택홀을 통해 콘택메탈층(CM)에 접속할 수 있다. 콘택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 콘택메탈층(CM)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
제1 평탄화절연층(208) 및 제2 평탄화절연층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1 평탄화절연층(208) 및 제2 평탄화절연층(209)은 폴리이미드를 포함할 수 있다.
제2 평탄화절연층(209) 상에는 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)가 배치될 수 있다. 일 예로, 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3) 각각은 도 5를 참조하여 전술한 텐덤(tandem) 구조를 구비할 수 있다.
제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3) 각각은 제1 전극(210), 제1 공통층(221), 제1 발광층(222a), 전하 생성층(224), 제2 발광층(222b), 제2 공통층(223) 및 제2 전극(230)을 포함할 수 있다. 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)에 있어서, 제1 전극(210), 제1 발광층(222a) 및 제2 발광층(222b)는 각 화소별로 패터닝되어 구비되고, 제1 공통층(221), 제2 공통층(223), 전하 생성층(224) 및 제2 전극(230)은 표시영역 내에서 일체로 구비된다.
도 8에서는 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)가 전술한 도 3의 적층 구조를 갖는 것을 예시로 한다. 물론, 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)는 전술한 도 6 또는 도 7의 적층 구조가 채용될 수도 있음은 물론이다.
제1 전극(210)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1 전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1 전극(210)은 전술한 반사막의 위 및/또는 아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
제1 전극(210) 상에는 화소정의막(215)이 형성될 수 있다. 화소정의막(215)은 제1 전극(210)의 상면을 노출하는 개구를 포함하되, 제1 전극(210)의 가장자리를 커버할 수 있다. 화소정의막(215)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(220)은 2개 이상의 발광층(예컨대, 제1 발광층(222a) 및 제2 발광층(222b))을 포함한다. 제1 발광층(222a) 및 제2 발광층(222b) 각각은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
또한, 중간층(220)은 제1 발광층(222a)과 제1 전극(210) 사이에 배치된 제1 공통층(221) 및/또는 제2 발광층(222b)과 제2 전극(230) 사이에 배치된 제2 공통층(223)을 포함할 수 있다.
제1 공통층(221)은 단층 또는 다층일 수 있다. 예컨대 제1 공통층(221)이 고분자 물질로 형성되는 경우, 제1 공통층(221)은 단층구조인 정공 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1 공통층(221)이 저분자 물질로 형성되는 경우, 제1 공통층(221)은 정공 주입층(HIL)과 정공 수송층(HTL)을 포함할 수 있다.
제2 공통층(223)은 언제나 구비되는 것은 아니다. 예컨대, 제1 공통층(221)과 제1 발광층(222a) 및 제2 발광층(222b)을 고분자 물질로 형성하는 경우, 제2 공통층(223)을 형성하는 것이 바람직하다. 제2 공통층(223)은 단층 또는 다층일 수 있다. 제2 공통층(223)은 전자 수송층(ETL) 및/또는 전자 주입층(EIL)을 포함할 수 있다.
제1 발광층(222a)과 제2 발광층(222b) 사이에는 전하 생성층(224)이 개재될 수 있다. 전하 생성층(224)은 n형 전하 생성층(n-CGL) 및 p형 전하 생성층(p-CGL) 을 포함할 수 있다.
제2 전극(230)은 순차적으로 적층된 제1 전도층(231), 제2 전도층(232) 및 제3 전도층(232)을 포함할 수 있다. 제1 전도층(231)은 제2 공통층(223) 상에 배치될 수 있으며, 예컨대 도 4 또는 도 5에 도시된 것과 같이 전자 주입층(EIL) 상에 배치될 수 있다. 제2 전도층(232)은 제1 전도층(231)과 제3 전도층(232) 사이에 샌드위치된(sandwiched) 구조로 배치될 수 있다.
제1 전도층(231), 제2 전도층(232) 및 제3 전도층(232)은 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)에 걸쳐 일체로 구비될 수 있다. 제1 공통층(221), 제2 공통층(223) 및 제2 전극(230)은 열 증착법에 의해 기판(100)의 전면에 형성될 수 있다.
도 8에서는 도 5를 참조하여 전술한 것과 같이, 제2 전극(230)이 제1 전도층(231), 제2 전도층(232) 및 제3 전도층(232)을 포함하는 것을 도시하고 있으나, 도 8의 구조는 도 6의 제2 전극(230)을 구조를 채용할 수도 있다. 제1 전도층(231), 제2 전도층(232) 및 제3 전도층(232)은 도 5를 참조하여 전술한 것과 동일하다.
일 실시예에서, 제2 전극(230) 상에 캡핑층(240)이 위치할 수 있다. 예컨대, 캡핑층(240)은 유기물, 무기물 및 이들의 혼합물 중에서 선택된 물질을 포함하여 단층 또는 다층으로 구비될 수 있다. 캡핑층(240) 상에는 선택적 실시예로서 LiF층이 위치할 수도 있다.
제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 박막봉지층(300)으로 덮어 보호될 수 있다. 박막봉지층(300)은 표시영역(DA)을 덮으며 표시영역(DA) 외측의 비표시영역까지 연장될 수 있다. 박막봉지층(300)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함한다. 예컨대, 박막봉지층(300)은 제1 무기봉지층(310), 유기봉지층(320) 및 제2 무기봉지층(330)을 포함할 수 있다.
제1 무기봉지층(310)은 제2 전극(230)을 덮으며, 산화규소, 질화규소, 및/또는 산질화규소 등을 포함할 수 있다. 제1 무기봉지층(310)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(320)은 이러한 제1 무기봉지층(310)을 덮으며, 제1 무기봉지층(310)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(320)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 유기봉지층(320)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등)으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2 무기봉지층(330)은 유기봉지층(320)을 덮으며, 산화규소, 질화규소, 및/또는 산질화규소 등을 포함할 수 있다.
박막봉지층(300)은 전술한 다층 구조를 통해 박막봉지층(300) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(310)과 유기봉지층(320) 사이에서 또는 유기봉지층(320)과 제2 무기봉지층(330) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
박막봉지층(300) 상부에는 충진재(610)가 배치될 수 있다. 충진재(610)는 외부 압력 등에 대해서 완충작용을 할 수 있다. 충진재(610)은 는 메틸 실리콘(methyl silicone), 페닐 실리콘(phenyl silicone), 폴리이미드 등의 유기물질로 이루어질 수 있다. 그러나 이에 한정되는 것은 아니며, 충진재(610)는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘 등으로도 이루어질 수 있다.
박막봉지층(300) 상에는 차광층(620)이 배치될 수 있다. 차광층(620)은 박막봉지층(300)의 제2 무기봉지층(330) 상에 직접 배치될 수 있다. 차광층(620)은 후술할 블랙매트릭스(510)에 대응하도록 배치되며, 블랙매트릭스(510)에 사용될 수 있는 차광 물질을 포함할 수 있다.
충진재(610)를 사이에 두고 기판(100)과 대향하여 배치된 상부기판(700)에는 반사방지층(500)이 구비될 수 있다. 반사방지층(500)은 블랙매트릭스(510), 컬러필터(520), 색변환층(QD1, QD2), 투과층(TL) 및 격벽(530)이 배치될 수 있다.
색변환층(QD1, QD2)은 각각 양자점(Quantum Dots)을 포함할 수 있다. 양자점은 재질 및 크기에 따라 고유한 여기(excitation) 및 발광(emission) 특성을 나타내며, 이에 따라 입사광을 소정의 컬러광으로 변환할 수 있다. 양자점으로 다양한 물질이 사용될 수 있다.
일 실시예로, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다.
양자점의 코어는 지름이 약 2-10nm일 수 있으며, 양자점은 빛에 노출되면, 입자의 크기 및 물질의 종류 등에 따라 특정 주파수의 빛을 방출할 수 있는 바, 제1 색변환층(QD1)에 포함된 양자점들의 평균 크기 및 제2 색변환층(QD2)에 포함된 양자점들의 평균 크기는 서로 상이하게 구비될 수 있다. 예컨대, 양자점의 크기가 클 수록 긴 파장의 컬러를 방출할 수 있다. 따라서, 제1 화소(Pr), 제2 화소(Pg)의 컬러에 맞게 양자점의 크기를 선택할 수 있다.
제1 및 제2 색변환층(QD1, QD2)은 양자점들 외에, 이들을 혼합하고, 적절히 분산시킬 수 있도록 하는 다양한 물질들을 더 포함할 수 있다. 예를 들어, 산란 입자, 용제, 광개시제, 바인더 폴리머, 분산제 등을 더 포함할 수 있다.
제3 화소(Pb)의 발광영역에는 색변환층이 대응되지 않고, 투과층(TL)이 배치될 수 있다. 투과층(TL)은 제3 화소(Pb)의 제3 유기발광다이오드(OLED3)로부터 발광하는 빛의 파장 변환없이 빛이 방출될 수 있는 유기물질로 구비될 수 있다. 투과층(TL)에는 색 퍼짐성을 균일하게 하기 위한 산란 입자가 포함될 수 있다. 이 경우, 산란 입자는 약 200nm 내지 400nm의 범위의 직경을 가질 수 있다.
본 실시예에서, 제1 화소(Pr) 및 제2 화소(Pg)에 포함된 제1 유기발광다이오드(OLED1) 및 제2 유기발광다이오드(OLED2)는 동일한 파장의 빛을 방출할 수 있으며, 제1 화소(Pr) 및 제2 화소(Pg)의 색은 제1 색변환층(QD1)의 양자점 및 제2 색변환층(QD2)의 양자점이 방출하는 색으로 결정될 수 있다.
한편, 제3 화소(Pb)의 발광영역(EA)에 대응해서는 색변환층이 구비되지 않는 바, 제3 화소(Pb)는 제3 유기발광다이오드(OLED3)가 방출하는 색으로 결정될 수 있다. 예컨대, 제1 화소(Pr)는 적색, 제2 화소(Pg)는 녹색, 제3 화소(Pb)는 청색을 구현할 수 있다.
격벽(530)은 비발광영역(NEA)에 대응하도록 제1 색변환층(QD1), 제2 색변환층(QD2), 및 투과층(TL)의 사이에 배치될 수 있다. 구체적으로 격벽(530)은 제1 색변환층(QD1)과 제2 색변환층(QD2) 사이, 제2 색변환층(QD2)과 투과층(TL) 사이 등에 배치될 수 있다.
격벽(530)은 유기물질, 및 광학 밀도를 조절하기 위한 재료로 Cr 또는 CrOx, Cr/CrOx, Cr/CrOx/CrNy, 수지(Carbon 안료, RGB 혼합안료), Graphite, Non-Cr계 등의 재료를 포함할 수 있다. 또는, 격벽(530)은 적색, 녹색, 황색 등의 컬러를 내는 안료를 포함할 수 있다. 격벽(530)은 혼색을 방지하고 시인성을 향상시키기 위한 블랙 매트릭스로써의 역할을 할 수 있다.
상부기판(700)과 제1, 제2 색변환층(QD1, QD2) 및 투과층(TL) 사이에는 제1 내지 제3 컬러필터(520R, 520G, 520B) 및 블랙매트릭스(510)가 구비될 수 있다.
제1 내지 제3 컬러필터(520R, 520G, 520B)는 풀 컬러 영상의 구현, 색순도 향상 및 야외 시인성을 향상하기 위해서 도입된 것일 수 있다. 제1 내지 제3 컬러필터(520R, 520G, 520B)는 제1, 제2 색변환층(QD1, QD2)에서 파장이 변화되지 않은 채 제1, 제2 색변환층(QD1, QD2)을 통과한 잡광(즉, 양자점에 의해 색 변환되지 않은 하부 광)을 흡수하고 원하는 파장의 광만을 투과시키는 역할을 할 수 있다. 예를 들어, 제1 컬러필터(CF1)를 통과한 빛은 적색의 광을 발광하고, 제2 컬러필터(CF2)를 통과한 빛은 녹색의 광을 발광하고, 제3 컬러필터(CF3)를 통과한 빛은 청색 광을 발광할 수 있다.
블랙매트릭스(510)은 비발광영역(NEA)에 대응하도록 사이에는 제1 내지 제3 컬러필터(520R, 520G, 520B) 사이에 배치될 수 있다. 블랙매트릭스(510)은 블랙매트릭스로 써, 색선명도 및 콘트라스트를 향상시키기 위한 부재일 수 있다. 블랙매트릭스(510)은 흑색 안료, 흑색 염료 또는 흑색의 입자 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 블랙매트릭스(510)은 Cr 또는 CrOx, Cr/CrOx, Cr/CrOx/CrNy, 수지(Carbon 안료, RGB 혼합안료), Graphite, Non-Cr계 등의 재료를 포함할 수 있다.
제1 내지 제3 컬러필터(520R, 520G, 520B) 중 서로 인접하게 배치된 컬러필터들은 비발광영역(NEA)에서 중첩되도록 배치될 수 있다. 서로 다른 색의 컬러필터가 중첩되도록 구비됨으로써, 광차단율을 향상시킬 수 있다. 한편, 컬러필터(520) 및 블랙매트릭스(510)은 경우에 따라서 생략될 수도 있다.
도 9는 본 발명의 실시예가 적용된 다층 전극과 비교예가 적용된 다층 전극에 대한 광의 투과율, 반사율, 흡수율을 측정한 표이고, 도 10은 비교예와 실시예들의 투과율을 측정한 그래프이고, 도 11은 비교예와 실시예들의 반사율을 측정한 그래프이고, 도 12는 비교예와 실시예들의 흡수율을 측정한 그래프이고, 도 13은 비교예와 실시예들의 면저항 및 고온신뢰성을 측정한 그래프이다.
도 9 내지 도 13에서는 글래스 기판 상에 전자 수송층(ETL)과 전자 주입층(EIL)을 순차적으로 적층한 후, 단막(single layer)의 전극 구조를 적용하거나, 다층 전극 구조를 적용한 샘플들을 이용하여 평가하였다. 도 9 이하에서 "X1:X2"의 표기는 "베이스 금속:첨가 금속"을 나타낸다. 비교예의 경우 Ag:Mg 단막(single layer)을 증착하여 평가하였고, 실시예1 내지 실시예3의 경우 Ag:Mg/Ag/Ag:Mg의 다층 구조를 증착하여 평가하였다.
구체적으로, 비교예는 단막으로서 Ag:Mg 합금으로 형성된 두께 100Å의 전극층을 개시한다.
또한, 실시예1, 실시예2 및 실시예3은 본 발명의 다층 전극 구조가 적용된 것으로서, Ag:Mg 합금으로 형성된 제1 전도층, 순은(pure silver, Ag)로 형성된 제2 전도층, Ag:Mg 합금으로 형성된 제3 전도층이 적층된 구조를 개시한다. 즉, 실시예1 내지 실시예3에서는 제1 베이스 금속, 제2 베이스 금속 및 단일 금속 물질을 Ag로 하고, 제1 첨가 금속 및 제2 첨가 금속을 Mg로 한 경우를 예시로 한다. 실시예1 내지 실시예3에서는 제1 전도층 및 제3 전도층의 두께는 동일하나, 제2 전도층의 두께에서 차이가 있다. 실시예1은 제1 전도층/제2 전도층/제3 전도층 각각의 두께가 10/40/10Å(총 두께 60Å)이고, 실시예2는 제1 전도층/제2 전도층/제3 전도층 각각의 두께가 10/60/10Å(총 두께 80Å)이고, 실시예3은 제1 전도층/제2 전도층/제3 전도층 각각의 두께가 10/80/10Å(총 두께 100Å)이다.
도 9의 표를 참조하면, 투과율(T), 반사율(R), 흡수율(A)을 각기 다른 파장 영역(예, 450nm, 550nm, 650nm)에서 측정한 결과 값을 나타냈다.
도 9 및 도 10을 함께 참조하면, 투과율(T) 측면에서 실시예1 및 실시예2는 비교예와 거의 동등한 수준이거나 단파장 영역에서 개선된 결과 값을 나타내었다.
또한, 도 9 및 도 11을 함께 참조하면, 반사율(R) 측면에서도 실시예1 내지 실시예3이 비교예의 경우에 비해 최대 10%까지 증가했음을 확인할 수 있다.
또한, 도 9 및 도 12를 함께 참조하면, 흡수율(A) 측면에서 제1 첨가 금속 및 제2 첨가 금속에 해당하는 Mg는 빛을 흡수하는 성질이 있어, Mg를 전체적으로 포함한 단막 구조의 비교예에 비해, 다층 구조로 형성된 실시예1 내지 실시예3의 경우 흡수율이 최대 -2.1%까지 감소하였음을 확인할 수 있다.
이와 같이, 본 발명의 다층 구조가 적용된 실시예1 내지 실시예3의 경우 비교예에 비해 흡수율(A)이 감소하고 반사율(R)이 증가함에 따라 아웃-커플링(our-coupling) 효율이 증가할 수 있다.
또한, 도 9 및 도 13을 함께 참조하면, 비교예 및 실시예1 내지 실시예3의 열처리 전 면저항의 평균값과 열처리 후 면저항의 평균값을 측정하였다. 비교예의 경우 열처리 전과 열처리 후의 면저항 편차가 1.8로서, 열처리 전에 비해 열처리 후의 면저항이 크게 상승한 것을 알 수 있다. 반면, 실시예1의 경우 열처리 전과 열처리 후의 면저항 편차가 0.6이고, 실시예2 및 실시예3의 경우 열처리 전과 열처리 후의 면저항 편차가 각각 0.3으로서, 열처리 전과 열처리 후의 면저항의 변화율의 편차가 매우 적은 것을 확인할 수 있다. 이는 비교예의 약 1/3 이하 수준으로서, 비교예의 단막 전극에 비해 실시예1 내지 실시예3의 다층 전극 구조가 열적 안정성이 더 우수함을 확인할 수 있다.
도 14는 비교예와 본 발명의 실시예들의 화소효율을 비교한 표이고, 도 15는 비교예들과 본 발명의 실시예들의 화소효율을 비교한 표이다.
도 14를 참조하면, 비교예와 실시예1 내지 실시예5에 대해 적색 부화소(R), 녹색 부화소(G), 청색 부화소(B) 각각에 대한 효율과, 이들의 효율을 합산한 측정값을 나타낸다. 도 14의 비교예, 실시예1, 실시예2 및 실시예3은 도 9를 참조하여 설명한 비교예, 실시예1, 실시예2 및 실시예3과 동일하다. 실시예4 및 실시예5는 순은(pure silver, Ag)로 형성된 제2 전도층의 두께에서 실시예1 내지 실시예3과 차이가 있다. 실시예1 내지 실시예5는 순은(pure silver, Ag)로 형성된 제2 전도층의 두께가 각각 40Å, 60Å, 80Å, 100Å, 120Å으로 다르게 형성되었다.
비교예의 효율은 53.4으로 이를 기준으로 할 때, 실시예1은 +3.2% 효율이 상승했고, 실시예2는 +3.6% 효율이 상승했고, 실시예3은 +2.8% 효율이 상승했으며, 실시예4는 +0.7% 효율이 상승한 것을 확인할 수 있다. 실시예5는 비교예와 동일한 수준인데, 이를 통해 단일 금속 물질로 형성된 제2 전도층의 두께가 120Å을 초과하는 경우 다층 전극(즉, 캐소드, 제2 전극) 의 투과율 감소로 인해 화소의 효율이 저감됨을 알 수 있다.
도 15를 참조하면, 비교예1 내지 비교예4와, 실시예2 및 실시예3에 대한 효율을 측정하였다. 도 15의 실시예2 및 실시예3은 도 9를 참조하여 설명한 실시예2 및 실시예3과 동일하다.
비교예1은 Ag:Mg 합금으로 형성된 단막으로, Ag를 95%, Mg를 5% 부피비로 첨가하여 은 리치(Ag-rich)한 전극을 형성하였고, 비교예2는 Mg:Ag 합금으로 형성된 단막으로, Ag를 10%, Mg를 90% 부피비로 첨가하여 마그네슘 리치(Mg-rich)한 전극을 형성하였다. 비교예3 및 비교예4는 Mg:Ag 합금으로 형성된 제1 전도층, 순은(pure Ag)로 형성된 제2 전도층, Mg:Ag 합금으로 형성된 제3 전도층이 적층된 다층 구조를 가지며, 마그네슘 리치(Mg-rich)한 특성을 갖도록 제작되었다. 즉, 비교예3 및 비교예4는 실시예2 및 실시예3에서의 제1 전도층 및 제3 전도층을 Ag:Mg에서 Mg:Ag로 치환하여 평가하였다.
비교예1의 효율은 53.4으로 이를 기준으로 할 때, 실시예2는 +3.6% 효율이 상승했고, 실시예3은 +2.8% 효율이 상승한 것을 확인할 수 있다. 반면, 마그네슘 리치(Mg-rich)한 층을 포함하는 비교예2의 경우 -4.5% 효율이 감소했고, 비교예3의 경우 -0.4% 효율이 감소했으며, 비교예4의 경우 -1.7% 효율이 감소한 것을 확인할 수 있다.
도 14 및 도 15의 실험 결과를 토대로, 첨가 금속의 비율이 베이스 금속보다 큰 경우, 예컨대 마그네슘 리치(Mg-rich)한 층을 포함한 전극 구조의 경우 비교예에 비해서도 낮은 효율을 나타냈으며, 실시예2 및 실시예3과 비교했을 때는 훨씬 낮은 효율을 나타냄을 확인할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1, 1': 표시 장치
1000: 다층 전극
210: 제1 전극
220: 중간층
230: 제2 전극
CL1, 231: 제1 전도층
CL2, 232: 제2 전도층
CL3, 233: 제3 전도층

Claims (28)

  1. 기판 상에 배치되는, 제1 전극;
    상기 제1 전극과 대향하여 배치되는, 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 개재되는, 발광층;을 구비하고,
    상기 제2 전극은,
    제1 베이스 금속 및 상기 제1 베이스 금속과는 다른 제1 첨가 금속을 포함하는, 제1 전도층;
    상기 제1 전도층 상에 배치되고, 단일 금속 물질을 포함하는, 제2 전도층; 및
    상기 제2 전도층 상에 배치되고, 제2 베이스 금속 및 상기 제2 베이스 금속과는 다른 제2 첨가 금속을 포함하는 제3 전도층;
    을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 베이스 금속은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함하는, 표시 장치.
  4. 제1항에 있어서,
    상기 단일 금속 물질은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 제1 전도층의 두께는 상기 제2 전도층의 두께보다 얇은, 표시 장치.
  6. 제1항에 있어서,
    상기 제1 전도층의 두께는 5Å 내지 30Å 인, 표시 장치.
  7. 제1항에 있어서,
    상기 제2 전도층의 두께는 40Å 내지 120Å 인, 표시 장치.
  8. 제1항에 있어서,
    상기 제2 전극은 상기 제1 전도층 및 상기 제2 전도층을 포함하는 적층 구조를 복수개 구비하는, 표시 장치.
  9. 제1항에 있어서,
    상기 제1 베이스 금속과 상기 제1 첨가 금속의 부피 비는 99:1 내지 1:1인, 표시 장치.
  10. 제1항에 있어서,
    상기 제2 베이스 금속은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함하는, 표시 장치.
  11. 제1항에 있어서,
    상기 제2 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함하는, 표시 장치.
  12. 제1항에 있어서,
    상기 제3 전도층은 상기 제1 전도층과 동일 물질을 포함하는, 표시 장치.
  13. 제1항에 있어서,
    상기 제1 전도층의 두께는 상기 제3 전도층의 두께보다 얇은, 표시 장치.
  14. 제1항에 있어서,
    상기 제3 전도층의 두께는 5Å 내지 30Å 인, 표시 장치.
  15. 제1항에 있어서,
    상기 제2 베이스 금속과 상기 제2 첨가 금속의 부피 비는 99:1 내지 1:1인, 표시 장치.
  16. 제1항에 있어서,
    상기 제1 전도층, 상기 제2 전도층 및 상기 제3 전도층의 두께 비율은 1:6:1인, 표시 장치.
  17. 제1 전극;
    상기 제1 전극과 대향하여 배치되는, 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 개재되는, 발광층;을 구비하고,
    상기 제2 전극은,
    제1 베이스 금속 및 상기 제1 베이스 금속과는 다른 제1 첨가 금속을 포함하는, 제1 전도층;
    상기 제1 전도층 상에 배치되고, 단일 금속 물질을 포함하는, 제2 전도층; 및
    상기 제2 전도층 상에 배치되고, 제2 베이스 금속 및 상기 제2 베이스 금속과는 다른 제2 첨가 금속을 포함하는 제3 전도층;
    을 포함하는, 발광다이오드.
  18. 제17항에 있어서,
    상기 제1 베이스 금속은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함하는, 발광다이오드.
  19. 제17항에 있어서,
    상기 제1 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함하는, 발광다이오드.
  20. 제17항에 있어서,
    상기 제1 전도층의 두께는 상기 제2 전도층의 두께보다 얇은, 발광다이오드.
  21. 제17항에 있어서,
    상기 제1 베이스 금속 및 상기 제1 첨가 금속의 부피 비는 99:1 내지 1:1인, 발광다이오드.
  22. 제17항에 있어서,
    상기 제2 베이스 금속은 Ag, Au, Cu, Al 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함하는, 발광다이오드.
  23. 제17항에 있어서,
    상기 제2 첨가 금속은 Mg, Ca, Li, Au, Al, Yb, Cu, Sm 또는 3eV 이하의 일함수를 갖는 금속 중 적어도 하나를 포함하는, 발광다이오드.
  24. 제17항에 있어서,
    상기 제1 전도층의 두께는 상기 제3 전도층의 두께보다 얇은, 발광다이오드.
  25. 제17항에 있어서,
    상기 제2 베이스 금속 및 상기 제2 첨가 금속의 부피 비는 99:1 내지 1:1인, 발광다이오드.
  26. 제17항에 있어서,
    상기 단일 금속 물질은 Ag, Au, Cu, Al, Mg 또는 1x107 S/m 이상의 전기전도도를 갖는 금속 중 적어도 하나를 포함하는, 발광다이오드.
  27. 제17항에 있어서,
    상기 제1 전도층, 상기 제2 전도층 및 상기 제3 전도층의 두께 비율은 1:6:1인, 발광다이오드.
  28. 제1 베이스 금속 및 상기 제1 베이스 금속과는 다른 제1 첨가 금속을 포함하는, 제1 전도층;
    상기 제1 전도층 상에 배치되고, 단일 금속 물질로 구비된, 제2 전도층; 및
    상기 제2 전도층 상에 배치되고, 제2 베이스 금속 및 상기 제2 베이스 금속과는 다른 제2 첨가 금속을 포함하는 제3 전도층;
    을 포함하는, 다층 전극.
KR1020210117201A 2021-09-02 2021-09-02 다층 전극, 이를 포함하는 발광다이오드 및 표시 장치 KR20230034484A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210117201A KR20230034484A (ko) 2021-09-02 2021-09-02 다층 전극, 이를 포함하는 발광다이오드 및 표시 장치
US17/838,462 US20230064765A1 (en) 2021-09-02 2022-06-13 Multilayer electrode, light-emitting diode includ-ing the same, and display apparatus
CN202222338075.3U CN222263525U (zh) 2021-09-02 2022-09-02 多层电极、包括该多层电极的发光二极管和显示设备
CN202211073468.4A CN115768187A (zh) 2021-09-02 2022-09-02 多层电极、包括该多层电极的发光二极管和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210117201A KR20230034484A (ko) 2021-09-02 2021-09-02 다층 전극, 이를 포함하는 발광다이오드 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20230034484A true KR20230034484A (ko) 2023-03-10

Family

ID=85286806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210117201A KR20230034484A (ko) 2021-09-02 2021-09-02 다층 전극, 이를 포함하는 발광다이오드 및 표시 장치

Country Status (3)

Country Link
US (1) US20230064765A1 (ko)
KR (1) KR20230034484A (ko)
CN (2) CN222263525U (ko)

Also Published As

Publication number Publication date
CN115768187A (zh) 2023-03-07
CN222263525U (zh) 2024-12-27
US20230064765A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
JP7465074B2 (ja) ディスプレイ装置
US20220209157A1 (en) Organic light-emitting diode and display apparatus including the same
EP3798282B1 (en) Quantum dot composition, light emitting diode and display device including the light emitting diode
KR20210149971A (ko) 양자점 조성물, 발광 소자 및 이를 포함하는 표시 장치
CN108023024A (zh) 量子点发光二极管和包括其的量子点显示装置
KR101726630B1 (ko) 양자 발광 소자
JP2023070670A (ja) 発光素子及びそれを含む表示装置
US20220157896A1 (en) Display apparatus
US20220064527A1 (en) Quantum dot, lighting emitting element and display device including the same
CN114823806A (zh) 显示装置及用于制造显示装置的光掩模和方法
KR20220068307A (ko) 표시 장치
KR20210149956A (ko) 양자점 조성물, 발광 소자 및 이의 제조 방법
KR20210149975A (ko) 양자점 조성물, 발광 소자 및 이의 제조방법
KR20210106037A (ko) 표시 패널 및 이를 포함하는 표시 장치
US12108616B2 (en) Light emitting diode including a quantum dot complex, method of manufacturing the same and display device including the same
US12043778B2 (en) Method for producing quantum dot composition and method for manufacturing light emitting element including the same
KR20230034484A (ko) 다층 전극, 이를 포함하는 발광다이오드 및 표시 장치
KR20220138545A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN221812546U (zh) 显示装置
EP4152911A2 (en) Light emitting device and display apparatus including the same
KR20240043205A (ko) 발광소자 및 이를 포함하는 표시 장치
KR20230077801A (ko) 표시 장치
KR20240006102A (ko) 표시 장치 및 이의 제조 방법
KR20230162877A (ko) 표시 장치 및 이의 제조 방법
KR20230050515A (ko) 양자점 복합체 및 이를 포함하는 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210902

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20240828

Comment text: Request for Examination of Application