KR20220155486A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20220155486A KR20220155486A KR1020210062195A KR20210062195A KR20220155486A KR 20220155486 A KR20220155486 A KR 20220155486A KR 1020210062195 A KR1020210062195 A KR 1020210062195A KR 20210062195 A KR20210062195 A KR 20210062195A KR 20220155486 A KR20220155486 A KR 20220155486A
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- data line
- light emitting
- pixel circuit
- main
- Prior art date
Links
- 239000010410 layer Substances 0.000 description 45
- 239000003990 capacitor Substances 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 17
- WVXXLSBPRGHRHS-UHFFFAOYSA-N BRS1 Natural products CC(N)C(O)C=CCCC=CCC=CCC=CCC=CCC=CCCC=CC=CC(O)C(C)N WVXXLSBPRGHRHS-UHFFFAOYSA-N 0.000 description 10
- 101000600779 Homo sapiens Neuromedin-B receptor Proteins 0.000 description 10
- 102100037283 Neuromedin-B receptor Human genes 0.000 description 10
- 102100030671 Gastrin-releasing peptide receptor Human genes 0.000 description 9
- 101001010479 Homo sapiens Gastrin-releasing peptide receptor Proteins 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 9
- 239000012044 organic layer Substances 0.000 description 8
- 208000018670 synpolydactyly type 1 Diseases 0.000 description 8
- 208000025793 synpolydactyly type 2 Diseases 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910001092 metal group alloy Inorganic materials 0.000 description 6
- 208000022859 zygodactyly type 1 Diseases 0.000 description 6
- 208000011913 Zygodactyly type 2 Diseases 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 208000014635 Zygodactyly type 3 Diseases 0.000 description 3
- 208000014634 Zygodactyly type 4 Diseases 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100033640 Bromodomain-containing protein 1 Human genes 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000871846 Homo sapiens Bromodomain-containing protein 1 Proteins 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006854 SnOx Inorganic materials 0.000 description 1
- 208000018985 Synpolydactyly type 3 Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- VGLYDBMDZXTCJA-UHFFFAOYSA-N aluminum zinc oxygen(2-) tin(4+) Chemical compound [O-2].[Al+3].[Sn+4].[Zn+2] VGLYDBMDZXTCJA-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- PNHVEGMHOXTHMW-UHFFFAOYSA-N magnesium;zinc;oxygen(2-) Chemical compound [O-2].[O-2].[Mg+2].[Zn+2] PNHVEGMHOXTHMW-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- UPAJIVXVLIMMER-UHFFFAOYSA-N zinc oxygen(2-) zirconium(4+) Chemical compound [O-2].[O-2].[O-2].[Zn+2].[Zr+4] UPAJIVXVLIMMER-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L27/3276—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H01L27/3211—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
표시 장치는 메인 발광부, 메인 발광부로부터 제1 방향으로 이격되는 제1 서브 발광부, 메인 발광부에 연결되고, 메인 발광부의 적어도 일부와 중첩하는 메인 화소 회로, 제1 서브 발광부에 연결되고, 제1 서브 발광부로부터 제1 방향에 수직한 제2 방향으로 이격되는 제1 서브 화소 회로, 제1 방향으로 연장되고, 메인 화소 회로와 연결되는 메인 데이터선, 제1 방향으로 연장되고, 제1 서브 화소 회로와 연결되는 제1 서브 데이터선 및 메인 데이터선과 제1 서브 데이터선을 연결하는 제1 브릿지선을 포함할 수 있다.
상기 메인 데이터선과 상기 제1 서브 데이터선은 상기 제1 브릿지선에 의해 연결되므로, 상기 메인 화소 회로와 상기 제1 서브 화소 회로는 동일한 데이터 전압을 인가받을 수 있다.
상기 메인 데이터선과 상기 제1 서브 데이터선은 상기 제1 브릿지선에 의해 연결되므로, 상기 메인 화소 회로와 상기 제1 서브 화소 회로는 동일한 데이터 전압을 인가받을 수 있다.
Description
본 발명은 표시 장치에 관한 것이다.
표시 장치는 영상이 표시되는 표시 영역 및 영상이 표시되지 않는 주변 영역을 포함할 수 있다. 예를 들면, 표시 영역에는 복수의 화소들이 배치될 수 있으며, 주변 영역에는 게이트 구동부, 발광 제어 구동부 등이 배치될 수 있다.
이러한 표시 장치는 복수의 서브 화소들 및 복수의 메인 화소들을 포함할 수 있다. 메인 화소는 표시 영역에 배치되는 메인 화소 회로 및 적어도 일부가 메인 화소 회로와 중첩하며 메인 화소 회로와 연결되는 메인 발광부를 포함할 수 있다. 서브 화소는 표시 영역에 배치되는 서브 화소 회로 및 서브 화소 회로와 중첩하지 않으며 서브 화소 회로와 연결되는 서브 발광부를 포함할 수 있다. 예를 들어, 서브 발광부는 주변 영역에 배치될 수 있다. 이에 따라, 표시 장치의 주변 영역에서도 영상이 표시될 수 있으므로, 표시 장치의 데드 스페이스가 감소할 수 있다.
최근, 모서리가 라운드 형태를 가지는 표시 장치가 개발되고 있다. 이 경우, 표시 장치의 모서리에 인접하며, 서로 같은 열에 위치하는 발광부들과 연결되는 화소 회로들은 서로 다른 열에 위치할 수 있다. 이에 따라, 서로 다른 행 및 서로 다른 열에 위치하는 화소 회로들에 동일한 데이터 전압을 인가할 수 있는 표시 장치의 필요성이 커지고 있다.
본 발명의 목적은 서로 다른 행 및 서로 다른 열에 위치하는 화소 회로들에 서로 동일한 데이터 전압을 인가하는 표시 장치를 제공하는 것이다.
그러나, 본 발명의 목적이 상술한 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위해서, 본 발명의 일 실시예에 따른 표시 장치는 메인 발광부, 상기 메인 발광부로부터 제1 방향으로 이격되는 제1 서브 발광부, 상기 메인 발광부에 연결되고, 상기 메인 발광부의 적어도 일부와 중첩하는 메인 화소 회로, 상기 제1 서브 발광부에 연결되고, 상기 제1 서브 발광부로부터 상기 제1 방향에 수직한 제2 방향으로 이격되는 제1 서브 화소 회로, 상기 제1 방향으로 연장되고, 상기 메인 화소 회로와 연결되는 메인 데이터선, 상기 제1 방향으로 연장되고, 상기 제1 서브 화소 회로와 연결되는 제1 서브 데이터선 및 상기 메인 데이터선과 상기 제1 서브 데이터선을 연결하는 제1 브릿지선을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 브릿지선은 상기 메인 데이터선에 연결되고, 상기 제1 방향으로 연장되는 제1 수직 브릿지선 및 상기 제1 수직 브릿지선과 상기 제1 서브 데이터선을 연결하고, 상기 제2 방향으로 연장되는 제1 수평 브릿지선을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 수직 브릿지선의 일부는 상기 메인 화소 회로와 중첩할 수 있다.
일 실시예에 있어서, 상기 메인 데이터선의 일부는 상기 메인 화소 회로와 중첩하며, 상기 제1 서브 데이터선의 일부는 상기 제1 서브 화소 회로와 중첩할 수 있다.
일 실시예에 있어서, 상기 메인 발광부로부터 상기 메인 데이터선까지의 제1 거리는 상기 제1 서브 발광부로부터 상기 제1 서브 데이터선까지의 제2 거리보다 작을 수 있다.
일 실시예에 있어서, 상기 메인 데이터선과 상기 제1 서브 데이터선에는 동일한 데이터 전압이 인가될 수 있다.
일 실시예에 있어서, 상기 제1 서브 발광부로부터 상기 제1 방향으로 이격되는 제2 서브 발광부, 상기 제2 서브 발광부에 연결되고, 상기 제2 서브 발광부로부터 상기 제2 방향으로 이격되는 제2 서브 화소 회로, 상기 제1 방향으로 연장되고, 상기 제2 서브 화소 회로에 연결되는 제2 서브 데이터선 및 상기 제1 서브 데이터선과 상기 제2 서브 데이터선을 연결하는 제2 브릿지선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 브릿지선은 상기 제2 방향으로 연장하고, 상기 제1 서브 데이터선과 상기 제2 서브 데이터선에 각각 연결될 수 있다.
일 실시예에 있어서, 상기 메인 데이터선, 상기 제1 서브 데이터선 및 상기 제2 서브 데이터선에는 동일한 데이터 전압이 인가될 수 있다.
일 실시예에 있어서, 상기 제1 서브 발광부로부터 상기 제1 서브 데이터선까지의 제2 거리는 상기 제2 서브 발광부로부터 상기 제2 서브 데이터선까지의 제3 거리보다 작을 수 있다.
일 실시예에 있어서, 상기 제1 서브 발광부의 적어도 일부와 중첩하는 제3 서브 화소 회로, 상기 제3 서브 화소 회로에 연결되고, 상기 제1 서브 발광부로부터 상기 제2 방향에 반대되는 제3 방향으로 이격되는 제3 서브 발광부 및 상기 제1 방향으로 연장되고, 상기 제2 서브 화소 회로와 연결되는 제3 서브 데이터선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제3 서브 데이터선은 상기 메인 데이터선으로부터 상기 제1 방향으로 이격될 수 있다.
일 실시예에 있어서, 상기 제1 서브 데이터선에는 제1 데이터 전압이 인가되고, 상기 제3 서브 데이터선에는 상기 제1 데이터 전압과 다른 제2 데이터 전압이 인가될 수 있다.
일 실시예에 있어서, 상기 제3 서브 데이터선의 일부는 상기 제3 서브 화소 회로와 중첩할 수 있다.
전술한 본 발명의 목적을 달성하기 위해서, 본 발명의 다른 실시예에 따른 표시 장치는 제1 서브 발광부, 상기 제1 서브 발광부로부터 제1 방향으로 이격되는 제2 서브 발광부, 상기 제1 서브 발광부에 연결되고, 상기 제1 서브 발광부로부터 상기 제1 방향과 수직하는 제2 방향으로 이격되는 제1 서브 화소 회로, 상기 제2 서브 발광부에 연결되고, 상기 제2 서브 발광부로부터 상기 제2 방향으로 이격되는 제2 서브 화소 회로, 상기 제1 방향으로 연장되고, 상기 제1 서브 화소 회로와 연결되는 제1 서브 데이터선, 상기 제1 방향으로 연장되고, 상기 제2 서브 화소 회로와 연결되는 제2 서브 데이터선 및 상기 제1 서브 데이터선과 상기 제2 서브 데이터선을 연결하는 제1 브릿지선을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 서브 발광부는 상기 제1 서브 화소 회로와 중첩하지 않을 수 있다.
일 실시예에 있어서, 상기 제1 서브 데이터선의 일부는 상기 제1 서브 화소 회로와 중첩하고, 상기 제2 서브 데이터선의 일부는 상기 제2 서브 화소 회로와 중첩할 수 있다.
일 실시예에 있어서, 상기 제1 서브 발광부로부터 상기 제1 서브 데이터선까지의 제1 거리는 상기 제2 서브 발광부로부터 상기 제2 서브 데이터선까지의 제2 거리보다 작을 수 있다.
일 실시예에 있어서, 상기 제2 서브 발광부로부터 상기 제1 방향으로 이격되는 제3 서브 발광부, 상기 제3 서브 발광부에 연결되고, 상기 제3 서브 발광부로부터 상기 제2 방향으로 이격되는 제3 서브 화소 회로, 상기 제1 방향으로 연장되고, 상기 제3 서브 화소 회로에 연결되는 제3 서브 데이터선 및 상기 제2 서브 데이터선과 상기 제3 서브 데이터선을 연결하는 제2 브릿지선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 서브 발광부로부터 상기 제2 서브 데이터선까지의 제2 거리는 상기 제3 서브 발광부로부터 상기 제3 서브 데이터선까지의 제3 거리보다 작을 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 메인 데이터선과 상기 제1 서브 데이터선이 상기 제1 브릿지선에 의해 연결됨으로써, 상기 메인 발광부와 상기 제1 서브 발광부에 각각 연결되는 상기 메인 화소 회로와 상기 제1 서브 화소 회로는 동일한 데이터 전압을 인가받을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치에 있어서, 상기 제1 서브 데이터선과 상기 제2 서브 데이터선이 상기 제1 브릿지선에 의해 연결됨으로써, 상기 제1 서브 발광부와 상기 제2 서브 발광부에 각각 연결되는 상기 제1 서브 화소 회로와 상기 제2 서브 화소 회로는 동일한 데이터 전압을 인가받을 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 평면도들이다.
도 8은 본 발명의 실시예들에 따른 표시 장치에 포함된 화소를 나타내는 회로도이다.
도 9 내지 도 14는 본 발명의 실시예들에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도들이다.
도 15 내지 도 16은 본 발명의 일 실시예에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도들이다.
도 17은 도 16의 I-I`선을 따라 자른 단면도이다.
도 18은 도 16의 II-II`선을 따라 자른 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 평면도들이다.
도 8은 본 발명의 실시예들에 따른 표시 장치에 포함된 화소를 나타내는 회로도이다.
도 9 내지 도 14는 본 발명의 실시예들에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도들이다.
도 15 내지 도 16은 본 발명의 일 실시예에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도들이다.
도 17은 도 16의 I-I`선을 따라 자른 단면도이다.
도 18은 도 16의 II-II`선을 따라 자른 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(1000)는 표시부(DP), 데이터 구동부(DV), 제1 데이터선(DL1), 제2 데이터선(DL2), 신호 전달선(SL) 및 브릿지선(BL)을 포함할 수 있다.
표시부(DP)는 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 주변 영역(SA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 영역일 수 있다. 주변 영역(SA)에는 게이트 신호를 출력하는 게이트 구동부(미도시), 발광 제어 신호를 출력하는 발광 제어 구동부(미도시) 등이 배치될 수 있다.
표시 영역(DA)의 모서리 및 주변 영역(SA)의 모서리는 둥근 형태를 가질 수 있다. 예를 들어, A 영역에서 표시 영역(DA)과 주변 영역(SA)의 경계는 일정한 곡률 반경을 가질 수 있다.
표시부(DP)는 복수의 화소들을 포함할 수 있다. 상기 복수의 화소들 각각은 발광부 및 상기 발광부와 연결되는 화소 회로를 포함할 수 있다. 상기 화소 회로는 상기 게이트 신호, 상기 발광 제어 신호 및 데이터 구동부(DV)에서 출력되는 데이터 전압 등을 수신할 수 있다. 상기 화소 회로는 상기 데이터 전압의 레벨에 따라 상기 발광부를 발광시킬 수 있다. 표시 장치(1000)는 상기 발광부에서 발광하는 빛을 조합하여 영상을 표시할 수 있다.
상기 복수의 화소들은 메인 화소 및 서브 화소를 포함할 수 있다. 상기 메인 화소는 표시 영역(DA)에 배치되는 메인 화소 회로(예를 들어, 도 2의 C1) 및 상기 메인 화소 회로와 연결되는 메인 발광부(예를 들어, 도 2의 L1)를 포함할 수 있다. 상기 메인 발광부의 적어도 일부는 상기 메인 화소 회로와 중첩할 수 있다.
상기 서브 화소는 표시 영역(DA)에 배치되는 서브 화소 회로(예를 들어, 도 2의 SC1) 및 상기 서브 화소 회로와 연결되는 서브 발광부(예를 들어, 도 2의 SL1)를 포함할 수 있다. 상기 서브 화소 회로는 상기 서브 발광부와 중첩하지 않을 수 있다. 예를 들어, 상기 서브 발광부는 주변 영역(SA)에 배치(예를 들어, 도 2의 SL1)될 수 있다. 이에 따라, 주변 영역(SA)에서도 영상이 표시될 수 있다. 다른 예를 들면, 상기 서브 발광부는 표시 영역(DA)에 배치(예를 들어, 도 2의 SL3)될 수도 있다.
데이터 구동부(DV)는 상기 데이터 전압을 생성할 수 있다. 데이터 구동부(DV)에서 생성된 상기 데이터 전압은 제1 데이터선(DL1), 신호 전달선(SL), 브릿지선(BL) 및 제2 데이터선(DL2)을 통해 상기 화소 회로에 공급될 수 있다.
제1 데이터선(DL1)은 제1 방향(DR1)으로 연장하고, 제1 방향(DR1)에 수직한 제2 방향(DR2)으로 배열될 수 있다. 제1 데이터선(DL1)은 데이터 구동부(DV)에 직접 연결될 수 있다. 표시 영역(DA)에서, 제1 데이터선(DL1)은 제1 데이터선(DL1)의 적어도 일부와 중첩하는 상기 화소 회로에 직접 연결될 수 있다.
신호 전달선(SL)은 제1 방향(DR1)으로 연장하고, 제2 방향(DR2)으로 배열될 수 있다. 신호 전달선(SL)은 데이터 구동부(DV)에 직접 연결될 수 있다. 표시 영역(DA)에서, 신호 전달선(SL)은 상기 화소 회로와 직접 연결되지 않을 수 있다.
제2 데이터선(DL2)은 제1 방향(DR1)으로 연장하고, 제2 방향(DR2)으로 배열될 수 있다. 제2 데이터선(DL2)은 표시 영역(DA)의 제2 방향(DR2)으로의 가장자리와 인접할 수 있다. 표시 영역(DA)에서 제2 데이터선(DL2)은 제2 데이터선(DL2)의 적어도 일부와 중첩하는 상기 화소 회로에 직접 연결될 수 있다.
브릿지선(BL)은 신호 전달선(SL) 및 제2 데이터선(DL2)과 연결될 수 있다. 이에 따라, 데이터 구동부(DV)에서 출력되는 상기 데이터 전압은 신호 전달선(SL) 및 브릿지선(BL)을 통해 제2 데이터선(DL2)으로 공급될 수 있다.
실시예들에 있어서, 브릿지선(BL)은 표시 영역(DA)에 배치될 수 있으며, 표시 영역(DA)에서 제1 데이터선(DL1), 신호 전달선(SL), 브릿지선(BL) 및 제2 데이터선(DL2)은 제1 방향(DR1)을 기준으로 대칭일 수 있다. 동시에, 표시 영역(DA)에서 제1 데이터선(DL1), 신호 전달선(SL), 브릿지선(BL) 및 제2 데이터선(DL2)은 제2 방향(DR2)을 기준으로 대칭일 수 있다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도들이다. 예를 들어, 도 2 내지 도 4는 도 1의 A영역을 확대한 평면도들일 수 있으며, 도 2는 발광부와 화소 회로의 연결 관계를 개략적으로 도시한 평면도이고, 도 3은 데이터 라인과 화소 회로의 연결 관계를 개략적으로 도시한 평면도이며, 도 4는 도 3에 도시된 데이터 라인의 일부를 설명하기 위한 평면도일 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(도 1의 1000)는 제1 내지 제7 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7), 제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6), 제1 내지 제7 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7) 및 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6)을 포함할 수 있다.
제1 내지 제3 서브 화소 회로들(SC1, SC2, SC3)과 제1 내지 제4 메인 화소 회로들(C1, C2, C3, C4)은 제2 방향(DR2)으로 차례로 배열될 수 있으며, 제4 내지 제6 서브 화소 회로들(SC4, SC5, SC6)과 제5 내지 제6 메인 화소 회로들(C5, C6)은 제2 방향(DR2)으로 차례로 배열될 수 있고, 제3 서브 화소 회로(SC3)와 제4 서브 화소 회로(SC4)는 제1 방향(DR1)으로 차례로 배열될 수 있으며, 제6 메인 화소 회로(C6)와 제7 서브 화소 회로(SC7)는 제1 방향(DR1)으로 차례로 배열될 수 있다.
제1 내지 제7 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7) 각각은 제1 내지 제7 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7) 각각에 연결될 수 있다. 제1 내지 제7 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7) 각각은 제1 내지 제7 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7) 각각으로부터 제2 방향(DR2)에 반대되는 제3 방향(DR3)으로 이격될 수 있다.
예를 들어, 제1 서브 화소 회로(SC1)는 제1 서브 발광부(SL1)와 연결될 수 있으며, 제1 서브 발광부(SL1)는 제1 서브 화소 회로(SC1)로부터 제3 방향(DR3)으로 이격될 수 있다.
제1 내지 제7 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7) 각각과 제1 내지 제7 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7) 각각은 서브 화소를 정의할 수 있다.
예를 들어, 제1 서브 화소 회로(SC1) 및 제1 서브 화소 회로(SC1)와 연결되는 제1 서브 발광부(SL1)는 제1 서브 화소를 정의할 수 있다.
상기 서브 화소에서, 서브 발광부는 상기 서브 발광부와 연결된 서브 화소 회로와 중첩하지 않을 수 있다. 예를 들어, 제1 서브 발광부(SL1)는 제1 서브 화소 회로(SC1)와 중첩하지 않을 수 있다. 이 경우, 제1 서브 발광부(SL1)는 주변 영역(도 1의 SA)에 배치되고, 제1 서브 화소 회로(SC1)는 표시 영역(도 1의 DA)에 배치될 수 있다.
제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6) 각각은 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6) 각각에 연결될 수 있다. 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6) 각각의 적어도 일부는 제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6) 각각과 중첩할 수 있다.
예를 들어, 제1 메인 화소 회로(C1)는 제1 메인 발광부(L1)와 연결될 수 있으며, 제1 메인 발광부(L1)의 적어도 일부는 제1 메인 화소 회로(C1)와 중첩할 수 있다.
제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6) 각각과 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6) 각각은 메인 화소를 정의할 수 있다.
예를 들어, 제1 메인 화소 회로(C1)는 제1 메인 발광부(L1)와 제1 메인 화소를 정의할 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(도 1의 1000)는 제1 내지 제7 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7)을 포함할 수 있다. 제1 내지 제7 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7) 각각은 제2 데이터 라인(도 1의 DL2) 및 브릿지선(도 1의 BL)을 포함할 수 있다. 이에 따라, 데이터 구동부(도 1의 DV)에서 출력되는 데이터 전압은 제1 내지 제7 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7)을 통해 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, C1, C2, C3, C4, C5, C6)에 제공될 수 있다. 제1 내지 제7 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7) 각각에는 서로 다른 상기 데이터 전압들이 제공될 수 있다.
제1 배선(LL1)은 제1 서브 화소 회로(SC1)에 연결될 수 있다. 제2 배선(LL2)은 제2 서브 화소 회로(SC2) 및 제4 서브 화소 회로(SC4)에 연결될 수 있다. 제3 배선(LL3)은 제3 서브 화소 회로(SC3) 및 제5 서브 화소 회로(SC5)에 연결될 수 있다. 제4 배선(LL4)은 제1 메인 화소 회로(C1), 제6 서브 화소 회로(SC6) 및 제7 서브 화소 회로(SC7)에 연결될 수 있다. 제5 배선(LL5)은 제2 메인 화소 회로(C2)에 연결될 수 있다. 제6 배선(LL6)은 제3 메인 화소 회로(C3) 및 제5 메인 화소 회로(C5)에 연결될 수 있다. 제7 배선(LL7)은 제4 메인 화소 회로(C4) 및 제6 메인 화소 회로(C6)에 연결될 수 있다.
도 2 내지 도 4를 참조하면, 제6 서브 발광부(SL6)는 제1 메인 발광부(L1)로부터 제1 방향(DR1)으로 이격될 수 있다. 제1 메인 화소 회로(C1)는 제1 메인 발광부(L1)의 적어도 일부와 중첩할 수 있으며, 제6 서브 화소 회로(SC6)는 제6 서브 발광부(SL6)로부터 제2 방향(DR2)으로 이격될 수 있다.
제4 배선(LL4)은 제1 방향(DR1)으로 연장되고 제1 메인 화소 회로(C1)와 연결되는 메인 데이터선(MD), 제1 방향(DR1)으로 연장되고 제6 서브 화소 회로(SC6)와 연결되는 제1 서브 데이터선(SUBD1) 및 메인 데이터선(MD)과 제1 서브 데이터선(SUBD1)을 연결하는 제1 브릿지선(BRS1) 을 포함할 수 있다.
메인 데이터선(MD)의 일부는 제1 메인 화소 회로(C1)와 중첩할 수 있다. 제1 서브 데이터선(SUBD1)의 일부는 제6 서브 화소 회로(SC6)와 중첩할 수 있다. 이 경우, 메인 발광부(L1)로부터 메인 데이터선(MD)까지의 제1 거리(D1)는 제6 서브 발광부(SL6)로부터 제1 서브 데이터선(SUBD1)까지의 제2 거리(D2)보다 작을 수 있다.
데이터 구동부(도 1의 DV)에서 생성되는 데이터 전압은 제1 브릿지선(BRS1)을 통해 메인 데이터선(MD) 및 제1 서브 데이터선(SUBD1)에 전달될 수 있다. 즉, 제1 브릿지선(BRS1)은 도 1을 참조하여 설명한 브릿지선(BL)과 실질적으로 동일할 수 있다. 이에 따라, 메인 데이터선(MD)과 제1 서브 데이터선(SUBD1)에 동일한 상기 데이터 전압이 인가될 수 있으므로, 제1 메인 화소 회로(C1) 및 제6 서브 화소 회로(SC6)에 동일한 상기 데이터 전압이 인가될 수 있다.
일 실시예에 있어서, 제1 브릿지선(BRS1)은 메인 데이터선(MD)에 연결되고, 제1 방향(DR1)으로 연장되는 제1 수직 브릿지선(VBRS1) 및 제1 수직 브릿지선(VBRS1)과 제1 서브 데이터선(SUBD1)을 연결하고, 제2 방향(DR2)으로 연장되는 제1 수평 브릿지선(HBRS1)을 포함할 수 있다.
제1 수직 브릿지선(VBRS1)의 일부는 제1 메인 화소 회로(C1)와 중첩할 수 있다. 제1 수평 브릿지선(HBRS1)은 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, C1, C2, C3, C4, C5, C6)과 중첩하지 않을 수 있다. 예를 들어, 제1 수평 브릿지선(HBRS1)은 주변 영역(도 1의 SA)에 배치될 수 있다.
일 실시예에 있어서, 제7 서브 발광부(SL7)는 제6 서브 발광부(SL6)로부터 제1 방향(DR1)으로 이격되고, 제7 서브 발광 회로(SC7)는 제7 서브 발광부(SL7)로부터 제2 방향(DR2)으로 이격될 수 있다.
이 경우, 제4 배선(LL4)은 제1 방향(DR1)으로 연장되고, 제7 서브 화소 회로(SC7)에 연결되는 제2 서브 데이터선(SUBD2) 및 제1 서브 데이터선(SUBD1)과 제2 서브 데이터선(SUBD2)을 연결하는 제2 브릿지선(BRS2)을 더 포함할 수 있다. 예를 들어, 제2 브릿지선(BRS2)은 제2 방향(DR2)으로 연장하고, 제1 서브 데이터선(SUBD1)과 제2 서브 데이터선(SUBD2)에 각각 연결될 수 있다. 예를 들어, 제2 브릿지선(BRS2)은 상기 주변 영역에 배치될 수 있다.
제2 서브 데이터선(SUBD2)의 일부는 제7 서브 화소 회로(SC7)와 중첩할 수 있다. 이 경우, 제6 서브 발광부(SL6)로부터 제1 서브 데이터선(SUBD1)까지의 제2 거리(D2)는 제7 서브 발광부(SL7)로부터 제2 서브 데이터선(SUBD2)까지의 제3 거리(D3)보다 작을 수 있다.
메인 데이터선(MD), 제1 서브 데이터선(SUBD1) 및 제2 서브 데이터선(SUBD2)은 제1 브릿지선(BRS1) 및 제2 브릿지선(BRS2)에 의해 연결될 수 있다. 이에 따라, 메인 데이터선(MD), 제1 서브 데이터선(SUBD1) 및 제2 서브 데이터선(SUBD2)에는 동일한 상기 데이터 전압이 인가될 수 있으므로, 제1 메인 화소 회로(C1), 제6 서브 화소 회로(SC6) 및 제7 서브 화소 회로(SC7)에 동일한 상기 데이터 전압이 인가될 수 있다.
일 실시예에 있어서, 제5 서브 화소 회로(SC5)는 제6 서브 발광부(SL6)의 적어도 일부와 중첩할 수 있으며, 제5 서브 발광부(SL5)는 제6 서브 발광부(SL6)로부터 제3 방향(DR3)으로 이격될 수 있다. 제5 서브 발광부(SL5)는 상기 주변 영역에 위치할 수 있다.
이 경우, 제3 배선(LL3)은 제1 방향(DR1)으로 연장되고 제5 서브 화소 회로(SC5)와 연결되는 제3 서브 데이터선(SUBD3)을 포함할 수 있다.
제3 서브 데이터선(SUBD3)의 일부는 제5 서브 화소 회로(SC5)와 중첩할 수 있다. 제3 서브 데이터선(SUBD3)은 메인 데이터선(MD)으로부터 제1 방향(DR1)으로 이격될 수 있다.
제3 배선(LL3)과 제4 배선(LL4)에는 서로 다른 상기 데이터 전압들이 인가될 수 있다. 예를 들어, 제4 배선(LL4)에 포함된 제1 서브 데이터선(SUBD1)에는 제1 데이터 전압이 인가될 수 있으며, 제3 배선(LL3)에 포함된 제3 서브 데이터선(SUBD3)에는 상기 제1 데이터 전압과 다른 제2 데이터 전압이 인가될 수 있다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 평면도들이다. 예를 들어, 도 5 내지 도 7은 도 1의 A영역을 확대한 평면도들일 수 있으며, 도 5는 발광부와 화소 회로의 연결 관계를 개략적으로 도시한 평면도이고, 도 6은 데이터 라인과 화소 회로의 연결 관계를 개략적으로 도시한 평면도이며, 도 7은 도 6에 도시된 데이터 라인의 일부를 설명하기 위한 평면도일 수 있다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(도 1의 1000)는 제1 내지 제10 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10), 제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6), 제1 내지 제10 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7, SL8, SL9, SL10) 및 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6)을 포함할 수 있다.
제1 내지 제4 서브 화소 회로들(SC1, SC2, SC3, SC4)과 제1 내지 제4 메인 화소 회로들(C1, C2, C3, C4)은 제2 방향(DR2)으로 차례로 배열될 수 있으며, 제5 내지 제8 서브 화소 회로들(SC5, SC6, SC7, SC8)과 제5 내지 제6 메인 화소 회로들(C5, C6)은 제2 방향(DR2)으로 차례로 배열될 수 있고, 제9 서브 화소 회로(SC9)와 제10 서브 화소 회로(SC10)은 제2 방향(DR2)으로 차례로 배열될 수 있으며, 제3 서브 화소 회로(SC3)와 제5 서브 화소 회로(SC5)는 제2 방향(DR2)에 수직하는 제1 방향(DR1)으로 차례로 배열될 수 있으며, 제5 메인 화소 회로(C5)와 제9 서브 화소 회로(SC9)는 제1 방향(DR1)으로 차례로 배열될 수 있다.
제1 내지 제10 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10) 각각은 제1 내지 제10 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7, SL8, SL9, SL10) 각각에 연결될 수 있다. 제1 내지 제10 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10) 각각은 제1 내지 제10 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7, SL8, SL9, SL10) 각각으로부터 제2 방향(DR2)에 반대되는 제3 방향(DR3)으로 이격될 수 있다.
제1 내지 제10 서브 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10)과 제1 내지 제10 서브 발광부들(SL1, SL2, SL3, SL4, SL5, SL6, SL7, SL8, SL9, SL10)은 서브 화소를 정의할 수 있다. 상기 서브 화소에서, 서브 발광부는 상기 서브 발광부와 연결된 서브 화소 회로와 중첩하지 않을 수 있다.
제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6) 각각은 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6) 각각에 연결될 수 있다. 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6) 각각의 적어도 일부는 제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6) 각각과 중첩할 수 있다. 제1 내지 제6 메인 화소 회로들(C1, C2, C3, C4, C5, C6)과 제1 내지 제6 메인 발광부들(L1, L2, L3, L4, L5, L6)은 메인 화소를 정의할 수 있다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(도 1의 1000)는 제1 내지 제8 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7, LL8)을 포함할 수 있다. 제1 내지 제8 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7, LL8) 각각은 제2 데이터 라인(도 1의 DL2) 및 브릿지선(도 1의 BL)을 포함할 수 있다. 이에 따라, 데이터 구동부(도 1의 DV)에서 출력되는 데이터 전압은 제1 내지 제8 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7, LL8)을 통해 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10, C1, C2, C3, C4, C5, C6)에 제공될 수 있다. 제1 내지 제8 배선들(LL1, LL2, LL3, LL4, LL5, LL6, LL7, LL8) 각각에는 서로 다른 상기 데이터 전압들이 제공될 수 있다.
제1 배선(LL1)은 제1 서브 화소 회로(SC1)에 연결될 수 있다. 제2 배선(LL2)은 제2 서브 화소 회로(SC2) 및 제5 서브 화소 회로(SC5)에 연결될 수 있다. 제3 배선(LL3)은 제3 서브 화소 회로(SC3) 및 제6 서브 화소 회로(SC6)에 연결될 수 있다. 제4 배선(LL4)은 제4 서브 화소 회로(SC4), 제7 서브 화소 회로(SC7) 및 제9 서브 화소 회로(SC9)에 연결될 수 있다. 제5 배선(LL5)은 제1 메인 화소 회로(C1) 및 제8 서브 화소 회로(SC8)에 연결될 수 있다. 제6 배선(LL6)은 제2 메인 화소 회로(C2)에 연결될 수 있다. 제7 배선(LL7)은 제3 메인 화소 회로(C3) 및 제5 메인 화소 회로(C5)에 연결될 수 있다. 제8 배선(LL8)은 제4 메인 화소 회로(C4) 및 제6 메인 화소 회로(C6)에 연결될 수 있다.
도 5 내지 도 7을 참조하면, 제7 서브 발광부(SL7)는 제4 서브 발광부(SL4)로부터 제1 방향(DR1)으로 이격될 수 있다. 제4 서브 화소 회로(SC4)는 제4 서브 발광부(SL4)로부터 제2 방향(DR2)으로 이격될 수 있다. 제4 서브 발광부(SL4)는 제4 서브 화소 회로(SC4)와 중첩하지 않을 수 있다. 제7 서브 화소 회로(SC7)는 제7 서브 발광부(SL7)로부터 제2 방향(DR2)으로 이격될 수 있다. 제7 서브 발광부(SL7)는 제7 서브 화소 회로(SC7)와 중첩하지 않을 수 있다. 제7 서브 발광부(SL7)는 표시 영역(도 1의 DA)에 배치될 수 있다. 예를 들어, 제7 서브 발광부(SL7)의 적어도 일부는 제5 서브 화소 회로(SC5)와 중첩할 수 있다.
제4 배선(LL4)은 제1 방향(DR1)으로 연장되고 제4 서브 화소 회로(SC4)와 연결되는 제1 서브 데이터선(SUBD1), 제1 방향(DR1)으로 연장되고 제7 서브 화소 회로(SC7)와 연결되는 제2 서브 데이터선(SUBD2) 및 제1 서브 데이터선(SUBD1)과 제2 서브 데이터선(SUBD2)을 연결하는 제1 브릿지선(BRD1)을 포함할 수 있다.
제1 서브 데이터선(SUBD1)의 일부는 제4 서브 화소 회로(SC4)와 중첩할 수 있다. 제2 서브 데이터선(SUBD2)의 일부는 제7 서브 화소 회로(SC7)와 중첩할 수 있다. 이 경우, 제4 서브 발광부(SL4)로부터 제1 서브 데이터선(SUBD1)까지의 제1 거리(D1)는 제7 서브 발광부(SL7)로부터 제2 서브 데이터선(SUBD2)까지의 제2 거리(D2)보다 작을 수 있다.
데이터 구동부(도 1의 DV)에서 생성되는 데이터 전압은 제1 브릿지선(BRS1)을 통해 제1 서브 데이터선(SUBD1) 및 제2 서브 데이터선(SUBD2)에 전달될 수 있다. 즉, 제1 브릿지선(BRS1)은 도 1을 참조하여 설명한 브릿지선(BL)과 실질적으로 동일할 수 있다. 이에 따라, 제1 서브 데이터선(SUBD1)과 제2 서브 데이터선(SUBD2)에 동일한 상기 데이터 전압이 인가될 수 있으므로, 제4 서브 화소 회로(SC4) 및 제7 서브 화소 회로(SC7)에 동일한 상기 데이터 전압이 인가될 수 있다.
일 실시예에 있어서, 제1 브릿지선(BRS1)은 메인 데이터선(MD)에 연결되고, 제1 방향(DR1)으로 연장되는 제1 수직 브릿지선(VBRS1) 및 제1 수직 브릿지선(VBRS)과 제1 서브 데이터선(SUBD1)을 연결하고, 제2 방향(DR2)으로 연장되는 제1 수평 브릿지선(HBRS1)을 포함할 수 있다.
제1 수직 브릿지선(VBRS1)의 일부는 제1 메인 화소 회로(C1)와 중첩할 수 있다. 제1 수평 브릿지선(HBRS1)은 화소 회로들(SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10, C1, C2, C3, C4, C5, C6)과 중첩하지 않을 수 있다. 예를 들어, 제1 수평 브릿지선(HBRS1)은 주변 영역(도 1의 SA)에 배치될 수 있다.
일 실시예에 있어서, 제9 서브 발광부(SL9)는 제7 서브 발광부(SL7)로부터 제1 방향(DR1)으로 이격되고, 제9 서브 발광 회로(SC9)는 제9 서브 발광부(SL9)로부터 제2 방향(DR2)으로 이격될 수 있다.
이 경우, 제4 배선(LL4)은 제1 방향(DR1)으로 연장되고, 제9 서브 발광 회로(SC9)에 연결되는 제3 서브 데이터선(SUBD3) 및 제2 서브 데이터선(SUBD2)과 제3 서브 데이터선(SUBD3)을 연결하는 제2 브릿지선(BRS2)을 더 포함할 수 있다. 예를 들어, 제2 브릿지선(BRS2)은 제2 방향(DR2)으로 연장하고, 제2 서브 데이터선(SUBD2)과 제3 서브 데이터선(SUBD3)에 각각 연결될 수 있다. 예를 들어, 제2 브릿지선(BRS2)은 상기 주변 영역에 배치될 수 있다.
제3 서브 데이터선(SUBD3)의 일부는 제9 서브 화소 회로(SC9)와 중첩할 수 있다. 이 경우, 제7 서브 발광부(SL7)로부터 제2 서브 데이터선(SUBD2)까지의 제2 거리(D2)는 제9 서브 발광부(SL9)로부터 제3 서브 데이터선(SUBD3)까지의 제3 거리(D3)보다 작을 수 있다.
제1 내지 제3 서브 데이터선들(SUBD1, SUBD2, SUBD3)은 제1 브릿지선(BRS1) 및 제2 브릿지선(BRS2)에 의해 연결될 수 있다. 이에 따라, 제1 내지 제3 서브 데이터선들(SUBD1, SUBD2, SUBD3)에는 동일한 상기 데이터 전압이 인가될 수 있으므로, 제4 서브 화소 회로(SC4), 제7 서브 화소 회로(SC7) 및 제9 서브 화소 회로(SC9)에 동일한 상기 데이터 전압이 인가될 수 있다.
도 8은 본 발명의 실시예들에 따른 표시 장치에 포함된 화소를 나타내는 회로도이다.
도 8을 참조하면, 화소는 화소 회로(PC) 및 화소 회로(PC)와 연결되는 발광부(OLED)를 포함할 수 있다.
화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 스토리지 커패시터(CST) 및 부스팅 커패시터(CBS)를 포함할 수 있다. 화소 회로(PC)는 발광부(OLED)로 구동 전류를 제공할 수 있다.
발광부(OLED)는 제1 단자(예를 들어, 애노드 단자) 및 제2 단자(예를 들어, 캐소드 단자)를 포함할 수 있으며, 발광부(OLED)의 제1 단자는 제6 트랜지스터(T6)를 매개로 제1 트랜지스터(T1)에 연결되어 상기 구동 전류를 제공받고, 발광부(OLED)의 제2 단자는 저전원 전압(ELVSS)을 제공받을 수 있다. 발광부(OLED)는 상기 구동 전류에 상응하는 휘도의 빛을 발광할 수 있다.
스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 스토리지 커패시터(CST)의 제1 단자는 제1 트랜지스터(T1)에 연결되고, 스토리지 커패시터(CST)의 제2 단자는 고전원 전압(ELVDD)을 제공받을 수 있다.
부스팅 커패시터(CBS)는 제1 단자 및 제2 단자를 포함할 수 있다. 부스팅 커패시터(CBS)의 제1 단자는 스토리지 커패시터(CST)의 제1 단자에 연결되고, 부스팅 커패시터(CBS)의 제2 단자는 제1 게이트 신호(GW)를 제공받을 수 있다. 부스팅 커패시터(CBS)는 제1 게이트 신호(GW)의 제공이 중단되는 시점에서 제1 트랜지스터(T1)의 게이트 단자의 전압을 상승시킴으로써, 제1 트랜지스터(T1)의 게이트 단자의 전압강하를 보상할 수 있다.
제1 트랜지스터(T1)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 제1 트랜지스터(T1)의 게이트 단자는 스토리지 커패시터(CST)의 제1 단자에 연결될 수 있다. 제1 트랜지스터(T1)의 제1 단자는 제2 트랜지스터(T2)에 연결되어 데이터 전압(DATA)을 제공받을 수 있다. 제1 트랜지스터(T1)의 제2 단자는 발광부(OLED)로 상기 구동 전류를 제공할 수 있다. 제1 트랜지스터(T1)는 게이트 단자와 제1 단자 사이의 전압차에 기초하여 상기 구동 전류를 생성할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 구동 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(T2)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 제2 트랜지스터(T2)의 게이트 단자는 제1 게이트 신호(GW)를 제공받을 수 있다. 제2 트랜지스터(T2)의 제1 단자는 데이터 전압(DATA)을 제공받을 수 있다. 제2 트랜지스터(T2)의 제2 단자는 제2 트랜지스터(T2)가 턴온되는 구간 동안, 제1 트랜지스터(T1)의 제1 단자로 데이터 전압(DATA)을 제공할 수 있다.
제2 트랜지스터(T2)는 제1 게이트 신호(GW)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 제2 트랜지스터(T2)가 PMOS 트랜지스터인 경우, 제2 트랜지스터(T2)는 제1 게이트 신호(GW)가 양의 전압 레벨을 가질 때 턴오프되고, 제1 게이트 신호(GW)가 음의 전압 레벨을 가질 때 턴온될 수 있다. 예를 들어, 제2 트랜지스터(T2)는 스위칭 트랜지스터로 지칭될 수 있다.
제3 트랜지스터(T3)는 게이트 단자, 백-게이트(back-gate) 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 제3 트랜지스터(T3)의 게이트 단자 및 백-게이트 단자는 제2 게이트 신호(GC)를 제공받을 수 있다. 제3 트랜지스터(T3)가 듀얼-게이트(dual-gate) 구조를 가짐에 따라, 제3 트랜지스터(T3)의 신뢰성이 향상될 수 있다. 제3 트랜지스터(T3)의 제1 단자는 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있다. 제3 트랜지스터(T3)의 제2 단자는 제1 트랜지스터(T1)의 게이트 단자에 연결될 수 있다.
제3 트랜지스터(T3)는 제2 게이트 신호(GC)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 제3 트랜지스터(T3)가 NMOS 트랜지스터인 경우, 제3 트랜지스터(T3)는 제2 게이트 신호(GC)가 양의 전압 레벨을 가질 때 턴온되고, 제2 게이트 신호(GC)가 음의 전압 레벨을 가질 때 턴오프될 수 있다.
제2 게이트 신호(GC)에 응답하여 제3 트랜지스터(T3)가 턴온되는 구간 동안, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(T1)가 다이오드 연결되므로, 제1 트랜지스터(T1)의 게이트 단자와 제1 트랜지스터(T1)의 제1 단자 사이에 제1 트랜지스터(T1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 이에 따라, 제1 트랜지스터(T1)의 게이트 단자에는 상기 전압차만큼 보상된 데이터 전압(DATA)이 제공될 수 있다. 따라서, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 예를 들어, 제3 트랜지스터(T3)는 보상 트랜지스터로 지칭될 수 있다.
제4 트랜지스터(T4)는 게이트 단자, 백-게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 제4 트랜지스터(T4)의 게이트 단자 및 백-게이트 단자는 제3 게이트 신호(GI)를 제공받을 수 있다. 제4 트랜지스터(T4)가 듀얼-게이트 구조를 가짐에 따라, 제4 트랜지스터(T4)의 신뢰성이 향상될 수 있다. 제4 트랜지스터(T4)의 제1 단자는 초기화 전압(VINT)을 제공받을 수 있다. 제4 트랜지스터(T4)의 제2 단자는 제1 트랜지스터(T1)의 게이트 단자에 연결될 수 있다. 제4 트랜지스터(T4)는 제3 게이트 신호(GI)에 응답하여 턴온 또는 턴오프될 수 있다.
제3 게이트 신호(GI)에 응답하여 제4 트랜지스터(T4)가 턴온되는 구간 동안, 제1 트랜지스터(T1)의 게이트 단자에는 초기화 전압(VINT)이 제공될 수 있다. 이에 다라, 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예를 들어, 제4 트랜지스터(T4)는 초기화 트랜지스터로 지칭될 수 있다.
제5 트랜지스터(T5)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 제5 트랜지스터(T5)의 게이트 단자는 발광 제어 신호(EM)를 제공받을 수 있다. 제5 트랜지스터(T5)의 제1 단자는 고전원 전압(ELVDD)을 제공받을 수 있다. 제5 트랜지스터(T5)의 제2 단자는 제1 트랜지스터9T1)의 제1 단자에 연결될 수 있다. 발광 제어 신호(EM)에 응답하여 제5 트랜지스터(T5)가 턴온되면, 제5 트랜지스터(T5)는 제1 트랜지스터(T1)에 고전원 전압(ELVDD)을 제공할 수 있다.
제6 트랜지스터(T6)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 제6 트랜지스터(T6)의 게이트 단자는 발광 제어 신호(EM)를 제공받을 수 있다. 제6 트랜지스터(T6)의 제1 단자는 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(T6)의 제2 단자는 발광부(OLED)의 제1 단자에 연결될 수 있다. 발광 제어 신호(EM)에 응답하여 제6 트랜지스터(T6)가 턴온되면, 제6 트랜지스터(T6)는 제1 트랜지스터(T1)가 생성한 상기 구동 전류를 발광부(OLED)로 제공할 수 있다.
제7 트랜지스터(T7)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 제7 트랜지스터(T7)의 게이트 단자는 제4 게이트 신호(GB)를 제공받을 수 있다. 제7 트랜지스터(T7)의 제1 단자는 애노드 초기화 전압(AINT)을 제공받을 수 있다. 제7 트랜지스터(T7)의 제2 단자는 발광부(OLED)의 제1 단자와 연결될 수 있다. 제4 게이트 신호(GB)에 응답하여 제7 트랜지스터(T7)가 턴온되면, 제7 트랜지스터(T7)는 발광부(OLED)로 애노드 초기화 전압(AINT)을 제공할 수 있다. 이에 따라, 제7 트랜지스터(T7)는 발광부(OLED)의 제1 단자를 애노드 초기화 전압(AINT)으로 초기화시킬 수 있다. 예를 들어, 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터로 지칭될 수 있다.
도 8에 도시된 화소 회로(PC) 및 발광부(OLED)의 연결 구조는 예시적인 것이며, 다양하게 변경될 수 있다.
도 9 내지 도 14는 본 발명의 실시예들에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도들이다. 도 15 내지 도 16은 본 발명의 일 실시예에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도들이다. 도 17은 도 16의 I-I`선을 따라 자른 단면도이다. 도 18은 도 16의 II-II`선을 따라 자른 단면도이다. 구체적으로, 도 9 내지 도 16은 화소를 적층 단계에 따라 도시한 평면도들이다. 도시의 불명료함을 피하기 위하여, 도 13 내지 도 17에서는 제1 내지 제2 액티브 패턴, 제1 내지 제3 도전 패턴을 생략하였다.
도 9 내지 도 16은 제2 방향(DR2)으로 서로 인접하는 제1 화소 영역(PX1) 및 제2 화소 영역(PX2)을 도시할 수 있다. 예를 들어, 제1 화소 영역(PX1)은 도 2 내지 도 4의 제2 메인 화소 회로(C2) 및 제2 메인 발광부(L2)를 나타내는 영역일 수 있으며, 제2 화소 영역(PX2)은 도 2 내지 도 4의 제3 메인 화소 회로(C3) 및 제3 메인 발광부(L3)를 나타내는 영역일 수 있다. 일 실시예에 있어서, 제1 화소 영역(PX) 및 제2 화소 영역(PX2)은 대칭 형상을 가질 수 있다.
도 8, 도 9, 도 17 및 도 18을 참조하면, 기판(100) 위에 버퍼층(101)이 배치될 수 있으며, 버퍼층(101) 위에는 제1 액티브 패턴(AP1)이 배치될 수 있다. 제1 액티브 패턴(AP1) 위에는 제1 절연층(102)이 배치될 수 있다.
기판(100)은 적어도 하나의 고분자 필름을 포함할 수 있다. 버퍼층(101)은 무기 물질을 포함할 수 있다. 버퍼층(101)은 기판(100)으로부터 확산되는 불순물을 차단할 수 있다.
제1 액티브 패턴(AP1)은 실리콘 반도체를 포함할 수 있다. 예를 들어, 상기 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 제1 액티브 패턴(AP1)에는 이온이 주입될 수 있다. 예를 들어, 제1, 제2, 제5, 제6 및 제7 트랜지스터들(T1, T2, T5, T6, T7)이 PMOS 트랜지스터들인 경우, 제1 액티브 패턴(AP1)에는 보론(boron) 등의 이온이 주입될 수 있다.
제1 절연층(102)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 절연층(102)은 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있다.
도 8, 도 10, 도 17, 도 18을 참조하면, 제1 절연층(102) 위에 제1 도전 패턴이 배치될 수 있다. 또한, 제1 절연층(102) 위에 상기 제1 도전 패턴을 커버하는 제2 절연층(103)이 배치될 수 있다.
상기 제1 도전 패턴은 제1 게이트 라인(GT1a), 제1 게이트 전극 패턴(GT1b) 및 제2 게이트 라인(GT1c)을 포함할 수 있다. 제1 액티브 패턴(AP1)과 중첩하는 상기 제1 도전 패턴의 부분들은 게이트 전극의 역할을 할 수 있다.
제1 게이트 라인(GT1a)은 제2 방향(DR2)으로 연장될 수 있다. 제1 게이트 라인(GT1a)은 제1 액티브 패턴(AP1)과 함께 제2 트랜지스터(T2) 및 제7 트랜지스터(T7)를 구성할 수 있다. 제1 게이트 신호(GW) 및 제4 게이트 신호(GB)는 제1 게이트 라인(GT1a)으로 제공될 수 있다. 제1 게이트 신호(GW)와 제4 게이트 신호(GB)는 시간차를 두고 실질적으로 동일한 파형을 가질 수 있다. 제1 게이트 라인(GT1a)은 후술하는 제2 액티브 패턴(도 12의 AP2)과 함께 부스팅 커패시터(CBS)를 구성할 수 있다.
제1 게이트 전극 패턴(GT1b)은 섬(island) 형상으로 배치될 수 있다. 제1 게이트 전극 패턴(GT1b)은 제1 액티브 패턴(AP1)과 함께 제1 트랜지스터(T1)를 구성할 수 있다.
제2 게이트 라인(GT1c)은 제2 방향(DR2)으로 연장될 수 있다. 제2 게이트 라인(GT1c)은 제1 액티브 패턴(AP1)과 함께 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 구성할 수 있다. 발광 제어 신호(EM)는 제2 게이트 라인(GT1c)으로 제공될 수 있다.
상기 제1 도전 패턴은 금속, 금속 합금 등을 포함할 수 있으며, 제2 절연층(103)은 무기 물질을 포함할 수 있다.
도 8, 도 11, 도 17 및 도 18을 참조하면, 제2 절연층(103) 위에 제2 도전 패턴이 배치될 수 있다. 또한, 제2 절연층(103) 위에 상기 제2 도전 패턴을 커버하는 제3 절연층(104)이 배치될 수 있다.
상기 제2 도전 패턴은 제3 게이트 라인(GT2a), 제4 게이트 라인(GT2b), 스토리지 커패시터 전극(GT2c) 및 제1 초기화 전압 배선(GT2d)을 포함할 수 있다.
제3 게이트 라인(GT2a)은 제2 방향(DR2)으로 연장될 수 있다. 제3 게이트 라인(GT2a)은 평면도 상에서 제1 게이트 라인(GT1a)과 제1 방향(DR1)으로 이격될 수 있다. 제3 게이트 신호(GI)는 제3 게이트 라인(GT2a)으로 제공될 수 있다. 제3 게이트 라인(GT2a)는 후술하는 제2 액티브 패턴과 중첩할 수 있다.
제4 게이트 라인(GT2b)은 제2 방향(DR2)으로 연장될 수 있다. 제4 게이트 라인(GT2b)은 평면도 상에서 제1 게이트 라인(GT1a) 및 제2 게이트 라인(GT1c) 사이에 배치될 수 있다. 제2 게이트 신호(GC)는 제4 게이트 라인(GT2b)으로 제공될 수 있다.
스토리지 커패시터 전극(GT2c)은 제1 게이트 전극 패턴(GT1b)과 중첩하며, 제2 방향(DR2)으로 연장될 수 있다. 스토리지 커패시터 전극(GT2c)은 제1 게이트 전극 패턴(GT1b)과 함께 스토리지 커패시터(CST)를 구성할 수 있다. 고전원 전압(ELVDD)은 스토리지 커패시터 전극(GT2c)으로 제공될 수 있다. 또한, 스토리지 커패시터 전극(GT2c)은 제1 게이트 전극 패턴(GT1b)과 중첩하는 개구부를 포함할 수 있다.
제1 초기화 전압 배선(GT2d)은 제1 방향(D1)으로 연장될 수 있다. 초기화 전압(VINT)은 제1 초기화 전압 배선(GT2d)으로 제공될 수 있다.
상기 제2 도전 패턴은 금속, 금속 합금 등을 포함할 수 있으며, 제3 절연층(104)은 무기 물질을 포함할 수 있다.
도 8, 도 12, 도 17 및 도 18을 참조하면, 제3 절연층(104) 위에 제2 액티브 패턴(AP2)이 배치될 수 있다. 또한, 제3 절연층(104) 위에 제2 액티브 패턴(AP2)을 커버하는 제4 절연층(105)이 배치될 수 있다.
제2 액티브 패턴(AP2)은 금속 산화물을 포함할 수 있다. 예를 들어, 제2 액티브 패턴(AP2)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들면, 제2 액티브 패턴(AP2)은 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨 산화물(IGO), 인듐-아연 산화물(IZO), 인듐-주석 산화물(ITO), 갈륨-아연 산화물(GZO), 아연-마그네슘 산화물(ZMO), 아연-주석 산화물(ZTO), 아연-지르코늄 산화물(ZnZrxOy), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO), 인듐-갈륨-하프늄 산화물(IGHO), 주석-알루미늄-아연 산화물(TAZO) 및 인듐-갈륨-주석 산화물(IGTO) 등을 포함할 수 있다.
제2 액티브 패턴(AP2)은 제1 액티브 패턴(AP1)과 중첩하지 않도록, 평면도 상에서 제1 액티브 패턴(AP1)과 이격될 수 있다. 제2 액티브 패턴(AP2)은 제1 화소 영역(PX1) 및 제2 화소 영역(PX2)에서 연속적으로 연장될 수 있다. 예를 들어, 제2 액티브 패턴(AP2)은 제1 방향(DR1)을 따라 연장되는 가상의 라인을 기준으로 대칭 형상을 가질 수 있으며, 제1 화소 영역(PX1)에 배치된 제1 부분과 제2 화소 영역(PX2)에 배치된 제2 부분을 연결하는 연결부(CP)를 포함할 수 있다. 제2 액티브 패턴(AP2)은 제1 게이트 라인(GT1a), 제3 게이트 라인(GT2a), 제4 게이트 라인(GT2b)과 중첩할 수 있다.
제4 절연층(105)은 무기 물질을 포함할 수 있다.
도 8, 도 13, 도 17 및 도 18을 참조하면, 제4 절연층(105) 위에 제3 도전 패턴이 배치될 수 있다. 또한, 제4 절연층(105) 위에 상기 제3 도전 패턴을 커버하는 제5 절연층(106)이 배치될 수 있다.
상기 제3 도전 패턴은 제2 게이트 전극 패턴(GT3a), 제5 게이트 라인(GT3b) 및 제1 전달 패턴(GT3c)을 포함할 수 있다.
제2 게이트 전극 패턴(GT3a)은 제3 게이트 라인(GT2a) 및 제2 액티브 패턴(AP2)과 중첩할 수 있다. 제2 게이트 전극 패턴(GT3a)은 제3 게이트 라인(GT2a)과 전기적으로 연결될 수 있다. 예를 들어, 제2 게이트 전극 패턴(GT3a)은 제3 게이트 라인(GT2a)과 제4 절연층(105)을 관통하는 콘택홀을 통해 접촉할 수 있다. 제3 게이트 신호(GI)는 제2 게이트 전극 패턴(GT3a)으로 제공될 수 있다. 제2 액티브 패턴(AP2)과 중첩하는 제2 게이트 전극 패턴(GT3a)의 부분은 제4 트랜지스터(T4)의 게이트 단자일 수 있으며, 제2 액티브 패턴(AP2)과 중첩하는 제3 게이트 라인(GT2a)의 부분은 제4 트랜지스터(T4)의 백-게이트 단자일 수 있다.
제5 게이트 라인(GT3b)은 제2 방향(DR2)으로 연장될 수 있다. 제5 게이트 라인(GT3b)은 제4 게이트 라인(GT2b) 및 제2 액티브 패턴(AP2)과 중첩할 수 있다. 제2 게이트 신호(GC)는 제5 게이트 라인(GT3b)으로 제공될 수 있다. 제2 액티브 패턴(AP2)과 중첩하는 제4 게이트 라인(GT2b)의 부분은 제3 트랜지스터(T3)의 백-게이트 단자일 수 있으며, 제2 액티브 패턴(AP2)과 중첩하는 제5 게이트 라인(GT3b)의 부분은 제3 트랜지스터(T3)의 게이트 단자일 수 있다.
제1 전달 패턴(GT3c)은 스토리지 커패시터 전극(GT2c)의 상기 개구부에 의해 노출되는 제1 게이트 전극 패턴(GT1b)과 접촉할 수 있다. 제1 전달 패턴(GT3c)은 제4 트랜지스터(T4)의 드레인 단자와 전기적으로 연결되어 초기화 전압(VINT)을 제1 게이트 전극 패턴(GT1b)으로 전달할 수 있다.
상기 제3 도전 패턴은 금속, 금속 합금 등을 포함할 수 있으며, 제5 절연층(106)은 무기 물질을 포함할 수 있다.
도 8, 도 14, 도 17 및 도 18을 참조하면, 제5 절연층(106) 위에 제4 도전 패턴이 배치될 수 있다. 또한, 제5 절연층(106) 위에 상기 제4 도전 패턴을 커버하는 제6 절연층(107)이 배치될 수 있다.
상기 제4 도전 패턴은 수평 전달 배선(SD1a), 제2 전달 패턴(SD1b), 제2 초기화 전압 배선(SC1c), 제3 전달 패턴(SD1d), 제4 전달 패턴(SD1e), 제5 전달 패턴(SD1f), 제6 전달 패턴(SD1g) 및 제7 전달 패턴(SD1h)을 포함할 수 있다.
수평 전달 배선(SD1a)은 제2 방향(DR2)으로 연장될 수 있다. 일 영역에서, 수평 전달 배선(SD1a)은 후술하는 데이터 라인(도 15의 SD2a)과 접촉할 수 있다. 일 영역에서, 수평 전달 배선(SD1a)은 후술하는 수직 전달 배선(도 15의 SD2b)과 접촉할 수 있다.
제2 전달 패턴(SD1b)은 제1 액티브 패턴(AP1)과 접촉할 수 있다. 제2 전달 패턴(SD1b)은 데이터 라인(도 15의 SD2a)과 접촉하여 데이터 전압(DATA)을 제1 액티브 패턴(AP1)으로 전달할 수 있다.
제2 초기화 전압 배선(SD1c)은 제2 방향(DR2)으로 연장될 수 있다. 애노드 초기화 전압(AINT)은 제2 초기화 전압 배선(SD1c)으로 제공될 수 있다. 제2 초기화 전압 배선(SD1c)은 제1 액티브 패턴(AP1)과 접촉할 수 있으며, 애노드 초기화 전압(AINT)을 제1 액티브 패턴(AP1)으로 전달할 수 있다.
제3 전달 패턴(SD1d)은 제2 액티브 패턴(AP2) 및 제1 전달 패턴(GT3c)과 접촉할 수 있다. 초기화 전압(VINT)은 제1 초기화 전압 배선(GT2d), 제2 액티브 패턴(AP2), 제3 전달 패턴(SD1d) 및 제1 전달 패턴(GT3c)을 통해 제1 게이트 전극 패턴(GT1b)으로 전달될 수 있다.
제4 전달 패턴(SD1e)은 제2 액티브 패턴(AP2) 및 제1 액티브 패턴(AP2)과 접촉할 수 있다. 제4 전달 패턴(SD1e)은 제2 액티브 패턴(AP2) 및 제1 액티브 패턴(AP1)을 전기적으로 연결시킬 수 있다.
제5 전달 패턴(SD1f)은 제2 방향(DR2)으로 연장될 수 있다. 고전원 전압(ELVDD)은 제5 전달 패턴(SD1f)으로 제공될 수 있다. 제5 전달 패턴(SD1f)은 제1 액티브 패턴(AP1)과 접촉하여 고전원 전압(ELVDD)을 제1 액티브 패턴(AP1)으로 전달할 수 있다. 또한, 제5 전달 패턴(SD1f)은 스토리지 커패시터 전극(GT2c)와 접촉하여 고전원 전압(ELVDD)을 스토리지 커패시터 전극(GT2c)으로 전달할 수 있다.
제6 전달 패턴(SD1g)은 제1 액티브 패턴(AP1)과 접촉할 수 있다. 제6 전달 패턴(SD1g)은 제1 트랜지스터(T1)에서 생성된 구동 전류 또는 애노드 초기화 전압(AINT)을 발광부(OLED)로 전달할 수 있다.
제7 전달 패턴(SD1h)은 제2 액티브 패턴(AP2) 및 제1 초기화 전압 배선(GT2d)과 접촉할 수 있다. 제7 전달 패턴(SD1h)은 초기화 전압(VINT)을 제2 액티브 패턴(AP2)으로 전달할 수 있다.
상기 제4 도전 패턴은 금속, 금속 합금 등을 포함할 수 있으며, 제6 절연층(107)은 유기 물질을 포함할 수 있다. 예를 들어, 제6 절연층(107)은 페놀 수지, 아크릴 수지, 폴리이미드 수지 등을 포함할 수 있다.
도 8, 도 15, 도 17 및 도 18을 참조하면, 제6 절연층(107) 위에 제5 도전 패턴이 배치될 수 있다. 또한, 제6 절연층(107) 위에 상기 제5 도전 패턴을 커버하는 제7 절연층(108)이 배치될 수 있다.
상기 제5 도전 패턴은 데이터 라인(SD2a), 수직 전달 배선(SD2b), 전원 배선(SD2c) 및 제8 전달 패턴(SD2d)을 포함할 수 있다.
데이터 라인(SD2a)은 제1 방향(DR1)으로 연장될 수 있다. 데이터 전압(DATA)은 데이터 라인(SD2a) 및 제2 전달 패턴(SD1b)을 통해 제1 액티브 패턴(AP1)으로 전달될 수 있다. 일 영역에서, 데이터 라인(SD2a)은 단선부(200)를 포함할 수 있다. 일 영역에서, 데이터 라인(SD2a)은 수직 전달 배선(SD2b)과 접촉할 수 있다.
수직 전달 배선(SD2b)은 제2 방향(D2)으로 연장될 수 있다. 일 영역에서, 수직 전달 배선(SD2b)은 도 1의 브릿지선(BL)에 대응될 수 있다. 일 영역에서, 수직 전달 배선(SD2b)은 수평 전달 배선(SD1a)과 접촉할 수 있다. 예를 들어, 제1 데이터 전압은 데이터 라인(SD2a)을 통해 제1 액티브 패턴(AP1)으로 전달되고, 상기 제1 데이터 전압과 다른 제2 데이터 전압은 수직 전달 배선(SD2b)을 통해 수평 전달 배선(SD1a)과 도시되지 않은 다른 데이터 라인으로 전달될 수 있다.
제8 전달 패턴(SD2d)은 제6 전달 패턴(SD1g)과 접촉할 수 있다. 제8 전달 패턴(SD2d)은 제6 전달 패턴(SD1g)으로부터 상기 구동 전류 또는 애노드 초기화 전압(AINT)을 발광부(OLED)로 전달할 수 있다.
상기 제5 도전 패턴은 금속, 금속 합금 등을 포함할 수 있으며, 제7 절연층(108)은 유기 물질을 포함할 수 있다.
도 8, 도 16, 도 17 및 도 18을 참조하면, 제7 절연층(108) 위에 개별 전극 패턴 및 상기 개별 전극 패턴의 일부를 노출하는 개구를 포함한 화소 정의막(109)이 배치될 수 있다. 또한, 화소 정의막(109) 위에 화소 정의막(109) 및 상기 개구에 의해 노출된 상기 개별 전극 패턴을 커버하는 유기층(OL)이 배치될 수 있고, 유기층(OL) 위에 공통 전극(E2)이 배치될 수 있으며, 공통 전극(E2) 위에 봉지층(110)이 배치될 수 있다.
상기 개별 전극 패턴은 제1 전극 패턴(E1a) 및 제2 전극 패턴(E1b)을 포함할 수 있다. 제1 전극 패턴(E1a) 및 제2 전극 패턴(E1b)은 애노드 전극으로 지칭될 수 있다.
화소 정의막(109)은 상기 개별 전극 패턴의 적어도 일부와 중첩하는 상기 개구를 포함할 수 있다. 화소 정의막(109)은 유기 물질을 포함할 수 있다.
유기층(OL)은 적어도 하나의 발광층을 포함할 수 있다. 유기층(OL)은 보조층, 정공 주입층, 정공 수송층 및 전자 주입층 중 적어도 하나 이상의 기능층을 더 포함할 수 있다.
공통 전극(E2)은 금속, 금속 합금 등을 포함할 수 있다. 공통 전극(E2)은 캐소드 전극으로 지칭될 수 있다.
상기 개별 전극 패턴, 유기층(OL) 및 제2 전극(E2)이 중첩하며, 상기 개별 전극 패턴과 유기층(OL)이 접촉하는 부분을 발광부로 정의할 수 있다. 예를 들어, 제2 전극 패턴(E1b), 유기층(OL) 및 공통 전극(E2)이 중첩하며, 제2 전극 패턴(E1b)과 유기층(OL)이 접촉하는 부분을 제2 발광부(EL1b)로 정의할 수 있다.
일 실시예에 있어서, 제1 발광부(EL1a)의 적어도 일부는 제1 화소 영역(도 9의 PX1)과 중첩하고, 제2 발광부(EL1b)의 적어도 일부는 제2 화소 영역(도 9의 PX2)과 중첩할 수 있다. 예를 들어, 도 16의 제1 발광부(EL1a)는 도 3의 제2 메인 발광부(L2)일 수 있으며, 도 16의 제2 발광부(EL1b)는 도 3의 제3 메인 발광부(L3)일 수 있다.
도 19는 본 발명의 다른 실시예에 따른 서로 인접하는 두 개의 화소들의 일부를 나타내는 평면도이다. 예를 들어, 도 19는 도 5 내지 도 7의 제3 서브 화소 회로(SC3), 제4 서브 화소 회로(SC4) 및 제4 서브 발광부(SL4)를 나타내는 평면도일 수 있다. 도 16과 중복되는 설명은 생략한다.
도 19를 참조하면, 제2 발광부(EL1b`)는 제2 화소 영역(도 9의 PX2)과 중첩하지 않을 수 있다. 예를 들어, 제2 발광부(EL1b`)의 적어도 일부는 제1 화소 영역(도 9의 PX1)과 중첩할 수 있다. 예를 들어, 도 19의 제2 발광부(EL1b`)는 도 5의 제4 서브 발광부(SL4)를 나타낼 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 다양한 표시 장치들에 적용될 수 있다. 예를 들어, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.
1000 : 표시 장치
SA : 주변 영역
DA : 표시 영역
C1, C2, C3, C4, C5, C6 : 제1 내지 제6 메인 화소 회로
L1, L2, L3, L4, L5, L6 : 제1 내지 제6 메인 발광부
SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10 : 제1 내지 제10 서브 화소 회로
SL1, SL2, SL3, SL4, SL5, SL6, SL7, SL8, SL9, SL10 : 제1 내지 제10 서브 발광부
SUBD1, SUBD2, SUBD3 : 제1 내지 제3 서브 데이터선
BRS1, BRS2 : 제1 및 제2 브릿지선
VBRS1 : 제1 수직 브릿지선 HBRS1 : 제1 수평 브릿지선
MD : 메인 데이터선
DA : 표시 영역
C1, C2, C3, C4, C5, C6 : 제1 내지 제6 메인 화소 회로
L1, L2, L3, L4, L5, L6 : 제1 내지 제6 메인 발광부
SC1, SC2, SC3, SC4, SC5, SC6, SC7, SC8, SC9, SC10 : 제1 내지 제10 서브 화소 회로
SL1, SL2, SL3, SL4, SL5, SL6, SL7, SL8, SL9, SL10 : 제1 내지 제10 서브 발광부
SUBD1, SUBD2, SUBD3 : 제1 내지 제3 서브 데이터선
BRS1, BRS2 : 제1 및 제2 브릿지선
VBRS1 : 제1 수직 브릿지선 HBRS1 : 제1 수평 브릿지선
MD : 메인 데이터선
Claims (20)
- 메인 발광부;
상기 메인 발광부로부터 제1 방향으로 이격되는 제1 서브 발광부;
상기 메인 발광부에 연결되고, 상기 메인 발광부의 적어도 일부와 중첩하는 메인 화소 회로;
상기 제1 서브 발광부에 연결되고, 상기 제1 서브 발광부로부터 상기 제1 방향에 수직한 제2 방향으로 이격되는 제1 서브 화소 회로;
상기 제1 방향으로 연장되고, 상기 메인 화소 회로와 연결되는 메인 데이터선;
상기 제1 방향으로 연장되고, 상기 제1 서브 화소 회로와 연결되는 제1 서브 데이터선; 및
상기 메인 데이터선과 상기 제1 서브 데이터선을 연결하는 제1 브릿지선을 포함하는 표시 장치. - 제1항에 있어서, 상기 제1 브릿지선은,
상기 메인 데이터선에 연결되고, 상기 제1 방향으로 연장되는 제1 수직 브릿지선; 및
상기 제1 수직 브릿지선과 상기 제1 서브 데이터선을 연결하고, 상기 제2 방향으로 연장되는 제1 수평 브릿지선을 포함하는, 표시 장치. - 제2항에 있어서, 상기 제1 수직 브릿지선의 일부는 상기 메인 화소 회로와 중첩하는, 표시 장치.
- 제1항에 있어서, 상기 메인 데이터선의 일부는 상기 메인 화소 회로와 중첩하며,
상기 제1 서브 데이터선의 일부는 상기 제1 서브 화소 회로와 중첩하는, 표시 장치. - 제4항에 있어서, 상기 메인 발광부로부터 상기 메인 데이터선까지의 제1 거리는 상기 제1 서브 발광부로부터 상기 제1 서브 데이터선까지의 제2 거리보다 작은, 표시 장치.
- 제1항에 있어서, 상기 메인 데이터선과 상기 제1 서브 데이터선에는 동일한 데이터 전압이 인가되는, 표시 장치.
- 제1항에 있어서, 상기 제1 서브 발광부로부터 상기 제1 방향으로 이격되는 제2 서브 발광부;
상기 제2 서브 발광부에 연결되고, 상기 제2 서브 발광부로부터 상기 제2 방향으로 이격되는 제2 서브 화소 회로;
상기 제1 방향으로 연장되고, 상기 제2 서브 화소 회로에 연결되는 제2 서브 데이터선; 및
상기 제1 서브 데이터선과 상기 제2 서브 데이터선을 연결하는 제2 브릿지선을 더 포함하는, 표시 장치. - 제7항에 있어서, 상기 제2 브릿지선은, 상기 제2 방향으로 연장하고, 상기 제1 서브 데이터선과 상기 제2 서브 데이터선에 각각 연결되는, 표시 장치.
- 제7항에 있어서, 상기 메인 데이터선, 상기 제1 서브 데이터선 및 상기 제2 서브 데이터선에는 동일한 데이터 전압이 인가되는, 표시 장치.
- 제7항에 있어서, 상기 제1 서브 발광부로부터 상기 제1 서브 데이터선까지의 제2 거리는 상기 제2 서브 발광부로부터 상기 제2 서브 데이터선까지의 제3 거리보다 작은, 표시 장치.
- 제1항에 있어서, 상기 제1 서브 발광부의 적어도 일부와 중첩하는 제3 서브 화소 회로;
상기 제3 서브 화소 회로에 연결되고, 상기 제1 서브 발광부로부터 상기 제2 방향에 반대되는 제3 방향으로 이격되는 제3 서브 발광부; 및
상기 제1 방향으로 연장되고, 상기 제2 서브 화소 회로와 연결되는 제3 서브 데이터선을 더 포함하는, 표시 장치. - 제11항에 있어서, 상기 제3 서브 데이터선은 상기 메인 데이터선으로부터 상기 제1 방향으로 이격되는, 표시 장치.
- 제11항에 있어서, 상기 제1 서브 데이터선에는 제1 데이터 전압이 인가되고, 상기 제3 서브 데이터선에는 상기 제1 데이터 전압과 다른 제2 데이터 전압이 인가되는, 표시 장치.
- 제11항에 있어서, 상기 제3 서브 데이터선의 일부는 상기 제3 서브 화소 회로와 중첩하는, 표시 장치.
- 제1 서브 발광부;
상기 제1 서브 발광부로부터 제1 방향으로 이격되는 제2 서브 발광부;
상기 제1 서브 발광부에 연결되고, 상기 제1 서브 발광부로부터 상기 제1 방향과 수직하는 제2 방향으로 이격되는 제1 서브 화소 회로;
상기 제2 서브 발광부에 연결되고, 상기 제2 서브 발광부로부터 상기 제2 방향으로 이격되는 제2 서브 화소 회로;
상기 제1 방향으로 연장되고, 상기 제1 서브 화소 회로와 연결되는 제1 서브 데이터선;
상기 제1 방향으로 연장되고, 상기 제2 서브 화소 회로와 연결되는 제2 서브 데이터선; 및
상기 제1 서브 데이터선과 상기 제2 서브 데이터선을 연결하는 제1 브릿지선을 포함하는 표시 장치. - 제15항에 있어서, 상기 제1 서브 발광부는 상기 제1 서브 화소 회로와 중첩하지 않는, 표시 장치.
- 제15항에 있어서, 상기 제1 서브 데이터선의 일부는 상기 제1 서브 화소 회로와 중첩하고,
상기 제2 서브 데이터선의 일부는 상기 제2 서브 화소 회로와 중첩하는, 표시 장치. - 제17항에 있어서, 상기 제1 서브 발광부로부터 상기 제1 서브 데이터선까지의 제1 거리는 상기 제2 서브 발광부로부터 상기 제2 서브 데이터선까지의 제2 거리보다 작은, 표시 장치.
- 제15항에 있어서, 상기 제2 서브 발광부로부터 상기 제1 방향으로 이격되는 제3 서브 발광부;
상기 제3 서브 발광부에 연결되고, 상기 제3 서브 발광부로부터 상기 제2 방향으로 이격되는 제3 서브 화소 회로;
상기 제1 방향으로 연장되고, 상기 제3 서브 화소 회로에 연결되는 제3 서브 데이터선; 및
상기 제2 서브 데이터선과 상기 제3 서브 데이터선을 연결하는 제2 브릿지선을 더 포함하는, 표시 장치. - 제19항에 있어서, 상기 제2 서브 발광부로부터 상기 제2 서브 데이터선까지의 제2 거리는 상기 제3 서브 발광부로부터 상기 제3 서브 데이터선까지의 제3 거리보다 작은, 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210062195A KR20220155486A (ko) | 2021-05-13 | 2021-05-13 | 표시 장치 |
| US17/654,283 US20220367593A1 (en) | 2021-05-13 | 2022-03-10 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210062195A KR20220155486A (ko) | 2021-05-13 | 2021-05-13 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220155486A true KR20220155486A (ko) | 2022-11-23 |
Family
ID=83998833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210062195A KR20220155486A (ko) | 2021-05-13 | 2021-05-13 | 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20220367593A1 (ko) |
| KR (1) | KR20220155486A (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10957755B2 (en) * | 2016-11-15 | 2021-03-23 | Lg Display Co., Ltd. | Display panel having a gate driving circuit arranged distributively in a display region of the display panel and organic light-emitting diode display device using the same |
| US10886327B2 (en) * | 2017-12-14 | 2021-01-05 | Seoul Viosys Co., Ltd. | Light emitting stacked structure and display device having the same |
| US20230033702A1 (en) * | 2020-12-23 | 2023-02-02 | Hefei Boe Joint Technology Co.,Ltd. | Display panel and display apparatus |
-
2021
- 2021-05-13 KR KR1020210062195A patent/KR20220155486A/ko active Search and Examination
-
2022
- 2022-03-10 US US17/654,283 patent/US20220367593A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20220367593A1 (en) | 2022-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971071B2 (en) | Organic light emitting display panel having sub-pixels with different coupling capacitors | |
| JP7402053B2 (ja) | 表示パネル及び表示装置 | |
| US20230197006A1 (en) | Organic light-emitting display apparatus | |
| KR102583770B1 (ko) | 메모리 트랜지스터 및 이를 갖는 표시장치 | |
| US10170038B2 (en) | Organic light emitting diode display | |
| US11482170B2 (en) | Display panel and display device | |
| KR102660794B1 (ko) | 유기 발광 표시 장치 | |
| US20160211273A1 (en) | Display device and method of manufacturing the same | |
| US11380267B2 (en) | Display device and driving method thereof | |
| EP3846208A1 (en) | Thin-film transistor substrate and display apparatus comprising the same | |
| CN114586091A (zh) | 像素驱动电路及显示面板 | |
| TW202327077A (zh) | 顯示面板和包含該顯示面板的電子裝置 | |
| JP7568658B2 (ja) | 表示パネル及び表示装置 | |
| CN113130568B (zh) | 显示装置及其制造方法 | |
| CN110010060A (zh) | 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备 | |
| US20220130933A1 (en) | Display panel and display device | |
| KR20220155486A (ko) | 표시 장치 | |
| US11430396B2 (en) | Display panel and display device using the same | |
| CN114497144A (zh) | 显示面板以及使用显示面板的显示装置 | |
| EP4083990A1 (en) | Pixel circuit and display device including the same | |
| CN112567447A (zh) | 显示装置 | |
| US11963404B2 (en) | Display device including lower pattern | |
| US12067937B2 (en) | Display panel and display device | |
| KR20190048557A (ko) | 유기 발광 다이오드 디스플레이 장치 | |
| KR20240159079A (ko) | 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |