Nothing Special   »   [go: up one dir, main page]

KR20220144129A - 메모리 장치 및 그것을 포함하는 반도체 시스템 - Google Patents

메모리 장치 및 그것을 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20220144129A
KR20220144129A KR1020210050403A KR20210050403A KR20220144129A KR 20220144129 A KR20220144129 A KR 20220144129A KR 1020210050403 A KR1020210050403 A KR 1020210050403A KR 20210050403 A KR20210050403 A KR 20210050403A KR 20220144129 A KR20220144129 A KR 20220144129A
Authority
KR
South Korea
Prior art keywords
address
redundancy
test
ecc
circuit
Prior art date
Application number
KR1020210050403A
Other languages
English (en)
Inventor
최희은
정영한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210050403A priority Critical patent/KR20220144129A/ko
Priority to US17/473,299 priority patent/US11942173B2/en
Priority to CN202210134179.4A priority patent/CN115223650A/zh
Publication of KR20220144129A publication Critical patent/KR20220144129A/ko
Priority to US18/583,294 priority patent/US20240194285A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 장치는 메모리 컨트롤러로부터 전송된 어드레스에 기반하여 테스트 리던던시 어드레스를 출력하도록 구성된 어드레스 디코딩 회로; 및 상기 테스트 리던던시 어드레스를 사용하여 ECC 테스트 동작을 수행하기 위해서, 상기 테스트 리던던시 어드레스가 결함 어드레스를 대체하고 있지 않은지를 판단하도록 구성된 리던던시 어드레스 체크 회로를 포함한다.

Description

메모리 장치 및 그것을 포함하는 반도체 시스템{MEMORY APPARATUS AND SEMICONDUCTOR SYSTEM INCLUDING THE SAME}
본 발명은 집적 회로 기술에 관한 것으로, 더 상세하게는 메모리 장치 및 이를 이용하는 반도체 시스템에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템은 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 컴퓨터 시스템을 구성하는 반도체 장치 중 프로세서 또는 메모리 컨트롤러와 같은 호스트는 메모리 장치와 데이터 통신을 수행할 수 있다. 메모리 장치는 워드라인과 비트라인으로 특정될 수 있는 복수의 메모리 셀들을 포함하여 데이터를 저장할 수 있다. 메모리 장치는 데이터의 신뢰성을 보장하기 위해 내부에 ECC(Error Correcting Code) 회로를 포함할 수 있다. ECC 회로는 데이터가 메모리 장치에 저장될 때 패리티 데이터를 생성하고, 데이터가 리드될 때 패리티 데이터를 사용하여 데이터에 발생한 에러를 정정할 수 있다. 메모리 장치의 ECC 회로가 정상적으로 에러 정정 동작을 수행하고 있는지를 테스트하기 위해서 호스트는 ECC 테스트 동작을 수행할 수 있다. ECC 테스트 동작은 메모리 장치에 저장되는 데이터에 의도적으로 에러가 삽입되고 ECC 회로가 해당 에러를 제대로 정정하는지 살핌으로써 수행될 수 있다.
본 발명의 실시 예는 메모리 장치의 메모리 용량에 영향을 미치지 않고 ECC 테스트 동작을 효율적으로 수행하는 메모리 장치 및 그것을 포함하는 반도체 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 장치는 메모리 컨트롤러로부터 전송된 어드레스에 기반하여 테스트 리던던시 어드레스를 출력하도록 구성된 어드레스 디코딩 회로; 및 상기 테스트 리던던시 어드레스를 사용하여 ECC 테스트 동작을 수행하기 위해서, 상기 테스트 리던던시 어드레스가 결함 어드레스를 대체하고 있지 않은지를 판단하도록 구성된 리던던시 어드레스 체크 회로를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치는 복수의 리던던시 영역들; 및 테스트 리던던시 어드레스를 상기 리던던시 영역들에 대응하는 리던던시 어드레스들 중 참조 어드레스와 비교함으로써, 상기 테스트 리던던시 어드레스가 ECC 테스트 동작을 위해 사용가능한지를 판단하도록 구성된 리던던시 어드레스 체크 회로를 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 시스템은 ECC 회로를 포함하고, 상기 ECC 회로에 대해 ECC 테스트 동작을 수행하도록 구성된 메모리 장치; 및 상기 ECC 테스트 동작을 위한 어드레스를 상기 메모리 장치로 전송하도록 구성된 메모리 컨트롤러를 포함하되, 상기 메모리 장치는 상기 어드레스에 대응하는 테스트 리던던시 어드레스를 결정하고, 상기 테스트 리던던시 어드레스가 상기 ECC 테스트 동작을 위해 사용불가능한 것으로 판단될 때 상기 메모리 컨트롤러로 경고 신호를 출력할 수 있다.
본 발명의 실시 예에 따른 메모리 장치 및 그것을 포함하는 반도체 시스템은 메모리 장치의 메모리 용량에 영향을 미치지 않고 ECC 테스트 동작을 효율적으로 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 시스템의 구성을 보여주는 도면이다.
도 2a는 본 발명의 실시 예에 따른 리던던시 영역들의 사용 방법을 보여주는 도면이다.
도 2b 및 도 2c는 본 발명의 실시 예에 따른 리던던시 어드레스 체크 회로의 구성을 보여주는 도면들이다.
도 3a는 본 발명의 실시 예에 따른 리던던시 영역들의 사용 방법을 보여주는 도면이다.
도 3b는 본 발명의 실시 예에 따른 리던던시 어드레스 체크 회로의 구성을 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 장치가 ECC 테스트 동작을 수행하는 방법을 보여주는 흐름도이다.
도 5는 본 발명의 실시 예에 따른 메모리 컨트롤러가 메모리 장치의 ECC 테스트 동작을 제어하는 방법을 보여주는 흐름도이다.
도 1은 본 발명의 실시 예에 따른 반도체 시스템(100)의 구성을 보여주는 도면이다.
도 1을 참조하면, 반도체 시스템(100)은 메모리 컨트롤러(110) 및 메모리 장치(120)를 포함할 수 있다. 메모리 컨트롤러(110)는 메모리 장치(120)가 동작하는데 필요한 다양한 제어 신호들을 제공할 수 있다. 메모리 컨트롤러(110)는 다양한 종류의 호스트 장치에 내장될 수 있다. 호스트 장치는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor), 및 어플리케이션 프로세서(AP) 등을 포함할 수 있다. 일 실시예에서, 메모리 컨트롤러(110)는 메모리 장치(120)와 함께 하나의 기판에 적층되어 단일 패키지로 패키징될 수 있다. 메모리 장치(120)는 DRAM(Dynamic Random Access RAM), SRAM(Static Random Access Memory), 플래시 메모리, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory), 및 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(110)는 하나 이상의 버스들(130)을 통해 메모리 장치(120)와 연결될 수 있다. 버스들(130)은 신호를 전송하기 위한 신호 전송 경로, 링크 또는 채널일 수 있다. 메모리 컨트롤러(110)는 버스들(130)을 통해 메모리 장치(120)로 커맨드, 어드레스, 및 데이터 등의 신호들을 전송하고, 버스들(130)을 통해 메모리 장치(120)로부터 데이터를 비롯한 다양한 신호들을 수신할 수 있다.
메모리 컨트롤러(110)는 메모리 장치(120)가 ECC(Error Correcting Code) 테스트 동작을 수행하도록 제어할 수 있다. ECC 테스트 동작은 메모리 장치(120) 내부의 ECC 회로(128)가 에러 정정 동작을 정상적으로 수행하는지 여부를 테스트하기 위한 것일 수 있다. 메모리 컨트롤러(110)는 메모리 장치(120)에게 ECC 테스트 동작의 수행을 지시하기 위해서, 메모리 장치(120)로 ECC 테스트 신호(ECCT)를 전송할 수 있다. ECC 테스트 신호(ECCT)는 메모리 장치(120)가 ECC 테스트 동작을 수행하도록, 메모리 장치(120) 내부의 모드 레지스터(미도시됨)를 소정 값으로 설정하기 위한 신호일 수 있다. ECC 테스트 신호(ECCT)는 메모리 장치(120)에게 ECC 테스트 동작의 수행을 지시하는 소정의 커맨드일 수 있다.
메모리 컨트롤러(110)는 ECC 테스트 동작을 위한 어드레스(AD)를 메모리 장치(120)로 전송할 수 있다. 어드레스(AD)는 메모리 장치(120) 내의 메인 영역들(MR) 중 어느 하나에 대응할 수 있다. 어드레스(AD)는 로우 어드레스일 수 있다. 메모리 컨트롤러(110)는 어드레스(AD)가 ECC 테스트 동작을 위해 사용불가능하다는 것을 나타내는 경고 신호(WR)를 메모리 장치(120)로부터 수신하면, 사용불가능한 어드레스(AD)와 다른 어드레스(AD)를 메모리 장치(120)로 전송할 수 있다. 메모리 컨트롤러(110)는 메모리 장치(120)로부터 경고 신호(WR) 대신 ECC 테스트 동작의 결과(RECCT)를 수신하면 어드레스(AD)를 별도로 저장하고, ECC 테스트 동작이 이후에 다시 수행될 때 메모리 장치(120)로 저장된 어드레스(AD)를 전송할 수 있다. 즉, 메모리 컨트롤러(110)는 어드레스(AD)가 ECC 테스트 동작을 위해 사용가능한 것으로 판단되면, 어드레스(AD)를 재사용하기 위해 별도로 저장할 수 있다.
메모리 컨트롤러(110)는 메모리 장치(120)의 ECC 테스트 동작을 위한 데이터(DT)를 메모리 장치(120)로 더 전송할 수 있다. 메모리 컨트롤러(110)는 메모리 장치(120)로부터 ECC 테스트 동작의 결과(RECCT)에 포함된 에러 정정된 데이터(CDT)를 수신할 수 있다. 메모리 컨트롤러(110)는 에러 정정된 데이터(CDT)를 데이터(DT)와 비교함으로써, ECC 회로(128)가 에러 정정 동작을 정상적으로 수행하는지 여부를 판단할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 에러 정정된 데이터(CDT)가 데이터(DT)와 같을 때 ECC 회로(128)가 에러 정정 동작을 정상적으로 수행하는 것으로 판단하고, 에러 정정된 데이터(CDT)가 데이터(DT)와 다를 때 ECC 회로(128)가 에러 정정 동작을 정상적으로 수행하지 않는 것으로 판단할 수 있다.
메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라 동작할 수 있다. 메모리 장치(120)는 메모리 셀 어레이(121), ECC 테스트 컨트롤 회로(122), 어드레스 디코딩 회로(123), 리던던시 어드레스 체크 회로(124), 어드레스 선택 회로(125), 라이트 드라이버 회로(126), 리드/라이트 회로(127), 및 ECC 회로(128)를 포함할 수 있다.
메모리 셀 어레이(121)에는 복수의 워드라인들과 복수의 비트라인들이 배치될 수 있고, 복수의 워드라인들과 복수의 비트라인들이 교차하는 지점에 복수의 메모리 셀들이 연결될 수 있다. 메모리 셀 어레이(121)는 메인 영역들(MR)과 리던던시 영역들(RR)을 포함할 수 있다. 리던던시 영역들(RR)은 메인 영역들(MR)에서 발생된 불량 영역을 대체하기 위해 사용될 수 있다. 메인 영역들(MR)은 서로 다른 메인 어드레스들에 각각 대응하고, 리던던시 영역들(RR)은 서로 다른 리던던시 어드레스들에 각각 대응할 수 있다. 메인 어드레스들과 리던던시 어드레스들은, 예를 들어, 로우 어드레스들일 수 있다.
ECC 테스트 컨트롤 회로(122)는 ECC 테스트 신호(ECCT)에 응답하여, 메모리 장치(120)의 내부 유닛들이 ECC 테스트 동작을 수행하도록 메모리 장치(120)의 내부 유닛들의 전반적인 동작을 제어할 수 있다. ECC 테스트 컨트롤 회로(122)는 ECC 테스트 신호(ECCT)에 응답하여 내부 ECC 테스트 신호(IECCT)를 출력할 수 있다(또는, 인에이블시킬 수 있다). ECC 테스트 컨트롤 회로(122)는 리던던시 어드레스 체크 회로(124)로부터 전송된 경고 신호(WR)를 메모리 컨트롤러(110)로 전송할 수 있다.
어드레스 디코딩 회로(123)는 어드레스(AD)를 수신하고, 어드레스(AD)에 대응하는 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD)를 출력할 수 있다.
내부 어드레스(IAD)는 메인 영역들(MR) 및 리던던시 영역들(RR) 중 어느 하나에 대응할 수 있다. 내부 어드레스(IAD)는 메인 영역들(MR)의 메인 어드레스들 및 리던던시 영역들(RR)의 리던던시 어드레스들 중 어느 하나일 수 있다. 어드레스 디코딩 회로(123)는 어드레스(AD)로 전송된 메인 어드레스가 결함 어드레스인 것으로 판단될 때 어드레스(AD)를 대체하고 있는 리던던시 어드레스를 내부 어드레스(IAD)로 출력할 수 있다. 어드레스 디코딩 회로(123)는 어드레스(AD)로 전송된 메인 어드레스가 결함 어드레스가 아닌 것으로 판단될 때 어드레스(AD)를 내부 어드레스(IAD)로 출력할 수 있다.
테스트 리던던시 어드레스(TRAD)는 리던던시 영역들(RR) 중 어느 하나에 대응할 수 있다. 테스트 리던던시 어드레스(TRAD)는 리던던시 영역들(RR)의 리던던시 어드레스들 중 어느 하나일 수 있다. 어드레스 디코딩 회로(123)는 소정 규칙에 따라 어드레스(AD)에 대응하는 테스트 리던던시 어드레스(TRAD)를 결정하고 출력할 수 있다. 예를 들어, 어드레스 디코딩 회로(123)는 테스트 리던던시 어드레스(TRAD)를 어드레스(AD)와 동일한 값으로 출력할 수 있지만, 본 발명의 실시 예는 이에 제한되지 않는다.
어드레스 디코딩 회로(123)는 ECC 테스트 동작이 수행되는 중인지에 무관하게 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD)를 출력할 수 있다. 실시 예에 따라, 어드레스 디코딩 회로(123)는 ECC 테스트 동작이 수행되지 않을 때는 내부 어드레스(IAD)만 출력하고, ECC 테스트 동작이 수행될 때는 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD)를 출력할 수 있다. 예를 들어, 어드레스 디코딩 회로(123)는 내부 ECC 테스트 신호(IECCT)를 수신하고, 내부 ECC 테스트 신호(IECCT)가 디스에이블될 때는 내부 어드레스(IAD)만 출력하고, 내부 ECC 테스트 신호(IECCT)가 인에이블될 때는 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD)를 출력할 수 있다.
리던던시 어드레스 체크 회로(124)는 내부 ECC 테스트 신호(IECCT)에 응답하여 ECC 테스트 동작에서 동작할 수 있다. 리던던시 어드레스 체크 회로(124)는 내부 ECC 테스트 신호(IECCT)가 디스에이블되면 동작하지 않고, 내부 ECC 테스트 신호(IECCT)가 인에이블되면 동작할 수 있다. 리던던시 어드레스 체크 회로(124)는 ECC 테스트 동작에서 테스트 리던던시 어드레스(TRAD)를 수신하고, 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용가능한지를 판단하고, 판단 결과에 따라 리던던시 선택 신호(RS) 및 경고 신호(WR)를 출력할 수 있다(또는, 인에이블시킬 수 있다). 리던던시 어드레스 체크 회로(124)는 ECC 테스트 동작이 수행되지 않을 때는 리던던시 선택 신호(RS) 및 경고 신호(WR)를 출력하지 않을 수 있다(또는, 디스에이블시킬 수 있다).
구체적으로, 리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하고 있지 않은지를 판단하여, 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용가능한지를 판단할 수 있다. 리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하고 있지 않을 때, 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용가능하다고 판단할 수 있다. 리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용가능한 것으로 판단될 때, 리던던시 선택 신호(RS)를 출력하고(또는, 인에이블시키고) 경고 신호(WR)를 출력하지 않을 수 있다(또는, 디스에이블시킬 수 있다). 리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하고 있을 때, 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용불가능하다고 판단할 수 있다. 리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용불가능한 것으로 판단될 때, 리던던시 선택 신호(RS)를 출력하지 않고(또는, 디스에이블시키고) 경고 신호(WR)를 출력할 수 있다(또는, 인에이블시킬 수 있다).
리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하고 있지 않은지를 판단하기 위해서, 테스트 리던던시 어드레스(TRAD)를 리던던시 영역들(RR)의 리던던시 어드레스들 중 참조 어드레스와 비교할 수 있다. 참조 어드레스(AD)는 결함 어드레스를 대체하기 위해서 가장 최근에 사용된 리던던시 어드레스일 수 있다. 리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하고 있지 않은지를 판단하기 위해서, 테스트 리던던시 어드레스(TRAD)를 리던던시 영역들(RR)의 리던던시 어드레스들 중 마지막 리던던시 어드레스와 더 비교할 수 있다.
어드레스 선택 회로(125)는 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD)를 수신하고, 리던던시 선택 신호(RS)에 응답하여 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD) 중 어느 하나를 선택 어드레스(SAD)로서 출력할 수 있다. 어드레스 선택 회로(125)는 리던던시 선택 신호(RS)가 디스에이블되면 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD) 중 내부 어드레스(IAD)를 출력할 수 있다. 어드레스 선택 회로(125)는 리던던시 선택 신호(RS)가 인에이블되면 내부 어드레스(IAD) 및 테스트 리던던시 어드레스(TRAD) 중 테스트 리던던시 어드레스(TRAD)를 출력할 수 있다.
라이트 드라이버 회로(126)는 데이터(DT)를 수신하고, 경고 신호(WR)에 따라 데이터(DT)를 구동하여 ECC 회로(128) 및 리드/라이트 회로(127)로 전송할 수 있다. 라이트 드라이버 회로(126)는 경고 신호(WR)가 디스에이블되면, 데이터(DT)를 ECC 회로(128) 및 리드/라이트 회로(127)로 전송할 수 있다. 라이트 드라이버 회로(126)는 경고 신호(WR)가 인에이블되면, 데이터(DT)를 ECC 회로(128) 및 리드/라이트 회로(127)로 전송하지 않을 수 있다. 실시 예에 따라, 라이트 드라이버 회로(126)는 경고 신호(WR)를 리던던시 어드레스 체크 회로(124)로부터 바로 수신하지 않고 ECC 테스트 컨트롤 회로(122)를 통해 수신할 수도 있다.
리드/라이트 회로(127)는 메인 영역들(MR) 및 리던던시 영역들(RR) 중 출력 어드레스(SAD)에 대응하는 영역을 액세스할 수 있다. 리드/라이트 회로(127)는 출력 어드레스(SAD)에 대응하는 영역에 라이트 드라이버 회로(126)로부터 전송된 데이터(DT)를 저장하고, 출력 어드레스(SAD)에 대응하는 영역으로부터 리드 데이터(RDT)를 리드할 수 있다. 어드레스 선택 회로(125)가 내부 어드레스(IAD)를 출력할 때, 리드/라이트 회로(127)는 메인 영역들(MR) 및 리던던시 영역들(RR) 중 내부 어드레스(IAD)에 대응하는 영역을 액세스할 수 있다. 어드레스 선택 회로(125)가 테스트 리던던시 어드레스(TRAD)를 출력할 때, 리드/라이트 회로(127)는 리던던시 영역들(RR) 중 테스트 리던던시 어드레스(TRAD)에 대응하는 리던던시 영역(RR)을 액세스할 수 있다.
ECC 회로(128)는 라이트 드라이버 회로(126)에 의해 전송된 데이터(DT)를 수신하고, 데이터(DT)에 대응하는 에러 검출 데이터(예를 들어, 패리티 데이터)를 생성할 수 있다. ECC 회로(128)는 리드/라이트 회로(127)에 의해 출력된 리드 데이터(RDT)를 수신하고, 에러 검출 데이터에 근거하여 리드 데이터(RDT)에 발생한 에러를 정정하고, 에러 정정된 데이터(CDT)를 출력할 수 있다. 에러 정정된 데이터(CDT)는 ECC 테스트 동작의 결과(RECCT)로서 메모리 컨트롤러(110)로 출력될 수 있다.
ECC 테스트 동작에서, 데이터(DT)에는 에러가 다양한 방식으로 주입될 수 있다. 예를 들어, 에러는 메모리 셀에 저장된 데이터(DT)에 오버라이트될 수 있다. 예를 들어, 에러는 데이터(DT)가 메모리 셀에 저장되기 전에 리드/라이트 회로(127)에서 주입될 수 있다. 한편, 패리티 데이터는 에러가 데이터(DT)에 주입되기 전에 생성되고 에러가 데이터(DT)에 주입되더라도 업데이트되지 않을 수 있다. 따라서, 리드 데이터(RDT)에 포함된 에러는 패리티 데이터에 의해 정정될 수 있다.
메모리 장치(120)는 다음과 같은 방식으로 메모리 셀 어레이(121)를 액세스할 수 있다. ECC 테스트 동작이 수행 중이 아닐 때, 어드레스 선택 회로(125)는 디스에이블된 리던던시 선택 신호(RS)에 응답하여 내부 어드레스(IAD)를 출력하고, 리드/라이트 회로(127)는 메인 영역들(MR) 및 리던던시 영역들(RR) 중 내부 어드레스(IAD)에 대응하는 영역을 액세스할 수 있다. ECC 테스트 동작이 수행 중 때, 리던던시 어드레스 체크 회로(124)에 의해 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용가능한 것으로 판단되면, 어드레스 선택 회로(125)는 인에이블된 리던던시 선택 신호(RS)에 응답하여 테스트 리던던시 어드레스(TRAD)를 출력하고, 리드/라이트 회로(127)는 리던던시 영역들(RR) 중 테스트 리던던시 어드레스(TRAD)에 대응하는 리던던시 영역(RR)을 액세스할 수 있다. ECC 테스트 동작이 수행 중일 때, 리던던시 어드레스 체크 회로(124)에 의해 테스트 리던던시 어드레스(TRAD)가 ECC 테스트 동작을 위해 사용불가능한 것으로 판단되면, 어드레스 선택 회로(125)는 디스에이블된 리던던시 선택 신호(RS)에 응답하여 내부 어드레스(IAD)를 출력하지만, 라이트 드라이버 회로(126)는 인에이블된 경고 신호(WR)에 응답하여 동작하지 않으므로 리드/라이트 회로(127)는 데이터(DT)를 내부 어드레스(IAD)에 대응하는 영역에 저장하지 않을 수 있다.
실시 예에 따라, 메모리 장치(120)가 복수의 뱅크들을 포함하고 뱅크들 각각이 리던던시 영역들(RR) 및 ECC 회로(128)를 포함할 때, 상기 설명된 방법에 따라 뱅크들 각각에 대해 ECC 테스트 동작이 수행될 수 있다.
따라서, 본 발명에 따르면 ECC 테스트 동작이 수행될 때, 결함 영역을 대체하고 있지 않는 리던던시 영역들(RR)이 사용됨으로써 메인 영역들(MR)의 용량이 영향을 받지 않을 수 있다. 또한, 본 발명에 따르면 메인 영역들(MR)에 데이터가 가득 차있더라도 리던던시 영역들(RR)을 사용하여 ECC 테스트 동작이 가능할 수 있다. 또한, 본 발명에 따르면 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하고 있는 중인지를 효율적으로 판단하여, 리던던시 영역들(RR)에 저장된 데이터가 ECC 테스트 동작에 인해 손상되는 것을 방지할 수 있다.
도 2a는 본 발명의 실시 예에 따른 리던던시 영역들(RR0~RRn)의 사용 방법을 보여주는 도면이다. 도 2b 및 도 2c는 본 발명의 실시 예에 따른 리던던시 어드레스 체크 회로(124)의 구성을 보여주는 도면들이다.
도 2a를 참조하면, 리던던시 영역들(RR0~RRn)은 가장 앞선 리던던시 어드레스 0부터 마지막 리던던시 어드레스(LRAD) n까지의 리던던시 어드레스들(RAD)에 각각 대응할 수 있다. 리던던시 영역들(RR0~RRn) 각각은 대응하는 리던던시 어드레스(RAD)를 통해 액세스될 수 있다. 리드/라이트 회로(127)는 리던던시 어드레스들(RAD) 중 어느 하나가 입력되면 리던던시 영역들(RR0~RRn) 중 대응하는 리던던시 영역을 액세스할 수 있다.
리던던시 영역들(RR0~RRn)은 메인 영역들(MR)에서 발생한 결함 영역을 대체(또는, 리페어)하기 위해 구비될 수 있다. 결함 영역은 메모리 장치(120)의 제조 단계에서뿐만 아니라 메모리 장치(120)의 사용 중에도 발생할 수 있다. 결함 영역(또는, 결함 어드레스)이 발생할 때, 리던던시 영역들(RR0~RRn) 중 가장 앞선 리던던시 영역(RR0)(또는, 가장 앞선 리던던시 어드레스 0)부터 결함 영역(또는, 결함 어드레스)을 대체하기 위해 사용될 수 있다. 그 결과, 0부터 i까지의 리던던시 어드레스들(RAD)이 결함 어드레스들을 대체하는 중일 때, 리던던시 어드레스 i는 결함 어드레스를 대체하기 위해 가장 최근에 사용된 리던던시 어드레스(이하에서, 참조 리던던시 어드레스(RRAD))일 수 있다.
따라서, 리던던시 어드레스 체크 회로(124)는 0부터 i까지의 리던던시 어드레스들(RAD)은 결함 어드레스들을 대체하고 있으므로 ECC 테스트 동작을 위해 사용불가능하다고 판단할 수 있다. 그러나 리던던시 어드레스 체크 회로(124)는 i+1부터 n까지의 리던던시 어드레스들(RAD)은 결함 어드레스를 대체하는 중이 아니므로 ECC 테스트 동작을 위해 사용가능하다고 판단할 수 있다.
도 2b를 참조하면, 리던던시 어드레스 체크 회로(124_A)는 도 1의 리던던시 어드레스 체크 회로(124)의 실시 예일 수 있다. 리던던시 어드레스 체크 회로(124_A)는 테스트 리던던시 어드레스(TRAD)가 i+1부터 n까지의 리던던시 어드레스들(RAD) 중 어느 하나인지를 판단할 수 있다. 다른 말로 하면, 리던던시 어드레스 체크 회로(124_A)는 테스트 리던던시 어드레스(TRAD)가 참조 리던던시 어드레스(RRAD) 다음의 리던던시 어드레스 i+1부터 마지막 리던던시 어드레스(LRAD) n까지의 리던던시 어드레스들(RAD) 중 어느 하나인지를 판단할 수 있다. 리던던시 어드레스 체크 회로(124_A)는 판단 결과에 따라 리던던시 선택 신호(RS)를 출력하거나(또는, 인에이블시키거나), 경고 신호(WR)를 출력할 수 있다(또는, 인에이블시킬 수 있다).
리던던시 어드레스 체크 회로(124_A)는 제1 비교 회로(A1), 제2 비교 회로(A2), 앤드 게이트(A3), 및 오어 게이트(A4)를 포함할 수 있다.
제1 비교 회로(A1) 및 제2 비교 회로(A2)는 내부 ECC 테스트 신호(IECCT)에 응답하여 동작할 수 있다. 제1 비교 회로(A1)는 내부 ECC 테스트 신호(IECCT)가 디스에이블되면 제1 패스 신호(P1) 및 제1 페일 신호(F1)를 출력하지 않을 수 있다(또는, 디스에이블시킬 수 있다). 제2 비교 회로(A2)는 내부 ECC 테스트 신호(IECCT)가 디스에이블되면 제2 패스 신호(P2) 및 제2 페일 신호(F2)를 출력하지 않을 수 있다(또는, 디스에이블시킬 수 있다).
제1 비교 회로(A1)는 내부 ECC 테스트 신호(IECCT)가 인에이블되면, 테스트 리던던시 어드레스(TRAD)와 참조 리던던시 어드레스(RRAD)를 비교하고, 비교 결과에 따라 제1 패스 신호(P1) 및 제1 페일 신호(F1)를 출력할 수 있다. 제1 비교 회로(A1)는 테스트 리던던시 어드레스(TRAD)가 참조 리던던시 어드레스(RRAD)보다 뒤일 때, 제1 패스 신호(P1)를 인에이블시키고 제1 페일 신호(F1)를 디스에이블시킬 수 있다. 제1 비교 회로(A1)는 테스트 리던던시 어드레스(TRAD)가 참조 리던던시 어드레스(RRAD)보다 앞이거나 참조 리던던시 어드레스(RRAD)와 같을 때, 제1 페일 신호(F1)를 인에이블시키고, 제1 패스 신호(P1)를 디스에이블시킬 수 있다.
제2 비교 회로(A2)는 내부 ECC 테스트 신호(IECCT)가 인에이블되면, 테스트 리던던시 어드레스(TRAD)와 마지막 리던던시 어드레스(LRAD)를 비교하고, 비교 결과에 따라 제2 패스 신호(P2) 및 제2 페일 신호(F2)를 출력할 수 있다. 제2 비교 회로(A2)는 테스트 리던던시 어드레스(TRAD)가 마지막 리던던시 어드레스(LRAD)보다 앞이거나 마지막 리던던시 어드레스(LRAD)와 같을 때, 제2 패스 신호(P2)를 인에이블시키고 제2 페일 신호(F2)를 디스에이블시킬 수 있다. 제2 비교 회로(A2)는 테스트 리던던시 어드레스(TRAD)가 마지막 리던던시 어드레스(LRAD)보다 뒤일 때, 제2 페일 신호(F2)를 인에이블시키고 제2 패스 신호(P2)를 디스에이블시킬 수 있다.
앤드 게이트(A3)는 제1 패스 신호(P1) 및 제2 패스 신호(P2)를 수신하고, 리던던시 선택 신호(RS)를 출력할 수 있다. 앤드 게이트(A3)는 제1 패스 신호(P1) 및 제2 패스 신호(P2)가 모두 인에이블될 때, 리던던시 선택 신호(RS)를 인에이블시킬 수 있다.
오어 게이트(A4)는 제1 페일 신호(F1) 및 제2 페일 신호(F2)를 수신하고, 경고 신호(WR)를 출력할 수 있다. 오어 게이트(A4)는 제1 페일 신호(F1) 또는 제2 페일 신호(F2)가 인에이블될 때, 경고 신호(WR)를 인에이블시킬 수 있다.
리던던시 어드레스 체크 회로(124_A)는 어드레스 디코딩 회로(123)가 테스트 리던던시 어드레스(TRAD)를 0부터 n까지의 리던던시 어드레스들(RAD) 중 어느 하나로 출력하지 않을 경우를 대비하여, 제2 비교 회로(A2)를 통해 테스트 리던던시 어드레스(TRAD)를 마지막 리던던시 어드레스(LRAD)와 비교할 수 있다. 실시 예에 따라, 어드레스 디코딩 회로(123)는 테스트 리던던시 어드레스(TRAD)를 반드시 0부터 n까지의 리던던시 어드레스들(RAD) 중 어느 하나로 출력하는 규칙을 따를 수 있다. 이러한 경우, 도 2c에 도시된 바와 같이 리던던시 어드레스 체크 회로(124_B)가 구성될 수 있다.
도 2c를 참조하면, 리던던시 어드레스 체크 회로(124_B)는 도 1의 리던던시 어드레스 체크 회로(124)의 실시 예일 수 있다. 리던던시 어드레스 체크 회로(124_B)는 비교 회로(B1)를 포함할 수 있다. 비교 회로(B1)는 내부 ECC 테스트 신호(IECCT)에 응답하여 동작할 수 있다. 비교 회로(B1)는 내부 ECC 테스트 신호(IECCT)가 디스에이블되면, 리던던시 선택 신호(RS) 및 경고 신호(WR)를 출력하지 않을 수 있다(또는, 디스에이블시킬 수 있다). 비교 회로(B1)는 내부 ECC 테스트 신호(IECCT)가 인에이블되면, 테스트 리던던시 어드레스(TRAD)와 참조 리던던시 어드레스(RRAD)를 비교하고, 비교 결과에 따라 리던던시 선택 신호(RS) 또는 경고 신호(WR)를 출력할 수 있다(또는, 인에이블시킬 수 있다). 비교 회로(B1)는 테스트 리던던시 어드레스(TRAD)가 참조 리던던시 어드레스(RRAD)보다 뒤일 때, 리던던시 선택 신호(RS)를 인에이블시키고 경고 신호(WR)를 디스에이블시킬 수 있다. 비교 회로(B1)는 테스트 리던던시 어드레스(TRAD)가 참조 리던던시 어드레스(RRAD)보다 앞이거나 참조 리던던시 어드레스(RRAD)와 같을 때, 경고 신호(WR)를 인에이블시키고 리던던시 선택 신호(RS)를 디스에이블시킬 수 있다.
도 3a는 본 발명의 실시 예에 따른 리던던시 영역들(RR0~RRn)의 사용 방법을 보여주는 도면이다. 도 3b는 본 발명의 실시 예에 따른 리던던시 어드레스 체크 회로(124)의 구성을 보여주는 도면이다.
도 3a를 참조하면, 결함 영역(또는, 결함 어드레스)이 발생할 때, 도 2a에 도시된 바와 반대로, 리던던시 영역들(RR0~RRn) 중 마지막 리던던시 영역(RRn)(또는, 마지막 리던던시 어드레스 n)부터 결함 영역(또는, 결함 어드레스)을 대체하기 위해 사용될 수 있다. 그 결과, n부터 j까지의 리던던시 어드레스들(RAD)이 결함 어드레스들을 대체하는 중일 때, 리던던시 어드레스 j는 결함 어드레스를 대체하기 위해 가장 최근에 사용된 참조 리던던시 어드레스(RRAD)일 수 있다.
따라서, 리던던시 어드레스 체크 회로(124)는 n부터 j까지의 리던던시 어드레스들(RAD)은 결함 어드레스들을 대체하고 있으므로 ECC 테스트 동작을 위해 사용불가능하다고 판단할 수 있다. 그러나 리던던시 어드레스 체크 회로(124)는 j-1부터 0까지의 리던던시 어드레스들(RAD)은 결함 어드레스를 대체하는 중이 아니므로 ECC 테스트 동작을 위해 사용가능하다고 판단할 수 있다.
도 3b를 참조하면, 리던던시 어드레스 체크 회로(124_C)는 도 1의 리던던시 어드레스 체크 회로(124)의 실시 예일 수 있다. 리던던시 어드레스 체크 회로(124_C)는 비교 회로(C1)를 포함할 수 있다. 비교 회로(C1)는 내부 ECC 테스트 신호(IECCT)에 응답하여 동작할 수 있다. 비교 회로(C1)는 내부 ECC 테스트 신호(IECCT)가 디스에이블되면, 리던던시 선택 신호(RS) 및 경고 신호(WR)를 출력하지 않을 수 있다(또는, 디스에이블시킬 수 있다). 비교 회로(C1)는 내부 ECC 테스트 신호(IECCT)가 인에이블되면, 테스트 리던던시 어드레스(TRAD)와 참조 리던던시 어드레스(RRAD)를 비교하고, 비교 결과에 따라 리던던시 선택 신호(RS) 또는 경고 신호(WR)를 출력할 수 있다(또는, 인에이블시킬 수 있다). 비교 회로(C1)는 테스트 리던던시 어드레스(TRAD)가 참조 리던던시 어드레스(RRAD)보다 앞일 때, 리던던시 선택 신호(RS)를 인에이블시키고 경고 신호(WR)를 디스에이블시킬 수 있다. 비교 회로(C1)는 테스트 리던던시 어드레스(TRAD)가 참조 리던던시 어드레스(RRAD)보다 뒤이거나 참조 리던던시 어드레스(RRAD)와 같을 때, 경고 신호(WR)를 인에이블시키고 리던던시 선택 신호(RS)를 디스에이블시킬 수 있다.
도 4는 본 발명의 실시 예에 따른 메모리 장치(120)가 ECC 테스트 동작을 수행하는 방법을 보여주는 흐름도이다.
도 4를 참조하면, 단계(S110)에서, 어드레스 디코딩 회로(123)는 메모리 컨트롤러(110)로부터 전송된 어드레스(AD)에 대응하는 테스트 리던던시 어드레스(TRAD)를 출력할 수 있다.
단계(S120)에서, 리던던시 어드레스 체크 회로(124)는 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하는 중인지를 판단할 수 있다. 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하고 있지 않을 때 절차는 단계(S130)로 진행될 수 있다. 테스트 리던던시 어드레스(TRAD)가 결함 어드레스를 대체하는 중일 때 절차는 단계(S140)로 진행될 수 있다.
단계(S130)에서, 메모리 장치(120)는 테스트 리던던시 어드레스(TRAD)에 기반하여 ECC 테스트 동작을 수행할 수 있다. 메모리 장치(120)는 테스트 리던던시 어드레스(TRAD)에 대응하는 리던던시 영역에 ECC 테스트 동작을 위한 데이터(DT)를 저장하고, 해당 리던던시 영역으로부터 리드된 리드 데이터(RDT)에 대해 에러 정정 동작을 수행함으로써, ECC 테스트 동작을 수행할 수 있다. 테스트 리던던시 어드레스(TRAD)에 대응하는 리던던시 영역은 에러가 주입된 데이터를 저장할 수 있다.
단계(S140)에서, 메모리 장치(120)는 경고 신호(WR)를 메모리 컨트롤러(110)로 출력하고, ECC 테스트 동작을 수행하지 않을 수 있다.
도 5는 본 발명의 실시 예에 따른 메모리 컨트롤러(110)가 메모리 장치(120)의 ECC 테스트 동작을 제어하는 방법을 보여주는 흐름도이다.
도 5를 참조하면, 단계(S210)에서, 메모리 컨트롤러(110)는 ECC 테스트 동작을 위해 메모리 장치(120)로 어드레스(AD)를 전송할 수 있다. 메모리 장치(120)는 도4에 도시된 절차에 따라 ECC 테스트 동작을 수행할 수 있다.
단계(S220)에서, 메모리 컨트롤러(110)는 메모리 장치(120)로부터 경고 신호(WR)를 수신하였는지를 판단할 수 있다. 경고 신호(WR)를 수신한 경우 절차는 단계(S230)로 진행될 수 있다. 경고 신호(WR)를 수신하지 않은 경우 절차는 단계(S240)로 진행될 수 있다.
단계(S230)에서, 메모리 컨트롤러(110)는 메모리 장치(120)로 전송할 다른 어드레스(AD)를 결정할 수 있다. 그리고 절차는 단계(S210)로 진행될 수 있다. 즉, 메모리 컨트롤러(110)는 ECC 테스트 동작을 위해 메모리 장치(120)로 다른 어드레스(AD)를 전송할 수 있다.
단계(S240)에서, 메모리 컨트롤러(110)는 메모리 장치(120)로부터 ECC 테스트 동작의 결과(RECCT)를 수신하였는지를 판단할 수 있다. ECC 테스트 동작의 결과(RECCT)를 수신하지 않은 경우 절차는 단계(S240)를 반복할 수 있다. ECC 테스트 동작의 결과(RECCT)를 수신한 경우 절차는 단계(S250)로 진행될 수 있다.
단계(S250)에서, 메모리 컨트롤러(110)는 ECC 테스트 동작의 결과(RECCT)에 근거하여 ECC 회로(128)가 정상적으로 동작하는지를 판단할 수 있다.
단계(S260)에서, 메모리 컨트롤러(110)는 ECC 테스트 동작이 이후에 다시 수행될 때 메모리 장치(120)로 전송하기 위해서 어드레스(AD)를 별도로 저장할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 반도체 시스템
110: 메모리 컨트롤러
120: 메모리 장치
130: 버스들
121: 메모리 셀 어레이
122: ECC 테스트 컨트롤 회로
123: 어드레스 디코딩 회로
124: 리던던시 어드레스 체크 회로
125: 어드레스 선택 회로
126: 라이트 드라이버 회로
127: 리드/라이트 회로
128: ECC 회로

Claims (20)

  1. 메모리 컨트롤러로부터 전송된 어드레스에 기반하여 테스트 리던던시 어드레스를 출력하도록 구성된 어드레스 디코딩 회로; 및
    상기 테스트 리던던시 어드레스를 사용하여 ECC 테스트 동작을 수행하기 위해서, 상기 테스트 리던던시 어드레스가 결함 어드레스를 대체하고 있지 않은지를 판단하도록 구성된 리던던시 어드레스 체크 회로를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 리던던시 어드레스 체크 회로는 상기 테스트 리던던시 어드레스가 상기 결함 어드레스를 대체하고 있지 않은지를 판단하기 위해서, 상기 테스트 리던던시 어드레스를 참조 어드레스와 비교하고,
    상기 참조 어드레스는 결함 어드레스를 대체하기 위해 가장 최근에 사용된 리던던시 어드레스인 메모리 장치.
  3. 제2항에 있어서,
    상기 리던던시 어드레스 체크 회로는 상기 테스트 리던던시 어드레스가 상기 결함 어드레스를 대체하고 있지 않은지를 판단하기 위해서, 상기 테스트 리던던시 어드레스를 리던던시 어드레스들 중 마지막 리던던시 어드레스와 더 비교하는 메모리 장치.
  4. 제1항에 있어서,
    어드레스 선택 회로를 더 포함하되,
    상기 어드레스 디코딩 회로는 상기 어드레스에 기반하여 상기 테스트 리던던시 어드레스와 함께 내부 어드레스를 더 출력하고,
    상기 리던던시 어드레스 체크 회로는 상기 테스트 리던던시 어드레스가 상기 결함 어드레스를 대체하고 있지 않은지를 판단하여 리던던시 선택 신호를 상기 어드레스 선택 회로로 출력하고,
    상기 어드레스 선택 회로는 상기 리던던시 선택 신호에 응답하여, 상기 내부 어드레스 및 상기 테스트 리던던시 어드레스 중 어느 하나를 출력하는 메모리 장치.
  5. 제4항에 있어서,
    상기 리던던시 어드레스 체크 회로는 상기 테스트 리던던시 어드레스가 상기 결함 어드레스를 대체하고 있지 않은 것으로 판단될 때 상기 리던던시 선택 신호를 인에이블시키고,
    상기 어드레스 선택 회로는 상기 리던던시 선택 신호가 인에이블되면 상기 내부 어드레스 및 상기 테스트 리던던시 어드레스 중 상기 테스트 리던던시 어드레스를 출력하는 메모리 장치.
  6. 제4항에 있어서,
    상기 리던던시 어드레스 체크 회로는 상기 테스트 리던던시 어드레스가 상기 결함 어드레스를 대체하고 있는 것으로 판단될 때 상기 리던던시 선택 신호를 디스에이블시키고,
    상기 어드레스 선택 회로는 상기 리던던시 선택 신호가 디스에이블되면 상기 내부 어드레스 및 상기 테스트 리던던시 어드레스 중 상기 내부 어드레스를 출력하는 메모리 장치.
  7. 제4항에 있어서,
    상기 리던던시 어드레스 체크 회로는 상기 ECC 테스트 동작이 수행되지 않는 동안 상기 리던던시 선택 신호를 디스에이블시키고,
    상기 어드레스 선택 회로는 상기 리던던시 선택 신호가 디스에이블되면 상기 내부 어드레스 및 상기 테스트 리던던시 어드레스 중 상기 내부 어드레스를 출력하는 메모리 장치.
  8. 제4항에 있어서,
    상기 어드레스 디코딩 회로는 상기 어드레스가 결함 어드레스일 때 상기 어드레스를 대체하는 리던던시 어드레스를 상기 내부 어드레스로 출력하고, 상기 어드레스가 정상 어드레스일 때 상기 어드레스를 상기 내부 어드레스로 출력하는 메모리 장치.
  9. 제4항에 있어서,
    상기 어드레스 선택 회로가 상기 테스트 리던던시 어드레스를 출력할 때, 상기 ECC 테스트 동작을 수행하기 위해서 데이터를 상기 테스트 리던던시 어드레스에 대응하는 리던던시 영역에 저장하도록 구성된 리드/라이트 회로를 더 포함하는 메모리 장치.
  10. 제1항에 있어서,
    상기 리던던시 어드레스 체크 회로는 상기 테스트 리던던시 어드레스가 상기 결함 어드레스를 대체하고 있는 것으로 판단될 때, 상기 메모리 컨트롤러로 전송될 경고 신호를 출력하는 메모리 장치.
  11. 제10항에 있어서,
    상기 메모리 컨트롤러로부터 전송된 데이터를 구동하도록 구성된 라이트 드라이버 회로를 더 포함하되,
    상기 라이트 드라이버 회로는 상기 경고 신호에 응답하여 상기 데이터를 구동하지 않는 메모리 장치.
  12. 복수의 리던던시 영역들; 및
    테스트 리던던시 어드레스를 상기 리던던시 영역들에 대응하는 리던던시 어드레스들 중 참조 어드레스와 비교함으로써, 상기 테스트 리던던시 어드레스가 ECC 테스트 동작을 위해 사용가능한지를 판단하도록 구성된 리던던시 어드레스 체크 회로를 포함하는 메모리 장치.
  13. 제12항에 있어서,
    상기 참조 어드레스는 상기 리던던시 어드레스들 중 결함 어드레스를 대체하기 위해 가장 최근에 사용된 리던던시 어드레스인 메모리 장치.
  14. 제12항에 있어서,
    상기 테스트 리던던시 어드레스가 상기 ECC 테스트 동작을 위해 사용가능한 것으로 판단될 때, 데이터를 상기 테스트 리던던시 어드레스에 대응하는 리던던시 영역에 저장하도록 구성된 리드/라이트 회로를 더 포함하는 메모리 장치.
  15. 제12항에 있어서,
    메모리 컨트롤러로부터 전송된 어드레스에 기반하여 내부 어드레스 및 상기 테스트 리던던시 어드레스를 출력하도록 구성된 어드레스 디코딩 회로; 및
    상기 리던던시 어드레스 체크 회로로부터 출력된 리던던시 선택 신호에 응답하여, 상기 내부 어드레스 및 상기 테스트 리던던시 어드레스 중 어느 하나를 출력하도록 구성된 어드레스 선택 회로를 더 포함하는 메모리 장치.
  16. ECC 회로를 포함하고, 상기 ECC 회로에 대해 ECC 테스트 동작을 수행하도록 구성된 메모리 장치; 및
    상기 ECC 테스트 동작을 위한 어드레스를 상기 메모리 장치로 전송하도록 구성된 메모리 컨트롤러를 포함하되,
    상기 메모리 장치는 상기 어드레스에 대응하는 테스트 리던던시 어드레스를 결정하고, 상기 테스트 리던던시 어드레스가 상기 ECC 테스트 동작을 위해 사용불가능한 것으로 판단될 때 상기 메모리 컨트롤러로 경고 신호를 출력하는 반도체 시스템.
  17. 제16항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 장치로부터 상기 경고 신호를 수신하면 상기 ECC 테스트 동작을 위한 다른 어드레스를 상기 메모리 장치로 전송하는 반도체 시스템.
  18. 제16항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 장치로부터 상기 경고 신호 대신 상기 ECC 테스트 동작의 결과를 수신하면 상기 어드레스를 저장하고, 상기 ECC 테스트 동작이 다시 수행될 때 상기 저장된 어드레스를 상기 메모리 장치로 전송하는 반도체 시스템.
  19. 제16항에 있어서,
    상기 메모리 장치는 상기 테스트 리던던시 어드레스가 결함 어드레스를 대체하고 있지 않은지를 판단하여, 상기 테스트 리던던시 어드레스가 상기 ECC 테스트 동작을 위해 사용가능한지를 판단하는 반도체 시스템.
  20. 제16항에 있어서,
    상기 메모리 장치는 상기 테스트 리던던시 어드레스가 상기 ECC 테스트 동작을 위해 사용가능한 것으로 판단될 때, 데이터를 상기 테스트 리던던시 어드레스에 대응하는 리던던시 영역에 저장함으로써 상기 ECC 테스트 동작을 수행하는 반도체 시스템.
KR1020210050403A 2021-04-19 2021-04-19 메모리 장치 및 그것을 포함하는 반도체 시스템 KR20220144129A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210050403A KR20220144129A (ko) 2021-04-19 2021-04-19 메모리 장치 및 그것을 포함하는 반도체 시스템
US17/473,299 US11942173B2 (en) 2021-04-19 2021-09-13 Memory apparatus and semiconductor system including the same
CN202210134179.4A CN115223650A (zh) 2021-04-19 2022-02-14 存储装置和包括其的半导体系统
US18/583,294 US20240194285A1 (en) 2021-04-19 2024-02-21 Memory apparatus and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210050403A KR20220144129A (ko) 2021-04-19 2021-04-19 메모리 장치 및 그것을 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20220144129A true KR20220144129A (ko) 2022-10-26

Family

ID=83601542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210050403A KR20220144129A (ko) 2021-04-19 2021-04-19 메모리 장치 및 그것을 포함하는 반도체 시스템

Country Status (3)

Country Link
US (2) US11942173B2 (ko)
KR (1) KR20220144129A (ko)
CN (1) CN115223650A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
US9953725B2 (en) * 2012-02-29 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating the same
US10248521B2 (en) * 2015-04-02 2019-04-02 Microchip Technology Incorporated Run time ECC error injection scheme for hardware validation
US10108509B2 (en) * 2015-07-16 2018-10-23 Texas Instruments Incorporated Dynamic enabling of redundant memory cells during operating life
KR102661931B1 (ko) 2017-09-21 2024-05-02 삼성전자주식회사 오류 정정 코드를 지원하는 장치 및 그것의 테스트 방법

Also Published As

Publication number Publication date
CN115223650A (zh) 2022-10-21
US20220336035A1 (en) 2022-10-20
US20240194285A1 (en) 2024-06-13
US11942173B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US10446253B2 (en) Semiconductor memory device and repair method thereof
US11385959B2 (en) Memory repair method and apparatus based on error code tracking
KR102432551B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US20130198587A1 (en) Memory buffer performing error correction coding (ecc)
CN109542666B (zh) 用于支持纠错码的装置及其测试方法
US10198314B2 (en) Memory device with in-system repair capability
US20130339820A1 (en) Three dimensional (3d) memory device sparing
JPH05210595A (ja) メモリシステム
US11036597B2 (en) Semiconductor memory system and method of repairing the semiconductor memory system
US9224501B2 (en) Method of operating memory device, memory device using the same, and memory system including the device
JP4349532B2 (ja) メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体
US11030040B2 (en) Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system
US11907062B2 (en) Error check scrub operation method and semiconductor system using the same
US10916325B2 (en) Memory chip and test system including the same
CN114138544A (zh) 数据读取、写入方法及装置、软错误处理系统
US9037948B2 (en) Error correction for memory systems
US11182231B2 (en) Host system and computing system including the host system
US20230146904A1 (en) Error correction circuit, memory system, and error correction method
US11942173B2 (en) Memory apparatus and semiconductor system including the same
US11537467B2 (en) Memory, memory system, and operation method of memory
US20230386598A1 (en) Methods for real-time repairing of memory failures caused during operations, memory systems performing repairing methods, and data processing systems including repairing memory systems
US11817169B2 (en) Memory, memory system and operation method of memory system
US20240021260A1 (en) Memory, memory system and operation method of memory
CN119149446A (zh) 一种存储器地址的生成方法、存储控制方法和生成装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210419

PG1501 Laying open of application