CN115223650A - 存储装置和包括其的半导体系统 - Google Patents

Abstract

本发明公开了一种存储装置和包括其的半导体系统。一种存储装置，包括：地址解码电路，其基于从存储控制器发送的地址来输出测试冗余地址；以及冗余地址检查电路，其确定所述测试冗余地址是否在代替故障地址，以便通过使用所述测试冗余地址来执行ECC测试操作。

Description

存储装置和包括其的半导体系统

相关申请的交叉引用

本申请要求在2021年4月19日在韩国知识产权局提交的申请号为10-2021-0050403的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各个实施例总体上涉及集成电路技术，更具体地涉及存储装置和使用其的半导体系统。

背景技术

每一个电子装置可以包括许多电子部件。在电子装置中，计算机系统可以包括通过半导体配置的许多电子部件。在配置计算机系统的半导体装置中，诸如处理器或存储控制器的主机可以执行与存储装置的数据通信。存储装置可以通过包括多个存储单元来存储数据，该多个存储单元的每个都可以通过字线和位线来指定。存储装置可以在其中包括纠错码(ECC)电路以确保数据的可靠性。当数据被存储在存储装置中时，ECC电路可以生成奇偶校验数据，并且当数据被读取时，ECC电路可以通过使用奇偶校验数据来校正数据中的错误。为了测试存储装置的ECC电路是否正常执行纠错操作，主机可以执行ECC测试操作。可以通过有意地将错误插入要存储到存储装置的数据中并且检查ECC电路是否适当地校正错误来执行ECC测试操作。

发明内容

在实施例中，一种存储装置可以包括：地址解码电路，其基于从存储控制器发送的地址来输出测试冗余地址；以及冗余地址检查电路，其确定所述测试冗余地址是否在代替故障地址以便通过使用所述测试冗余地址来执行ECC测试操作。

在实施例中，一种存储装置可以包括：多个冗余区域；以及冗余地址检查电路，其通过将测试冗余地址与对应于所述冗余区域的多个冗余地址中的参考地址相比较来确定所述测试冗余地址是否可用于ECC测试操作。

在实施例中，一种半导体系统可以包括：具有ECC电路的存储装置，所述存储装置执行用于所述ECC电路的ECC测试操作；以及存储控制器，其向存储装置发送地址以用于所述ECC测试操作，其中，所述存储装置确定与所述地址相对应的测试冗余地址，并且在确定测试冗余地址不可用于所述ECC测试操作时向所述存储控制器输出警告信号。

附图说明

图1是示出根据本公开的实施例的半导体系统的结构的图。

图2A是示出根据本公开的实施例的使用冗余区域的方法的图。

图2B和图2C是示出根据本公开的实施例的冗余地址检查电路的结构的图。

图3A是示出根据本公开的实施例的使用冗余区域的方法的图。

图3B是示出根据本公开的实施例的冗余地址检查电路的结构的图。

图4是示出根据本公开的实施例的用于存储装置执行ECC测试操作的方法的流程图。

图5是示出根据本公开的实施例的用于存储控制器控制存储装置的ECC测试操作的方法的流程图。

具体实施方式

在下文中，以下将参考附图通过实施例的各种示例来描述存储装置和包括其的半导体系统。

各个实施例涉及提供一种存储装置以及包括其的半导体系统，该存储装置高效地执行ECC测试操作，而不影响存储装置的存储容量。

根据本公开的实施例的存储装置和包括其的半导体系统可以高效地执行ECC测试操作，而不影响存储装置的存储容量。

图1是示出根据本公开的实施例的半导体系统100的结构的图。

参考图1，半导体系统100可以包括存储控制器110和存储装置120。存储控制器110可以提供存储装置120进行操作所必需的各个控制信号。存储控制器110可以被内置在各种类型的主机设备中。主机设备的示例可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器以及应用处理器(AP)。在实施例中，存储控制器110与存储装置120一起可以被堆叠在一个衬底上，并且可以被封装成单个封装体。存储装置120的示例可以包括DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、闪速存储器、FeRAM(铁电随机存取存储器)、PCRAM(相变随机存取存储器)、MRAM(磁随机存取存储器)和ReRAM(电阻随机存取存储器)。

存储控制器110可以通过一个或多个总线130耦接到存储装置120。总线130可以是用于传送信号的信号传输路径、链路或者信道。存储控制器110可以通过总线130向存储装置120传送诸如命令、地址和数据的信号，并且可以通过总线130从存储装置120接收包括数据的各种信号。

存储控制器110可以控制存储装置120，使得存储装置120执行纠错码(ECC)测试操作。ECC测试操作可以用于测试存储装置120中的ECC电路128是否正常地执行纠错操作。为了指示存储装置120执行ECC测试操作，存储控制器110可以向存储装置120发送ECC测试信号ECCT。ECC测试信号ECCT可以是用于将存储装置120中的模式寄存器(未示出)设置为预定值的信号，以使得存储装置120执行ECC测试操作。ECC测试信号ECCT可以是指示存储装置120执行ECC测试操作的预定命令。

存储控制器110可以向存储装置120发送地址AD以用于ECC测试操作。地址AD可以对应于存储装置120中的任何一个主区域MR。地址AD可以是行地址。当从存储装置120接收到指示地址AD不可用于ECC测试操作的警告信号WR时，存储控制器110可以向存储装置120发送与不可用的地址AD不同的地址AD。当从存储装置120接收到ECC测试操作的结果RECCT而非警告信号WR时，存储控制器110可以单独地存储地址AD，并且可以在稍后再次执行ECC测试操作时向存储装置120发送所存储的地址AD。也就是说，当确定地址AD可用于ECC测试操作时，存储控制器110可以单独地存储地址AD以供重新使用。

存储控制器110可以进一步向存储装置120发送数据DT以用于存储装置120的ECC测试操作。存储控制器110可以从存储装置120接收包括在ECC测试操作的结果RECCT中的纠错数据CDT。通过将纠错数据CDT与数据DT相比较，存储控制器110可以确定ECC电路128是否正常地执行纠错操作。例如，当纠错的数据CDT与数据DT相同时，存储控制器110可以确定ECC电路128正常地执行纠错操作，而当纠错的数据CDT不同于数据DT时，存储控制器110可以确定ECC电路128没有正常地执行纠错操作。

存储装置120可以基于存储控制器110进行操作。存储装置120可以包括存储单元阵列121、ECC测试控制电路122、地址解码电路123、冗余地址检查电路124、地址选择电路125、写驱动电路126、读/写电路127以及ECC电路128。

多个字线和多个位线可以被布置在存储单元阵列121中，并且多个存储单元可以耦接到多个字线和多个位线彼此相交的点。存储单元阵列121可以包括主区域MR和冗余区域RR。冗余区域RR可以用于代替主区域MR中的故障区域。主区域MR可以分别对应于不同的主地址，而冗余区域RR可以分别对应于不同的冗余地址。主地址和冗余地址例如可以是行地址。

响应于ECC测试信号ECCT，ECC测试控制电路122可以控制存储装置120的内部单元的一般操作，使得存储装置120的内部单元执行ECC测试操作。ECC测试控制电路122可以响应于ECC测试信号ECCT而输出(或使能)内部ECC测试信号IECCT。ECC测试控制电路122可以将从冗余地址检查电路124发送的警告信号WR发送到存储控制器110。

地址解码电路123可以接收地址AD，并且可以输出内部地址IAD和对应于地址AD的测试冗余地址TRAD。

内部地址IAD可以对应于主区域MR和冗余区域RR中的任何一个。内部地址IAD可以是主区域MR的主地址和冗余区域RR的冗余地址中的任何一个。当确定作为地址AD发送的主地址是故障地址时，地址解码电路123可以输出代替地址AD的冗余地址作为内部地址IAD。当确定作为地址AD发送的主地址不是故障地址时，地址解码电路123可以输出地址AD作为内部地址IAD。

测试冗余地址TRAD可以对应于任何一个冗余区域RR。测试冗余地址TRAD可以是冗余区域RR的任何一个冗余地址。地址解码电路123可以根据预定规则来确定和输出对应于地址AD的测试冗余地址TRAD。例如，地址解码电路123可以输出与地址AD相同值的测试冗余地址TRAD，但是本公开的实施例不限于此。

无论是否在执行ECC测试操作，地址解码电路123都可以输出内部地址IAD和测试冗余地址TRAD。根据实施例，地址解码电路123可以在没有执行ECC测试操作时仅输出内部地址IAD，并且可以在执行ECC测试操作时输出内部地址IAD和测试冗余地址TRAD。例如，地址解码电路123可以接收内部ECC测试信号IECCT，可以在内部ECC测试信号IECCT被禁止时仅输出内部地址IAD，并且可以在内部ECC测试信号IECCT被使能时输出内部地址IAD和测试冗余地址TRAD。

冗余地址检查电路124可以响应于内部ECC测试信号IECCT而在ECC测试操作中操作。冗余地址检查电路124可以在内部ECC测试信号IECCT被禁止时不进行操作，并且可以在内部ECC测试信号IECCT被使能时进行操作。冗余地址检查电路124可以在ECC测试操作中接收测试冗余地址TRAD，可以确定测试冗余地址TRAD是否可用于ECC测试操作，并且可以根据确定结果来输出(或使能)冗余选择信号RS和警告信号WR。当没有执行ECC测试操作时，冗余地址检查电路124可以不输出(或禁止)冗余选择信号RS和警告信号WR。

具体而言，通过确定测试冗余地址TRAD是否在代替故障地址，冗余地址检查电路124可以确定测试冗余地址TRAD是否可用于ECC测试操作。当测试冗余地址TRAD未在代替故障地址时，冗余地址检查电路124可以确定测试冗余地址TRAD可用于ECC测试操作。当确定测试冗余地址TRAD可用于ECC测试操作时，冗余地址检查电路124可以输出(或使能)冗余选择信号RS，并且可以不输出(或禁止)警告信号WR。当测试冗余地址TRAD在代替故障地址时，冗余地址检查电路124可以确定测试冗余地址TRAD不可用于ECC测试操作。当确定测试冗余地址TRAD不可用于ECC测试操作时，冗余地址检查电路124可以不输出(或禁止)冗余选择信号RS，并且可以输出(或使能)警告信号WR。

为了确定测试冗余地址TRAD是否在代替故障地址，冗余地址检查电路124可以将测试冗余地址TRAD与冗余区域RR的冗余地址中的参考地址相比较。参考地址可以是最近用于代替故障地址的冗余地址。为了确定测试冗余地址TRAD是否在代替故障地址，冗余地址检查电路124可以进一步将测试冗余地址TRAD与冗余区域RR的冗余地址中的最后冗余地址相比较。

地址选择电路125可以接收内部地址IAD和测试冗余地址TRAD，并且可以响应于冗余选择信号RS来输出内部地址IAD和测试冗余地址TRAD中的任何一个作为输出地址SAD。例如，地址选择电路125可以接收内部地址IAD和测试冗余地址TRAD，并且可以在冗余选择信号RS被禁止时输出内部地址IAD。另一方面，地址选择电路125可以接收内部地址IAD和测试冗余地址TRAD，并且可以在冗余选择信号RS被使能时输出测试冗余地址TRAD。

写驱动电路126可以接收数据DT，并且可以基于警告信号WR通过驱动数据DT来将数据DT发送到ECC电路128和读/写电路127。在警告信号WR被禁止时写驱动电路126可以向ECC电路128和读/写电路127发送数据DT。在警告信号WR被使能时写驱动电路126可以不向ECC电路128和读/写电路127发送数据DT。根据实施例，写驱动电路126可以不直接地从冗余地址检查电路124接收警告信号WR，并且可以通过ECC测试控制电路122来接收警告信号WR。

读/写电路127可以对主区域MR和冗余区域RR中的与输出地址SAD相对应的区域进行存取。读/写电路127可以将从写驱动电路126发送的数据DT存储在与输出地址SAD相对应的区域中，并且可以从与输出地址SAD相对应的区域中读取该读取数据RDT。当地址选择电路125输出内部地址IAD时，读/写电路127可以对主区域MR和冗余区域RR中的与内部地址IAD相对应的区域进行存取。当地址选择电路125输出测试冗余地址TRAD时，读/写电路127可以对冗余区域RR中的与测试冗余地址TRAD相对应的冗余区域RR进行存取。

ECC电路128可以接收由写驱动电路126所发送的数据DT，并且可以生成与数据DT相对应的错误检测数据(例如，奇偶校验数据)。ECC电路128可以接收由读/写电路127输出的读取数据RDT，可以基于错误检测数据来校正读取数据RDT中的错误，并且可以输出纠错的数据CDT。可以将纠错的数据CDT作为ECC测试操作的结果RECCT来向存储控制器110输出。

在ECC测试操作中，可以以各种方式将错误引入数据DT中。例如，错误可以被覆写到存储单元中所存储的数据DT。例如，可以在将数据DT存储在存储单元中之前将错误引入读/写电路127中。同时，可以在将错误引入数据DT之前生成奇偶校验数据，并且即使当将错误引入数据DT时也可以不更新奇偶校验数据。因此，可以通过奇偶校验数据来校正读取数据RDT中所包括的错误。

存储装置120可以以下面的方式对存储单元阵列121进行存取。当没有执行ECC测试操作时，地址选择电路125可以响应于禁止的冗余选择信号RS来输出内部地址IAD，并且读/写电路127可以对主区域MR和冗余区域RR中的与内部地址IAD相对应的区域进行存取。当执行ECC测试操作时，如果冗余地址检查电路124确定测试冗余地址TRAD可用于ECC测试操作，则地址选择电路125可以响应于使能的冗余选择信号RS而输出测试冗余地址TRAD，并且读/写电路127可以对冗余区域RR中的与测试冗余地址TRAD相对应的冗余区域RR进行存取。当执行ECC测试操作时，如果冗余地址检查电路124确定测试冗余地址TRAD不可用于ECC测试操作，则地址选择电路125可以响应于禁止的冗余选择信号RS而输出内部地址IAD。然而，由于写驱动电路126响应于使能的警告信号WR而不进行操作，所以读/写电路127可以不将数据DT存储在与内部地址IAD相对应的区域中。

根据实施例，当存储装置120包括多个存储体并且每一个存储体包括冗余区域RR和ECC电路128时，可以根据以上描述的方法对每一个存储体执行ECC测试操作。

因此，根据本公开，当执行ECC测试操作时，可以使用没有代替故障区域的冗余区域RR，因此主区域MR的容量可以不受影响。此外，根据本公开，即使当主区域MR充满数据时，也可以使用冗余区域RR来进行ECC测试操作。此外，根据本公开，通过有效地确定测试冗余地址TRAD是否在代替故障地址，可以防止存储在冗余区域RR中的数据由于ECC测试操作而被损坏。

图2A是示出根据本公开的实施例的使用冗余区域RR0至RRn的方法的图。图2B和图2C是示出根据本公开的实施例的冗余地址检查电路124的结构的图。

参考图2A，冗余区域RR0至RRn可以以地址顺序分别对应于从第一冗余地址0至最后冗余地址(LRAD)n的冗余地址RAD。可以通过对应的冗余地址RAD对冗余区域RR0至RRn中的每一个进行存取。当输入任何一个冗余地址RAD时，读/写电路127可以对冗余区域RR0至RRn中的对应的冗余区域进行存取。

可以提供冗余区域RR0至RRn以代替(或修复)主区域MR中的故障区域。不仅在存储装置120的制造步骤期间可能存在故障区域，而且在存储装置120的使用期间也可能存在故障区域。当存在故障区域(或故障地址)时，冗余区域RR0至RRn中的第一冗余区域RR0(或第一冗余地址0)可以首先用于代替故障区域(或故障地址)。因此，当从0至i的冗余地址RAD在代替故障地址时，冗余地址i可以是最近用于代替故障地址的冗余地址(在下文，被称为参考冗余地址RRAD)。

因此，由于从0至i的冗余地址RAD在代替故障地址，所以冗余地址检查电路124可以确定从0至i的冗余地址RAD不可用于ECC测试操作。然而，由于从i+1至n的冗余地址RAD没有在代替故障地址，所以冗余地址检查电路124可以确定从i+1至n的冗余地址RAD可用于ECC测试操作。

参考图2B，冗余地址检查电路124_A可以是图1的冗余地址检查电路124的实施例。冗余地址检查电路124_A可以确定测试冗余地址TRAD是否是从i+1至n的冗余地址RAD中的一个。换句话说，冗余地址检查电路124_A可以基于紧邻参考冗余地址RRAD的冗余地址i+1至最后冗余地址LRAD n来确定测试冗余地址TRAD是否是冗余地址RAD中的一个。根据确定结果，冗余地址检查电路124_A可以输出(或使能)冗余选择信号RS或者输出(或使能)警告信号WR。

冗余地址检查电路124_A可以包括第一比较电路A1、第二比较电路A2、与门A3以及或门A4。

第一比较电路A1和第二比较电路A2可以响应于内部ECC测试信号IECCT来进行操作。当内部ECC测试信号IECCT被禁止时，第一比较电路A1可以不输出(或可以禁止)第一通过信号P1和第一故障信号F1。当内部ECC测试信号IECCT被禁止时，第二比较电路A2可以不输出(或可以禁止)第二通过信号P2和第二故障信号F2。

当内部ECC测试信号IECCT被使能时，第一比较电路A1可以将测试冗余地址TRAD与参考冗余地址RRAD相比较，并且可以基于比较结果来输出第一通过信号P1和第一故障信号F1。当测试冗余地址TRAD在地址顺序中晚于参考冗余地址RRAD时，第一比较电路A1可以使能第一通过信号P1并且禁止第一故障信号F1。当测试冗余地址TRAD在地址顺序中早于或等于参考冗余地址RRAD时，第一比较电路A1可以使能第一故障信号F1并且禁止第一通过信号P1。

当内部ECC测试信号IECCT被使能时，第二比较电路A2可以将测试冗余地址TRAD与最后冗余地址LRAD相比较，并且可以基于比较结果来输出第二通过信号P2和第二故障信号F2。当测试冗余地址TRAD在地址顺序中早于或等于最后冗余地址LRAD时，第二比较电路A2可以使能第二通过信号P2并且禁止第二故障信号F2。当测试冗余地址TRAD在地址顺序中晚于最后冗余地址LRAD时，第二比较电路A2可以使能第二故障信号F2并且禁止第二通过信号P2。

与门A3可以接收所述第一通过信号P1和第二通过信号P2，并且可以输出冗余选择信号RS。当第一通过信号P1和第二通过信号P2两者都被使能时，与门A3可以使能冗余选择信号RS。

或门A4可以接收第一故障信号F1和第二故障信号F2，并且可以输出警告信号WR。当第一故障信号F1或第二故障信号F2被使能时，或门A4可以使能警告信号WR。

冗余地址检查电路124_A可以通过第二比较电路A2来将测试冗余地址TRAD与最后冗余地址LRAD相比较，以为地址解码电路123没有输出测试冗余地址TRAD作为0至n冗余地址RAD之一的情况作准备。根据实施例，地址解码电路123可以遵循将测试冗余地址TRAD必要地输出为0至n冗余地址RAD中的一个冗余地址RAD的规则。在这种情况下，可以如图2C中所示那样来配置冗余地址检查电路124_B。

参考图2C，冗余地址检查电路124_B可以是图1的冗余地址检查电路124的实施例。冗余地址检查电路124_B可以包括比较电路B1。比较电路B1可以响应于内部ECC测试信号IECCT来进行操作。当内部ECC测试信号IECCT被禁止时，比较电路B1可以不输出(或可以禁止)冗余选择信号RS和警告信号WR。当内部ECC测试信号IECCT被使能时，比较电路B1可以将测试冗余地址TRAD与参考冗余地址RRAD相比较，并且可以基于比较结果来输出(或使能)冗余选择信号RS或警告信号WR。当测试冗余地址TRAD在地址顺序中晚于参考冗余地址RRAD时，比较电路B1可以使能冗余选择信号RS并且禁止警告信号WR。当测试冗余地址TRAD在地址顺序中早于或等于参考冗余地址RRAD时，比较电路B1可以使能警告信号WR并且禁止冗余选择信号RS。

图3A是示出根据本公开的实施例的使用冗余区域RR0至RRn的方法的图。图3B是示出根据本公开的实施例的冗余地址检查电路124的结构的图。

参考图3A，与图2A的所示相反，当存在故障区域(或故障地址)时，冗余区域RR0至RRn中的最后冗余区域RRn(或最后冗余地址n)可以首先用于代替故障区域(或故障地址)。因此，当从n至j的冗余地址RAD在代替故障地址时，冗余地址j可以是最近用于代替故障地址的参考冗余地址RRAD。

因此，由于从n至j的冗余地址RAD在代替故障地址，所以冗余地址检查电路124可以确定从n至j的冗余地址RAD不可用于ECC测试操作。然而，由于从j-1至0的冗余地址RAD没有在代替故障地址，所以冗余地址检查电路124可以确定从j-1至0的冗余地址RAD可用于ECC测试操作。

参考图3B，冗余地址检查电路124_C可以是图1的冗余地址检查电路124的实施例。冗余地址检查电路124_C可以包括比较电路C1。比较电路C1可以响应于内部ECC测试信号IECCT来进行操作。当内部ECC测试信号IECCT被禁止时，比较电路C1可以不输出(或可以禁止)冗余选择信号RS和警告信号WR。当内部ECC测试信号IECCT被使能时，比较电路C1可以将测试冗余地址TRAD与参考冗余地址RRAD相比较，并且可以根据比较结果来输出(或使能)冗余选择信号RS或警告信号WR。当测试冗余地址TRAD在地址顺序中早于参考冗余地址RRAD时，比较电路C1可以使能冗余选择信号RS并且禁止警告信号WR。当测试冗余地址TRAD在地址顺序中晚于或等于参考冗余地址RRAD时，比较电路C1可以使能警告信号WR并且禁止冗余选择信号RS。

图4是示出根据本公开的实施例的用于存储装置120执行ECC测试操作的方法的流程图。

参考图4，在步骤S110，地址解码电路123可以输出与从存储控制器110发送的地址AD相对应的测试冗余地址TRAD。

在步骤S120，冗余地址检查电路124可以确定测试冗余地址TRAD是否在代替故障地址。当测试冗余地址TRAD未在代替故障地址时，处理可以继续到步骤S130。当测试冗余地址TRAD在代替故障地址时，处理可以继续到步骤S140。

在步骤S130，存储装置120可以基于测试冗余地址TRAD来执行ECC测试操作。通过将用于ECC测试操作的数据DT存储在与测试冗余地址TRAD相对应的冗余区域中并且对从对应的冗余区域中读取的读取数据RDT执行纠错操作，存储装置120可以执行ECC测试操作。与测试冗余地址TRAD相对应的冗余区域可以存储引入错误的数据。

在步骤S140，存储装置120可以向存储控制器110输出警告信号WR，并且可以不执行ECC测试操作。

图5是示出根据本公开的实施例的用于存储控制器110控制存储装置120的ECC测试操作的方法的流程图。

参考图5，在步骤S210，为了进行ECC测试操作，存储控制器110可以向存储装置120发送地址AD。存储装置120可以根据图4中所示出的处理来执行ECC测试操作。

在步骤S220，存储控制器110可以确定是否从存储装置120接收到警告信号WR。当接收到警告信号WR时，处理可以继续到步骤S230。当没有接收到警告信号WR时，处理可以继续到步骤S240。

在步骤S230，存储控制器110可以确定将要发送到存储装置120的另一个地址AD。然后，处理可以继续到步骤S210。也就是说，存储控制器110可以向存储装置120发送另一个地址AD用于ECC测试操作。

在步骤S240，存储控制器110可以确定是否从存储装置120接收到ECC测试操作的结果RECCT。当没有接收到ECC测试操作的结果RECCT时，可以重复步骤S240。当接收到ECC测试操作的结果RECCT时，处理可以继续到步骤S250。

在步骤S250，基于ECC测试操作的结果RECCT，存储控制器110可以确定ECC电路128是否正常地操作。

在S260，存储控制器110可以单独地存储地址AD以便当稍后再次执行ECC测试操作时向存储装置120发送地址AD。

尽管已经在上面描述了各个实施例，但本领域的技术人员将理解，所描述的实施例仅是示例。因此，在本文描述的存储装置和包括该存储装置的半导体系统不应当基于所描述的实施例被限制。

Claims (20)

1.一种存储装置，包括：

地址解码电路，其基于从存储控制器发送的地址来输出测试冗余地址；以及

冗余地址检查电路，其确定所述测试冗余地址是否在代替故障地址，以便通过使用所述测试冗余地址来执行ECC测试操作。

2.根据权利要求1所述的存储装置，其中，所述冗余地址检查电路将所述测试冗余地址与参考地址相比较，以便确定所述测试冗余地址是否在代替故障地址，以及

其中，所述参考地址是最近用于代替故障地址的冗余地址。

3.根据权利要求2所述的存储装置，其中，所述冗余地址检查电路进一步将所述测试冗余地址与多个冗余地址中的最后冗余地址相比较，以便确定所述测试冗余地址是否在代替故障地址。

4.根据权利要求1所述的存储装置，进一步包括地址选择电路，

其中，所述地址解码电路基于所述地址而进一步将内部地址与所述测试冗余地址一起输出，

其中，所述冗余地址检查电路通过确定所述测试冗余地址是否在代替故障地址来向所述地址选择电路输出冗余选择信号，以及

其中，所述地址选择电路响应于所述冗余选择信号来输出所述内部地址和所述测试冗余地址中的任何一个。

5.根据权利要求4所述的存储装置，其中，当确定所述测试冗余地址未在代替故障地址时，所述冗余地址检查电路使能所述冗余选择信号，以及

其中，当所述冗余选择信号被使能时，所述地址选择电路输出所述内部地址和所述测试冗余地址中的所述测试冗余地址。

6.根据权利要求4所述的存储装置，其中，当确定所述测试冗余地址在代替故障地址时，所述冗余地址检查电路禁止所述冗余选择信号，以及

其中，当所述冗余选择信号被禁止时，所述地址选择电路输出所述内部地址和所述测试冗余地址中的所述内部地址。

7.根据权利要求4所述的存储装置，其中，所述冗余地址检查电路当未在执行所述ECC测试操作时禁止所述冗余选择信号，以及

其中，当所述冗余选择信号被禁止时，所述地址选择电路输出所述内部地址和所述测试冗余地址中的所述内部地址。

8.根据权利要求4所述的存储装置，其中，所述地址解码电路在所述地址是故障地址时输出代替所述地址的冗余地址作为所述内部地址，并且在所述地址是正常地址时输出所述地址作为所述内部地址。

9.根据权利要求4所述的存储装置，进一步包括读/写电路，所述读/写电路在所述地址选择电路输出所述测试冗余地址时将数据存储在与所述测试冗余地址相对应的冗余区域中，以执行所述ECC测试操作。

10.根据权利要求1所述的存储装置，其中，当确定所述测试冗余地址在代替故障地址时，所述冗余地址检查电路输出要发送到所述存储控制器的警告信号。

11.根据权利要求10所述的存储装置，进一步包括写驱动电路，所述写驱动电路驱动从所述存储控制器发送的数据，

其中，所述写驱动电路响应于所述警告信号而不驱动所述数据。

12.一种存储装置，包括：

多个冗余区域；以及

冗余地址检查电路，其通过将测试冗余地址与对应于所述多个冗余区域的多个冗余地址中的参考地址相比较来确定所述测试冗余地址是否可用于ECC测试操作。

13.根据权利要求12所述的存储装置，其中，所述参考地址是所述多个冗余地址中的最近用于代替故障地址的冗余地址。

14.根据权利要求12所述的存储装置，进一步包括：

读/写电路，其在确定所述测试冗余地址可用于所述ECC测试操作时将数据存储在与所述测试冗余地址相对应的冗余区域中。

15.根据权利要求12所述的存储装置，进一步包括：

地址解码电路，其基于从存储控制器发送的地址来输出内部地址和所述测试冗余地址；以及

地址选择电路，其响应于从所述冗余地址检查电路输出的冗余选择信号来输出所述内部地址和所述测试冗余地址中的任何一个。

16.一种半导体系统，包括：

具有ECC电路的存储装置，所述存储装置执行用于所述ECC电路的ECC测试操作；以及

存储控制器，其向所述存储装置发送地址用于所述ECC测试操作，

其中，所述存储装置确定与所述地址相对应的测试冗余地址，并且在确定所述测试冗余地址不可用于所述ECC测试操作时向所述存储控制器输出警告信号。

17.根据权利要求16所述的半导体系统，其中，当从所述存储装置接收到所述警告信号时，所述存储控制器向所述存储装置发送另一个地址以用于所述ECC测试操作。

18.根据权利要求16所述的半导体系统，其中，当从所述存储装置接收到所述ECC测试操作的结果而非所述警告信号时，所述存储控制器存储所述地址并且在再次执行所述ECC测试操作时向所述存储装置发送所存储的地址。

19.根据权利要求16所述的半导体系统，其中，所述存储装置通过确定所述测试冗余地址是否在代替故障地址来确定所述测试冗余地址是否可用于所述ECC测试操作。

20.根据权利要求16所述的半导体系统，其中，当确定所述测试冗余地址可用于所述ECC测试操作时，所述存储装置通过将数据存储在与所述测试冗余地址相对应的冗余区域中来执行所述ECC测试操作。

Images