KR20220140493A - 고체 촬상 장치 및 촬상 장치 - Google Patents
고체 촬상 장치 및 촬상 장치 Download PDFInfo
- Publication number
- KR20220140493A KR20220140493A KR1020227025594A KR20227025594A KR20220140493A KR 20220140493 A KR20220140493 A KR 20220140493A KR 1020227025594 A KR1020227025594 A KR 1020227025594A KR 20227025594 A KR20227025594 A KR 20227025594A KR 20220140493 A KR20220140493 A KR 20220140493A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- imaging device
- photoelectric conversion
- solid
- state imaging
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 121
- 238000006243 chemical reaction Methods 0.000 claims abstract description 101
- 238000001514 detection method Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 36
- 238000012986 modification Methods 0.000 description 30
- 230000004048 modification Effects 0.000 description 30
- 239000003990 capacitor Substances 0.000 description 22
- 238000012545 processing Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000000926 separation method Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H04N5/3741—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H01L27/14625—
-
- H01L27/14636—
-
- H01L27/14643—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
- H04N25/707—Pixels for event detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H04N5/357—
-
- H04N5/3745—
-
- H04N5/378—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/199—Back-illuminated image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
고체 촬상 장치(200)는, 복수의 광전 변환 소자(311)와, 복수의 전류 전압 변환 회로(320)와, 복수의 어드레스 이벤트 검출 회로(231)와, 제1 접지 배선(424)과, 제2 접지 배선(421)을 구비한다. 복수의 광전 변환 소자(311)는, 제1 영역에 나란히 배치된다. 복수의 전류 전압 변환 회로(320)는, 복수의 광전 변환 소자(311)로부터 출력되는 전류를 각각 전압으로 변환한다. 복수의 어드레스 이벤트 검출 회로(231)는, 복수의 전류 전압 변환 회로(320)로부터 출력되는 전압의 변화를 각각 검출한다. 제1 접지 배선(424)은, 제1 영역의 외측에 위치하는 제2 영역에 마련되고, 복수의 광전 변환 소자(311)에 제1 접지 전위를 공급한다. 제2 접지 배선(421)은, 제2 영역에 마련되고, 복수의 전류 전압 변환 회로(320)에, 상기 제1 접지 전위와는 다른 전압치의 제2 접지 전위를 공급한다.
Description
본 개시는, 고체 촬상 장치 및 촬상 장치에 관한 것이다.
근래, 화소 어드레스마다, 그 화소의 광량이 임계치를 초과한 취지를 어드레스 이벤트로서 리얼 타임으로 검출하는 어드레스 이벤트 검출 회로를 화소마다 마련한 비동기형의 고체 촬상 장치가 제안되어 있다(예를 들면, 특허 문헌 1 참조).
또한, 비동기형의 고체 촬상 장치에서, 포토 다이오드의 애노드 및 증폭 트랜지스터의 백 게이트에 기준 전위보다도 낮은 소정 전위를 공급하는 고체 촬상 장치가 제안되어 있다(예를 들면, 특허 문헌 2 참조).
그렇지만, 상기 종래 기술에서는, 기준 전위와 다른 값의 소정 전위를 어떻게 하여 포토 다이오드의 애노드에 공급하는지, 보다 구체적인 공급의 방법에 관해 기재가 되어 있지 않고, 소정 전위의 공급의 방법에 검토의 여지가 있었다.
그래서, 본 개시에서는, 기준 전위와 다른 값의 소정 전위를 포토 다이오드에 공급 가능한 고체 촬상 장치 및 촬상 장치를 제공한다.
본 개시에 의하면, 고체 촬상 장치가 제공된다. 고체 촬상 장치는, 복수의 광전 변환 소자와, 복수의 전류 전압 변환 회로와, 복수의 어드레스 이벤트 검출 회로와, 제1 접지 배선과, 제2 접지 배선을 구비한다. 복수의 광전 변환 소자는, 제1 영역에 나란히 배치된다. 복수의 전류 전압 변환 회로는, 상기 복수의 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환한다. 복수의 어드레스 이벤트 검출 회로는, 상기 복수의 전류 전압 변환 회로로부터 출력되는 상기 전압의 변화를 각각 검출한다. 제1 접지 배선은, 상기 제1 영역의 외측에 위치하는 제2 영역에 마련되고, 상기 복수의 광전 변환 소자에 제1 접지 전위를 공급한다. 제2 접지 배선은, 상기 제2 영역에 마련되고, 상기 복수의 전류 전압 변환 회로에, 상기 제1 접지 전위와는 다른 전압치의 제2 접지 전위를 공급한다.
도 1은 본 개시의 실시 형태에 관한 촬상 장치의 한 구성례를 도시하는 블록도.
도 2는 본 개시의 실시 형태에 관한 고체 촬상 소자의 적층 구조를 설명하기 위한 도면.
도 3은 본 개시의 실시 형태에 관한 수광 기판의 평면 구성을 설명하기 위한 도면.
도 4는 본 개시의 실시 형태에 관한 회로 기판의 평면 구성을 설명하기 위한 도면.
도 5는 본 개시의 실시 형태에 관한 유효 화소의 구성을 설명하기 위한 도면.
도 6은 본 개시의 실시 형태에 관한 유효 화소의 회로 구성을 도시하는 도면.
도 7은 본 개시의 실시 형태에 관한 전류 전압 변환 회로의 다른 회로 구성을 도시하는 도면.
도 8은 본 개시의 실시 형태에 관한 제1 접지 전위 및 제2 접지 전위에 관해 설명하기 위한 도면.
도 9는 본 개시의 실시 형태에 관한 수광부의 레이아웃 구성을 설명하기 위한 도면.
도 10은 본 개시의 실시 형태에 관한 수광 회로의 레이아웃 구성을 설명하기 위한 도면.
도 11은 도 9의 A-A'선을 따라 수광부를 절단했을 때의 단면도.
도 12는 본 개시의 실시 형태에 관한 고체 촬상 장치의 단면 구성을 도시하는 도면.
도 13은 본 개시의 실시 형태에 관한 고체 촬상 장치의 평면 구성을 도시하는 도면.
도 14는 본 개시의 실시 형태의 제1 변형례에 관한 수광 회로의 구성례를 도시하는 도면.
도 15는 본 개시의 실시 형태의 제1 변형례에 관한 고체 촬상 장치의 평면 구성을 도시하는 도면.
도 16은 본 개시의 실시 형태의 제2 변형례에 관한 수광 회로의 한 예를 도시하는 도면.
도 17은 본 개시의 실시 형태의 제2 변형례에 관한 고체 촬상 장치의 평면 구성을 도시하는 도면.
도 18은 본 개시의 실시 형태의 제3 변형례에 관한 유효 화소의 회로 구성을 도시하는 도면.
도 19는 본 개시의 실시 형태의 제4 변형례에 관한 어드레스 이벤트 검출부의 구성례를 도시하는 블록도.
도 20은 본 개시의 실시 형태의 제5 변형례에 관한 촬상 시스템에서의 촬상 장치의 구성의 한 예를 도시하는 블록도.
도 21은 본 개시의 실시 형태에 관한 거리 측정 시스템의 구성의 한 예를 도시하는 개략도.
도 22는 본 개시의 실시 형태에 관한 회로 구성의 한 예를 도시하는 블록도.
도 2는 본 개시의 실시 형태에 관한 고체 촬상 소자의 적층 구조를 설명하기 위한 도면.
도 3은 본 개시의 실시 형태에 관한 수광 기판의 평면 구성을 설명하기 위한 도면.
도 4는 본 개시의 실시 형태에 관한 회로 기판의 평면 구성을 설명하기 위한 도면.
도 5는 본 개시의 실시 형태에 관한 유효 화소의 구성을 설명하기 위한 도면.
도 6은 본 개시의 실시 형태에 관한 유효 화소의 회로 구성을 도시하는 도면.
도 7은 본 개시의 실시 형태에 관한 전류 전압 변환 회로의 다른 회로 구성을 도시하는 도면.
도 8은 본 개시의 실시 형태에 관한 제1 접지 전위 및 제2 접지 전위에 관해 설명하기 위한 도면.
도 9는 본 개시의 실시 형태에 관한 수광부의 레이아웃 구성을 설명하기 위한 도면.
도 10은 본 개시의 실시 형태에 관한 수광 회로의 레이아웃 구성을 설명하기 위한 도면.
도 11은 도 9의 A-A'선을 따라 수광부를 절단했을 때의 단면도.
도 12는 본 개시의 실시 형태에 관한 고체 촬상 장치의 단면 구성을 도시하는 도면.
도 13은 본 개시의 실시 형태에 관한 고체 촬상 장치의 평면 구성을 도시하는 도면.
도 14는 본 개시의 실시 형태의 제1 변형례에 관한 수광 회로의 구성례를 도시하는 도면.
도 15는 본 개시의 실시 형태의 제1 변형례에 관한 고체 촬상 장치의 평면 구성을 도시하는 도면.
도 16은 본 개시의 실시 형태의 제2 변형례에 관한 수광 회로의 한 예를 도시하는 도면.
도 17은 본 개시의 실시 형태의 제2 변형례에 관한 고체 촬상 장치의 평면 구성을 도시하는 도면.
도 18은 본 개시의 실시 형태의 제3 변형례에 관한 유효 화소의 회로 구성을 도시하는 도면.
도 19는 본 개시의 실시 형태의 제4 변형례에 관한 어드레스 이벤트 검출부의 구성례를 도시하는 블록도.
도 20은 본 개시의 실시 형태의 제5 변형례에 관한 촬상 시스템에서의 촬상 장치의 구성의 한 예를 도시하는 블록도.
도 21은 본 개시의 실시 형태에 관한 거리 측정 시스템의 구성의 한 예를 도시하는 개략도.
도 22는 본 개시의 실시 형태에 관한 회로 구성의 한 예를 도시하는 블록도.
이하에 첨부 도면을 참조하면서, 본 개시의 알맞은 실시의 형태에 관해 상세히 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 관해서는, 동일한 부호를 붙임에 의해 중복 설명을 생략한다.
또한, 본 명세서 및 도면에서, 다른 실시 형태의 유사한 구성 요소에 관해서는, 동일한 부호의 뒤에 다른 알파벳을 붙여서 구별하는 경우가 있다. 단, 유사한 구성 요소의 각각을 특히 구별할 필요가 없는 경우, 동일 부호만을 붙인다.
또한, 이하의 설명에서 참조되는 도면은, 본 개시의 실시 형태의 설명과 그 이해를 촉구하기 위한 도면으로, 알기 쉽게 하기 위해, 도면 중에 도시되는 형상이나 치수, 비 등은 실제와 다른 경우가 있다. 또한, 도면 중에 도시되는 고체 촬상 소자 및 고체 촬상 장치는, 이하의 설명과 공지의 기술을 참작하여 적절히, 설계 변경할 수 있다. 또한, 고체 촬상 소자의 단면도를 이용한 설명에서의, 고체 촬상 소자의 적층 구조의 상하 방향은, 고체 촬상 소자에 대해 광이 입사하는 입사면을 아래로 한 경우의 상대 방향에 대응하고, 실제의 중력 가속도를 따른 상하 방향과는 다른 경우가 있다.
또한, 이하의 회로 구성의 설명에서는, 특별한 단서가 없는 한은, 「전기적으로 접속」이란, 복수의 요소 사이를 전기가 도통하도록 접속하는 것을 의미한다. 덧붙여서, 이하의 설명에서의 「전기적으로 접속」에는, 복수의 요소를 직접적으로, 또한, 전기적으로 접속하는 경우뿐만 아니라, 다른 요소를 통하여 간접적으로, 또한, 전기적으로 접속하는 경우도 포함하는 것으로 한다.
또한, 이하의 설명에서는, 「게이트」란, 전계 효과 트랜지스터(Field Effect Transistor: FET)의 게이트 전극을 나타낸다. 「드레인」이란, FET의 드레인 전극 또는 드레인을 나타내고, 「소스」란, FET의 소스 전극 또는 소스를 나타낸다.
또한, 이하의 설명에서는, 구체적인 길이(수치)나 형상에 관한 기재는, 수학적으로 정의되는 수치와 동일한 값이나 기하학적으로 정의되는 형상만을 의미하는 것이 아니다. 상세하게는, 이하의 설명에서의 구체적인 길이(수치)나 형상에 관한 기재는, 촬상 장치, 그 제조 공정, 및, 그 사용·동작에서 허용될 정도의 차이(오차·변형)가 있는 경우나 그 형상에 유사한 형상까지도 포함하는 것으로 한다.
또한, 설명은 이하의 순서로 행하는 것으로 한다.
1. 시작
2. 촬상 장치의 구성례
3. 고체 촬상 장치의 구성례
4. 유효 화소의 구성례
5. 수광부의 구성례
5. 1. 수광부의 레이아웃 구성에 관해
5. 2. 수광부의 단면 구성에 관해
6. 고체 촬상 장치의 상세 구성
7. 제1 변형례
8. 제2 변형례
9. 제3 변형례
10. 제4 변형례
11. 제5 변형례
12. 응용례
13. 마무리
≪1. 시작≫
종래, 수직 동기 신호 등의 동기 신호에 동기하여 화상 데이터(프레임)를 촬상하는 동기형의 고체 촬상 소자가 촬상 장치 등에서 이용되고 있다. 이 일반적인 동기형의 고체 촬상 소자에서는, 동기 신호의 주기(예를 들면, 1/60초)마다밖에 화상 데이터를 취득할 수 없기 때문에, 교통이나 로봇 등에 관한 분야에서, 보다 고속의 처리가 요구된 경우에 대응하는 것이 곤란하다.
그래서, 화소 어드레스마다, 그 화소의 광량이 임계치를 초과한 취지를 어드레스 이벤트로서 리얼 타임으로 검출하는 어드레스 이벤트 검출 회로를 화소마다 마련한 비동기형의 고체 촬상 소자가 제안되어 있다. 이 고체 촬상 소자에서는, 포토 다이오드와, 어드레스 이벤트를 검출하기 위한 복수의 트랜지스터가 화소마다 배치된다.
그렇지만, 상기 종래 기술에서는, 전원 전위의 저하나 접지 전압의 상승 등의 전압 변동에 의해 포토 다이오드의 역바이어스가 낮아지면, 그 포토 다이오드의 감도가 저하될 우려가 있다. 이 때문에, 이들 감도의 부족에 기인하여, 신호 품질이 저하된다는 문제가 있다. 포토 다이오드의 면적을 크게 하면, 감도를 향상시킬 수 있는데, 단위 면적당의 화소수가 감소하기 때문에 바람직하지 않다. 또한, 전원 전위를 충분히 높게 함에 의해서도 감도를 향상시킬 수 있는데, 소비 전력이 증대하기 때문에 바람직하지 않다. 즉, 상기 종래 기술에서는, 유효 화소로부터 출력되는 신호의 품질을 향상시키는 것이 곤란했었다.
그래서, 상술한 문제점을 극복하고, 유효 화소로부터 출력되는 신호의 품질을 향상시킬 수 있는 기술의 실현이 기대되고 있다.
≪2. 촬상 장치의 구성례≫
우선, 실시 형태에 관한 촬상 장치(100)의 구성에 관해, 도 1을 참조하면서 설명한다. 도 1은, 본 개시의 실시 형태에 관한 촬상 장치(100)의 한 구성례를 도시하는 블록도이다.
실시 형태에 관한 촬상 장치(100)는, 촬상 렌즈(110)와, 고체 촬상 장치(200)와, 기록부(120)와, 제어부(130)를 구비한다. 이 촬상 장치(100)로서는, 웨어러블 디바이스에 탑재되는 카메라나, 차량 탑재 카메라 등이 상정된다.
촬상 렌즈(110)는, 광학계의 한 예이고, 피사체로부터의 입사광을 취입하여 고체 촬상 장치(200)의 촬상면상에 결상시킨다.
고체 촬상 장치(200)는, DVS(Dynamic Vision Sensor)라고도 호칭되고, 복수의 화소의 각각에 관해, 휘도의 변화량의 절대치가 임계치를 초과한 취지를 어드레스 이벤트로서 검출한다. 이 어드레스 이벤트는, 예를 들면, 휘도의 상승량이 상한 임계치를 초과한 취지를 나타내는 온 이벤트와, 휘도의 저하량이 상한 임계치 미만의 하한 임계치를 하회한 취지를 나타내는 오프 이벤트를 포함한다.
그리고, 고체 촬상 장치(200)는, 어드레스 이벤트의 검출 결과를 나타내는 검출 신호를 화소마다 생성한다. 각각의 검출 신호는, 온 이벤트의 유무를 나타내는 온 이벤트 검출 신호(VCH)(도 6 참조)와, 오프 이벤트의 유무를 나타내는 오프 이벤트 검출 신호(VCL)(도 6 참조)를 포함한다.
고체 촬상 장치(200)는, 검출 신호로 이루어지는 화상 데이터에 대해, 화상 인식 처리 등의 소정의 신호 처리를 실행하고, 그 처리 후의 데이터를 기록부(120)에 신호선(209)을 통하여 출력한다.
기록부(120)는, 고체 촬상 장치(200)로부터의 데이터를 기록한다. 제어부(130)는, 고체 촬상 장치(200)를 제어하여, 이러한 고체 촬상 장치(200)에 화상 데이터를 촬상시킨다.
≪3. 고체 촬상 장치의 구성례≫
다음으로, 실시 형태에 관한 고체 촬상 장치(200)의 구성에 관해, 도 2∼도 10을 참조하면서 설명한다. 도 2는, 본 개시의 실시 형태에 관한 고체 촬상 장치(200)의 적층 구조를 설명하기 위한 도면이다.
실시 형태에 관한 고체 촬상 장치(200)는, 회로 기판(202)과, 이러한 회로 기판(202)에 적층되는 수광 기판(201)을 구비한다. 수광 기판(201) 및 회로 기판(202)은, 비아나 Cu-Cu 접합, 범프 등의 접속부를 통하여 전기적으로 접속된다.
도 3은, 본 개시의 실시 형태에 관한 수광 기판(201)의 평면 구성을 설명하기 위한 도면이다. 도 3에 도시하는 바와 같이, 수광 기판(201)은, 수광부(210)와, 비아 배치부(221)와, 비아 배치부(222)를 가진다.
수광부(210)에는, 복수의 수광 회로(211)가 2차원 격자형상으로 배열된다. 이러한 수광 회로(211)는, 입사광을 광전 변환하여 광 전류를 생성하고, 그 광전류를 전류 전압 변환하여 전압 신호를 출력하는 것이다. 이들 수광 회로(211)의 각각에는, 행 어드레스 및 열 어드레스로 이루어지는 화소 어드레스가 할당된다.
비아 배치부(221) 및 비아 배치부(222)에는, 회로 기판(202)(도 4 참조)과 접속되는 비아가 배치된다.
도 4는, 본 개시의 실시 형태에 관한 회로 기판(202)의 평면 구성을 설명하기 위한 도면이다. 도 4에 도시하는 바와 같이, 회로 기판(202)은, 어드레스 이벤트 검출부(230)와, 신호 처리 회로(240)와, 행 구동 회로(251)와, 열 구동 회로(252)와, 비아 배치부(261)와, 비아 배치부(262)를 가진다.
어드레스 이벤트 검출부(230)에는, 복수의 어드레스 이벤트 검출 회로(231)가 2차원 격자형상으로 배열된다. 어드레스 이벤트 검출 회로(231)는, 수광 회로(211)로부터의 전압 신호를 양자화하고, 이러한 양자화된 전압 신호를 검출 신호로서 출력한다.
어드레스 이벤트 검출 회로(231)의 각각에는 화소 어드레스가 할당되고, 동일 어드레스의 수광 회로(211)와 전기적으로 접속된다. 또한, 실시 형태에서, 동일 어드레스의 수광 회로(211) 및 어드레스 이벤트 검출 회로(231)는, 평면시로 같은 위치에 배치된다.
신호 처리 회로(240)는, 어드레스 이벤트 검출부(230)로부터의 검출 신호에 대해 소정의 신호 처리를 실행한다. 예를 들면, 신호 처리 회로(240)는, 이러한 검출 신호를 화소 신호로서 2차원 격자형상으로 배열하고, 화소마다 2비트의 정보를 갖는 화상 데이터를 취득한다. 그리고, 신호 처리 회로(240)는, 취득된 화상 데이터에 대해 화상 인식 처리 등의 신호 처리를 실행한다.
행 구동 회로(251)는, 행 어드레스를 선택하고, 선택된 행 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(230)에 출력시킨다. 열 구동 회로(252)는, 열 어드레스를 선택하고, 선택된 열 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(230)에 출력시킨다. 비아 배치부(261) 및 비아 배치부(262)에는, 수광 기판(201)(도 3 참조)과 접속되는 비아가 배치된다.
≪4. 유효 화소의 구성례≫
도 5는, 본 개시의 실시 형태에 관한 유효 화소(310)의 구성을 설명하기 위한 도면이다. 도 5에 도시하는 바와 같이, 유효 화소(310)의 각각은, 동일한 화소 어드레스가 할당된 수광 기판(201) 내의 수광 회로(211)와, 회로 기판(202) 내의 어드레스 이벤트 검출 회로(231)로 구성된다.
전술한 바와 같이, 수광 기판(201) 및 회로 기판(202)에는, 복수의 수광 회로(211)와, 복수의 어드레스 이벤트 검출 회로(231)가 2차원 격자형상으로 배열되어 있다. 또한, 동일 어드레스의 수광 회로(211) 및 어드레스 이벤트 검출 회로(231)는, 평면시로 같은 위치에 배치된다.
즉, 실시 형태에 관한 고체 촬상 장치(200)에서는, 한 조(組)의 수광 회로(211) 및 어드레스 이벤트 검출 회로(231)로 구성되는 유효 화소(310)가, 2차원 격자형상으로 배열된다. 그리고, 한 조의 수광 회로(211)와 어드레스 이벤트 검출 회로(231) 사이가, 접합부(203)에서 비아나 Cu-Cu 접합, 범프 등의 접속부를 통하여 전기적으로 접속된다.
도 6은, 본 개시의 실시 형태에 관한 유효 화소(310)의 회로 구성을 도시하는 도면이다. 도 6에 도시하는 바와 같이, 유효 화소(310)는, 포토 다이오드(311)와, 전류 전압 변환 회로(320)와, 버퍼(330)와, 감산기(340)와, 양자화기(350)와, 전송 회로(360)를 구비한다.
(유효 화소)
본 개시의 실시 형태에서는, 이러한 유효 화소(310)의 각 부(部) 중, 포토 다이오드(311)와, 전류 전압 변환 회로(320)의 LG 트랜지스터(321)(제1 트랜지스터의 한 예), 증폭 트랜지스터(322)(제2 트랜지스터의 한 예)가 수광 회로(211)에 포함된다. 또한, 유효 화소(310)의 각 부 중, 버퍼(330)와, 감산기(340)와, 양자화기(350)와, 전송 회로(360)가 어드레스 이벤트 검출 회로(231)에 포함된다.
즉, 본 개시의 실시 형태에서는, 유효 화소(310)가, 포토 다이오드(311)와, 전류 전압 변환 회로(320)와, 어드레스 이벤트 검출 회로(231)를 가진다.
포토 다이오드(311)는, 입사광을 광전 변환하여 광 전류를 생성한다. 그리고, 포토 다이오드(311)는, 생성한 광 전류를 전류 전압 변환 회로(320)에 공급한다.
전류 전압 변환 회로(320)는, 포토 다이오드(311)로부터의 광 전류를, 그 대수(對數)의 전압 신호로 변환한다. 그리고, 전류 전압 변환 회로(320)는, 변환한 전압 신호를 버퍼(330)에 공급한다.
버퍼(330)는, 전류 전압 변환 회로(320)로부터 보내지는 전압 신호를 보정하여, 이 보정된 신호를 감산기(340)에 출력한다. 실시 형태에 관한 유효 화소(310)에서는, 이러한 버퍼(330)에 의해 후단을 구동하는 구동력을 향상시킬 수 있음과 함께, 후단의 스위칭 동작에 따르는 노이즈의 아이솔레이션을 확보할 수 있다.
감산기(340)는, 버퍼(330)로부터 보내지는 보정 신호의 변화량을 감산 처리에 의해 구한다. 그리고, 감산기(340)는, 구한 변화량을 미분 신호로서 양자화기(350)에 공급한다.
양자화기(350)는, 미분 신호와 소정의 임계치의 비교에 의해, 아날로그의 미분 신호를 디지털의 검출 신호로 변환(즉, 양자화)한다. 실시 형태에 관한 양자화기(350)는, 미분 신호와 상한 임계치 및 하한 임계치의 각각을 비교하고, 그러한 비교 결과를 2비트의 검출 신호로서 전송 회로(360)에 공급한다.
전송 회로(360)는, 열 구동 회로(252)로부터의 열 구동 신호에 따라, 검출 신호를 신호 처리 회로(240)에 전송한다.
각 부의 구체적인 회로 구성에 관해 이하에 설명한다.
(포토 다이오드)
포토 다이오드(311)의 캐소드는, 후술하는 전류 전압 변환 회로(320)의 LG 트랜지스터(321)의 소스에 접속된다. 또한, 포토 다이오드(311)의 애노드는, 제1 접지 전위(VNEG)의 단자에 접속된다. 이와 같이, 포토 다이오드(311)에는, 제1 접지 전위(VNEG)가 공급된다. 또한, 제1 접지 전위(VNEG)에 관해서는 후술한다.
(전류 전압 변환 회로)
전류 전압 변환 회로(320)는, LG 트랜지스터(321)와, 증폭 트랜지스터(322)와, 정전류 회로(323)를 가진다. LG 트랜지스터(321) 및 증폭 트랜지스터(322)로는, 예를 들면, N형의 MOS(Metal-Oxide-Semiconductor) 트랜지스터가 이용된다. 또한, 정전류 회로(323)는, 예를 들면, P형의 MOS 트랜지스터 등의 부하 MOS 트랜지스터가 이용된다.
LG 트랜지스터(321)의 소스는 포토 다이오드(311)의 캐소드에 접속되고, 드레인은 전원 전위(VDD)의 단자에 접속된다. 포토 다이오드(311)의 애노드는, 접지 전위의 단자에 접속된다. 정전류 회로(323) 및 증폭 트랜지스터(322)는, 전원 전위(VDD)의 단자와 제2 접지 전위(VSS)의 단자 사이에서, 이 순서로 직렬로 접속된다. 또한, 제2 접지 전위(VSS)에 관해서는 후술한다.
정전류 회로(323)와 증폭 트랜지스터(322)의 접속점은, LG 트랜지스터(321)의 게이트와 버퍼(330)의 입력 단자에 접속된다. LG 트랜지스터(321)와 포토 다이오드(311)의 접속점은, 증폭 트랜지스터(322)의 게이트에 접속된다. 정전류 회로(323)의 게이트에는, 소정의 바이어스 전압(Vblog)이 인가된다.
그리고, LG 트랜지스터(321)는, 포토 다이오드(311)에서 생성된 광 전류를 게이트와 소스 사이의 전압으로 변환하고, 증폭 트랜지스터(322)는, 이러한 광 전류에 응한 전위의 게이트와 접지 전위의 소스 사이의 전압을 증폭하여 드레인으로부터 출력한다.
또한, 정전류 회로(323)는, 바이어스 전압(Vblog)에 의거하는 정전류를 증폭 트랜지스터(322)에 공급한다. 이와 같은 구성에 의해, 전류 전압 변환 회로(320)는, 포토 다이오드(311)로부터의 광 전류를 전압 신호로 변환한다.
이와 같이, 전류 전압 변환 회로(320)는, 증폭 트랜지스터(322) 및 정전류 회로(323)와, 정전류 회로(323)를 구비한, 이른바 소스 팔로워형의 전류 전압 변환 회로이다.
또한, 실시 형태에 관한 고체 촬상 장치(200)에서는, 포토 다이오드(311)와, LG 트랜지스터(321)와, 증폭 트랜지스터(322)가 수광 기판(201)에 배치되고, 정전류 회로(323) 이후의 회로가 회로 기판(202)에 배치된다.
여기서, 도 7을 이용하여, 전류 전압 변환 회로(320)의 다른 구성례에 관해 설명한다. 도 7은, 본 개시의 실시 형태에 관한 전류 전압 변환 회로(320)의 다른 회로 구성을 도시하는 도면이다. 도 7에 도시하는 바와 같이, 전류 전압 변환 회로(320)가, 2개의 LG 트랜지스터(321 및 324)와, 2개의 증폭 트랜지스터(322 및 325)와, 정전류 회로(323)를 구비한, 이른바 게인 부스트형의 전류 전압 변환 회로라도 좋다.
게인 부스트형인 경우, 도 7에 도시하는 바와 같이, LG 트랜지스터(321)의 소스 및 증폭 트랜지스터(322)의 게이트는, 예를 들면, 포토 다이오드(311)에서의 캐소드에 접속된다. 또한, LG 트랜지스터(321)의 드레인은, 예를 들면, LG 트랜지스터(324)(제3 트랜지스터의 한 예)의 소스 및 증폭 트랜지스터(325)의 게이트에 접속된다. LG 트랜지스터(324)의 드레인은, 예를 들면, 전원 전위(VDD)의 단자에 접속된다.
또한, 예를 들면, 증폭 트랜지스터(325)(제4 트랜지스터의 한 예)의 소스는 LG 트랜지스터(321)의 게이트 및 증폭 트랜지스터(322)의 드레인에 접속된다. 증폭 트랜지스터(325)의 드레인은, 예를 들면, 정전류 회로(323)를 통하여 전원 전위(VDD)의 단자에 접속된다.
전류 전압 변환 회로(320)를 도 6 또는 도 7에 도시하는 바와 같은 접속 관계로 함으로써, 루프형상의 소스 팔로워 회로가 구성된다. 이에 의해, 포토 다이오드(311)로부터의 광 전류가, 그 전하량에 응한 대수치의 전압 신호로 변환된다. 또한, LG 트랜지스터(324)와, 증폭 트랜지스터(325)는, 각각 예를 들어 N형의 MOS 트랜지스터로 구성되어도 좋다.
(VNEG 및 VSS)
다음으로, 도 8을 이용하여, 상술한 제1 접지 전위(VNEG) 및 제2 접지 전위(VSS)에 관해 설명한다. 도 8은, 본 개시의 실시 형태에 관한 제1 접지 전위(VNEG) 및 제2 접지 전위(VSS)에 관해 설명하기 위한 도면이다.
상술한 바와 같이, 포토 다이오드(311)의 애노드에는, 제1 접지 전위(VNEG)가 인가되고, 전류 전압 변환 회로(320)의 증폭 트랜지스터(322)의 소스에는 제2 접지 전위(VSS)가 인가된다(도 6 참조). 제1 접지 전위(VNEG)의 전압치는, 제2 접지 전위(VSS)의 전압치보다 작아지도록, 예를 들면, 부 바이어스로 설정된다. 제2 접지 전위(VSS)의 전압치가 「0V」인 경우, 제1 접지 전위(VNEG)의 전압치는, 예를 들어 「-1V」 정도로 설정된다.
이와 같이, 포토 다이오드(311)의 애노드에 제1 접지 전위(VNEG)를 인가함으로써, 도 8에 도시하는 바와 같이, 포토 다이오드(311)의 포텐셜 구배를 크게 할 수 있다. 또한, 도 8에서는, 포토 다이오드(311)를 PD, LG 트랜지스터(321)를 LGT로서 도시하고 있다. 도 8에 도시하는 바와 같이, 포토 다이오드(311)의 포텐셜 구배가 커짐으로써, 포토 다이오드(311)에 발생한 전하(도 8의 「e-」)가 LG 트랜지스터(321)에 전송되기 쉬워진다. 이에 의해, 포토 다이오드(311)의 감도를 향상시킬 수 있고, 유효 화소로부터 출력되는 신호의 품질을 향상시킬 수 있다.
(버퍼)
도 6의 설명에 돌아간다. 버퍼(330)는, P형 트랜지스터(331)와 P형 트랜지스터(332)를 가진다. P형 트랜지스터(331) 및 P형 트랜지스터(332)로는, 예를 들면, MOS 트랜지스터가 이용된다.
P형 트랜지스터(331) 및 P형 트랜지스터(332)는, 전원 전위(VDD)의 단자와 제2 접지 전위(VSS)의 단자 사이에서, 이 순서로 직렬로 접속된다. P형 트랜지스터(331)의 게이트에는 소정의 바이어스 전압(Vbsf)이 인가된다. P형 트랜지스터(332)의 게이트는, 전류 전압 변환 회로(320)의 출력 단자에 접속된다.
이와 같은 구성에 의해, 버퍼(330)는, 보정된 전압 신호를 P형 트랜지스터(331)와 P형 트랜지스터(332)의 접속점에서 감산기(340)에 출력한다.
(감산기)
감산기(340)는, 콘덴서(341)와, P형 트랜지스터(342)와, 콘덴서(343)와, P형 트랜지스터(344)와, N형 트랜지스터(345)를 가진다. P형 트랜지스터(342), P형 트랜지스터(344) 및 N형 트랜지스터(345)로는, 예를 들면, MOS 트랜지스터가 이용된다.
P형 트랜지스터(344) 및 N형 트랜지스터(345)는, 전원 전위(VDD)의 단자와 제2 접지 전위(VSS)의 단자 사이에서, 이 순서로 직렬로 접속된다. N형 트랜지스터(345)의 게이트에는 소정의 바이어스 전압(Vba)이 인가된다.
P형 트랜지스터(344) 및 N형 트랜지스터(345)는, P형 트랜지스터(344)의 게이트를 입력 단자, P형 트랜지스터(344)와 N형 트랜지스터(345)의 접속점을 출력 단자로 한 경우에, 입력 신호를 반전하여 출력하는 인버터로서 기능한다.
콘덴서(341)의 일단은 버퍼(330)의 출력 단자에 접속되고, 타단은 인버터의 입력 단자(즉, P형 트랜지스터(344)의 게이트)에 접속된다. 콘덴서(343)의 일단은 인버터의 입력 단자에 접속되고, 타단은 인버터의 출력 단자(즉, P형 트랜지스터(344)와 N형 트랜지스터(345)의 접속점)에 접속된다.
P형 트랜지스터(342)는, 콘덴서(343)의 양단을 접속하는 경로를, 행 구동 회로(251)로부터 출력되는 행 구동 신호에 따라 개폐한다.
P형 트랜지스터(342)를 온 했을 때에는, 콘덴서(341)의 버퍼(330)측에 전압 신호(Vinit)가 입력되고, 그 역측은 가상 접지 단자가 된다. 이 가상 접지 단자의 전위를 편의상, 제로로 한다.
이때, 콘덴서(341)에 축적되어 있는 전하(Qinit)는, 콘덴서(341)의 용량을 C1이라고 하면, 이하의 식(1)에 의해 표시된다. 한편, 콘덴서(343)의 양단은, 단락되어 있기 때문에, 그 축적 전하는 제로가 된다.
Qinit=C1×Vinit …(1)
다음으로, P형 트랜지스터(342)가 오프 되어, 콘덴서(341)의 버퍼(330)측의 전압이 변화하여 Vafter가 된 경우를 생각하면, 콘덴서(341)에 축적되는 전하(Qafter)는, 이하의 식(2)에 의해 표시된다.
Qafter=C1×Vafter …(2)
한편, 콘덴서(343)에 축적되는 전하(Q2)는, 콘덴서(343)의 용량을 C2, 출력 전압을 Vout로 하면, 이하의 식(3)에 의해 표시된다.
Q2=-C2×Vout …(3)
이때, 콘덴서(341) 및 콘덴서(343)의 총 전하량은 변화하지 않기 때문에, 이하의 식(4)이 성립한다.
Qinit=Qafter+Q2 …(4)
그리고, 상기 식(4)에 식(1)∼(3)를 대입하여 변형하면, 이하의 식(5)이 얻어진다.
Vout=-(C1/C2)×(Vafter-Vinit) …(5)
상기 식(5)은, 전압 신호의 감산 동작을 나타내고, 감산 결과의 이득은 C1/C2가 된다. 통상, 이득을 최대화하는 것이 요구되기 때문에, 용량(C1)을 크게, 용량(C2)을 작게 설계하는 것이 바람직하다. 한편으로, 용량(C2)이 너무 작으면, kTC 노이즈가 증대하고, 노이즈 특성이 악화될 우려가 있기 때문에, 용량(C2)의 용량 삭감은, 노이즈를 허용할 수 있는 범위로 제한된다.
또한, 유효 화소(310)마다 감산기(340)가 탑재되기 때문에, 용량(C1)이나 용량(C2)에는, 면적상의 제약이 있다. 이들을 고려하여, 예를 들면, 용량(C1)은, 20∼200펨토패럿(fF)의 값으로 설정되고, 용량(C2)은, 1∼20펨토패럿(fF)의 값으로 설정된다.
(양자화기)
양자화기(350)는, P형 트랜지스터(351)와, N형 트랜지스터(352)와, P형 트랜지스터(353)와, N형 트랜지스터(354)를 가진다. P형 트랜지스터(351), N형 트랜지스터(352), P형 트랜지스터(353) 및 N형 트랜지스터(354)로는, 예를 들면, MOS 트랜지스터가 이용된다.
P형 트랜지스터(351) 및 N형 트랜지스터(352)는, 전원 전위(VDD)의 단자와 제2 접지 전위(VSS)의 단자 사이에서, 이 순서로 직렬로 접속된다. P형 트랜지스터(353) 및 N형 트랜지스터(354)는, 전원 전위(VDD)의 단자와 제2 접지 전위(VSS)의 단자 사이에서, 이 순서로 직렬로 접속된다.
또한, P형 트랜지스터(351)의 게이트 및 P형 트랜지스터(353)의 게이트는, 감산기(340)의 출력 단자에 접속된다. N형 트랜지스터(352)의 게이트에는 상한 임계치를 나타내는 바이어스 전압(Vbon)이 인가되고, N형 트랜지스터(354)의 게이트에는 하한 임계치를 나타내는 바이어스 전압(Vboff)이 인가된다.
P형 트랜지스터(351) 및 N형 트랜지스터(352)의 접속점은, 전송 회로(360)에 접속된다. 양자화기(350)에서는, 이러한 접속점의 전압이, 온 이벤트 검출 신호(VCH)로서 전송 회로(360)에 출력된다.
P형 트랜지스터(353) 및 N형 트랜지스터(354)의 접속점은, 전송 회로(360)에 접속된다. 양자화기(350)에서는, 이러한 접속점의 전압이, 오프 이벤트 검출 신호(VCL)로서 출력된다.
이와 같은 구성에 의해, 양자화기(350)는, 미분 신호가 상한 임계치를 초과한 경우에 하이 레벨의 온 이벤트 검출 신호(VCH)를 출력하고, 미분 신호가 하한 임계치를 하회한 경우에 로우 레벨의 오프 이벤트 검출 신호(VCL)를 출력한다. 즉, 실시 형태에 관한 고체 촬상 소자(200)는, 온 이벤트 및 오프 이벤트의 양방의 유무를 동시에 검출할 수 있다.
또한, 버퍼(330), 감산기(340) 및 양자화기(350)에는, 전류 전압 변환 회로(320)와 같은 제2 접지 전위(VSS)가 공급된다고 했지만, 이것으로 한정되지 않는다. 상술한 바와 같이, 포토 다이오드(311)와, LG 트랜지스터(321)와, 증폭 트랜지스터(322)가 수광 기판(201)에 배치되고, 정전류 회로(323) 이후의 회로가 회로 기판(202)에 배치된다. 그때문에, 다른 기판(수광 기판(201) 및 회로 기판(202))에서 다른 접지 전위가 공급되도록 해도 좋다.
≪5. 수광부의 구성례≫
<5. 1. 수광부의 레이아웃 구성에 관해>
도 9는, 본 개시의 실시 형태에 관한 수광부(210)의 레이아웃 구성을 설명하기 위한 도면이다. 도 9는, 수광부(210)의 평면도이고, 수광 기판(201)의 적층 방향에 대해 수광 기판(201)을 절단한 단면을 도시하고 있다.
수광부(210)는, 매트릭스상에 배치된 수광 회로(211)를 복수 가진다. 도 9에서는, 3×3의 수광 회로(211)를 도시하고 있는데, 수광 회로(211)의 수는 이것으로 한정되지 않고 3×3 미만이라도 좋고, 3×3보다 많아도 좋다. 수광 회로(211)는, 화소 분리부(410)에 의해 분리된다.
여기서, 도 10을 이용하여 수광 회로(211)의 레이아웃 구성에 관해 설명한다. 도 10은, 본 개시의 실시 형태에 관한 수광 회로(211)의 레이아웃 구성을 설명하기 위한 도면이다. 도 10은, 수광 회로(211)의 평면도이고, 수광 기판(201)의 적층 방향에 대해 수광 기판(201)을 절단한 단면을 도시하고 있다.
도 10에 도시하는 바와 같이, LG 트랜지스터(321)의 소스는, 포토 다이오드(311)의 변(S1)의 개략 중앙에 접속된다. 이러한 변(S1)은, 포토 다이오드(311)가 갖는 복수의 변 중에서 화소 분리부(410)와의 거리가 가장 긴 변이다. LG 트랜지스터(321)는, 제1 방향(도 10에서의 횡방향)으로 늘어나도록 형성된다. 제1 방향은, 예를 들어 변(S1)과 개략 수직 방향이다. 즉, LG 트랜지스터(321)는, 소스가 드레인보다 변(S1)의 근처에 배치되도록 형성된다.
또한, 증폭 트랜지스터(322)는, LG 트랜지스터(321)의 드레인측으로서, LG 트랜지스터(321)보다 화소 분리부(410)에 가까운 영역(R11)(제3 영역의 한 예)에 형성된다. 또한, 증폭 트랜지스터(322)는, 제1 방향과 개략 수직인 제2 방향(도 10에서의 종방향)으로 늘어나도록 형성된다. 제2 방향은, 예를 들어 변(S1)과 개략 평행한 방향이다. 즉, 증폭 트랜지스터(322)의 소스로부터 변(S1)까지의 거리가, 증폭 트랜지스터(322)의 드레인으로부터 변(S1)까지의 거리와 개략 동등해지도록 형성된다.
LG 트랜지스터(324) 및 증폭 트랜지스터(325)는, LG 트랜지스터(321)의 드레인측으로서, 증폭 트랜지스터(322)가 형성되는 영역(R11)과는 다른 영역(R12)(제4 영역의 한 예)에 형성된다. 영역(R12)은, LG 트랜지스터(321)의 드레인측으로서, LG 트랜지스터(321)보다 화소 분리부(410)에 가까운 영역이다. 영역(R12)은, LG 트랜지스터(321)를 끼우고 영역(R11)과 대향하는 위치에 배치된다. 도 10의 예에서는, 증폭 트랜지스터(325)가, LG 트랜지스터(324)보다도 포토 다이오드(311)의 변(S1)의 근처에 배치된다.
또한, LG 트랜지스터(324) 및 증폭 트랜지스터(325)는, 증폭 트랜지스터(322)와 마찬가지로, 제2 방향으로 늘어나도록 형성된다. 즉, LG 트랜지스터(324)의 소스와 변(S1) 사이의 거리는, LG 트랜지스터(324)의 드레인과 변(S1) 사이의 거리와 개략 동일하다. 또한, 증폭 트랜지스터(325)의 소스와 변(S1) 사이의 거리는, 증폭 트랜지스터(325)의 드레인과 변(S1) 사이의 거리와 개략 동일하다.
또한, 제1 접지 전위(VNEG)는, 증폭 트랜지스터(322)가 형성되는 영역(R11) 내의 콘택트 영역(R13)을 통하여 포토 다이오드(311)에 공급된다. 또한, 제2 접지 전위(VSS)는, 증폭 트랜지스터(322)의 소스에 인가되고, 전원 전위(VDD)는, LG 트랜지스터(324)의 드레인에 인가된다.
도 10에 도시하는 바와 같이 수광 회로(211)를 레이아웃 함으로써, 수광 회로(211)의 회로 면적을 보다 삭감할 수 있다. 또한, 도 10에 도시하는 바와 같이 수광 회로(211)를 레이아웃 함으로써, 각 트랜지스터의 배선을 단축할 수 있고, 배선에 발생하는 기생 용량의 영향을 보다 저감할 수 있다. 또한, LG 트랜지스터(321)를 포토 다이오드(311)와 인접시켜서 배치함으로써, 포토 다이오드(311)로부터 전하를 보다 용이하게 전송할 수 있다.
또한, 도 10에서는, 게인 부스트형의 전류 전압 변환 회로(320)의 LG 트랜지스터(321, 324) 및 증폭 트랜지스터(322, 325)의 레이아웃례를 도시했지만, 수광 회로(211)의 레이아웃 구성은 도 10의 예로 한정되지 않는다. 예를 들면, 도 10의 LG 트랜지스터(324) 및 증폭 트랜지스터(325)를 생략해도 좋다. 이러한 레이아웃례는, 도 6에 도시하는 전류 전압 변환 회로(320)에 대응한다. 이 경우, 예를 들어 VNEG가 인가되는 콘택트 영역(R13)을, LG 트랜지스터(321)의 드레인측으로서, 증폭 트랜지스터(322)가 형성되는 영역(R11)과는 다른 영역(예를 들면, 도 10의 영역(R12))에 배치함으로써, 수광 회로(211)의 회로 면적을 보다 삭감할 수 있다.
또한, LG 트랜지스터(324) 및 증폭 트랜지스터(322, 325)는 제2 방향으로 늘어나도록 형성된다고 했지만, 이것으로 한정되지 않는다. 예를 들어 LG 트랜지스터(324) 및 증폭 트랜지스터(322, 325)를, 제1 방향으로 늘어나도록 형성해도 좋다. 이 경우, 예를 들면, LG 트랜지스터(324) 및 증폭 트랜지스터(325)의 양방이, 변(S1)으로부터 개략 동등한 거리에 배치되도록 형성함으로써, 각 트랜지스터의 배선 길이를 단축할 수 있다.
또한, 도 10에서는, LG 트랜지스터(321)의 소스가, 포토 다이오드(311)의 변(S1)의 개략 중앙에 접속된다고 했지만, 개략 중앙은 반드시 변(S1)의 물리적인 중심이 아니라도 좋다. LG 트랜지스터(321)가, 증폭 트랜지스터(322)가 형성되는 영역(R11)과, LG 트랜지스터(324) 및 증폭 트랜지스터(325)가 형성되는 영역(R12) 사이에 위치하고 있으면 되고, LG 트랜지스터(321)가 변(S1)의 물리적인 중심으로부터 어긋나 있어도 좋다.
<5. 2. 수광부의 단면 구성에 관해≫
도 11은, 도 9의 A-A'선을 따라 수광부(210)를 절단했을 때의 단면도이다.
도 11에 도시하는 바와 같이, 수광 기판(201)의 P웰 영역에 포토 다이오드(311)가 매입된 수광 회로(211)는, 화소 분리부(410)에 의해 분리된다. 또한, 수광 기판(201)의 P웰 영역에는, LG 트랜지스터(321, 324) 및 증폭 트랜지스터(322)의 백 게이트가 형성된다.
LG 트랜지스터(324)의 드레인에는, 전원 전위(VDD)가 공급되고, 증폭 트랜지스터(322)의 소스에는, 제2 접지 전위(VSS)가 공급된다. 또한, 수광 기판(201)의 P웰 영역에 제1 접지 전위(VNEG)가 인가됨으로써, 포토 다이오드(311)의 애노드, LG 트랜지스터(321, 324) 및 증폭 트랜지스터(322)의 백 게이트에 제1 접지 전위(VNEG)가 공급된다.
≪6. 고체 촬상 장치의 상세 구성≫
다음으로, 도 12 및 도 13을 이용하여 고체 촬상 장치(200)의 상세한 구성에 관해 설명한다. 도 12는, 본 개시의 실시 형태에 관한 고체 촬상 장치(200)의 단면 구성을 도시하는 도면이고, 주로 고체 촬상 장치(200)의 주변부의 단면 구조에 관해 도시하고 있다. 도 13은, 본 개시의 실시 형태에 관한 고체 촬상 장치(200)의 평면 구성을 도시하는 도면이다.
도 12에 도시하는 바와 같이, 고체 촬상 장치(200)는, 유효 화소 영역(R1)과, 더미 화소 영역(R2)과, 전원 공급 영역(R3)과, 패드 영역(R4)을 가진다.
유효 화소 영역(R1)은, 수광부(210) 및 어드레스 이벤트 검출부(230)가 적층되어 마련되는 영역이다. 유효 화소 영역(R1)에는, 복수의 유효 화소(310)가 2차원 격자형상으로 배열되어 있다.
도 13에 도시하는 바와 같이, 더미 화소 영역(R2)은, 유효 화소 영역(R1)의 사방을 둘러싸도록 마련되는 영역이다.
또한, 도 12에 도시하는 바와 같이, 더미 화소 영역(R2)에는, 복수의 더미 화소(310A)가 나란히 배열되어 있다. 이러한 더미 화소(310A)는, 유효 화소(310)와 기본적인 구성은 같은 한편으로, 외부에는 신호를 출력하지 않는 화소이다.
실시 형태에 관한 고체 촬상 장치(200)에서는, 유효 화소 영역(R1)의 사방을 둘러싸도록 더미 화소 영역(R2)을 형성함에 의해, 유효 화소 영역(R1)의 중앙으로부터 연부까지의 프로세스의 규칙성을 확보할 수 있다. 따라서, 실시 형태에 의하면, 고체 촬상 장치(200)의 제조 수율을 향상시킬 수 있다.
도 13에 도시하는 바와 같이, 전원 공급 영역(R3)은, 더미 화소 영역(R2)의 사방을 둘러싸도록 마련되는 영역이다. 전원 공급 영역(R3)은, 제2 접지 전위(VSS)가 인가되는 제2 접지 배선(421)과, 전원 전위(VDD)가 인가되는 전원 배선(422)과, 기판 전압(VSUB)이 인가되는 전원 배선(423)과, 제1 접지 전위(VNEG)가 인가되는 제1 접지 배선(424)을 가진다. 제2 접지 배선(421), 제1 접지 배선(424) 및 전원 배선(422, 423)은, 예를 들면, 더미 화소 영역(R2)의 주위에 링형상으로 형성된다.
제2 접지 배선(421)은, 복수의 유효 화소(310)의 증폭 트랜지스터(322) 등에 제2 접지 전위(VSS)를 공급한다. 전원 배선(422)은, 복수의 유효 화소(310) 등에 전원 전위(VDD)를 공급한다. 전원 배선(423)은, 고체 촬상 장치(200)의 유효 화소 영역(R1) 및 더미 화소 영역(R2) 이외의 부위에, 전원 전위(VDD)와 동전위의 기판 전압(VSUB)을 공급한다. 제1 접지 배선(424)은, 복수의 유효 화소(310)의 포토 다이오드(311) 등에 제1 접지 전위(VNEG)를 공급한다.
제2 접지 배선(421), 전원 배선(422, 433) 및 제1 접지 배선(424)에는, 예를 들어 회로 기판(202)의 주위에 마련되는 전원 공급부(도시 생략)로부터 각 전압이 공급된다. 전원 공급부는, 예를 들어 차지 펌프 회로(도시 생략) 등으로 구성된다.
실시 형태에 관한 고체 촬상 장치(200)에서는, 유효 화소(310)가 형성된 유효 화소 영역(R1)의 외측에 위치하는 전원 공급 영역(R3)에 마련된 제1 접지 배선(424)으로부터, 복수의 유효 화소(310)의 포토 다이오드(311)에 제1 접지 전위(VNEG)를 공급한다. 또한, 전원 공급 영역(R3)에 마련된 제2 접지 배선(421)으로부터, 복수의 전류 전압 변환 회로에 제2 접지 전위(VSS)를 공급한다. 이에 의해, 포토 다이오드(311)에 제2 접지 전위(VSS)와는 다른 제1 접지 전위(VNEG)를 공급할 수 있고, 포토 다이오드(311)의 감도를 향상시킬 수 있다.
또한, 실시 형태에 관한 고체 촬상 장치(200)에서는, 전원 배선(422)과는 별도로 전원 배선(423)을 마련함에 의해, 유효 화소(310)가 동작할 때 등에 전원 전위(VDD)가 변동하는 경우라도, 안정된 기판 전압(VSUB)을 고체 촬상 장치(200)의 주변부에 공급할 수 있다. 따라서, 실시 형태에 의하면, 고체 촬상 장치(200)를 안정적으로 동작시킬 수 있다.
패드 영역(R4)은, 전원 공급 영역(R3)의 주위에 마련되는 영역이고, 콘택트 홀(426)과, 본딩 패드(425)를 가진다. 콘택트 홀(426)은, 수광 기판(201)의 광 입사측의 면으로부터 회로 기판(202)의 도중까지, 수광 기판(201) 및 회로 기판(202)의 두께 방향에 따라 형성된다.
본딩 패드(425)는, 콘택트 홀(426)의 저부(底部)에 마련된다. 실시 형태에서는, 콘택트 홀(426)을 통하여 본딩 패드(425)에 본딩 와이어 등이 접합됨에 의해, 기록부(120)(도 1 참조) 또는 제어부(130)(도 1 참조)와 고체 촬상 장치(200)의 각 부가 전기적으로 접속된다.
유효 화소 영역(R1)에 배치되는 유효 화소(310)의 구성에 관해, 도 12를 참조하면서 더욱 설명한다. 고체 촬상 장치(200)는, 수광 기판(201)과 회로 기판(202)이 적층하여 구성되고, 이러한 수광 기판(201)과 회로 기판(202)의 계면에는 접합부(203)가 마련된다.
수광 기판(201)은, 반도체층(201a)과, 절연층(201b)을 가진다. 반도체층(201a)은, 실리콘 등의 반도체 재료로 구성된다. 이러한 반도체층(201a)에는, 유효 화소(310)나 더미 화소(310A)마다, 포토 다이오드(311)나 LG 트랜지스터(321)(도 11 참조), 증폭 트랜지스터(322)(도 11 참조) 등이 형성된다.
또한, 반도체층(201a)에는, 인접하는 유효 화소(310)나 더미 화소(310A)끼리의 사이를 구획하도록, 화소 분리부(410)가 형성된다. 화소 분리부(410)는, 인접하는 유효 화소(310)나 더미 화소(310A)끼리의 사이를 전기적 및 광학적으로 분리한다.
화소 분리부(410)는, 예를 들면, 유효 화소(310)나 더미 화소(310A)를 개별적으로 둘러쌈과 함께, 반도체층(201a)을 관통하도록 형성된다.
반도체층(201a)에서의 광 입사측의 면에는, 평탄화막(411)이 형성되고, 이러한 평탄화막(411)에서의 광 입사측의 면에는, 온 칩 렌즈(412)가 형성된다. 평탄화막(411)은, 온 칩 렌즈(412)를 탑재하는 면을 평탄화한다.
온 칩 렌즈(412)는, 예를 들면, 유효 화소(310)나 더미 화소(310A)에 개별적으로 마련되고, 입사광을 집광하여 유효 화소(310)나 더미 화소(310A)에 유도한다.
절연층(201b)은, 산화 실리콘(SiOx)이나 질화 실리콘(SiN), 산질화 실리콘(SiON) 등의 절연 재료로 구성되고, 반도체층(201a)에서의 광 입사측과는 반대측의 면에 마련된다.
또한, 절연층(201b)에는, 배선층이나 비아 등으로 구성되는 배선부(401)가 형성되다. 이러한 배선부(401)는, 반도체층(201a)에 마련되는 포토 다이오드(311)나 PG 트랜지스터(321), 증폭 트랜지스터(322)와, 도 6에 도시한 배선 구성으로 전기적으로 접속된다.
배선부(401)는, 비아(402)를 통하여 제1 패드(403)와 전기적으로 접속된다. 제1 패드(403)는, 수광 기판(201)에서의 광 입사측의 면과는 반대측의 면(즉, 회로 기판(202)과의 계면)에 노출하여 마련되고, 구리 또는 구리 합금으로 구성된다.
또한, 절연층(202a)은, 제2 패드(404)를 가진다. 제2 패드(404)는, 회로 기판(202)에서의 광 입사측의 면(즉, 수광 기판(201)과의 계면)에 노출하여 마련되고, 구리 또는 구리 합금으로 구성된다.
제2 패드(404)는, 비아(405)를 통하여 배선부(406)와 전기적으로 접속된다. 배선부(406)는, P형 트랜지스터(332)(도 6 참조)의 게이트 및 P형 트랜지스터(323)(도 6 참조)의 소스에 전기적으로 접속된다. 그리고, 실시 형태에서는, 제1 패드(403)와 제2 패드(404)가 Cu-Cu 접합으로 직접 접합된다.
이상과 같이, 실시 형태에 관한 고체 촬상 장치(200)는, 복수의 포토 다이오드(311)(광전 변환 소자의 한 예)와, 복수의 전류 전압 변환 회로(320)와, 어드레스 이벤트 검출부(231)와, 제1 접지 배선(424)과, 제2 접지 배선(421)을 구비한다. 복수의 포토 다이오드(311)는, 유효 화소 영역(R1)에 나란히 배치된다. 복수의 전류 전압 변환 회로(320)는, 복수의 포토 다이오드(311)로부터 출력되는 전류를 각각 전압으로 변환한다. 어드레스 이벤트 검출부(231)는, 복수의 전류 전압 변환 회로(320)로부터 출력되는 전압의 변화를 각각 검출한다. 제1 접지 배선(424)은, 유효 화소 영역(R1)(제1 영역의 한 예)의 외측에 위치하는 전압 공급 영역(R3)(제2 영역의 한 예)에 마련되고, 복수의 포토 다이오드(311)에 제1 접지 전위(VNEG)를 공급한다. 제2 접지 배선(421)은, 전압 공급 영역(R3)에 마련되고, 복수의 전류 전압 변환 회로(320)에 제1 접지 전위(VNEG)와는 다른 전압치의 제2 접지 전위(VSS)를 공급한다.
이에 의해, 포토 다이오드(311)에 제2 접지 전위(VSS)(기준 전위)와는 다른 제1 접지 전위(VNEG)(소정 전위)를 공급할 수 있어, 포토 다이오드(311)의 감도를 향상시킬 수 있다.
≪7. 제1 변형례≫
상기 실시 형태에서는, 회로 기판(202)의 주위에 마련되는 전원 공급부(도시 생략)로부터 전원 공급 영역(R3)에 각 전압을 공급한다고 했지만, 이것으로 한정되지 않는다. 예를 들면, 외부로부터 전원 공급 영역(R3)에 각 전압을 공급해도 좋다.
도 14는, 본 개시의 실시 형태의 제1 변형례에 관한 수광 회로(211)의 구성례를 도시하는 도면이다. 도 15는, 본 개시의 실시 형태의 제1 변형례에 관한 고체 촬상 장치(200)의 평면 구성을 도시하는 도면이다.
도 14에 도시하는 바와 같이, 수광 회로(211)의 LG 트랜지스터(321)의 드레인은, 외부로부터 전원 전위(VDDP)의 단자에 접속된다. 또한, 도 15에 도시하는 바와 같이, 외부로부터의 전원 전위(VDDP)는, 전원 공급 영역(R3)의 전원 배선(422a)을 통하여, 전원 배선(422a)으로부터 LG 트랜지스터(321)의 드레인 등에 공급된다.
이와 같이, 전원 전위(VDDP)를 고체 촬상 장치(200)의 외부로부터 공급함으로써, 수광 회로(211) 등에 전원 전위(VDDP)를 균일하게 공급할 수 있다.
또한, 상기 실시 형태 및 제1 변형례에서는, 전원 공급 영역(R3)을 유효 화소 영역(R1) 및 더미 화소 영역(R2)의 주위에 링형상으로 형성한다고 했지만, 이것으로 한정되지 않는다. 전원 공급 영역(R3)이, 예를 들어 더미 화소 영역(R2)의 3방향을 둘러싸도록 마련되어도 좋다. 또는, 전원 공급 영역(R3)이, 예를 들어 더미 화소 영역(R2)의 2변 또는 1변에 따르도록 마련되어도 좋다.
≪8. 제2 변형례≫
상기 실시 형태에서는, 고체 촬상 장치(200)가 어드레스 이벤트를 검출한다고 했지만, 이것으로 한정되지 않는다. 예를 들면, 고체 촬상 장치(200)가 어드레스 이벤트의 검출과 더불어 계조 화상을 취득하도록 해도 좋다.
도 16은, 본 개시의 실시 형태의 제2 변형례에 관한 수광 회로(211)의 한 예를 도시하는 도면이다. 도 16에 도시하는 바와 같이, 고체 촬상 장치(200)가 계조 화상을 취득하는 경우, LG 트랜지스터(321)의 드레인이 전원 전위(VDD)의 단자가 아니라, 판독 회로(370)에 접속된다.
판독 회로(370)는, 포토 다이오드(311)로부터의 광 전류에 의거하여 화소 신호를 생성한다. 판독 회로(370)는, 예를 들어 전송 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 증폭 트랜지스터 등으로 구성되는 화소 트랜지스터(도시 생략)를 가진다. 또한, 도시는 생략하지만, 고체 촬상 장치(200)가, 회로 기판(202)에 마련되는 구동 회로나 출력 회로를 가지고 있어도 좋다. 구동 회로는, 시프트 레지스터나 어드레스 디코더 등을 포함하여 구성되고 각 유효 화소(310)를 구동한다. 또한, 출력 회로는, 칼럼 AD 등을 포함하여 구성되고, 판독 회로(370)가 판독한 화소 신호를 기억부(120)(도 1 참조)에 출력한다.
도 17은, 본 개시의 실시 형태의 제2 변형례에 관한 고체 촬상 장치(200)의 평면 구성을 도시하는 도면이다.
본 변형례에서는, LG 트랜지스터(321)의 드레인이 전원 전위(VDD)의 단자가 아니라, 판독 회로(370)에 접속된다. 그때문에, 도 17에 도시하는 바와 같이, 전원 공급 영역(R3)의 전원 배선(422)을 생략할 수 있다.
≪9. 제3 변형례≫
도 18은, 본 개시의 실시 형태의 제3 변형례에 관한 유효 화소(310)의 회로 구성을 도시하는 도면이고, 선택된 온 이벤트 및 오프 이벤트의 어느 일방의 유무를 검출하는 양자화기(350)에 관해 도시하고 있다.
제3 변형례에 관한 양자화기(350)는, P형 트랜지스터(351)와, N형 트랜지스터(352)와, 스위치(355)를 가진다. P형 트랜지스터(351) 및 N형 트랜지스터(352)는, 전원 전압(VDD)의 단자와 접지 전위의 단자 사이에서, 이 순서로 직렬로 접속된다.
또한, P형 트랜지스터(351)의 게이트는, 감산기(340)의 출력 단자에 접속된다. N형 트랜지스터(352)의 게이트는, 스위치(355)에 접속된다.
그리고, 제어부(130)는, 스위치(355)를 전환함에 의해, N형 트랜지스터(352)의 게이트에 상한 임계치를 나타내는 바이어스 전압(Vbon) 또는 하한 임계치를 나타내는 바이어스 전압(Vboff)을 인가할 수 있다. P형 트랜지스터(351) 및 N형 트랜지스터(352)의 접속점(356)은, 전송 회로(360)에 접속된다.
그리고, N형 트랜지스터(352)의 게이트에 바이어스 전압(Vbon)이 인가되어 있는 경우, 제3 변형례에 관한 양자화기(350)에서는, 접속점(356)의 전압이 온 이벤트 검출 신호(VCH)로서 전송 회로(360)에 출력된다.
한편으로, N형 트랜지스터(352)의 게이트에 바이어스 전압(Vboff)이 인가되어 있는 경우, 제3 변형례에 관한 양자화기(350)에서는, 접속점(356)의 전압이 오프 이벤트 검출 신호(VCL)로서 전송 회로(360)에 출력된다.
이와 같은 구성에 의해, 제3 변형례에 관한 양자화기(350)는, 제어부(130)에 의해 온 이벤트가 선택되어 있는 경우에, 미분 신호가 상한 임계치를 초과하면, 하이 레벨의 온 이벤트 검출 신호(VCH)를 출력한다.
한편으로, 제3 변형례에 관한 양자화기(350)는, 제어부(130)에 의해 오프 이벤트가 선택되어 있는 경우에, 미분 신호가 하한 임계치를 하회하면, 로우 레벨의 오프 이벤트 검출 신호(VCL)를 출력한다.
예를 들면, 제3 변형례에 관한 고체 촬상 소자(200)에서는, 제어부(130) 등의 지령에 의해 도시하지 않은 광원을 점등시킬 때에, 제어부(130)가 온 이벤트를 선택함에 의해, 온 이벤트 검출 신호(VCH)를 효율적으로 출력할 수 있다.
또한, 제3 변형례에 관한 고체 촬상 소자(200)에서는, 제어부(130) 등의 지령에 의해 도시하지 않은 광원을 소등시킬 때에, 제어부(130)가 오프 이벤트를 선택함에 의해, 오프 이벤트 검출 신호(VCL)를 효율적으로 출력할 수 있다.
여기까지 설명한 제3 변형례에서는, 양자화기(350)를 구성하는 트랜지스터의 수를 줄일 수 있기 때문에, 고체 촬상 소자(200)의 칩 면적을 삭감할 수 있음과 함께, 고체 촬상 소자(200)의 소비 전력을 저감할 수 있다.
≪10. 제4 변형례≫
상기 실시 형태에서 나타낸 어드레스 이벤트 검출부(231) 이외에도, 고체 촬상 장치(200)는, 도 19에 도시하는 바와 같은 구성의 어드레스 이벤트 검출부(1000)를 구비하고 있어도 좋다. 도 19는, 본 개시의 실시 형태의 제4 변형례에 관한 어드레스 이벤트 검출부(1000)의 구성례를 도시하는 블록도이다. 도 19에 도시하는 바와 같이, 본 구성례에 관한 어드레스 이벤트 검출부(1000)는, 전류 전압 변환부(1331), 버퍼(1332), 감산기(1333), 양자화기(1334), 및, 전송부(1335) 외에, 기억부(1336) 및 제어부(1337)를 가진다.
기억부(1336)는, 양자화기(1334)와 전송부(1335) 사이에 마련되어 있고, 제어부(1337)로부터 공급되는 샘플 신호에 의거하여, 양자화기(1334)의 출력, 즉, 콤퍼레이터(1334a)의 비교 결과를 축적한다. 기억부(1336)는, 스위치, 플라스틱, 용량 등의 샘플링 회로라도 좋고, 래치나 플립플롭 등의 디지털 메모리 회로라도 좋다.
제어부(1337)는, 콤퍼레이터(1334a)의 반전(-) 입력 단자에 대해 소정의 임계치 전압(Vth)을 공급한다. 제어부(1337)로부터 콤퍼레이터(1334a)에 공급되는 임계치 전압(Vth)은, 시분할로 다른 전압치라도 좋다. 예를 들면, 제어부(1337)는, 광 전류의 변화량이 상한의 임계치를 초과한 취지를 나타내는 온 이벤트에 대응하는 임계치 전압(Vth1), 및, 그 변화량이 하한의 임계치를 하회한 취지를 나타내는 오프 이벤트에 대응하는 임계치 전압(Vth2)을 다른 타이밍에 공급함으로써, 1개의 콤퍼레이터(1334a)로 복수 종류의 어드레스 이벤트의 검출이 가능해진다.
기억부(1336)는, 예를 들면, 제어부(1337)로부터 콤퍼레이터(1334a)의 반전(-) 입력 단자에, 오프 이벤트에 대응하는 임계치 전압(Vth2)이 공급되어 있는 기간에, 온 이벤트에 대응하는 임계치 전압(Vth1)을 이용한 콤퍼레이터(1334a)의 비교 결과를 축적하도록 해도 좋다. 또한, 기억부(1336)는, 화소(2030)(도 20 참조)의 내부에 있어도 좋고, 화소(2030)의 외부에 있어도 좋다. 또한, 기억부(1336)는, 어드레스 이벤트 검출부(1000)의 필수의 구성 요소가 아니다. 즉, 기억부(1336)는, 없어도 좋다.
≪11. 제5 변형례≫
상기 실시 형태에서 나타낸 촬상 장치(100)는, 비동기형의 판독 방식으로 이벤트를 판독하는 비동기형의 촬상 장치이다. 단, 이벤트의 판독 방식으로서는, 비동기형의 판독 방식으로 한정되는 것이 아니고, 동기형의 판독 방식이라도 좋다. 동기형의 판독 방식이 적용되는 촬상 장치는, 소정의 프레임 레이트로 촬상을 행하는 통상의 촬상 장치와 같은, 스캔 방식의 촬상 장치이다.
도 20은, 본 개시의 실시 형태의 제5 변형례에 관한 촬상 시스템에서의 촬상 장치(2000)의 구성의 한 예를 도시하는 블록도이다.
도 20에 도시하는 바와 같이, 촬상 장치(2000)는, 화소 어레이부(2021), 구동부(2022), 신호 처리부(2025), 판독 영역 선택부(2027), 및, 신호 생성부(2028)를 구비하는 구성으로 되어 있다.
화소 어레이부(2021)는, 복수의 화소(2030)를 포함한다. 복수의 화소(2030)는, 판독 영역 선택부(2027)의 선택 신호에 응답하여 출력 신호를 출력한다. 복수의 화소(2030)의 각각에 관해서는, 화소 내에 양자화기 콤퍼레이터를 갖는 구성으로 할 수도 있다. 복수의 화소(2030)는, 광의 강도의 변화량에 대응하는 출력 신호를 출력한다. 복수의 화소(2030)는, 도 20에 도시하는 바와 같이, 행렬형상으로 2차원 배치되어 있어도 좋다.
구동부(2022)는, 복수의 화소(2030)의 각각을 구동하여, 각 화소(2030)에서 생성된 화소 신호를 신호 처리부(2025)에 출력시킨다. 또한, 구동부(2022) 및 신호 처리부(2025)에 관해서는, 계조 정보를 취득하기 위한 회로부이다. 따라서, 이벤트 정보만을 취득하는 경우는, 구동부(2022) 및 신호 처리부(2025)는 없어도 좋다.
판독 영역 선택부(2027)는, 화소 어레이부(2021)에 포함되는 복수의 화소(2030) 중의 일부를 선택한다. 구체적으로는, 판독 영역 선택부(2027)는, 화소 어레이부(2021)의 각 화소(2030)로부터의 리퀘스트에 응하여 선택 영역을 결정한다. 예를 들면, 판독 영역 선택부(2027)는, 화소 어레이부(2021)에 대응하는 2차원 행렬의 구조에 포함되는 행 중의 어느 하나 또는 복수의 행을 선택한다. 판독 영역 선택부(2027)는, 미리 설정된 주기에 응하여 하나 또는 복수의 행을 순차적으로 선택한다. 또한, 판독 영역 선택부(2027)는, 화소 어레이부(2021)의 각 화소(2030)로부터의 리퀘스트에 응하여 선택 영역을 결정해도 좋다.
신호 생성부(2028)는, 판독 영역 선택부(2027)에 의해 선택된 화소의 출력 신호에 의거하여, 선택된 화소 중의 이벤트를 검출한 활성 화소에 대응하는 이벤트 신호를 생성한다. 이벤트는, 광의 강도가 변화하는 이벤트이다. 활성 화소는, 출력 신호에 대응하는 광의 강도의 변화량이 미리 설정된 임계치를 초과하는, 또는, 하회하는 화소이다. 예를 들면, 신호 생성부(2028)는, 화소의 출력 신호를 기준 신호와 비교하고, 기준 신호보다도 큰 또는 작은 경우에 출력 신호를 출력하는 활성 화소를 검출하고, 당해 활성 화소에 대응하는 이벤트 신호를 생성한다.
신호 생성부(2028)에 관해서는, 예를 들면, 신호 생성부(2028)에 들어오는 신호를 조정하는 열 선택 회로를 포함하는 구성으로 할 수 있다. 또한, 신호 생성부(2028)에 관해서는, 이벤트를 검출한 활성 화소의 정보의 출력뿐만 아니라, 이벤트를 검출하지 않는 비활성 화소의 정보도 출력하는 구성으로 할 수 있다.
신호 생성부(2028)로부터는, 출력선(2015)을 통과하여, 이벤트를 검출한 활성 화소의 어드레스 정보 및 타임 스탬프 정보(예를 들면, (X, Y, T))가 출력된다. 단, 신호 생성부(2028)로부터 출력되는 데이터에 관해서는, 어드레스 정보 및 타임 스탬프 정보뿐만 아니라, 프레임 형식의 정보(예를 들면, (0, 0, 1, 0, …))라도 좋다.
≪12. 응용례≫
본 개시의 기술은, 예를 들어 스트럭처드·라이트 방식의 거리 측정 시스템에 응용할 수 있다. 본 개시의 응용례에 관한 거리 측정 시스템은, 스트럭처드·라이트 방식의 기술을 이용하여, 피사체까지의 거리를 측정하기 위한 시스템이다. 또한, 본 응용례에 관한 거리 측정 시스템은, 3차원(3D) 화상을 취득하는 시스템으로서 이용할 수도 있고, 이 경우에는, 3차원 화상 취득 시스템이라고 할 수 있다. 스트럭처드·라이트 방식에서는, 점상(点像)의 좌표와 그 점상이 어느 광원(이른바, 점광원)으로부터 투영된 것인지를 패턴 매칭으로 동정(同定)함에 의해 거리 측정이 행해진다.
도 21은, 본 개시의 실시 형태에 관한 거리 측정 시스템의 구성의 한 예를 도시하는 개략도이고, 도 22는, 본 개시의 실시 형태에 관한 회로 구성의 한 예를 도시하는 블록도이다.
본 실시 형태에 관한 거리 측정 시스템(3000)은, 광원부로서 면 발광 반도체 레이저, 예를 들어 수직 공진기형 면 발광 레이저(VCSEL)(3010)를 이용하고, 수광부로서, DVS라고 불리는 이벤트 검출 센서(3020)를 이용하고 있다. 수직 공진기형 면 발광 레이저(VCSEL)(3010)는, 피사체에 대해 소정의 패턴의 광을 투영한다. 본 실시 형태에 관한 거리 측정 시스템(3000)은, 수직 공진기형 면 발광 레이저(3010) 및 이벤트 검출 센서(3020) 외에, 시스템 제어부(3030), 광원 구동부(3040), 센서 제어부(3050), 광원측 광학계(3060), 및, 카메라측 광학계(3070)를 구비하고 있다.
시스템 제어부(3030)는, 예를 들어 프로세서(CPU)에 의해 구성되어 있고, 광원 구동부(3040)를 통하여 수직 공진기형 면 발광 레이저(3010)를 구동하고, 센서 제어부(3050)를 통하여 이벤트 검출 센서(3020)를 구동한다. 보다 구체적으로는, 시스템 제어부(3030)는, 수직 공진기형 면 발광 레이저(3010)와 이벤트 검출 센서(3020)를 동기시켜서 제어한다.
상기 구성의 본 실시 형태에 관한 거리 측정 시스템(3000)에서, 수직 공진기형 면 발광 레이저(3010)로부터 출사되는, 미리 정해진 패턴의 광은, 광원측 광학계(3060)를 투과하여 피사체(측정 대상물)(3100)에 대해 투영된다. 이 투영된 광은, 피사체(3100)에서 반사된다. 그리고, 피사체(3100)에서 반사된 광은, 카메라측 광학계(3070)를 투과하여 이벤트 검출 센서(3020)에 입사한다. 이벤트 검출 센서(3020)는, 피사체(3100)에서 반사되는 광을 수광하고, 화소의 휘도 변화가 소정의 임계치를 초과한 것을 이벤트로서 검출한다. 이벤트 검출 센서(3020)가 검출한 이벤트 정보는, 거리 측정 시스템(3000)의 외부의 어플리케이션 프로세서(3200)에 공급된다. 어플리케이션 프로세서(3200)는, 이벤트 검출 센서(3020)가 검출한 이벤트 정보에 대해 소정의 처리를 행한다.
≪13. 마무리≫
상술한 본 개시의 각 실시 형태에서는, 제1 도전형을 P형으로 하고, 제2 도전형을 N형으로 하고, 전자를 신호 전하로서 이용한 고체 촬상 소자(100)에 관해 설명했지만, 본 개시의 실시 형태는 이와 같은 예로 한정되는 것이 아니다. 예를 들면, 각 실시 형태는, 제1 도전형을 N형으로 하고, 제2 도전형을 P형으로 하고, 정공을 신호 전하로서 이용하는 고체 촬상 소자(100)에 적용하는 것이 가능하다. 이 경우, 제1 접지 전어(VNEG)는, 제2 접지 전위(VSS)보다 큰 값이 된다.
이상, 첨부 도면을 참조하면서 본 개시의 알맞은 실시 형태에 관해 상세히 설명했지만, 본 개시의 기술적 범위는 이러한 예로 한정되지 않는다. 본 개시의 기술 분야에서의 통상의 지식을 갖는 자라면, 청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종의 변경례 또는 수정례에 상도할 수 있음은 분명하고, 이들에 관해서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.
또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것으로서 한정적이지 않다. 즉, 본 개시에 관한 기술은, 상기 효과와 함께, 또는 상기 효과에 대신하여, 본 명세서의 기재로부터 당업자에게는 명확한 다른 효과를 이룰 수 있다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1)
제1 영역에 나란히 배치되는 복수의 광전 변환 소자와,
상기 복수의 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
상기 복수의 전류 전압 변환 회로로부터 출력되는 상기 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로와,
상기 제1 영역의 외측에 위치하는 제2 영역에 마련되고, 상기 복수의 광전 변환 소자에 제1 접지 전위를 공급하는 제1 접지 배선과,
상기 제2 영역에 마련되고, 상기 복수의 전류 전압 변환 회로에, 상기 제1 접지 전위와는 다른 전압치의 제2 접지 전위를 공급하는 제2 접지 배선을 구비하는 고체 촬상 장치.
(2)
상기 제1 접지 전위의 전압치는, 상기 제2 접지 전위의 전압치보다 작은 (1)에 기재된 고체 촬상 장치.
(3)
상기 제2 영역에 마련되고, 상기 전류 전압 변환 회로에 전원 전위를 공급하는 전원 배선을 또한 구비하는 (1) 또는 (2)에 기재된 고체 촬상 장치.
(4)
상기 복수의 광전 변환 소자로부터 출력되는 상기 전류를 판독하고, 상기 전류에 응한 화소 신호를 각각 출력하는 판독 회로를 또한 구비하는 (1) 또는 (2)에 기재된 고체 촬상 장치.
(5)
상기 전류 전압 변환 회로는, 루프상의 소스 팔로워 회로를 가지고,
상기 소스 팔로워 회로는,
소스가 상기 광전 변환 소자에 접속된 제1 트랜지스터와,
게이트가 상기 광전 변환 소자에 접속되고, 드레인이 상기 제1 트랜지스터의 게이트에 접속된 제2 트랜지스터를 포함하고,
상기 제1 트랜지스터의 소스는, 상기 복수의 광전 변환 소자가 형성되는 적층 기판의 적층 방향에 대해 상기 적층 기판을 절단한 단면에서, 상기 광전 변환 소자의 개략 중앙에 접속하도록 배치되는 (1)∼(4)의 어느 하나에 기재된 고체 촬상 장치.
(6)
상기 제1 트랜지스터의 상기 소스는, 상기 단면에서 그 제1 트랜지스터의 상기 드레인보다 상기 광전 변환 소자의 근처에 배치되는 (5)에 기재된 고체 촬상 장치.
(7)
상기 제2 트랜지스터의 소스와 상기 광전 변환 소자 사이의 거리는, 상기 단면에서 상기 제2 트랜지스터의 드레인과 상기 광전 변환 소자 사이의 간격과 개략 동일한 (5) 또는 (6)에 기재된 고체 촬상 장치.
(8)
상기 소스 팔로워 회로는,
소스가 상기 제1 트랜지스터의 드레인에 접속된 제3 트랜지스터와,
소스가 상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 드레인에 접속되고, 게이트가 상기 제1 트랜지스터의 드레인 및 상기 제3 트랜지스터의 소스에 접속된 제4 트랜지스터를 또한 포함하고,
상기 제3 및 제4 트랜지스터는, 상기 단면에서, 상기 제2 트랜지스터가 마련되는 제3 영역과, 상기 제1 트랜지스터를 끼우고 대향하는 제4 영역에 마련되는 (5)∼(7)의 어느 하나에 기재된 고체 촬상 장치.
(9)
상기 제3 트랜지스터의 소스와 상기 광전 변환 소자 사이의 거리는, 상기 단면에서 상기 제3 트랜지스터의 드레인과 상기 광전 변환 소자 사이의 간격과 개략 동일하고,
상기 제4 트랜지스터의 소스와 상기 광전 변환 소자 사이의 거리는, 상기 단면에서 상기 제4 트랜지스터의 드레인과 상기 광전 변환 소자 사이의 간격과 개략 동일한 (8)에 기재된 고체 촬상 장치.
(10)
상기 제1 접지 전위는, 상기 제2 영역으로서, 상기 단면에서 상기 제2 트랜지스터보다 상기 광전 변환 소자로부터 떨어진 위치에 마련된 콘택트 영역을 통하여 상기 적층 기판에 인가되는 (8) 또는 (9)에 기재된 고체 촬상 장치.
(11)
고체 촬상 장치와,
피사체로부터의 입사광을 취입하여 상기 고체 촬상 소자의 촬상면상에 결상시키는 광학계와,
상기 고체 촬상 소자를 제어하는 제어부를 구비하고,
상기 고체 촬상 장치는,
제1 영역에 나란히 배치되는 복수의 광전 변환 소자와,
상기 복수의 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
상기 복수의 전류 전압 변환 회로로부터 출력되는 상기 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로와,
상기 제1 영역의 외측에 위치하는 제2 영역에 마련되고, 상기 복수의 광전 변환 소자에 제1 접지 전위를 공급하는 제1 접지 배선과,
상기 제2 영역에 마련되고, 상기 복수의 전류 전압 변환 회로에, 상기 제1 접지 전위와는 다른 전압치의 제2 접지 전위를 공급하는 제2 접지 배선을 구비하는 촬상 장치.
100: 촬상 장치
110: 촬상 렌즈
130: 제어부
200: 고체 촬상 장치
231, 231A: 어드레스 이벤트 검출 회로
310: 유효 화소
310A: 더미 화소
311, 311A: 포토 다이오드
320, 320A: 전류 전압 변환 회로
421, 424: 접지 배선
422, 423: 전원 배선
R1: 유효 화소 영역
R2: 더미 화소 영역
R3: 전원 공급 영역
110: 촬상 렌즈
130: 제어부
200: 고체 촬상 장치
231, 231A: 어드레스 이벤트 검출 회로
310: 유효 화소
310A: 더미 화소
311, 311A: 포토 다이오드
320, 320A: 전류 전압 변환 회로
421, 424: 접지 배선
422, 423: 전원 배선
R1: 유효 화소 영역
R2: 더미 화소 영역
R3: 전원 공급 영역
Claims (11)
- 제1 영역에 나란히 배치되는 복수의 광전 변환 소자와,
상기 복수의 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
상기 복수의 전류 전압 변환 회로로부터 출력되는 상기 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로와,
상기 제1 영역의 외측에 위치하는 제2 영역에 마련되고, 상기 복수의 광전 변환 소자에 제1 접지 전위를 공급하는 제1 접지 배선과,
상기 제2 영역에 마련되고, 상기 복수의 전류 전압 변환 회로에, 상기 제1 접지 전위와는 다른 전압치의 제2 접지 전위를 공급하는 제2 접지 배선을 구비하는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 제1 접지 전위의 전압치는 상기 제2 접지 전위의 전압치보다 작은 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 제2 영역에 마련되고, 상기 전류 전압 변환 회로에 전원 전위를 공급하는 전원 배선을 또한 구비하는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 복수의 광전 변환 소자로부터 출력되는 상기 전류를 판독하고, 상기 전류에 응한 화소 신호를 각각 출력하는 판독 회로를 또한 구비하는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 전류 전압 변환 회로는 루프상의 소스 팔로워 회로를 가지고,
상기 소스 팔로워 회로는,
소스가 상기 광전 변환 소자에 접속된 제1 트랜지스터와,
게이트가 상기 광전 변환 소자에 접속되고, 드레인이 상기 제1 트랜지스터의 게이트에 접속된 제2 트랜지스터를 포함하고,
상기 제1 트랜지스터의 소스는 상기 복수의 광전 변환 소자가 형성되는 적층 기판의 적층 방향에 대해 상기 적층 기판을 절단한 단면에서, 상기 광전 변환 소자의 개략 중앙에 접속하도록 배치되는 것을 특징으로 하는 고체 촬상 장치. - 제5항에 있어서,
상기 제1 트랜지스터의 상기 소스는 상기 단면에서 그 제1 트랜지스터의 상기 드레인보다 상기 광전 변환 소자의 근처에 배치되는 것을 특징으로 하는 고체 촬상 장치. - 제5항에 있어서,
상기 제2 트랜지스터의 소스와 상기 광전 변환 소자 사이의 거리는 상기 단면에서 상기 제2 트랜지스터의 드레인과 상기 광전 변환 소자 사이의 간격과 개략 동일한 것을 특징으로 하는 고체 촬상 장치. - 제5항에 있어서,
상기 소스 팔로워 회로는,
소스가 상기 제1 트랜지스터의 드레인에 접속된 제3 트랜지스터와,
소스가 상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 드레인에 접속되고, 게이트가 상기 제1 트랜지스터의 드레인 및 상기 제3 트랜지스터의 소스에 접속된 제4 트랜지스터를 또한 포함하고,
상기 제3 및 제4 트랜지스터는 상기 단면에서, 상기 제2 트랜지스터가 마련되는 제3 영역과, 상기 제1 트랜지스터를 끼우고 대향하는 제4 영역에 마련되는 것을 특징으로 하는 고체 촬상 장치. - 제8항에 있어서,
상기 제3 트랜지스터의 소스와 상기 광전 변환 소자 사이의 거리는 상기 단면에서 상기 제3 트랜지스터의 드레인과 상기 광전 변환 소자 사이의 간격과 개략 동일하고,
상기 제4 트랜지스터의 소스와 상기 광전 변환 소자 사이의 거리는 상기 단면에서 상기 제4 트랜지스터의 드레인과 상기 광전 변환 소자 사이의 간격과 개략 동일한 것을 특징으로 하는 고체 촬상 장치. - 제8항에 있어서,
상기 제1 접지 전위는, 상기 제2 영역으로서, 상기 단면에서 상기 제2 트랜지스터보다 상기 광전 변환 소자로부터 떨어진 위치에 마련된 콘택트 영역을 통하여 상기 적층 기판에 인가되는 것을 특징으로 하는 고체 촬상 장치. - 고체 촬상 장치와,
피사체로부터의 입사광을 취입하여 상기 고체 촬상 장치의 촬상면상에 결상시키는 광학계와,
상기 고체 촬상 장치를 제어하는 제어부를 구비하고,
상기 고체 촬상 장치는,
제1 영역에 나란히 배치되는 복수의 광전 변환 소자와,
상기 복수의 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
상기 복수의 전류 전압 변환 회로로부터 출력되는 상기 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로와,
상기 제1 영역의 외측에 위치하는 제2 영역에 마련되고, 상기 복수의 광전 변환 소자에 제1 접지 전위를 공급하는 제1 접지 배선과,
상기 제2 영역에 마련되고, 상기 복수의 전류 전압 변환 회로에, 상기 제1 접지 전위와는 다른 전압치의 제2 접지 전위를 공급하는 제2 접지 배선을 구비하는 것을 특징으로 하는 촬상 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020022430 | 2020-02-13 | ||
| JPJP-P-2020-022430 | 2020-02-13 | ||
| PCT/JP2021/002964 WO2021161791A1 (ja) | 2020-02-13 | 2021-01-28 | 固体撮像装置および撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220140493A true KR20220140493A (ko) | 2022-10-18 |
Family
ID=77291546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227025594A KR20220140493A (ko) | 2020-02-13 | 2021-01-28 | 고체 촬상 장치 및 촬상 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US12126924B2 (ko) |
| EP (1) | EP4106322A4 (ko) |
| JP (1) | JPWO2021161791A1 (ko) |
| KR (1) | KR20220140493A (ko) |
| CN (1) | CN115023947A (ko) |
| WO (1) | WO2021161791A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2022009807A1 (ko) * | 2020-07-10 | 2022-01-13 | ||
| WO2024135768A1 (ja) * | 2022-12-23 | 2024-06-27 | 株式会社ジャパンディスプレイ | 検出装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016533140A (ja) | 2013-09-16 | 2016-10-20 | クロノカム | 動的な、単一光ダイオードの画素回路およびその作動方法 |
| JP2019195135A (ja) | 2018-05-02 | 2019-11-07 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および撮像装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3675984B2 (ja) * | 1996-09-12 | 2005-07-27 | 株式会社ルネサステクノロジ | 受光素子回路及び受光素子回路アレイ |
| JP5471174B2 (ja) * | 2009-08-28 | 2014-04-16 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5903772B2 (ja) | 2011-04-11 | 2016-04-13 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| JP2013017095A (ja) | 2011-07-05 | 2013-01-24 | Panasonic Corp | 光半導体装置、及びそれを用いた電子機器 |
| FR2997225B1 (fr) | 2012-10-18 | 2016-01-01 | E2V Semiconductors | Capteur d'image a efficacite quantique amelioree dans les grandes longueurs d'onde |
| KR102136055B1 (ko) * | 2014-01-08 | 2020-07-21 | 삼성전자 주식회사 | 오픈-루프 증폭기를 포함하는 비전 센서 칩, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템 |
| JP6094511B2 (ja) * | 2014-02-25 | 2017-03-15 | ソニー株式会社 | 撮像素子および撮像装置 |
| JP6440844B2 (ja) * | 2015-07-14 | 2018-12-19 | オリンパス株式会社 | 固体撮像装置 |
| KR102421726B1 (ko) * | 2017-09-25 | 2022-07-15 | 삼성전자주식회사 | 이미지 센서 |
| JP7311423B2 (ja) * | 2017-10-30 | 2023-07-19 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
| JP7327916B2 (ja) * | 2018-09-11 | 2023-08-16 | キヤノン株式会社 | 光電変換装置および機器 |
| WO2020073028A1 (en) * | 2018-10-05 | 2020-04-09 | Flir Commercial Systems, Inc. | Dual band photodetection system and method |
| CN114270808B (zh) * | 2019-07-26 | 2024-11-29 | 苹果公司 | 具有共享光电检测器的光强度和对比度变化检测能力的像素读出电路 |
-
2021
- 2021-01-28 CN CN202180011616.7A patent/CN115023947A/zh active Pending
- 2021-01-28 KR KR1020227025594A patent/KR20220140493A/ko active Search and Examination
- 2021-01-28 WO PCT/JP2021/002964 patent/WO2021161791A1/ja unknown
- 2021-01-28 EP EP21753075.7A patent/EP4106322A4/en active Pending
- 2021-01-28 US US17/797,817 patent/US12126924B2/en active Active
- 2021-01-28 JP JP2022500311A patent/JPWO2021161791A1/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016533140A (ja) | 2013-09-16 | 2016-10-20 | クロノカム | 動的な、単一光ダイオードの画素回路およびその作動方法 |
| JP2019195135A (ja) | 2018-05-02 | 2019-11-07 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US12126924B2 (en) | 2024-10-22 |
| EP4106322A1 (en) | 2022-12-21 |
| CN115023947A (zh) | 2022-09-06 |
| WO2021161791A1 (ja) | 2021-08-19 |
| JPWO2021161791A1 (ko) | 2021-08-19 |
| US20230059890A1 (en) | 2023-02-23 |
| EP4106322A4 (en) | 2023-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10957724B2 (en) | Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities | |
| US10645314B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| CN107205129B (zh) | 具有卷帘快门扫描模式和高动态范围的图像传感器 | |
| US11553151B2 (en) | Solid-state imaging device, method of controlling solid-state imaging device, and electronic device | |
| JP5269425B2 (ja) | 固体撮像素子および固体撮像装置 | |
| US8809922B2 (en) | Solid-state image sensing device and electronic apparatus | |
| CN102656693A (zh) | 固态图像拾取装置 | |
| JP6774224B2 (ja) | 固体撮像装置及び撮像システム | |
| US12108182B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| KR20170094693A (ko) | 이미지 센서 | |
| KR20220140493A (ko) | 고체 촬상 장치 및 촬상 장치 | |
| US20240072093A1 (en) | Solid-state imaging element and imaging device | |
| KR20150052665A (ko) | 센싱 픽셀 및 이를 포함하는 이미지 센서 | |
| US12126926B2 (en) | Solid-state imaging element and imaging device | |
| JP7626723B2 (ja) | 固体撮像素子および撮像装置 | |
| US20230058625A1 (en) | Solid-state imaging element and imaging system | |
| JP4212447B2 (ja) | 固体撮像装置および電子カメラ | |
| TW202339487A (zh) | 固態攝像裝置、電子機器及測距系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20220722 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20240104 Comment text: Request for Examination of Application |