KR20210054619A - 접착 부재 및 이를 포함한 표시장치 - Google Patents

Abstract

표시장치는, 제1 패드 영역에 배치된 복수 개의 제1 패드들 및 제2 패드 영역에 배치된 복수 개의 제2 패드들을 포함하고, 상기 제1 패드들 및 상기 제2 패드들은 서로 다른 행에 배열되는 표시기판, 상기 제1 패드들과 각각 마주하는 제1 회로 패드들 및 상기 제2 패드들과 각각 마주하는 제2 회로 패드들을 포함한 회로기판, 상기 표시기판 및 상기 회로기판 사이에 배치되고, 접착층 및 상기 접착층에 분포된 복수 개의 도전볼들을 포함한 접착 부재를 포함하고, 상기 도전볼들 중 상기 제1 패드 영역에 중첩한 제1 도전볼들의 제1 밀도는 상기 도전볼들 중 상기 제2 패드 영역에 중첩한 제2 도전볼들의 제2 밀도보다 큰 것을 특징으로 한다.

Description

접착 부재 및 이를 포함한 표시장치{ADHESIVE MEMBER AND DISPLAY DEVICE COMPRISING THE ADHESIVE MEMBER}

본 발명은 표시장치에 관한 것으로, 보다 상세하게는 접착 부재 및 이를 포함한 표시장치에 관한 것이다.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다.

표시장치는 영상을 표시하는 표시패널을 포함한다. 표시패널은, 복수 개의 게이트 라인들, 복수 개의 데이터라인들, 복수 개의 게이트 라인들과 복수 개의 데이터라인들에 연결된 복수 개의 화소들을 포함한다. 표시패널은 게이트 라인들 또는 데이터라인들에 영상 표시에 필요한 전기적 신호를 제공하는 전자부품과 연결될 수 있다.

한편, 전자 부품은 이방성 도전 필름(Anisotropic conductive film) 또는 초음파(ultrasonography) 방식을 이용하여 표시패널에 실장될 수 있다.

본 발명의 목적은 회로기판 및 표시패널 간의 접속 신뢰성을 향상시킬 수 있는 표시장치를 제공하는 데 있다.

본 발명의 목적을 달성하기 위한 일 실시 예에 따른 표시장치는, 제1 패드 영역에 배치된 복수 개의 제1 패드들 및 제2 패드 영역에 배치된 복수 개의 제2 패드들을 포함하고, 상기 제1 패드들 및 상기 제2 패드들은 서로 다른 행에 배열되는 표시기판, 상기 제1 패드들과 각각 마주하는 제1 회로 패드들 및 상기 제2 패드들과 각각 마주하는 제2 회로 패드들을 포함한 회로기판, 상기 표시기판 및 상기 회로기판 사이에 배치되고, 접착층 및 상기 접착층에 분포된 복수 개의 도전볼들을 포함한 접착 부재를 포함하고, 상기 도전볼들 중 상기 제1 패드 영역에 중첩한 제1 도전볼들의 제1 밀도는 상기 도전볼들 중 상기 제2 패드 영역에 중첩한 제2 도전볼들의 제2 밀도보다 큰 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제2 밀도는 상기 제1 밀도의 50% 이상 내지 90% 이하인 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제2 패드들 중 인접한 두 개의 제2 패드들 사이의 제2 간격은 상기 제1 패드들 중 인접한 두 개의 제1 패드들 사이의 제1 간격 보다 큰 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 회로 패드들 중 인접한 두 개의 제1 회로 패드들 사이의 제3 간격은 상기 제2 회로 패드들 중 인접한 두 개의 제2 회로 패드들 사이의 제4 간격 보다 작은 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 간격은 상기 제3 간격에 대응하고, 상기 제2 간격은 상기 제4 간격에 대응한다.

본 발명의 실시 예에 따르면, 상기 표시기판은 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 정의하고, 상기 제1 패드 영역은 상기 제2 패드 영역 보다 상기 표시 영역에 더 인접한 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 패드들은 제1 간격을 두고 제1 방향을 따라 나열되고, 상기 제2 패드들은 제2 간격을 두고 제2 방향을 따라 나열되고, 상기 제1 방향에서, 상기 제2 패드들의 폭은 상기 제1 패드들의 폭 보다 큰 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 방향에서, 상기 제2 회로 패드들의 폭은 상기 제1 회로 패드들의 보다 큰 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 도전볼들은 각각이 제1 이격 거리를 두고 제1 방향으로 나열된 복수 개의 제1 행 그룹들로 구획되고, 상기 제2 도전볼들은 각각이 제2 이격 거리를 두고 상기 제1 방향으로 나열된 복수 개의 제2 행 그룹들로 구획된다.

본 발명의 실시 예에 따르면, 상기 제1 방향에서 상기 제2 이격 거리는 상기 제1 이격 거리보다 큰 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 표시기판은, 베이스기판, 상기 베이스기판의 상면에 배치되며 상기 제1 패드들 및 상기 제2 패드들을 포함한 회로 소자층을 포함하고, 평면상에서, 상기 제2 패드들은 상기 제1 패드들 보다 상기 베이스기판의 끝단에 더 인접한 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 회로기판은 상기 베이스기판의 상기 상면과 마주하는 제1 부분 및 상기 제1 부분에 인접하며 상기 베이스기판의 다른 면과 마주하는 제2 부분을 포함한다.

본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치는, 제1 패드 영역에 배치된 복수 개의 제1 패드들 및 제2 패드 영역에 배치된 복수 개의 제2 패드들을 포함하고, 상기 제1 패드들 및 상기 제2 패드들은 서로 다른 행에 배열되는 표시기판, 상기 제1 패드들과 마주하는 제1 회로 패드들 및 상기 제2 패드들과 마주하는 제2 회로 패드들을 포함한 회로기판, 상기 표시기판 및 상기 회로기판 사이에 배치되고, 접착층 및 상기 접착층에 분포된 복수 개의 도전볼들을 포함한 접착 부재를 포함하고, 상기 도전볼들은 상기 제1 패드 영역에 중첩하며 제1 밀도를 갖는 제1 도전볼들, 상기 제2 패드 영역 중 제1 영역에 중첩하며 제2 밀도를 갖는 제2 도전볼들, 및 상기 제2 패드 영역 중 제2 영역에 중첩하며 제3 밀도를 갖는 제3 도전볼들을 포함하고, 상기 제1 영역은 상기 제1 패드 영역 및 상기 제2 영역 사이에 배치되고, 상기 제3 밀도는 상기 제1 밀도 및 상기 제2 밀도 보다 작은 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제3 밀도는 상기 제1 밀도 또는 상기 제2 밀도의 50% 이상 내지 90% 이하인 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 도전볼들은, 각각이 제1 간격을 두고 제1 방향으로 나열된 복수 개의 제1 행 그룹들로 구획되고, 상기 제2 도전볼들은, 각각이 제2 간격을 두고 상기 제1 방향으로 나열된 복수 개의 제2 행 그룹들로 구획되고, 상기 제3 도전볼들은, 각각이 제3 간격을 두고 상기 제1 방향으로 나열된 복수 개의 제3 행 그룹들로 구획된다.

본 발명의 실시 예에 따르면, 상기 제3 간격은 상기 제1 간격 및 상기 제2 간격 각각 보다 큰 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 패드들 중 인접한 두 개의 제1 패드들 사이의 제1 간격은 상기 제2 패드들 중 인접한 두 개의 제2 패드들 사이의 제2 간격 보다 작은 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 밀도는 상기 제2 밀도와 실질적으로 동일한 것을 특징으로 한다.

본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 접착 부재는, 서로 다른 행으로 구획된 제1 도전 영역 및 제2 도전 영역을 정의하는 접착층, 상기 제1 도전 영역에 분포된 복수 개의 제1 도전볼들 및 상기 제2 도전 영역에 분포된 복수 개의 제2 도전볼들을 포함한 도전 그룹을 포함하고, 상기 도전볼들 중 상기 제1 도전 영역에 중첩한 제1 도전볼들의 제1 밀도는 상기 도전볼들 중 상기 제2 도전 영역에 중첩한 제2 도전볼들의 제2 밀도보다 크고, 상기 제2 밀도는 상기 제1 밀도의 50% 이상 내지 90% 이하인 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 상기 제1 도전볼들은 행 단위로 제1 간격을 두고 제1 방향으로 나열된 복수 개의 제1 행 그룹들을 포함하고, 상기 제2 도전보들은 상기 행 단위로 제2 간격을 두고 제2 방향으로 나열된 복수 개의 제2 행 그룹들을 포함하고, 상기 제2 간격은 상기 제1 간격 보다 큰 것을 특징으로 한다.

본 발명의 실시 예에 따르면, 접착 부재를 통해 회로기판과 표시패널이 서로 본딩될 수 있다. 특히, 접착 부재의 제1 도전 영역에 중첩한 제1 도전볼들과 제2 도전 영역에 중첩한 제2 도전볼들의 밀도를 다르게 형성함으로써, 표시패널의 패드들 간의 쇼트가 방지될 수 있다.

도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다.
도 4는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 5는 본 발명의 일 실시 예에 따른 접착 부재의 평면도이다.
도 6a는 본 발명의 실시 예에 따른 표시패널에 포함된 제1 패드들의 평면도이다.
도 6b는 본 발명의 실시 예에 따른 회로기판에 포함된 제1 회로패드들의 평면도이다.
도 6c는 도 5에 도시된 I-I'를 따라 절단한 단면도이다.
도 7a는 본 발명의 실시 예에 따른 표시패널에 포함된 제2 패드들의 평면도이다.
도 7b는 본 발명의 실시 예에 따른 회로기판에 포함된 제2 회로패드들의 평면도이다.
도 7c는 도 5에 도시된 II-II'를 따라 절단한 단면도이다.
도 8은 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.

본 명세서에서, 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.

도 1a를 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1a를 통해 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 "평면상에서 보았을 때 또는 평면상에서"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.

또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.

도 1b를 참조하면, 표시장치(DD)는 윈도우(WM), 표시모듈(DM), 회로기판(PB), 및 수납 부재(BC)를 포함할 수 있다. 수납 부재(BC)는 표시모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다.

윈도우(WM)는 표시모듈(DM) 상부에 배치되고, 표시모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다. 표시장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.

비투과 영역(NTA)은 비표시 영역(DD-NDA)에 중첩하며, 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.

윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수 개의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과 영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.

표시모듈(DM)은 윈도우(WM) 및 수납 부재(BC) 사이에 배치된다. 표시모듈(DM)은 표시패널(DP) 및 입력 감지층(ISU)을 포함한다. 표시패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다.

본 발명의 실시 예에 따르면, 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.

이하에서, 본 발명의 표시패널(DP)은 유기발광 표시패널인 것으로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시 예에 따라 다양한 표시패널이 본 발명에 적용될 수 있다.

자세하게, 도 2를 참조하면, 표시패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 절연층(TFL)을 포함한다.

표시패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시패널(DP)의 표시 영역(DP-DA)은 도 1a에 도시된 표시 영역(DD-DA) 또는 도 1b에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1a에 도시된 비표시 영역(DD-NDA) 또는 도 1b에 도시된 비투과 영역(NTA)에 대응한다.

기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.

회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.

표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시 예에 따르면, 표시패널이 액정 표시패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.

절연층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 일 예로, 절연층(TFL)은 박막 봉지층일 수 있다. 절연층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이제 한정되지 않으며, 절연층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 기판(SUB)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.

입력 감지층(ISU)은 윈도우(WM)와 표시패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.

입력 감지층(ISU)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력 감지층(ISU)은 표시패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISU)은 개별 패널로 제공되어, 접착층을 통해 표시패널(DP)과 결합될 수 있다. 다른 예로, 입력 감지층(ISU)은 생략될 수 있다.

다시 도 1b를 참조하면, 회로기판(PB)은 표시패널(DP)의 일단에 연결되어, 도 2에 도시된 회로 소자층(DP-CL)에 전기적으로 연결될 수 있다. 본 발명의 실시 예에 따르면, 회로기판(PB)은 접착 부재를 통해 비표시 영역(DP-NDA)에 중첩한 표시패널(DP)의 일 부분에 본딩될 수 있다.

한편, 도시되지 않았지만, 비표시 영역(DP-NDA)에 중첩하게 구동칩이 표시패널(DP) 상에 배치될 수 있다. 예컨대, 구동칩은 회로기판(PB)으로부터 전달된 제어 신호에 기반하여 표시패널(DP)의 동작에 필요한 구동 신호를 생성할 수 있다. 구동칩은 생성된 구동 신호를 표시패널(DP)의 회로 소자층(DP-CL)에 전달할 수 있다. 구동칩 역시, 본 발명에 따른 접착 부재를 통해 표시패널(DP) 상에 배치될 수 있다.

도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다. 도 4는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.

도 3을 참조하면, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 복수 개의 패드들(DP-PD), 복수 개의 회로 패드들(PB-PD), 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 패드들(DP-PD), 회로 패드들(PB-PD), 및 화소 구동회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.

한편, 본 명세서에서, 표시패널(DP)은 표시기판으로 설명될 수 있으며, 표시기판은 기판(SUB) 및 기판(SUB) 상에 배치된 복수 개의 패드들(DP-PD)을 포함한 것을 의미할 수 있다.

구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다.　구동회로(GDC)는 화소들(PX)에 또 다른 제어 신호를 더 출력할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.

신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다. 신호 라인들은(SGL)은 패드들(DP-PD)에 전기적으로 각각 연결될 수 있다.

패드들(DP-PD)은 비표시 영역(DP-NDA)에 중첩하며 베이스기판(SUB) 상에 배치될 수 있다. 패드들(DP-PD)은 제1 방향(DR1)을 따라 제1 행에 배열된 제1 패드들(PD1) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 패드들(PD2)을 포함한다. 제1 패드들(PD1) 및 제2 패드들(PD2)은 서로 다른 행에 배열될 수 있다.

이하, 본 명세서에서, 비표시 영역(DP-NDA) 중 패드들(DP-PD)이 배치된 영역은 패드 영역(DP-PDA)으로 정의된다. 또한, 패드 영역(DP-PDA)은 제1 패드들(PDA1)이 배열된 제1 패드 영역 및 제2 패드들(PDA2)이 배열된 제2 패드 영역을 포함하는 것으로 설명한다.

본 발명에 따르면, 제1 패드들(PD1)이 배열된 제1 패드 영역은 제2 패드들(PD2)이 배열된 제2 패드 영역에 비해 표시 영역(DP-DA)에 더 인접할 수 있다. 또한, 제2 패드들(PD2)이 배열된 제2 패드 영역은 제1 패드들(PD1)이 배열된 제1 패드 영역에 비해 베이스기판(SUB)의 끝단에 더 인접할 수 있다.

회로기판(PB)은 베이스기판(SUB)의 일 부분에 본딩되어, 회로 소자층(DP-CL)에 전기적으로 연결될 수 있다. 회로기판(PB)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 회로기판(PB)이 플렉서블할 경우, 플렉서블 인쇄회로기판(Flexible printed circuit board)으로 제공될 수 있다.

회로기판(PB)은 표시패널(DP)의 패드들(DP-PD)과 전기적으로 각각 연결되는 복수 개의 회로 패드들(PB-PD)을 포함한다. 이하, 본 명세서에서, 회로 패드들(PB-PD)이 배치된 영역은 회로 패드 영역(PB-PDA)으로 정의된다.

회로 패드들(PB-PD)은 제1 회로 패드들(PDB1) 및 제2 회로 패드들(PDB2)을 포함한다. 제1 회로 패드들(PDB1)은 제1 패드들(PD1)과 마주보며 전기적으로 각각 연결되고, 제2 회로 패드들(PDB2)은 제2 패드들(PD2)과 마주보며 전기적으로 각각 연결될 수 있다. 특히, 본 발명에 따른 회로 패드들(PB-PD) 및 패드들(DP-PD)은 전도성 접착 부재를 통해 서로 전기적으로 본딩될 수 있다.

도 4를 참조하면, 표시패널(DP)의 패드들(DP-PD) 및 회로기판(PB)의 회로 패드들(PB-PD)은 전도성을 갖는 접착 부재(AF)를 통해 전기적으로 본딩된다. 예시적으로, 접착 부재(AF)는 이방성 도전 필름(Anisotropic Conductive Film, 이하: ACF)으로 제공될 수 있다.

자세하게, 접착 부재(AF)는 패드 영역(DP-PDA)에 대응하는 베이스기판(SUB)의 상면(SUB-US) 및 회로 패드 영역(PB-PDA)에 대응한 회로기판(PB) 사이에 배치될 수 있다. 평면상에서, 접착 부재(AF)의 면적은 패드 영역(DP-PDA) 및 회로 패드 영역(PB-PDA)의 면적에 대응할 수 있다. 다만, 이에 한정되지 않으며, 평면상에서 접착 부재(AF)의 면적은 패드 영역(DP-PDA) 또는 회로 패드 영역(PB-PDA) 보다 크거나 작을 수 있다.

회로기판(PB)은 접착 부재(AF)를 통해 베이스기판(SUB)의 상면(SUB-US)에 본딩되는 제1 부분 및 베이스기판(SUB)의 다른 면과 마주하는 제2 부분을 포함할 수 있다. 즉, 회로기판(PB)은 플렉서블한 성질을 가지며 베이스기판(SUB)의 측면을 따라 밴딩될 수 있다.

한편, 도시되지 않았지만, 구동칩이 베이스기판(SUB)의 상면(SUB-US) 상에 더 배치될 수 있다. 이 경우, 표시패널(DP)은 구동칩과 전기적으로 연결되는 구동 패드들을 더 포함할 수 있으며, 구동 패드들은 도 3에 도시된 패드 영역(DP-PDA) 및 표시 영역(DP-DA) 사이에 배치될 수 있다. 특히, 본 발명에서 설명되는 접착 부재(AF)를 통해 구동칩과 구동 패드들이 전기적으로 본딩될 수 있다.

도 5는 본 발명의 일 실시 예에 따른 접착 부재의 평면도이다.

도 5를 참조하면, 접착 부재(AF)는 접착층(RY) 및 접착층(RY)에 분포된 복수 개의 도전볼들(CB)을 포함한다. 접착층(RY)은 일정 두께를 갖는 접착성 수지로 제공될 수 있다. 도전볼들(CB)은 접착층(RY)의 내부에 일정 패턴을 따라 분포될 수 있다.

본 발명의 일 실시 예에 따르면, 접착층(RY)은 제1 도전 영역(CA1) 및 제2 도전 영역(CA2)으로 구획될 수 있다. 제1 도전 영역(CA1)은 표시패널(DP)의 패드들(DP-PD) 중 제1 패드들(PD1)에 배열된 제1 패드 영역에 중첩하는 영역이며, 제2 도전 영역(CA2)은 표시패널(DP)의 패드들(DP-PD) 중 제2 패드들(PD2)이 배열된 제2 패드 영역에 중첩하는 영역일 수 있다.

도전볼들(CB)은 제1 도전 영역(CA1)에 분포된 제1 도전볼들(CB1) 및 제2 도전 영역(CA2)에 분포된 제2 도전볼들(CB2)을 포함한다. 제1 패드들(PD1)은 제1 도전볼들(CB1)을 통해 제1 회로 패드들(PDB1)에 전기적으로 본딩될 수 있으며, 제2 패드들(PD2)은 제2 도전볼들(CB2)을 통해 제2 회로 패드들(PDB2)에 전기적으로 본딩될 수 있다. 본 발명에 따르면, 제1 도전볼들(CB1) 및 제2 도전볼들(CB2)은 동일한 형상을 가질 수 있다.

한편, 접착 부재(AF)가 회로기판(PB)의 회로 패드 영역(PB-PDA) 및 표시패널(DP)의 패드 영역(DP-PDA) 사이에 배치된 후, 외부 압력 및 경화 과정을 통해 표시패널(DP)의 패드들(DP-PD)과 회로기판(PB)의 회로 패드들(PB-PD)이 접착 부재(AF)에 압착될 수 있다. 접착층(RY)이 회로기판(PB) 및 베이스기판(SUB)에 의해 압착됨으로써, 접착층(RY)의 내부에 일정 패턴을 따라 분포된 도전볼들(CB)의 패턴이 일부 틀어질 수 있다.

예컨대, 접착 부재(AF)를 통해 회로기판(PB)과 표시패널(DP)을 본딩 시에, 제2 도전 영역(CA2)에 배열된 제2 도전볼들(CB2)의 패턴이 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)의 패턴에 비해 더 틀어지는 경향이 있다. 이 경우, 제2 도전볼들(CB2)의 패턴이 틀어짐으로써 인접한 두 패드들 간의 쇼트가 발생할 수 있다.

본 발명의 실시 예에 따르면, 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)의 제1 밀도는 제2 도전 영역(CA2)에 배치된 제2 도전볼들(CB2)의 제2 밀도 보다 클 수 있다. 다시 말해, 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)의 수가 제2 도전 영역(CA2)에 배열된 제2 도전볼들(CB2)의 수 보다 많을 수 있다. 여기서, 제1 패드들(PD1)에 중첩한 제1 도전 영역(CA1)의 평면상 면적과 및 제2 패드들(PD2)에 중첩한 제2 도전 영역(CA2)의 평면상 면적은 실질적으로 동일할 수 있다.

특히, 본 발명에 따르면, 제2 도전 영역(CA2)에 배열된 제2 도전볼들(CB2)의 제2 밀도는 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)의 제1 밀도의 50% 이상 내지 90% 이하를 가질 수 있다. 즉, 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)에 비해, 제2 도전 영역(CA2)에 배열된 제2 도전볼들(CB2)의 밀도가 작음에 따라, 제2 패드들(PD2) 또는 제2 회로 패드들(PDB2) 간에 발생하는 쇼트 확률이 낮아질 수 있다.

본 발명에 따르면, 제1 패드 영역에 배열된 제1 패드들(PD1) 간의 제1 간격과, 제2 패드 영역에 배열된 제2 패드들(PD2) 간의 제2 간격이 서로 다를 수 있다. 예컨대, 제2 패드들(PD2) 중 인접한 두 개의 제2 패드들 간의 제2 간격은 제1 패드들(PD1) 중 인접한 두 개의 제1 패드들 간의 제1 간격 보다 클 수 있다. 또한, 제2 패드 영역에 배열된 제2 패드들(PD2) 각각의 폭은 제1 패드 영역에 배열된 제1 패드들(PD1) 각각의 폭보다 클 수 있다.

따라서, 제2 패드 영역에 배열된 제2 패드들(PD2) 간의 제2 간격이 제1 패드 영역에 배열된 제1 패드들(PD1) 간의 제1 간격보다 큼에 따라, 제2 도전볼들(CB2)에 의해 제2 패드들(PD2) 간에 발생하는 쇼트 확률이 낮아질 수 있다.

또한, 제1 패드들(PD1)과 마주한 제1 회로 패드들(PDB1) 간의 제3 간격과, 제2 패드들(PD2)과 마주한 제 회로 패드들(PDB2) 간의 제4 간격은 서로 다를 수 있다. 예컨대, 제2 회로 패드들(PDB2) 중 인접한 두 개의 제2 회로 패드들 간의 제4 간격은 제1 회로 패드들(PDB1) 중 인접한 두 개의 제1 회로 패드들 간의 제3 간격 보다 클 수 있다. 제2 회로 패드들(PDB2) 각각의 폭은 제1 회로 패드들(PDB1) 각각의 폭보다 클 수 있다. 이를 통해, 제2 도전볼들(CB2)에 의해 제2 회로 패드들(PDB2) 간에 발생하는 쇼트 확률이 낮아질 수 있다.

상술된 바와 같이, 제2 도전 영역(CA2)에 중첩한 제2 도전볼들(CB2)이 제1 도전 영역(CA1)에 중첩한 제1 도전볼들(CB1)에 비해 작은 밀도를 가짐으로써 제2 패드들(PD2) 또는 제2 회로 패드들(PDB2) 간의 쇼트 확률이 낮아질 수 있다. 또한, 본 발명에 따르면, 제2 패드들(PD2)의 폭이 제1 패드들(PD1)의 폭 보다 크게 형성됨으로써 제2 도전볼들(CB2)을 통한 제2 패드들(PD2) 및 제2 회로 패드들(PDB2) 간의 접속 신뢰성은 향상될 수 있다.

한편, 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)의 제1 밀도가 제2 도전 영역(CA2)에 배치된 제2 도전볼들(CB2)의 제2 밀도 보다 큰 것으로 설명되었지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 이와 반대로, 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)의 제1 밀도가 제2 도전 영역(CA2)에 배치된 제2 도전볼들(CB2)의 제2 밀도 보다 작을 수도 있다. 이 경우, 제1 도전볼들(CB1)을 통해 접속되는 제1 패드들(PD1) 또는 제1 회로 패드들(PDB1) 간의 쇼트 확률이 낮아질 수 있다.

도 6a는 본 발명의 실시 예에 따른 표시패널에 포함된 제1 패드들의 평면도이다. 도 6b는 본 발명의 실시 예에 따른 회로기판에 포함된 제1 회로패드들의 평면도이다. 도 6c는 도 5에 도시된 I-I'를 따라 절단한 단면도이다.

도 6a 및 도 6b를 참조하면, 제1 패드들(PD1) 중 인접한 두 개의 제1 패드들(PD1a, PD1b) 및 제1 회로 패드들(PDB1) 중 인접한 두 개의 제1 회로 패드들(PDB1a, PDB1b)이 각각 도시되었다. 도 5에 도시된 제1 패드들(PD1)은 도 6a에 도시된 두 개의 제1 패드들(PD1a, PD1b)의 구조를 가질 수 있다.

자세하게, 도 6a에 도시된 제1 패드들(PD1a, PD1b) 각각은 제1 방향(DR1)에서 제1 폭(WD1a)을 가질 수 있다. 또한, 제1 패드들(PD1a, PD1b)은 제2 방향(DR2)으로 연장되며 제1 간격(DN1a)을 두고 제1 방향(DR1)에서 서로 이격될 수 있다. 도 6b에 도시된 제1 회로 패드들(PDB1a, PDB1b) 각각은 제1 방향(DR1)에서 제2 폭(WD1b)을 가질 수 있으며, 제2 간격(DN1b)을 두고 제1 방향(DR1)에서 서로 이격될 수 있다.

일 예로, 제1 패드들(PD1a, PD1b)의 제1 폭(WD1a)과 제1 회로 패드들(PDB1a, PDB1b)의 제2 폭(WD1b)은 실질적으로 동일할 수 있다. 또한, 제1 패드들(PD1a, PD1b) 사이의 제1 간격(DN1a) 및 제1 회로 패드들(PDB1a, PDB1b) 사이의 제2 간격(DN1b)은 실질적으로 동일할 수 있다. 본 명세서에서, '구성들 간의 간격 또는 구성들의 폭이 동일하다'라는 의미는 공정 상의 오차 범위를 포함한 값일 수 있다.

다만, 이에 한정되지 않으며, 제1 회로 패드들(PDB1a, PDB1b)의 폭과 제1 패드들(PD1a, PD1b)의 폭은 서로 다르게 형성될 수 있으며, 마찬가지로 제1 패드들(PD1a, PD1b) 사이의 간격 및 제1 회로 패드들(PDB1a, PDB1b) 사이의 간격이 서로 다르게 형성될 수 있다.

도 6c를 참조하면, 회로기판(PB)은 기판(PBS), 제1 회로 패드들(PDB1a, PDB1b), 및 회로 절연층(PB-IL)을 포함한다. 기판(PBS)의 하면 상에 회로 절연층(PB-IL)이 배치되고, 회로 절연층(PB-IL)에 정의된 관통홀에 제1 회로 패드들(PDB1a, PDB1b)이 배치될 수 있다. 제1 회로 패드들(PDB1a, PDB1b)은 회로 절연층(PB-IL)에 의해 외부로 노출시킬 수 있다.

표시패널(DP)의 제1 패드들(PD1a, PD1b)은 베이스기판(SUB) 상에 배치되고, 제1 패드들(PD1a, PD1b) 및 베이스기판(SUB) 사이에 적어도 하나의 절연층이 배치될 수 있다. 일 예로, 도 6c에 도시된 바에 따르면, 베이스기판(SUB) 상에 제1 절연층(IL1) 및 제2 절연층(IL2)이 순차적으로 적층된다. 제1 절연층(IL1) 상에 배치된 제1 패드들(PD1a, PD1b)은 제2 절연층(IL2)에 정의된 관통홀에 배치될 수 있다. 제1 패드들(PD1a, PD1b)은 제2 절연층(IL2)에 의해 외부에 노출될 수 있다.

본 발명에 따르면, 접착층(RY)의 제1 도전 영역(CA1)에 중첩한 제1 도전볼들(CB1)은, 각각이 제1 이격 거리(DT1)를 두고 제1 방향(DR1)으로 나열된 복수 개의 제1 행 그룹들로 구획될 수 있다. 도 5에 도시된 바와 같이, 제1 도전 영역(CA1)에서 제1 이격 거리(DT1)를 두고 제1 방향(DR1)으로 나열된 5 개의 제1 행 그룹들이 배열된다.

또한, 도 6c에 도시된 바에 따르면, 제1 패드들(PD1a, PD1b) 또는 제1 회로 패드들(PDB1a, PDB1b) 사이의 간격이 실질적으로 동일한 것으로 설명되나, 앞서 상술한 바와 같이, 이는 다르게 형성될 수 있다.

도 7a는 본 발명의 실시 예에 따른 표시패널에 포함된 제2 패드들의 평면도이다. 도 7b는 본 발명의 실시 예에 따른 회로기판에 포함된 제2 회로패드들의 평면도이다. 도 7c는 도 5에 도시된 II-II'를 따라 절단한 단면도이다.

도 7a 및 도 7b를 참조하면, 제2 패드들(PD2) 중 인접한 두 개의 제2 패드들(PD2a, PD2b) 및 제2 회로 패드들(PDB2) 중 인접한 두 개의 제2 회로 패드들(PDB2a, PDB2b)이 각각 도시되었다. 도 5에 도시된 제2 패드들(PD2)은 도 7a에 도시된 두 개의 제2 패드들(PD2a, PD2b)의 구조를 가질 수 있다.

자세하게, 도 7a에 도시된 제2 패드들(PD2a, PD2b) 각각은 제1 방향(DR1)에서 제3 폭(WD2a)을 가질 수 있다. 또한, 제2 패드들(PD2a, PD2b)은 제2 방향(DR2)으로 연장되며 제3 간격(DN2a)을 두고 제1 방향(DR1)에서 서로 이격될 수 있다. 도 7b에 도시된 제2 회로 패드들(PDB2a, PDB2b) 각각은 제1 방향(DR1)에서 제4 폭(WD2b)을 가질 수 있으며, 제4 간격(DN2b)을 두고 제1 방향(DR1)에서 서로 이격될 수 있다.

제2 패드들(PD2a, PD2b)의 제3 폭(WD2a) 및 제2 회로 패드들(PDB2a, PDB2b)의 제4 폭(WD2b)은 실질적으로 동일할 수 있다. 또한, 제2 패드들(PD2a, PD2b) 사이의 제3 간격(DN2a) 및 제2 회로 패드들(PDB2a, PDB2b) 사이의 제4 간격(DN2b)은 실질적으로 동일할 수 있다.

본 발명의 실시 예에 따르면, 제2 패드들(PD2a, PD2b)의 제3 폭(WD2a)은 도 6a에 도시된 제1 패드들(PD1a, PD1b)의 제1 폭(WD1a) 보다 클 수 있다. 또한, 제2 패드들(PD2a, PD2b) 사이의 제3 간격(DN2a)은 도 6a에 도시된 제1 패드들(PD1a, PD1b) 사이의 제1 간격(DN1a) 보다 클 수 있다.

도 7c를 참조하면, 본 발명에 따른 접착층(RY)의 제2 도전 영역(CA2)에 중첩한 제2 도전볼들(CB2)은, 각각이 제2 이격 거리(DT2)를 두고 제1 방향(DR1)으로 나열된 복수 개의 제2 행 그룹들로 구획될 수 있다. 도 5에 도시된 바와 같이, 제2 도전 영역(CA2)에서 제2 이격 거리(DT2)를 두고 제1 방향(DR1)으로 나열된 5 개의 제2 행 그룹들이 배열된다.

본 발명의 실시 예에 따르면, 제1 방향(DR1)에서 제2 도전볼들(CB2) 간의 제2 이격 거리(DT2)는 도 6c에 도시된 제1 도전볼들(CB1) 간의 제1 이격 거리(DT1) 보다 클 수 있다. 또한, 도 7c에 도시된 바에 따르면, 제2 패드들(PD2a, PD2b) 또는 제2 회로 패드들(PDB2a, PDB2b) 사이의 간격이 실질적으로 동일한 것으로 설명되나, 앞서 상술한 바와 같이, 이는 다르게 형성될 수 있다.

도 8은 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.

도 8을 참조하면, 접착 부재(AF-1)는 접착층(RY) 및 접착층(RY)에 분포된 복수 개의 도전볼들(CB)을 포함한다. 접착층(RY)은 제1 도전 영역(CA1) 및 제2 도전 영역(CA2)으로 구획될 수 있다.

특히, 도 5에 도시된 접착 부재(AF)와 비교하여, 도 8에 도시된 접착층(RY)의 제2 도전 영역(CA2)은 제1 영역(CA2a) 및 제2 영역(CA2b)으로 구획된다. 제1 영역(CA2a)은 제1 도전 영역(CA1) 및 제2 영역(CA2b) 사이에 배치될 수 있다. 한편, 도 5에 도시된 바와 마찬가지로, 제1 도전 영역(CA1)에 중첩한 제1 패드들(PD1) 사이의 제1 간격은 제2 도전 영역(CA2)에 중첩한 제2 패드들(PD2) 사이의 제2 간격 보다 작을 수 있다. 다만, 도 8에 도시된 바에 따르면, 제1 패드들(PD1)의 폭과 제2 패드들(PD2)의 폭이 실질적으로 동일하게 제공될 수 있다.

자세하게, 도전볼들(CB)은 제1 내지 제3 도전볼들(CB1, CB2, CB3)을 포함한다. 제1 도전볼들(CB1)은 제1 도전 영역(CA1)에 배열된다. 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1)은 제1 밀도를 가질 수 있다. 제2 도전볼들(CB2)은 제2 도전 영역(CA2) 중 제1 영역(CA2a)에 배열된다. 제2 도전 영역(CA2) 중 제1 영역(CA2a)에 배열된 제2 도전볼들(CB2)은 제2 밀도를 가질 수 있다. 제3 도전볼들(CB3)은 제2 도전 영역(CA2) 중 제2 영역(CA2b)에 배열된다. 제2 도전 영역(CA2) 중 제2 영역(CA2b)에 배열된 제3 도전볼들(CB3)은 제3 밀도를 가질 수 있다.

본 발명의 실시 예에 따르면, 제3 밀도는 제1 밀도 및 제2 밀도 각각 보다 작을 수 있다. 즉, 제2 영역(CA2b)에 배열된 제3 도전볼들(CB3)의 수가 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1) 또는 제1 영역(CA2a)에 배열된 제2 도전볼들(CB2)의 수 보다 작을 수 있다.

또한, 본 발명의 실시 예에 따르면, 제1 도전 영역(CA1)에 배열된 제1 도전볼들(CB1) 제1 밀도는 제1 영역(CA2a)에 배열된 제2 도전볼들(CB2)의 제2 밀도와 실질적으로 동일할 수 있다.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

DP: 표시패널
SUB: 베이스기판
DP-CL: 회로 소자층
DP-OLED: 표시 소자층
DP-PD: 패드
PB: 회로기판
PB-PD: 회로 패드
AF: 접착 부재
CB: 도전볼
RY: 접착층

Claims (20)

1. 제1 패드 영역에 배치된 복수 개의 제1 패드들 및 제2 패드 영역에 배치된 복수 개의 제2 패드들을 포함하고, 상기 제1 패드들 및 상기 제2 패드들은 서로 다른 행에 배열되는 표시기판;
   상기 제1 패드들과 각각 마주하는 제1 회로 패드들 및 상기 제2 패드들과 각각 마주하는 제2 회로 패드들을 포함한 회로기판; 및
   상기 표시기판 및 상기 회로기판 사이에 배치되고, 접착층 및 상기 접착층에 분포된 복수 개의 도전볼들을 포함한 접착 부재를 포함하고,
   상기 도전볼들 중 상기 제1 패드 영역에 중첩한 제1 도전볼들의 제1 밀도는 상기 도전볼들 중 상기 제2 패드 영역에 중첩한 제2 도전볼들의 제2 밀도보다 큰 것을 특징으로 하는 표시장치.
2. 제 1 항에 있어서,
   상기 제2 밀도는 상기 제1 밀도의 50% 이상 내지 90% 이하인 것을 특징으로 하는 표시장치.
3. 제 1 항에 있어서,
   상기 제2 패드들 중 인접한 두 개의 제2 패드들 사이의 제2 간격은 상기 제1 패드들 중 인접한 두 개의 제1 패드들 사이의 제1 간격 보다 큰 것을 특징으로 하는 표시장치.
4. 제 3 항에 있어서,
   상기 제1 회로 패드들 중 인접한 두 개의 제1 회로 패드들 사이의 제3 간격은 상기 제2 회로 패드들 중 인접한 두 개의 제2 회로 패드들 사이의 제4 간격 보다 작은 것을 특징으로 하는 표시장치.
5. 제 4 항에 있어서,
   상기 제1 간격은 상기 제3 간격에 대응하고, 상기 제2 간격은 상기 제4 간격에 대응하는 표시장치.
6. 제 1 항에 있어서,
   상기 표시기판은 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 정의하고,
   상기 제1 패드 영역은 상기 제2 패드 영역 보다 상기 표시 영역에 더 인접한 것을 특징으로 하는 표시장치.
7. 제 1 항에 있어서,
   상기 제1 패드들은 제1 간격을 두고 제1 방향을 따라 나열되고, 상기 제2 패드들은 제2 간격을 두고 제2 방향을 따라 나열되고,
   상기 제1 방향에서, 상기 제2 패드들의 폭은 상기 제1 패드들의 폭 보다 큰 것을 특징으로 하는 표시장치.
8. 제 7 항에 있어서,
   상기 제1 방향에서, 상기 제2 회로 패드들의 폭은 상기 제1 회로 패드들의 보다 큰 것을 특징으로 하는 표시장치.
9. 제 1 항에 있어서,
   상기 제1 도전볼들은 각각이 제1 이격 거리를 두고 제1 방향으로 나열된 복수 개의 제1 행 그룹들로 구획되고, 상기 제2 도전볼들은 각각이 제2 이격 거리를 두고 상기 제1 방향으로 나열된 복수 개의 제2 행 그룹들로 구획되는 표시장치.
10. 제 9 항에 있어서,
    상기 제1 방향에서 상기 제2 이격 거리는 상기 제1 이격 거리보다 큰 것을 특징으로 하는 표시장치.
11. 제 1 항에 있어서,
    상기 표시기판은,
    베이스기판; 및
    상기 베이스기판의 상면에 배치되며 상기 제1 패드들 및 상기 제2 패드들을 포함한 회로 소자층을 포함하고,
    평면상에서, 상기 제2 패드들은 상기 제1 패드들 보다 상기 베이스기판의 끝단에 더 인접한 것을 특징으로 하는 표시장치.
12. 제 11 항에 있어서,
    상기 회로기판은 상기 베이스기판의 상기 상면과 마주하는 제1 부분 및 상기 제1 부분에 인접하며 상기 베이스기판의 다른 면과 마주하는 제2 부분을 포함하는 표시장치.
13. 제1 패드 영역에 배치된 복수 개의 제1 패드들 및 제2 패드 영역에 배치된 복수 개의 제2 패드들을 포함하고, 상기 제1 패드들 및 상기 제2 패드들은 서로 다른 행에 배열되는 표시기판;
    상기 제1 패드들과 마주하는 제1 회로 패드들 및 상기 제2 패드들과 마주하는 제2 회로 패드들을 포함한 회로기판; 및
    상기 표시기판 및 상기 회로기판 사이에 배치되고, 접착층 및 상기 접착층에 분포된 복수 개의 도전볼들을 포함한 접착 부재를 포함하고,
    상기 도전볼들은 상기 제1 패드 영역에 중첩하며 제1 밀도를 갖는 제1 도전볼들, 상기 제2 패드 영역 중 제1 영역에 중첩하며 제2 밀도를 갖는 제2 도전볼들, 및 상기 제2 패드 영역 중 제2 영역에 중첩하며 제3 밀도를 갖는 제3 도전볼들을 포함하고,
    상기 제1 영역은 상기 제1 패드 영역 및 상기 제2 영역 사이에 배치되고, 상기 제3 밀도는 상기 제1 밀도 및 상기 제2 밀도 보다 작은 것을 특징으로 하는 표시장치.
14. 제 13 항에 있어서,
    상기 제3 밀도는 상기 제1 밀도 또는 상기 제2 밀도의 50% 이상 내지 90% 이하인 것을 특징으로 하는 표시장치.
15. 제 13 항에 있어서,
    상기 제1 도전볼들은, 각각이 제1 간격을 두고 제1 방향으로 나열된 복수 개의 제1 행 그룹들로 구획되고,
    상기 제2 도전볼들은, 각각이 제2 간격을 두고 상기 제1 방향으로 나열된 복수 개의 제2 행 그룹들로 구획되고,
    상기 제3 도전볼들은, 각각이 제3 간격을 두고 상기 제1 방향으로 나열된 복수 개의 제3 행 그룹들로 구획되는 표시장치.
16. 제 15 항에 있어서,
    상기 제3 간격은 상기 제1 간격 및 상기 제2 간격 각각 보다 큰 것을 특징으로 하는 표시장치.
17. 제 13 항에 있어서,
    상기 제1 패드들 중 인접한 두 개의 제1 패드들 사이의 제1 간격은 상기 제2 패드들 중 인접한 두 개의 제2 패드들 사이의 제2 간격 보다 작은 것을 특징으로 하는 표시장치.
18. 제 13 항에 있어서,
    상기 제1 밀도는 상기 제2 밀도와 실질적으로 동일한 것을 특징으로 하는 표시장치.
19. 서로 다른 행으로 구획된 제1 도전 영역 및 제2 도전 영역을 정의하는 접착층; 및
    상기 제1 도전 영역에 분포된 복수 개의 제1 도전볼들 및 상기 제2 도전 영역에 분포된 복수 개의 제2 도전볼들을 포함한 도전 그룹을 포함하고,
    상기 도전볼들 중 상기 제1 도전 영역에 중첩한 제1 도전볼들의 제1 밀도는 상기 도전볼들 중 상기 제2 도전 영역에 중첩한 제2 도전볼들의 제2 밀도보다 크고,
    상기 제2 밀도는 상기 제1 밀도의 50% 이상 내지 90% 이하인 것을 특징으로 하는 접착 부재.
20. 제 19 항에 있어서,
    상기 제1 도전볼들은 행 단위로 제1 간격을 두고 제1 방향으로 나열된 복수 개의 제1 행 그룹들을 포함하고,
    상기 제2 도전보들은 상기 행 단위로 제2 간격을 두고 제2 방향으로 나열된 복수 개의 제2 행 그룹들을 포함하고,
    상기 제2 간격은 상기 제1 간격 보다 큰 것을 특징으로 하는 접착 부재.
    
    

Images