Nothing Special   »   [go: up one dir, main page]

KR20210018700A - 접착 부재 및 이를 포함한 표시장치 - Google Patents

접착 부재 및 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20210018700A
KR20210018700A KR1020190097331A KR20190097331A KR20210018700A KR 20210018700 A KR20210018700 A KR 20210018700A KR 1020190097331 A KR1020190097331 A KR 1020190097331A KR 20190097331 A KR20190097331 A KR 20190097331A KR 20210018700 A KR20210018700 A KR 20210018700A
Authority
KR
South Korea
Prior art keywords
conductive
pad
subgroup
driving
groups
Prior art date
Application number
KR1020190097331A
Other languages
English (en)
Inventor
장주녕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190097331A priority Critical patent/KR20210018700A/ko
Priority to US16/923,032 priority patent/US11209875B2/en
Priority to CN202010788591.9A priority patent/CN112349245B/zh
Publication of KR20210018700A publication Critical patent/KR20210018700A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • H01L27/32—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • H01L51/50—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시장치는, 제1 방향에서 서로 이격된 제1 신호 패드 및 제2 신호 패드를 포함한 표시기판, 상기 제1 신호 패드 및 상기 제2 신호 패드와 각각 마주하는 제1 구동 패드 및 제2 구동 패드를 포함한 전자 부품, 상기 표시기판 및 상기 전자 부품 사이에 배치되고, 접착층 및 상기 제1 방향에서 서로 이격되며 상기 제1 방향과 수직한 제2 방향으로 연장된 형상으로 상기 접착층에 분포된 복수 개의 도전 그룹들을 포함하는 접착 부재를 포함하고, 상기 도전 그룹들 각각은 상기 제2 방향으로 나열된 복수 개의 도전 입자들로 정의되고, 상기 접착층의 두께는 상기 도전 입자들 각각의 지름에 0.5 배 이상 내지 2.0 배 이하인 것을 특징으로 한다.

Description

접착 부재 및 이를 포함한 표시장치{ADHESIVE MEMBER AND DISPLAY DEVICE COMPRISING THE ADHESIVE MEMBER}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 접착 부재 및 이를 포함한 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다.
표시장치는 영상을 표시하는 표시패널을 포함한다. 표시패널은, 복수 개의 게이트 라인들, 복수 개의 데이터라인들, 복수 개의 게이트 라인들과 복수 개의 데이터라인들에 연결된 복수 개의 화소들을 포함한다. 표시패널은 게이트 라인들 또는 데이터라인들에 영상 표시에 필요한 전기적 신호를 제공하는 전자부품과 연결될 수 있다.
한편, 전자 부품은 이방성 도전 필름(Anisotropic conductive film) 또는 초음파(ultrasonography) 방식을 이용하여 표시패널에 실장될 수 있다.
본 발명의 목적은 전자 부품과 표시패널 간의 접속 신뢰성을 향상시킬 수 있는 표시장치를 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 표시장치는, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역이 정의되고, 상기 비표시 영역에 중첩하며 제1 방향에서 서로 이격된 제1 신호 패드 및 제2 신호 패드를 포함한 표시기판, 상기 표시기판의 두께 방향에서, 상기 제1 신호 패드 및 상기 제2 신호 패드와 각각 마주하는 제1 구동 패드 및 제2 구동 패드를 포함한 전자 부품, 상기 표시기판 및 상기 전자 부품 사이에 배치되고, 접착층 및 상기 제1 방향에서 서로 이격되며 상기 제1 방향과 수직한 제2 방향으로 연장된 형상으로 상기 접착층에 분포된 복수 개의 도전 그룹들을 포함하는 접착 부재를 포함하고, 상기 도전 그룹들 각각은 상기 제2 방향으로 나열된 복수 개의 도전 입자들로 정의되고, 상기 접착층의 두께는 상기 도전 입자들 각각의 지름에 0.5 배 이상 내지 2.0 배 이하인 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 도전 그룹들은 상기 제1 방향으로 일정 간격을 두고 배열된 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 도전 그룹들은 제1 내지 제3 서브 그룹들로 구획되고, 상기 제1 서브 그룹은 상기 제1 신호 패드 및 상기 제1 구동 패드 사이에 배치되어 상기 제1 신호 패드 및 상기 제1 구동 패드를 연결하고, 상기 제2 서브 그룹은 상기 제2 신호 패드 및 상기 제2 구동 패드 사이에 배치되어 상기 제1 신호 패드 및 상기 제1 구동 패드를 연결하고, 상기 제3 서브 그룹은 상기 상기 제1 서브 그룹 및 상기 제2 서브 그룹 사이에 배치되며, 상기 제1 신호 패드 및 상기 제2 신호 패드 각각에 비중첩한다.
본 발명의 실시 예에 따르면, 상기 제1 서브 그룹, 상기 제2 서브 그룹, 및 상기 제3 서브 그룹 각각은 복수 개의 도전 그룹들을 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 서브 그룹 및 상기 제2 서브 그룹 각각의 상기 도전 그룹들은 상기 제3 서브 그룹의 상기 도전 그룹들의 수보다 많은 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 평면상에서, 상기 제1 구동 패드 및 상기 제3 서브 그룹의 상기 도전 그룹들 중 상기 제1 구동 패드에 가장 인접한 제1 도전 그룹 사이의 제1 간격은, 상기 제2 구동 패드 및 상기 제3 서브 그룹의 상기 도전 그룹들 중 상기 제2 구동 패드에 가장 인접한 제2 도전 그룹 사이의 제2 간격 보다 짧고, 상기 제1 도전 그룹 및 상기 제2 도전 그룹 사이의 간격은 상기 제1 간격 및 상기 제2 간격 보다 긴 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 도전 그룹들은 가상기 제1 신호 패드 및 상기 제1 구동 패드 사이에 배치된 제1 서브 그룹 및 상기 제2 신호 패드 및 상기 제2 구동 패드 사이에 배치된 제2 서브 그룹으로 구획되고, 상기 제1 서브 그룹 및 상기 제2 서브 그룹은 상기 제1 방향을 따라 교번적으로 반복하여 배열된다.
본 발명의 실시 예에 따르면, 상기 도전 그룹들은 일정 간격을 두고 상기 제1 방향으로 배열되고, 평면상에서, 상기 제1 구동 패드와 상기 제2 서브 그룹의 상기 도전 그룹들 중 상기 제1 서브 그룹에 가장 인접한 도전 그룹 간의 제1 간격, 및 상기 제2 구동 패드와 상기 제1 서브 그룹의 상기 도전 그룹들 중 상기 제2 서브 그룹에 가장 인접한 도전 그룹 간의 간격 각각은 상기 일정 간격 보다 긴 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 전자 부품은 상기 제1 구동 패드 및 상기 제2 구동 패드가 배치된 베이스기판을 더 포함하고, 상기 접착층은 상기 제1 구동 패드 및 상기 제2 구동 패드에 중첩한 제1 접착 부분 및 상기 제1 구동 패드 및 상기 제2 구동 패드에 비중첩한 제2 접착 부분을 포함하고, 상기 제2 접착 부분 및 상기 베이스기판 사이에 내부 공간이 정의된다.
본 발명의 실시 예에 따르면, 상기 두께 방향에서, 상기 제2 접착 부분의 두께는 상기 내부 공간의 높이로 정의되는 상기 베이스기판 및 상기 제2 접착 부분 간의 이격 거리 보다 작은 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 접착층의 굴절률은 상기 내부 공간에 정의된 공기의 굴절률 보다 높은 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 접착층은 광 개시제를 포함하고, 상기 광 개시제는 외부 자외선 광에 의해 활성화된다.
본 발명의 실시 예에 따르면, 상기 전자 부품과 비중첩하는 제1 충진 부분 및 상기 내부 공간에 배치된 제2 충진 부분을 포함한 충진제를 더 포함한다.
본 발명의 실시 예에 따르면, 상기 충진제는 광 개시제를 포함하고, 상기 광 개시제는 외부 자외선 광에 의해 활성화된다.
본 발명의 실시 예에 따르면, 상기 제1 충진 부분의 평면상 면적은 상기 제2 충진 부분의 평면상 면적 보다 큰 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 접착층은 열 개시제를 포함하고, 상기 열 개시제는 온도 변화에 의해 활성화된다.
본 발명의 실시 예에 따르면, 상기 도전 그룹들 중 이웃한 두 개의 도전 그룹들 사이의 이격 거리는 일정 간격으로 설정된다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 접착 부재는, 접착층, 상기 접착층에 분포되고, 일정 간격을 두고 제1 방향으로 나열되며 상기 제1 방향과 수직한 제2 방향으로 연장되는 복수 개의 도전 그룹들을 포함하고, 상기 도전 그룹들 각각은 상기 제2 방향으로 나열된 복수 개의 도전 입자들로 정의되고, 상기 접착층의 두께는 상기 도전 입자들 각각의 지름에 0.5 배 이상 내지 2.0 배 이하인 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 도전 입자들 각각은 상기 접착층으로부터 일 부분 노출된다.
본 발명의 실시 예에 따르면, 상기 제2 방향으로 나열된 상기 도전 입자들은 전기적으로 연결된다.
본 발명의 실시 예에 따르면, 접착층의 두께가 도전 입자의 지름에 근거하여 형성될 수 있다. 그 결과, 두 개의 패드들 사이를 본딩하는 과정에서, 외부로부터 접착층에 압력이 가해져도 접착층에 분포된 도전 입자들의 유동이 방지될 수 있다.
즉, 도전 입자들의 유동이 방지됨에 따라, 이웃한 패드들 간의 쇼트가 방지될 수 있다. 따라서, 표시장치의 전반적인 구동 신뢰성이 향상될 수 있다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다.
도 4a는 도 3에 도시된 일 예에 따른 화소의 등가 회로도이다.
도 4b는 본 발명의 실시 예에 따른 표시패널의 확대된 단면도이다.
도 5는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 6a는 본 발명의 실시 예에 따른 도 5에 도시된 접착 부재의 평면도이다.
도 6b는 본 발명의 실시 예에 따른 도 5에 도시된 접착 부재의 사시도이다.
도 6c는 본 발명의 실시 예에 따른 도 6a에 도시된 접착 부재의 일 부분을 확대한 평면도이다.
도 7a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.
도 7b는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.
도 7c는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.
도 8은 본 발명의 실시 예에 따른 도 5에 도시된 I-I'를 따라 절단한 단면도이다.
도 9는 본 발명의 다른 실시 예에 따른 표시장치의 단면도이다.
도 10은 본 발명의 다른 실시 예에 따른 도 9에 도시된 AA 영역을 확대한 표시장치의 단면도이다.
도 11은 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다.
도 12는 본 발명의 다른 실시 예에 따른 도 11에 도시된 II-II'를 따라 절단한 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
본 명세서에서, 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1a를 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1a를 통해 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 “평면상에서 보았을 때 또는 평면상에서”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.
또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.
도 1b를 참조하면, 표시장치(DD)는 윈도우(WM), 표시모듈(DM), 구동칩(DC), 회로기판(PB), 및 수납부재(BC)를 포함할 수 있다. 수납 부재(BC)는 표시모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다.
윈도우(WM)는 표시모듈(DM) 상부에 배치되고, 표시모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다. 표시장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
비투과 영역(NTA)은 비표시 영역(DD-NDA)에 중첩하며, 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.
윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수 개의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과 영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.
표시모듈(DM)은 윈도우(WM) 및 수납부재(BC) 사이에 배치된다. 표시모듈(DM)은 표시패널(DP) 및 입력 감지층(ISU)를 포함한다. 표시패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다.
본 발명의 실시 예에 따르면, 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
이하에서, 본 발명의 표시패널(DP)은 유기발광 표시패널인 것으로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시 예에 따라 다양한 표시패널이 본 발명에 적용될 수 있다.
도 2를 참조하면, 표시패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 절연층(TFL)을 포함한다.
표시패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시패널(DP)의 표시 영역(DP-DA)은 도 1a에 도시된 표시 영역(DD-DA) 또는 도 1b에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1a에 도시된 비표시 영역(DD-NDA) 또는 도 1b에 도시된 비투과 영역(NTA)에 대응한다.
기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.
표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시 예에 따르면, 표시패널이 액정 표시패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.
절연층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 일 예로, 절연층(TFL)은 박막 봉지층일 수 있다. 절연층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이제 한정되지 않으며, 절연층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 기판(SUB)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.
입력 감지층(ISU)은 윈도우(WM)와 표시패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.
입력 감지층(ISU)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력 감지층(ISU)은 표시패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISU)은 개별 패널로 제공되어, 접착층을 통해 표시패널(DP)과 결합될 수 있다. 다른 예로, 입력 감지층(ISU)은 생략될 수 있다.
다시 도 1b를 참조하면, 구동칩(DC)은 비표시 영역(DP-NDA)에 중첩하며 표시패널(DP) 상에 배치될 수 있다. 예컨대, 구동칩(DC)은 회로기판(PB)으로부터 전달된 제어 신호에 기반하여 표시패널(DP)의 동작에 필요한 구동 신호를 생성할 수 있다. 구동칩(DC)은 생성된 구동 신호를 표시패널(DP)의 회로 소자층(DP-CL)에 전달할 수 있다.
회로기판(PB)은 표시모듈(DM)에 전기적으로 연결된다. 도 1b에 도시된 바에 따르면, 회로기판(PB)이 표시패널(DP)에 연결된 것으로 되시되었으나, 회로기판(PB)은 입력 감지 유닛(ISU)에 전기적으로 연결될 수 있다.
본 명세서에서, 회로기판(PB) 및 구동칩(DC)은 전자 부품으로 설명될 수 있다. 특히, 회로기판(PB) 및 구동칩(DC) 각각은 접착 부재를 통해 표시모듈(DM)에 전기적으로 연결될 수 있다. 본 발명에 따른 상기 접착 부재는 이방성 도전 필름(Anisotropic Conductive Film, 이하: ACF)일 수 있다.
도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다. 도 4a는 도 3에 도시된 일 예에 따른 화소의 등가 회로도이다. 도 4b는 본 발명의 실시 예에 따른 표시패널의 확대된 단면도이다.
도 3을 참조하면, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 복수 개의 신호 패드들(DP-PD), 복수 개의 연결 신호 패드들(DP-CPD) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호 패드들(DP-PD), 연결 신호 패드들(DP-CPD), 및 화소 구동회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
한편, 본 명세서에서, 표시패널(DP)은 표시기판으로 설명될 수 있으며, 표시기판은 기판(SUB) 및 기판(SUB) 상에 배치된 복수 개의 신호 패드들(DP-PD) 및 복수 개의 연결 신호 패드들(DP-CPD)을 포함한 것을 의미할 수 있다.
구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다.　구동회로(GDC)는 화소들(PX)에 또 다른 제어 신호를 더 출력할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 신호 라인들(SGL) 각각은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시 영역(DP-NDA)에 배치되고, 신호 패드들(DP-PD) 중 대응하는 신호 패드에 중첩한다.
이하, 본 명세서에서, 비표시 영역(DP-NDA) 중 신호 패드들(DP-PD)이 배치된 영역은 칩 영역(NDA-DC)으로 정의되고, 연결 신호 패드들(DP-CPD)이 배치된 영역은 제1 패드 영역(NDA-PC1)으로 정의될 수 있다.
본 발명의 실시 예에 따르면, 칩 영역(NDA-DC) 상에 도 1b에 도시된 구동칩(DC)이 실장될 수 있다. 신호 패드들(DP-PD)은 구동칩(DC)과 전기적으로 연결되어, 구동칩(DC)으로부터 수신된 전기적 신호를 신호 라인들(SGL)에 전달한다.
자세하게, 신호 패드들(DP-PD)은 제1 방향(DR1)을 따라 제1 행에 배열된 제1 행 신호 패드들(DP-PD1) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 행 신호 패드들(DP-PD2)을 포함한다. 다만, 이에 한정되지 않으며, 신호 패드들(DP-PD)은 제1 방향(DR1)을 따라 한 행에 배열될 수 있다.
제1 패드 영역(NDA-PC1) 상에 회로기판(PB)의 어느 일 부분이 배치될 수 있다. 연결 신호 패드들(DP-CPD)은 회로기판(PB)과 전기적으로 연결되어, 회로기판(PB)으로부터 수신된 전기적 신호를 신호 패드들(DP-PD)에 전달한다. 회로기판(PB)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 회로기판(PB)이 플렉서블할 경우, 플렉서블 인쇄회로기판(Flexible printed circuit board)으로 제공될 수 있다.
회로기판(PB)은 표시패널(DP)의 동작을 제어하는 타이밍 제어회로를 포함할 수 있다. 타이밍 제어회로는 집적 칩의 형태로 회로기판(PB)에 실장될 수 있다. 또한, 도시되지 않았지만, 회로기판(PB)은 입력 감지층(ISU)을 제어하는 입력감지회로를 포함할 수 있다.
회로기판(PB)은 표시패널(DP)과 전기적으로 연결되는 구동 패드들(PB-PD)을 포함할 수 있다. 구동 패드들(PB-PD)은 회로기판(PB)에 정의된 제2 패드 영역(NDA-PC2)에 배치될 수 있다.
본 발명에 따르면 구동 패드들(PB-PD)은 전도성을 갖는 접착 부재(AF, 도5 도시)를 통해 연결 신호 패드들(DP-CPD)에 전기적으로 본딩된다. 접착 부재(AF)는 전도성 접착 수지일 수 있다.
도 4a를 참조하면, 표시 영역(DP-DA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 화소들(PX) 각각은 유기발광 다이오드(OLED)와 그에 연결된 화소 구동회로를 포함한다.
자세하게, 화소(PX)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 커패시터(CP), 및 유기발광 다이오드(OLED)를 포함할 수 있다. 화소 구동회로는 스위칭 트랜지스터와 구동 트랜지스터를 포함하면 충분하지만, 도 4a에 도시된 실시 예에 제한되지 않는다. 한편, 도 4a에 도시된 바에 따르면, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 P MOS 트랜지스터로 도시되었으나, 이에 한정되진 않으며 N MOS 트랜지스터로 제공될 수 있다.
제1 트랜지스터(T1)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결된다. 유기발광 다이오드(OLED)는 전원 라인(PL)이 제공하는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)를 통해 유기발광 다이오드(OLED)의 제1 전극에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)의 제2 전극에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD)보다 낮은 전압일 수 있다.
도 4b를 참조하면, 표시패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다. 도 4b에 도시된 표시패널(DP)은 도 4a에 도시된 화소 구동회로가 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 비해 추가된 소자를 갖는 것으로 설명된다. 기판(SUB)은 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)을 지지하는 베이스기판일 수 있다.
자세하게, 기판(SUB)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 기판(SUB)은 다층구조를 가질 수 있다. 예컨대 기판(SUB)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
기판(SUB)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 기판(SUB)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
도 4b에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 단면 상에서 액티브(A1, A2)로부터 서로 반대 방향으로 연장된다. 도 4b에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면상에서 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1, G2)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.
제1 절연층(10) 상에 게이트(G1, G2)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 화소들(PX)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부 전극(UE)이 배치될 수 있다. 상부 전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터(CP, 도4a 참조)를 정의할 수 있다.
제2 절연층(20) 상에 상부 전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시 예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제3 절연층(30) 상에 제1 연결 전극(CNE1)을 커버하는 제4 절연층(40)이 배치된다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제5 절연층(50) 상에 제2 연결 전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 4b에 도시된 것과 같이, 표시 영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 차광영역(NPXA)을 포함할 수 있다. 차광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 차광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX)에 공통적으로 배치된다.
제2 전극(CE) 상에 봉지층(TFL)이 배치된다. 봉지층(TFL)은 복수 개의 박막들을 포함할 수 있다. 제2 전극(CE) 상에 봉지층(TFL)이 배치된다. 봉지층(TFL)은 복수 개의 박막들을 포함할 수 있다.
도 5는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 5를 참조하면, 표시장치(DD)는 접착 부재들(AF-D, AF-P)을 더 포함한다. 접착 부재들(AF-D, AF-P)은 제1 접착 부재(AF-D) 및 제2 접착 부재(AF-P)를 포함한다. 본 발명에 따르면, 접착 부재들(AF-D, AF-P)은 이방성 도전 필름(ACF)일 수 있다. 제1 접착 부재(AF-D)는 구동칩(DC)과 표시패널(DP)을 전기적으로 본딩하고, 제2 접착 부재(AF-P)는 회로기판(PB)과 표시패널(DP)을 전기적으로 본딩한다.
자세하게, 구동칩(DC)은 상면(DC-US) 및 하면(DC-DS)을 포함한다. 구동칩(DC)의 하면(DC-DS)은 표시패널(DP)과 마주하는 면일 수 있다. 구동칩(DC)은 도 3을 통해 설명된 기판(SUB) 상에 배치된 신호 패드들(DP-PD)과 전기적으로 각각 연결되는 칩 구동 패드들(DC-PD)을 포함한다. 칩 구동 패드들(DC-PD)은 제1 방향(DR1)을 따라 제1 행에 배열된 제1 행 구동 패드들(DC-PD1) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 행 구동 패드들(DC-PD2)를 포함한다. 제1 행 구동 패드들(DC-PD1) 및 제2 행 구동 패드들(DC-PD2)은 구동칩(DC)의 하면으로부터 외부에 노출된 형상을 가질 수 있다.
제1 접착 부재(AF-D)는 구동칩(DC) 및 표시패널(DP)의 기판(SUB) 사이에 배치되어, 구동칩(DC) 및 표시패널(DP)을 전기적으로 연결할 수 있다. 제1 접착 부재(AF-D)의 상면은 구동칩(DC)의 칩 구동 패드들(DC-PD)에 접촉하며, 제1 접착 부재(AF-D)의 하면은 신호 패드들(DP-PD)에 접촉할 수 있다.
회로기판(PB)에 포함된 구동 패드들(PB-PD)은 연결 신호 패드들(DP-CPD)과 전기적으로 각각 연결된다. 구동 패드들(PB-PD)은 회로기판(PB)의 하면으로부터 외부에 노출된 형상을 가질 수 있다.
제2 접착 부재(AF-P)는 회로기판(PB) 및 표시패널(DP)의 기판(SUB) 사이에 배치되어, 회로기판(PB) 및 표시패널(DP)을 전기적으로 연결할 수 있다. 제2 접착 부재(AF-P)의 상면은 회로기판(PB)의 구동 패드들(PB-PD)에 접촉하며, 제2 접착 부재(AF-P)의 하면은 연결 신호 패드들(DP-CPD)에 접촉할 수 있다.
도 6a는 본 발명의 실시 예에 따른 도 5에 도시된 접착 부재의 평면도이다. 도 6b는 본 발명의 실시 예에 따른 도 5에 도시된 접착 부재의 사시도이다. 도 6c는 본 발명의 실시 예에 따른 도 6a에 도시된 접착 부재의 일 부분을 확대한 평면도이다.
본 발명의 실시 예에 따르면, 도 5에 도시된 제1 접착 부재(AF-D) 및 제2 접착 부재(AF-P) 각각은 도 6a 내지 도 6c를 통해 설명되는 접착 부재(AF)의 구조에 대응될 수 있다. 일 예로, 도 6a에 도시된 접착 부재(AF)의 구조는 제1 접착 부재(AF-D)의 구조에 대응될 수 있으며, 제2 행의 도전 입자들(CB2)이 생략된 접착 부재(AF)의 구조는 제2 접착 부재(AF-P)에 대응될 수 있다. 이하, 제1 접착 부재(AF-D)에 대응한 접착 부재(AF)의 구조를 기반으로 도 6a 내지 도 6c를 설명한다.
도 6a를 참조하면, 접착 부재(AF)는 접착층(AF-BS) 및 서로 다른 행에 배열된 제1 도전 그룹들(CBG1) 및 제2 도전 그룹들(CBG2)을 포함한다. 접착층(AF-BS)은 일정 두께를 갖는 접착성 수지로 제공될 수 있다. 제1 도전 그룹들(CBG1) 및 제2 도전 그룹들(CBG2)은 접착층(AF-BS)의 내부에 일정 패턴을 따라 분포될 수 있다.
제1 도전 그룹들(CBG1)은 제1 방향(DR1)에서 서로 이격되며, 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 도전 그룹들(CBG1) 각각은 제2 방향(DR2)으로 나열된 제1 도전 입자들(CB1)로 정의될 수 있다. 본 발명에 따르면, 제1 도전 그룹들(CBG1)은 일정 간격을 두고 제1 방향(DR1)으로 나열된 형상을 가질 수 있다. 즉, 제1 방향(DR1)에서, 서로 이웃한 두 개의 제1 도전 그룹들 간의 간격은 서로 동일할 수 있다.
특히, 제1 도전 그룹들(CBG1)은 제1 방향(DR1)을 따라 교번적으로 반복하여 배열된 제1 접속 그룹 및 제1 비접속 그룹으로 구획될 수 있다. 제1 도전 그룹들(CBG1) 중 제1 접속 그룹에 포함된 제1 도전 그룹들은 표시패널(DP) 및 전자 부품을 전기적으로 연결한다. 제1 도전 그룹들(CBG1) 중 제1 비접속 그룹에 포함된 제1 도전 그룹들은 제1 접속 그룹에 중첩한 제1 도전 그룹들과 전기적으로 분리된다.
제1 접속 그룹 및 제1 비접속 그룹 각각은 적어도 한 개 이상의 도전 그룹을 포함할 수 있다. 예시적으로, 도 6a를 통해선 제1 접속 그룹 및 제2 비접속 그룹 각각이 두 개의 도전 그룹들을 포함한 것으로 도시되었다. 구동칩(DC)의 제1 행의 구동 패드들(DC-PD1) 중 제1 내지 제5 구동 패드들(PC-PD1a, PC-PD1b, PC-PD1c, PC-PD1d, PC-PD1e)은 제1 방향(DR1)으로 일정 간격을 두고 나열된 5 개의 제1 접속 그룹들에 전기적으로 각각 접촉할 수 있다.
제2 도전 그룹들(CBG2)은 제1 방향(DR1)에서 서로 이격되며, 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 예컨대, 제2 도전 그룹들(CBG2) 각각은 제2 방향(DR2)으로 나열된 제2 도전 입자들(CB2)로 정의될 수 있다. 본 발명에 따르면, 제2 도전 그룹들(CBG2)은 일정 간격을 두고 제1 방향(DR1)으로 나열될 수 있다. 즉, 제1 방향(DR1)에서, 서로 이웃한 두 개의 제2 도전 그룹들 간의 간격은 서로 동일할 수 있다.
특히, 제2 도전 그룹들(CBG2)은 제1 방향(DR1)을 따라 교번적으로 반복하여 배열된 제2 접속 그룹 및 제2 비접속 그룹으로 구획될 수 있다. 제2 도전 그룹들(CBG2) 중 제2 접속 그룹에 포함된 제2 도전 그룹들은 표시패널(DP) 및 전자 부품을 전기적으로 연결한다. 제2 도전 그룹들(CBG2) 중 제2 비접속 그룹에 포함된 제2 도전 그룹들은 제2 접속 그룹에 중첩한 제2 도전 그룹들과 전기적으로 분리된다.
제2 접속 그룹 및 제2 비접속 그룹 각각은 적어도 한 개 이상의 도전 그룹을 포함할 수 있다. 제2 행의 구동 패드들(DC-PD2) 중 제1 내지 제5 구동 패드들(PC-PD2a, PC-PD2b, PC-PD2c, PC-PD2d, PC-PD2e)은 제1 방향(DR1)으로 일정 간격을 따라 나열된 5 개의 제2 접속 그룹들에 전기적으로 각각 접촉할 수 있다.
한편, 도 6a에 도시된 바에 따르면, 하나의 제1 도전 그룹(CBG1) 및 하나의 제2 도전 그룹(CBG2) 각각은 5 개의 도전 입자들을 포함한 것으로 도시되었다. 앞서, 하나의 접속 그룹이 두 개의 도전 그룹들을 포함함에 따라, 하나의 접속 그룹 및 하나의 구동 패드는 10 개의 도전 입자들을 통해 전기적으로 연결될 수 있다. 다만, 제1 도전 그룹(CBG1) 및 제2 도전 그룹(CBG2) 각각에 포함된 도전 입자의 개수는 이에 한정되지 않으며, 다양하게 변형될 수 있다.
또한, 제1 도전 그룹(CBG1) 및 하나의 제2 도전 그룹(CBG2) 각각에 포함된 도전 입자들이 서로 전기적으로 접촉한 것으로 도시되었으나, 이에 한정되지 않으며, 도전 입자들은 서로 이격되어 제2 방향(DR2)으로 나열될 수 있다.
도 6b에서는 도 6a에 도시된 제1 도전 그룹들(CBG1) 및 제2 도전 그룹들(CBG2) 중 어느 하나의 도전 그룹들의 일부가 도시된다. 앞서, 도 6a를 통해 설명된 바와 같이, 제1 도전 그룹들(CBG1) 또는 제2 도전 그룹들(CBG2)은 접속 그룹들에 대응하는 접속 영역(AF-CA) 및 비접속 그룹들에 대응하는 비접속 영역(AF-NCA)으로 구획될 수 있다.
한편, 접착 부재(AF)가 전자 부품 및 표시패널(DP)의 기판(SUB, 도5 참조) 사이에 배치된 후, 외부 압력을 통해 전자 부품의 구동 패드와 기판(SUB)의 신호 패드가 접착 부재(AF)에 압착될 수 있다. 이 경우, 접착층(AF-BS)은 구동 패드 및 신호 패드에 의해 압착됨으로써, 접착층(AF-BS)의 내부에 분포된 도전 입자들(CB)의 패턴이 틀어질 수 있다. 예를 들어, 접속 영역(AF-CA)에 중첩한 도전 입자들(CB-C)이 비접속 영역(AF-NCA)에 인접하게 이동되거나, 비접속 영역(AF-NCA)에 중첩한 도전 입자들(CB-N)이 접속 영역(AF-CA)에 인접하게 이동될 수 있다.
그 결과, 어느 하나의 비접속 영역(AF-NCA)에 중첩한 도전 입자들이 상기 어느 하나의 비접속 영역(AF-NCA)을 사이에 두고 마주한 두 개의 접속 영역들(AF-CA)에 중첩한 도전 입자들과 서로 전기적으로 도통될 수 있다. 따라서, 이웃한 두 개의 신호 패드들 또는 구동 패드들 간에 쇼트가 발생할 수 있다.
본 발명의 실시 예에 따르면, 제3 방향(DR3)에서 접착층(AF-BS)의 두께(H1)는 도전 입자들(CB) 각각의 지름(DS)에 근거하여 형성될 수 있다. 예컨대, 접착층(AF-BS)의 두께(H1)는 도전 입자들(CB) 각각의 지름(DS)에 0.5 배 이상 내지 2.0 배 이하로 제공될 수 있다. 일 예로, 접착층(AF-BS)이 도전 입자의 지름(DS)에 1.0 배 이하일 경우, 도전 입자의 적어도 일 부분이 접착층(AF-BS)으로부터 노출될 수 있다. 다른 예로, 접착층(AF-BS)이 도전 입자의 지름(DS)에 1.0 배 이상일 경우, 도전 입자는 접착층(AF-BS)의 내부에 전체적으로 배치될 수 있다.
따라서, 상기 두께(H1)를 갖는 접착층(AF-BS)은 신호 패드 및 구동 패드에 의해 압착되어도 도전 입자들(CB)의 유동이 줄어들 수 있다. 즉, 동일한 도전 입자의 지름에 비해 접착층(AF-BS)의 두께가 커질수록, 접착층(AF-BS)의 눌림에 의한 도전 입자의 유동이 커질 수 있다. 이에 반해, 본 발명의 접착층(AF-BS)은 도전 입자의 지름에 근거하여 두께가 설정됨에 따라, 접착층(AF-BS)의 눌림에도 도전 입자의 유동이 방지될 수 있다.
또한, 본 발명의 일 실시 예에 따르면, 접착층(AF-BS)은 열 개시제를 포함한 접착 수지로 제공될 수 있다. 즉, 외부 열 압력에 의해 접착층(AF-BS)은 전자 부품과 기판(SUB)을 연결할 수 있다. 열 개시제를 포함한 접착층(AF-BS)은 외부에서 제공된 열에 의한 온도 변화에 따라 활성화될 수 있다. 열 개시제의 종류는 표시장치(DD)의 제조 공정 중 제공되는 열의 온도와 고온 공정 진행 시간에 따라 달라질 수 있다.
도 6c를 참조하면, 제1 도전 그룹들(CBG1) 중 두 개의 접속 영역들(AF-CA1, AF-CA2)에 대응하는 제1 도전 그룹들과 하나의 비접속 영역(AF-NCA)에 대응하는 제1 도전 그룹들이 도시되었다.
이하, 본 명세서에서, 제1 접속 영역(AF-CA1)에 중첩한 제1 도전 그룹들은 제1 서브 그룹(CBG1a)으로 설명되고, 제2 접속 영역(AF-CA2)에 중첩한 제1 도전 그룹들은 제2 서브 그룹(CBG1b)으로 설명된다. 또한, 비접속 영역(AF-NCA)에 중첩한 제1 도전 그룹들은 제3 서브 그룹(CBG1c)으로 설명된다. 제1 서브 그룹(CBG1a), 제2 서브 그룹(CBG1b), 및 제3 서브 그룹(CBG1c) 각각은 두 개의 도전 그룹들을 포함한 것으로 설명된다.
제1 서브 그룹(CBG1a)은 도 5에 도시된 기판(SUB) 상에 배치된 신호 패드들(DP-PD) 중 제1 신호 패드와, 구동칩(DC)에 배치된 제1 행 구동 패드들(DC-PD1) 중 제1 구동 패드(DC-PD1a) 사이에 배치된다. 제1 서브 그룹(CBG1a)에 포함된 도전 입자들은 제1 신호 패드 및 제1 구동 패드(DC-PD1a)를 전기적으로 연결한다.
제2 서브 그룹(CBG1b)은 제1 방향(DR1)에서 제1 서브 그룹(CBG1a)과 이격된다. 제2 서브 그룹(CBG1b)은 도 5에 도시된 기판(SUB) 상에 배치된 신호 패드들(DP-PD) 중 제2 신호 패드 및 제1 행 구동 패드들(DC-PD1) 중 제2 구동 패드(DC-PD1b) 사이에 배치된다. 제2 서브 그룹(CBG1b)에 포함된 도전 입자들은 제2 신호 패드 및 제2 구동 패드를 전기적으로 연결한다.
다른 예로, 제1 서브 그룹(CBG1a)은 제1 신호 패드와 회로기판(PB)에 배치된 구동 패드들 중 어느 하나의 구동 패드를 전기적으로 연결할 수 있다. 제2 서브 그룹(CBG1b)은 제2 신호 패드와 회로기판(PB)에 배치된 구동 패드들 중 다른 하나의 구동 패드를 전기적으로 연결할 수 있다.
제3 서브 그룹(CBG1c)은 제1 서브 그룹(CBG1a) 및 제2 서브 그룹(CBG1b) 사이에 배치되며, 평면상에서 제1 신호 패드 및 제2 신호 패드 각각에 비중첩한다.
본 발명의 실시 예에 따르면, 접착층(AF-BS)에 포함된 도전 그룹들(CBG)은 제1 방향(DR1)으로 일정 간격을 두고 나열될 수 있다. 예시적으로, 도 6a에 도시된 바와 같이, 제1 도전 그룹들(CBG1) 및 제2 도전 그룹들(CBG2) 각각은 제1 방향(DR1)으로 일정 간격으로 나열된다.
특히, 도전 그룹들(CBG)은 제1 방향(DR1)에서 일정 간격(Dk)만큼 이격될 수 있다. 상기 일정 간격(Dk)은 아래의 수학식 1을 기반으로 설정될 수 있다. 여기서, Vd는 도전 그룹들(CBG)에 인가되는 전압 레벨이며, DSr은 접착층(AF-BS)의 절연 강도이다.
Figure pat00001
즉, 도전 그룹들(CBG)이 일정 간격(Dk)만큼 이격될 경우, 제1 방향(DR1)에서 서로 인접한 두 도전 그룹들의 도전 입자들이 서로 전기적으로 도통되는 것이 방지될 수 있다. 한편, 본 명세서에서, ‘일정 간격’이란 접착 부재(AF)가 두 패드들 사이에 접착되는 과정에서 발생하는 공정 오차를 포함하는 것을 의미한다.
보다 자세하게, 제3 서브 그룹(CBG1c)에 포함된 두 개의 도전 그룹들 중 어느 하나의 도전 그룹(이하, ‘제1 도전 그룹’으로 설명)은 제1 구동 패드(DC-PD1a)와 평면상에서 제1 간격(DSa)만큼 이격된다. 제3 서브 그룹(CBG1c)에 포함된 두 개의 도전 그룹들 중 다른 하나의 도전 그룹(이하, ‘제2 도전 그룹’으로 설명)은 제2 구동 패드(DC-PD1b)와 평면상에서 제2 간격(DSb)만큼 이격된다. 여기서, 제1 간격(DSa) 및 제2 간격(DSb) 각각은 두 개의 도전 그룹들 사이의 일정 간격(Dk) 보다 작을 수 있다.
그 결과, 제1 구동 패드(DC-PD1a) 및 제1 도전 그룹 간의 전계로 의해, 제1 구동 패드(DC-PD1a)와 제1 도전 그룹이 전기적으로 도통될 수 있다. 마찬가지로, 제2 구동 패드(DC-PD1b) 및 제2 도전 그룹 간의 전계로 의해, 제2 구동 패드(DC-PD1b)와 제2 도전 그룹이 전기적으로 도통될 수 있다.
그러나, 본 발명에 따르면, 제3 서브 그룹(CBG1c)의 제1 도전 그룹 및 제2 도전 그룹 사이가 일정 간격(Dk)을 두고 이격됨에 따라, 제1 구동 패드(DC-PD1a) 및 제2 구동 패드(DC-PD1b)가 전기적으로 분리될 수 있다. 즉, 제1 구동 패드(DC-PD1a) 및 제2 구동 패드(DC-PD1b) 간의 쇼트가 방지될 수 있다.
상술된 바와 같이, 본 발명에 따른 접착 부재(AF)를 통해 구동칩(DC)의 칩 구동 패드들(DC-PD) 및 신호 패드들(DP-PD)을 본딩하는 과정에서, 도전 입자들에 의한 패드들 간의 쇼트가 방지될 수 있다. 마찬가지로, 본 발명에 따른 접착 부재(AF)를 통해 회로기판(PB)의 구동 패드들(PB-PD) 및 연결 신호 패드들(DP-CPD)을 본딩하는 과정에서, 도전 입자들에 의한 패드들 간의 쇼트가 방지될 수 있다. 따라서, 표시장치(DD)의 전반적인 구동 신뢰성이 향상될 수 있다.
도 7a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다. 도 7b는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다. 도 7c는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.
도 7a를 참조하면, 제1 서브 그룹(CBG1a) 및 제2 서브 그룹(CBG1b) 각각에 포함된 도전 그룹들의 개수는 제3 서브 그룹(CBG1c)에 포함된 도전 그룹들의 개수보다 많다. 예컨대, 제1 서브 그룹(CBG1a) 및 제2 서브 그룹(CBG1b) 각각은 세 개의 도전 그룹들을 포함하고, 제3 서브 그룹(CBG1c)은 두 개의 도전 그룹들을 포함한다.
도 7b를 참조하면, 제1 서브 그룹(CBG1a) 및 제2 서브 그룹(CBG1b) 각각에 포함된 도전 그룹들의 개수는 제3 서브 그룹(CBG1c)에 포함된 도전 그룹들의 개수보다 많다. 예컨대, 제1 서브 그룹(CBG1a) 및 제2 서브 그룹(CBG1b) 각각은 두 개의 도전 그룹들을 포함하고, 제3 서브 그룹(CBG1c)은 하나의 도전 그룹들을 포함한다.
본 명세서에서, 평면상에서 제1 구동 패드(DC-PD1a) 및 제3 서브 그룹(CBG1c)의 도전 그룹 간의 사이를 제1 간격(W1)으로 정의한다. 제2 구동 패드(DC-PD1b) 및 제3 서브 그룹(CBG1c)의 도전 그룹 간의 사이를 제2 간격(W2)으로 정의한다.
본 발명의 실시 예에 따르면, 제2 간격(W2)은 제1 간격(W1) 보다 짧을 수 있다. 즉, 제3 서브 그룹(CBG1c)의 도전 그룹이 제2 구동 패드(DC-PD1b)와 전계에 의해 전기적으로 도통될 수 있다. 그러나, 본 발명에 따르면, 제3 서브 그룹(CBG1c)의 도전 그룹과 제1 서브 그룹(CBG1a)에 포함된 두 개의 도전 그룹들 중 제3 서브 그룹(CBG1c)에 더 인접한 도전 그룹 간의 사이가 일정 간격(Dk)만큼 이격된다. 그 결과, 제1 구동 패드(DC-PD1a) 및 제2 구동 패드(DC-PD1b)가 서로 전기적으로 분리될 수 있다.
도 7c를 참조하면, 도전 그룹들(CBG)은 접속 영역들(AF-CA1, AF-CA2)로 구획될 수 있다. 즉, 도전 그룹들(CBG)은 접속 영역에 모두 중첩할 수 있다.
제1 접속 영역(AF-CA1)에 제1 서브 그룹(CBG-1)이 중첩하고, 제2 접속 영역(AF-CA2)에 제2 서브 그룹(CBG-2)이 중첩한다. 제1 및 제2 서브 그룹들(CBG-1, CBG-2)은 제1 방향(DR1)을 따라 교번적으로 반복하여 배열될 수 있다. 제1 서브 그룹(CBG-1) 및 제2 서브 그룹(CBG-2) 각각은 적어도 두 개의 도전 그룹들을 포함한다.
본 발명의 실시 예에 따르면, 평면상에서, 제1 구동 패드(DC-PD1a)와 제2 서브 그룹(CBG-2)의 도전 그룹들 중 제1 서브 그룹(CBG-1)에 가장 인접한 도전 그룹 간의 사이를 제1 간격(Wa1)으로 정의한다. 제2 구동 패드(DC-PD1b)와 제1 서브 그룹(CBG-1)의 도전 그룹들 중 제2 서브 그룹(CBG-2)에 가장 인접한 도전 그룹 간의 사이를 제2 간격(Wa2)으로 정의한다. 특히, 제1 간격(Wa1) 및 제2 간격(Wa2) 각각은 일정 간격(Dk) 보다 길 수 있다.
즉, 제1 서브 그룹(CBG-1)에 가장 인접한 도전 그룹과 제2 서브 그룹(CBG-2)에 가장 인접한 도전 그룹 간의 간격이 일정 간격(DK) 유지될 수 있다. 그 결과, 제1 구동 패드(DC-PD1a) 및 제2 구동 패드(DC-PD1b)가 서로 전기적으로 분리될 수 있다.
도 8은 본 발명의 실시 예에 따른 도 5에 도시된 I-I’를 따라 절단한 단면도이다. 도 9는 본 발명의 다른 실시 예에 따른 표시장치의 단면도이다. 도 10은 본 발명의 다른 실시 예에 따른 도 9에 도시된 AA 영역을 확대한 표시장치의 단면도이다.
도 8을 참조하면, 표시패널(DP)은 기판(SUB) 및 기판(SUB) 상에 배치된 절연층(IL)을 포함한다. 절연층(IL)은 도 4b에서 설명된 절연층들 중 어느 하나일 수 있다. 제1 신호 패드(DP-PD1a) 및 제2 신호 패드(DP-PD1b)는 절연층(IL)에 정의된 컨택홀에 배치될 수 있다. 다만, 이에 한정되지 않으며 구동칩(DC)에 중첩한 상기 절연층(IL)은 생략될 수 도 있으며, 기판(SUB) 및 절연층(IL) 사이에 회로 소자층(DP-CL, 도2 참조)에 포함된 구성들이 더 추가될 수 있다.
구동칩(DC)은 베이스기판(DC-BS) 및 베이스기판(DC-BS) 상에 배치된 패드 절연층(DC-IL)을 포함한다. 제1 구동 패드(DC-PD1a) 및 제2 구동 패드(DC-PD1b)는 패드 절연층(DC-IL)에 정의된 컨택홀에 배치될 수 있다.
접속 영역(AF-CA)에 중첩한 도전 입자들(CB-C)은 제1 신호 패드(DP-PD1a)와 제1 구동 패드(DC-PD1a) 사이 및 제2 신호 패드(DP-PD1b)와 제2 구동 패드(DC-PD1b) 사이 각각에 배치된다. 또한, 비접속 영역(AF-NCA)에 중첩한 도전 입자들(CB-N)은 제1 구동 패드(DC-PD1a) 및 제2 구동 패드(DC-PD1b)에 비중첩하며 절연층(IL) 및 베이스기판(DC-BS) 사이에 배치된다.
이하, 본 명세서에서, 접착층(AF-BS)은 접속 영역(AF-CA)에 중첩한 제1 접착 부분 및 비접속 영역(AF-NCA)에 중첩한 제2 접착 부분을 포함하는 것으로 설명한다.
본 발명의 실시 예에 따르면, 접착층(AF-BS)의 두께가 앞서 도 6b를 통해 설명된 도전 입자들(CB) 각각의 지름(DS)에 0.5 배 이상 내지 2.0 배 이하로 제공될 수 있다. 그 결과, 제2 접착 부분은 구동칩(DC) 및 기판(SUB) 사이의 공간에 전체적으로 채우는 것이 아닌, 상기 공간의 일 부분만을 채울 수 있다. 따라서, 제2 접착 부분 및 베이스기판(DC-BS) 사이에 내부 공간(GP)이 정의될 수 있다. 상기 내부 공간(GP)은 공기로 채워질 수 있다.
특히, 제3 방향(DR3)에서의 내부 공간(GP)의 높이는 제2 접착 부분의 두께 보다 클 수 있다. 또한, 제1 접착 부분이 구동 패드 및 신호 패드에 의해 압착됨에 따라, 제1 접착 부분의 적어도 일부가 제2 접착 부분으로 이동될 수 있다. 그 결과, 제2 접착 부분의 두께가 제1 접착 부분의 두께 보다 적어도 일 부분 클 수 있다. 이는, 접착층(AF-BS)의 두께가 도전 입자들(CB) 각각의 지름(DS) 보다 1.1배 이상일 경우에 해당될 수 있다. 다른 예로, 접착층(AF-BS)의 두께가 도전 입자들(CB) 각각의 지름(DS) 보다 1.0배 이하일 경우에, 제1 접착 부분 및 제2 접착 부분의 두께는 실질적으로 동일할 수 있다.
본 발명의 일 실시 예에 따르면, 접착층(AF-BS)은 광 개시제를 포함한 접착 수지일 수 있다. 광 개시제를 포함한 접착층(AF-BS)은 자외선 광에 의해 활성화될 수 있다. 특히, 본 발명에 따른 접착층(AF-BS)은 공기의 굴절률인 1.0 보다 높은 굴절률을 가질 수 있다. 예컨대, 접착층(AF-BS)은 1.3 내지 2.5 이하의 굴절률을 가질 수 있다.
한편, 접착층(AF-BS)이 광 개시제를 포함한 접착 수지로 제공됨에 따라, 접착 부재(AF)가 구동칩(DC) 및 기판(SUB)에 배치된 후, 외부 자외선이 접착층(AF-BS)에 조사되어야 한다.
이 경우, 구동칩(DC)에 포함된 구동 패드들 및 기판(SUB) 상에 신호 배치된 패드들이 금속 물질로 제공됨에 따라, 외부 자외선이 이를 투과할 수 없다. 따라서, 서로 마주한 구동 패드 및 신호 패드 사이에 배치된 제1 접착 부분의 경화가 어려울 수 있다.
본 발명의 실시 예에 따르면, 제2 접착 부분의 굴절률과 내부 공간(GP)을 이루는 공기의 굴절률이 서로 상이할 수 있다 그 결과, 제2 접착 부분에 조사되는 자외선의 입사 방향을 제어 하여, 제2 접착 부분과 내부 공간(GP) 간의 계면에서 자외선의 전반사가 발생할 수 있다. 즉, 제2 접착 부분에 조사된 자외선의 전반사를 통해, 제1 접착 부분의 경화가 진행될 수 있다.
자세하게, 도 9 및 도 10을 참조하면, 외부 자외선(UVL)이 제3 방향(DR3)으로부터 기울어진 각도로 제2 접착 부분에 조사될 수 있다. 따라서, 제2 접착 부분과 내부 공간(GP)의 계면(IF)에서, 굴절률 차에 의한 자외선(UVL)의 전반사가 발생할 수 있다.
즉, 도 10에 도시된 바와 같이, 제2 접착 부분에 조사된 자외선(UVL)의 일부는 내부 공간(GP)으로 조사되고, 다른 일부가 전반사되어 제1 접착 부분에 조사될 수 있다. 그 결과, 제1 접착 부분의 경화가 보다 효율적으로 진행될 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다. 도 12는 본 발명의 다른 실시 예에 따른 도 11에 도시된 II-II’를 따라 절단한 면도이다.
도 11을 참조하면, 표시패널(DP)은 도 10에 도시된 내부 공간(GP)에 채워지는 충진제(RS)를 더 포함할 수 있다.
자세하게, 충진제(RS)는 광 개시제를 포함할 수 있다. 광 개시제를 포함한 충진제(RS)는 외부 자외선 광에 의해 활성화될 수 있다. 도 11 통해, 전자 부품으로 회로기판(PB)이 도시되었다. 충진제(RS)는 회로기판(PB) 및 기판(SUB)을 연결시킨다. 평면상에서, 충진제(RS)는 회로기판(PB)에 중첩할 수 있다.
도 12를 참조하면, 본 발명에 따른 충진제(RS)는 전자 부품과 비중첩하며 기판(SUB) 상에 배치된 제1 충진 부분(RS-1)과, 전자 부품 및 기판(SUB) 사이에 배치된 제2 충진 부분(RS-2)을 포함한다.
본 발명에 따르면, 회로기판(PB)은 베이스 회로기판(PB-BS) 및 회로 절연층(PB-IL)을 포함한다. 다만, 회로기판(PB)의 구조는 이에 한정되지 않으며, 다양하게 변형될 수 있다. 회로기판(PB-BS)의 제1 구동 패드(PB-PDa) 및 제2 구동 패드(PB-PDb)는 제1 연결 신호 패드(DP-CPDa) 및 제2 연결 신호 패드(DP-CPDb)와 각각 마주한다.
특히, 제1 구동 패드(PB-PDa) 및 제2 구동 패드(PB-PDb)와 비중첩한 접착 부재(AF)의 제2 접착 부분과 베이스 회로기판(PB-BS) 사이에 내부 공간이 정의된다. 본 발명의 실시 예에 따르면, 제2 충진 부분(RS-2)이 내부 공간에 채워지는 과정은 다음과 같다.
먼저, 충진제(RS)가 회로기판(PB)과 비중첩하게 기판(SUB) 상에 배치될 수 있다. 이 경우, 자외선이 조사되기 전의 충진제(RS)는 액상 성질을 갖는 충진제(RS)로 제공될 수 있다. 그 결과, 기판(SUB) 상에 배치된 충진제(RS) 중 일부가 회로기판(PB) 및 기판(SUB) 사이의 내부 공간으로 스며들 수 있다. 이 후, 외부 자외선을 내부 공간에 조사함에 따라, 내부 공간이 충진제(RS)로 채워질 수 있다.
본 발명에 따르면, 제1 충진 부분(RS-1)의 평면상 면적이 제2 충진 부분(RS-2)의 평면상 면적보다 클 수 있다. 또한, 제3 방향(DR3)에서, 제1 충진 부분(RS-1)의 두께는 제2 충진 부분(RS-2)의 두께 보다 클 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
WM: 윈도우
ISU: 입력 감지층
DP: 표시패널
SUB: 기판
DP-CL: 회로 소자층
DP-OLED: 표시 소자층
TFL: 봉지층
DP-PD: 신호 패드
DC: 구동칩
DC-PD: 칩 구동 패드
PB: 회로기판
PB-PD: 구동 패드
AF: 접착 부재
AF-BS: 접착층
CB: 도전 입자

Claims (20)

  1. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역이 정의되고, 상기 비표시 영역에 중첩하며 제1 방향에서 서로 이격된 제1 신호 패드 및 제2 신호 패드를 포함한 표시기판;
    상기 표시기판의 두께 방향에서, 상기 제1 신호 패드 및 상기 제2 신호 패드와 각각 마주하는 제1 구동 패드 및 제2 구동 패드를 포함한 전자 부품; 및
    상기 표시기판 및 상기 전자 부품 사이에 배치되고, 접착층 및 상기 제1 방향에서 서로 이격되며 상기 제1 방향과 수직한 제2 방향으로 연장된 형상으로 상기 접착층에 분포된 복수 개의 도전 그룹들을 포함하는 접착 부재를 포함하고,
    상기 도전 그룹들 각각은 상기 제2 방향으로 나열된 복수 개의 도전 입자들로 정의되고,
    상기 접착층의 두께는 상기 도전 입자들 각각의 지름에 0.5 배 이상 내지 2.0 배 이하인 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 도전 그룹들은 상기 제1 방향으로 일정 간격을 두고 배열된 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 도전 그룹들은 제1 내지 제3 서브 그룹들로 구획되고,
    상기 제1 서브 그룹은 상기 제1 신호 패드 및 상기 제1 구동 패드 사이에 배치되어 상기 제1 신호 패드 및 상기 제1 구동 패드를 연결하고,
    상기 제2 서브 그룹은 상기 제2 신호 패드 및 상기 제2 구동 패드 사이에 배치되어 상기 제1 신호 패드 및 상기 제1 구동 패드를 연결하고,
    상기 제3 서브 그룹은 상기 상기 제1 서브 그룹 및 상기 제2 서브 그룹 사이에 배치되며, 상기 제1 신호 패드 및 상기 제2 신호 패드 각각에 비중첩하는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 서브 그룹, 상기 제2 서브 그룹, 및 상기 제3 서브 그룹 각각은 복수 개의 도전 그룹들을 포함하는 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 서브 그룹 및 상기 제2 서브 그룹 각각의 상기 도전 그룹들은 상기 제3 서브 그룹의 상기 도전 그룹들의 수보다 많은 것을 특징으로 하는 표시장치.
  6. 제 4 항에 있어서,
    평면상에서, 상기 제1 구동 패드 및 상기 제3 서브 그룹의 상기 도전 그룹들 중 상기 제1 구동 패드에 가장 인접한 제1 도전 그룹 사이의 제1 간격은, 상기 제2 구동 패드 및 상기 제3 서브 그룹의 상기 도전 그룹들 중 상기 제2 구동 패드에 가장 인접한 제2 도전 그룹 사이의 제2 간격 보다 짧고,
    상기 제1 도전 그룹 및 상기 제2 도전 그룹 사이의 간격은 상기 제1 간격 및 상기 제2 간격 보다 긴 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 도전 그룹들은 가상기 제1 신호 패드 및 상기 제1 구동 패드 사이에 배치된 제1 서브 그룹 및 상기 제2 신호 패드 및 상기 제2 구동 패드 사이에 배치된 제2 서브 그룹으로 구획되고,
    상기 제1 서브 그룹 및 상기 제2 서브 그룹은 상기 제1 방향을 따라 교번적으로 반복하여 배열되는 표시장치.
  8. 제 7 항에 있어서,
    상기 도전 그룹들은 일정 간격을 두고 상기 제1 방향으로 배열되고,
    평면상에서, 상기 제1 구동 패드와 상기 제2 서브 그룹의 상기 도전 그룹들 중 상기 제1 서브 그룹에 가장 인접한 도전 그룹 간의 제1 간격, 및 상기 제2 구동 패드와 상기 제1 서브 그룹의 상기 도전 그룹들 중 상기 제2 서브 그룹에 가장 인접한 도전 그룹 간의 간격 각각은 상기 일정 간격 보다 긴 것을 특징으로 하는 표시장치.
  9. 제 1 항에 있어서,
    상기 전자 부품은 상기 제1 구동 패드 및 상기 제2 구동 패드가 배치된 베이스기판을 더 포함하고,
    상기 접착층은 상기 제1 구동 패드 및 상기 제2 구동 패드에 중첩한 제1 접착 부분 및 상기 제1 구동 패드 및 상기 제2 구동 패드에 비중첩한 제2 접착 부분을 포함하고,
    상기 제2 접착 부분 및 상기 베이스기판 사이에 내부 공간이 정의되는 표시장치.
  10. 제 9 항에 있어서,
    상기 두께 방향에서, 상기 제2 접착 부분의 두께는 상기 내부 공간의 높이로 정의되는 상기 베이스기판 및 상기 제2 접착 부분 간의 이격 거리 보다 작은 것을 특징으로 하는 표시장치.
  11. 제 9 항에 있어서,
    상기 접착층의 굴절률은 상기 내부 공간에 정의된 공기의 굴절률 보다 높은 것을 특징으로 하는 표시장치.
  12. 제 9 항에 있어서,
    상기 접착층은 광 개시제를 포함하고, 상기 광 개시제는 외부 자외선 광에 의해 활성화되는 표시장치.
  13. 제 9 항에 있어서,
    상기 전자 부품과 비중첩하는 제1 충진 부분 및 상기 내부 공간에 배치된 제2 충진 부분을 포함한 충진제를 더 포함하는 표시장치.
  14. 제 13 항에 있어서,
    상기 충진제는 광 개시제를 포함하고, 상기 광 개시제는 외부 자외선 광에 의해 활성화되는 표시장치.
  15. 제 13 항에 있어서,
    상기 제1 충진 부분의 평면상 면적은 상기 제2 충진 부분의 평면상 면적 보다 큰 것을 특징으로 하는 표시장치.
  16. 제 1 항에 있어서,
    상기 접착층은 열 개시제를 포함하고, 상기 열 개시제는 온도 변화에 의해 활성화되는 표시장치.
  17. 제 1 항에 있어서,
    상기 도전 그룹들 중 이웃한 두 개의 도전 그룹들 사이의 이격 거리는 아래의 수학식을 만족하고,
    여기서 Dk는 상기 이격 거리이며, Vd는 상기 도전 입자들 각각에 인가된 전압 레벨이며, DSr은 상기 접착층의 절연 강도인 것을 특징으로 하는 표시장치.
    Figure pat00002
  18. 접착층; 및
    상기 접착층에 분포되고, 일정 간격을 두고 제1 방향으로 나열되며 상기 제1 방향과 수직한 제2 방향으로 연장되는 복수 개의 도전 그룹들을 포함하고,
    상기 도전 그룹들 각각은 상기 제2 방향으로 나열된 복수 개의 도전 입자들로 정의되고,
    상기 접착층의 두께는 상기 도전 입자들 각각의 지름에 0.5 배 이상 내지 2.0 배 이하인 것을 특징으로 하는 접착 부재.
  19. 제 18 항에 있어서,
    상기 도전 입자들 각각은 상기 접착층으로부터 일 부분 노출되는 접착 부재.
  20. 제 18 항에 있어서,
    상기 제2 방향으로 나열된 상기 도전 입자들은 전기적으로 연결된 접착 부재.
KR1020190097331A 2019-08-09 2019-08-09 접착 부재 및 이를 포함한 표시장치 KR20210018700A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190097331A KR20210018700A (ko) 2019-08-09 2019-08-09 접착 부재 및 이를 포함한 표시장치
US16/923,032 US11209875B2 (en) 2019-08-09 2020-07-07 Adhesive member and display device including the same
CN202010788591.9A CN112349245B (zh) 2019-08-09 2020-08-07 显示装置和用于连接显示装置中的电子组件的粘合构件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190097331A KR20210018700A (ko) 2019-08-09 2019-08-09 접착 부재 및 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
KR20210018700A true KR20210018700A (ko) 2021-02-18

Family

ID=74357751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190097331A KR20210018700A (ko) 2019-08-09 2019-08-09 접착 부재 및 이를 포함한 표시장치

Country Status (2)

Country Link
US (1) US11209875B2 (ko)
KR (1) KR20210018700A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021115333A1 (de) 2021-02-09 2022-08-11 Hyundai Mobis Co., Ltd. Seitenmontagesitz eines PAB-Schusskanals mit verbesserter Schweißbarkeit und Verfahren zur Herstellung eines PAB-Schusskanals
WO2023033484A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 표시장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044342A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 회로기판의 제조 방법 및 이를 포함한 표시장치
KR20210152066A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20220062156A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086441A (en) * 1997-04-30 2000-07-11 Matsushita Electric Industrial Co., Ltd. Method for connecting electrodes of plasma display panel
JPH11148058A (ja) * 1997-11-17 1999-06-02 Seiko Epson Corp 異方導電性接着剤、それを用いた液晶表示装置および電子機器
JP2000199915A (ja) * 1999-01-06 2000-07-18 Matsushita Electric Ind Co Ltd 液晶表示パネル
KR100700653B1 (ko) * 2005-02-03 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시장치
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI438527B (zh) * 2010-11-05 2014-05-21 Innolux Corp 顯示面板
JP5614440B2 (ja) * 2011-10-26 2014-10-29 日立化成株式会社 回路部品及びその製造方法
KR102147354B1 (ko) 2013-11-14 2020-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9276055B1 (en) 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
JP6759578B2 (ja) 2014-12-22 2020-09-23 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
CN107078071B (zh) 2015-01-20 2020-03-03 迪睿合株式会社 连接体的制造方法、电子部件的连接方法、连接体
KR101999913B1 (ko) 2015-05-27 2019-07-12 데쿠세리아루즈 가부시키가이샤 이방 도전성 필름 및 접속 구조체
US10756119B2 (en) * 2016-04-20 2020-08-25 Samsung Display Co., Ltd. Display device and method for manufacturing same
KR20170130003A (ko) 2016-05-17 2017-11-28 삼성디스플레이 주식회사 이방성 도전 필름을 포함하는 표시 장치 및 이방성 도전 필름의 제조 방법
KR101776584B1 (ko) 2017-06-28 2017-09-12 한국과학기술원 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021115333A1 (de) 2021-02-09 2022-08-11 Hyundai Mobis Co., Ltd. Seitenmontagesitz eines PAB-Schusskanals mit verbesserter Schweißbarkeit und Verfahren zur Herstellung eines PAB-Schusskanals
WO2023033484A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN112349245A (zh) 2021-02-09
US20210041922A1 (en) 2021-02-11
US11209875B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
KR101974086B1 (ko) 표시모듈
KR20210018700A (ko) 접착 부재 및 이를 포함한 표시장치
CN111324182A (zh) 包括指纹传感器的显示装置
KR102697819B1 (ko) 표시장치
KR102078175B1 (ko) 표시모듈
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
CN111916479A (zh) 显示装置
US11694990B2 (en) Display device and method of manufacturing the same
KR20200018535A (ko) 표시모듈
KR20210054619A (ko) 접착 부재 및 이를 포함한 표시장치
US12061399B2 (en) Adhesive member and display device comprising adhesive member and method for manufacturing
KR20210094195A (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
CN112349245B (zh) 显示装置和用于连接显示装置中的电子组件的粘合构件
US12057430B2 (en) Display device including connection pad part and electronic component connected to connection pad part
CN222365347U (zh) 显示装置
US11422654B2 (en) Input detection unit and electronic device including same
US11550371B2 (en) Display apparatus
US20240057414A1 (en) Display device and manufacturing method for the same
KR20220016364A (ko) 전자장치
CN115605051A (zh) 显示装置
KR20250008615A (ko) 표시 장치 및 이의 제조 방법
CN117858575A (zh) 显示装置
KR20210090753A (ko) 표시패널, 표시패널의 제조 방법, 및 이를 포함한 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190809

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220610

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190809

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240723

Patent event code: PE09021S01D