KR20210000161A

KR20210000161A - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20210000161A
Application number: KR1020190075113A
Authority: KR
Inventors: 김정수; 이진원
Original assignee: 삼성전기주식회사
Priority date: 2019-06-24
Filing date: 2019-06-24
Publication date: 2021-01-04
Also published as: US11439026B2; CN112135440A; US20200404796A1

Abstract

인쇄회로기판 제조방법이 개시된다. 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 절연층에 관통홀을 형성하는 단계, 도금으로 관통홀을 채우고 절연층 상에 도금층을 형성하는 단계, 절연층 상의 도금층을 제거하는 단계 및 절연층 상에 회로패턴을 형성하는 단계를 포함한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method the same}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

휴대폰을 비롯한 IT 분야의 전자기기들이 작고 고성능화 되면서 이에 대한 기술적 요구에 부응하여 다양한 형태의 미세회로를 가지는 인쇄회로기판 구조가 제시되고 있다. 특히, 회로패턴의 밀집도 향상에 대한 요구가 높아지고 있다.

본 발명의 일 측면에 따르면, 절연층에 관통홀을 형성하는 단계, 도금으로 관통홀을 채우고 절연층 상에 도금층을 형성하는 단계, 절연층 상의 도금층을 제거하는 단계 및 절연층 상에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

본 발명의 다른 측면에 따르면, 관통홀이 형성된 절연층, 관통홀의 내벽에 형성된 제1 도금층 및 제1 도금층 상에 형성되고 관통홀을 채우는 제2 도금층을 구비한 비아 및 절연층 상에 형성된 회로패턴을 포함하는 인쇄회로기판이 제공된다.

도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 9는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 예시하는 도면.
도 10은 본 발명의 일 측면에 따른 인쇄회로기판을 나타낸 도면.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

인쇄회로기판 제조방법

도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 9는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 예시하는 도면이다.

도 1을 참조하면, 본 발명의 일 측면에 따른 인쇄회로기판 제조방법은, 절연층에 관통홀을 형성하는 단계(S110), 도금층을 형성하는 단계(S120), 도금층을 제거하는 단계(S130) 및 회로패턴을 형성하는 단계(S140)를 포함한다.

절연층에 관통홀을 형성하는 단계(S110)는, 절연층(10)에 두께방향으로 관통하는 관통홀(12)을 형성한다.

도 2를 참조하면, 본 실시예에서는 절연층(10)으로 동박 적층판의 절연재가 사용될 수 있다. 양면에 동박(10a)이 형성된 동박 적층판에서 동박(10a)을 제거하여 절연재를 절연층(10)으로 사용할 수 있다.

도 3을 참조하면, 동박 적층판에 두께방향으로 관통홀(12)을 형성하고, 동박 적층판의 동박(10a)을 제거하여 절연층(10)을 형성할 수 있다.

도금층을 형성하는 단계(S120)는, 도금으로 관통홀(12)을 채우고, 절연층(10) 상에 도금층(22, 24)을 형성한다. 이 때, 도금층(22, 24)은 복수의 층으로 이루어질 수 있다. 예를 들어, 관통홀(12)에 무전해 도금층(22) 및 전해 도금층(24)이 차례로 형성될 수 있다.

도 3을 참조하면, 본 실시예에서는, 관통홀(12)의 내벽 및 절연층(10) 상에 무전해 도금층(22)을 형성할 수 있다. 즉, 무전해 도금층(22)은 절연층(10)의 노출된 표면에 형성될 수 있다.

도 4를 참조하면, 무전해 도금층(22)을 이용하여 전해 도금을 수행할 수 있다. 전해 도금으로, 관통홀(12)이 전해 도금층(24)으로 채워지고 절연층(10) 상에도 전해 도금층(24)이 형성될 수 있다.

한편, 본 실시예에서는 2차례로 도금을 하여 도금층을 형성하였으나, 이에 한정되지는 않으며 도금층은 1회 도금 또는 3회 이상의 도금으로 형성될 수도 있다.

도금층을 제거하는 단계(S130)는, 절연층(10) 상의 도금층(22, 24)을 제거한다. 관통홀(12) 내벽에 형성된 도금층(22, 24)은 남기고, 절연층(10)의 양면에 형성된 도금층(22, 24)만을 선택적으로 제거할 수 있다. 이 때, 도금층(22, 24)을 풀에칭(full etching)하여 절연층(10) 상에 형성된 도금층(22, 24)을 모두 제거할 수 있다.

도 5를 참조하면, 절연층(10)상의 무전해 도금층(22) 및 전해 도금층(24)을 풀에칭하여, 관통홀(12) 내부를 제외한 절연층(10) 표면에서 제거할 수 있다. 이에 따라, 절연층(10)에는 관통하는 비아(20)가 도금층(22, 24)에서 분리되어 형성될 수 있다. 비아(20)의 단부 면은 절연층(10)의 표면과 거의 같은 면에 형성될 수 있다.

회로패턴을 형성하는 단계(S140)는, 절연층(10) 상에 회로패턴(30)을 형성한다. 본 실시예에서는 회로패턴(30)을 비아(20)를 형성하는 도금층과 별도로 형성하므로, 비아(20)보다 더 미세한 스케일의 회로패턴(30)을 형성할 수 있다.

회로패턴(30)은 절연층(10) 상에 새로운 도금층을 형성하고 선택적 에칭을 통하여 패터닝 공정을 실시할 수 있다. 또한, 절연층(10) 상에 도전성의 금속 물질을 도포한 후에 패터닝 공정 등을 실시하여 회로패턴(30)을 형성할 수 있다. 패터닝 공정은 텐팅법(Tenting) 또는 MSAP(Modified Semi-Additive Process) 공법 또는 SAP(Semi-Additive Process) 공법 등을 이용할 수 있다.

도 6을 참조하면, 본 실시예에서는 도금층(22, 24)이 제거되어 노출된 절연층(10) 상에, 새로운 시드층(31)이 형성될 수 있다.

도 7을 참조하면, 시드층(31) 상에 도금 레지스트(40)를 선택적으로 형성하고, 전해도금으로 회로패턴(30)을 형성할 수 있다.

도 8 및 도 9를 참조하면, 도금 레지스트(40)를 제거한 후에, 시드층(31)을 제거하여 회로패턴(30)을 분리 시킬 수 있다. 이 때, 시드층(31)은 플래시 에칭(flash etching)과 같은 에칭을 통하여 제거될 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 절연층(10)을 관통하는 비아(20)를 형성한 후에 절연층(10) 표면에 도금을 완전히 제거한다. 이에 따라, 절연층(10) 표면에 새로운 시드층(31)으로 정밀한 회로패턴(30)을 형성할 수 있다.

인쇄회로기판

도 10은 본 발명의 일 측면에 따른 인쇄회로기판을 나타낸 도면이다.

도 10을 참조하면, 본 발명의 일 측면에 따른 인쇄회로기판은, 절연층(110), 비아(120) 및 회로패턴(130)을 포함한다.

절연층(110)은, 인쇄회로기판의 비아(120) 및 회로패턴(130)을 전기적으로 절연시킨다. 절연층(110)은 수지재일 수 있다. 절연층(110)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(1PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(1PPG)나 빌드업 필름(1build-up film)으로 형성될 수 있다.

본 실시예의 절연층(110)에는 관통홀(112)이 형성된다.

도 10을 참조하면, 관통홀(112)은 절연층(110)에 두께방향으로 관통하게 형성되어, 절연층(110)의 양면으로 오픈될 수 있다.

비아(120)는 절연층(110)의 양측 회로패턴(130)을 전기적으로 연결시키는 부분으로, 관통홀(112)에 채워진 형상을 가진다. 본 실시예의 비아(120)는, 관통홀(112)의 내벽에 형성된 제1 도금층(122)과, 제1 도금층(122) 상에 형성되고 관통홀(112)을 채우는 제2 도금층(124)을 포함할 수 있다.

도 10을 참조하면, 관통홀(112)의 내벽에 제1 도금층(122)으로 무전해 도금층이 형성될 수 있다. 또한, 제1 도금층(122) 위에 형성되고 관통홀(112)을 채우는 제2 도금층(124)은 전해 도금층으로 형성될 수 있다. 이에 따라, 관통홀(112)의 내벽을 따라 얇은 무전해 도금층이 형성되고, 관통홀(112) 내부의 대부분은 전해 도금층으로 채워질 수 있다.

이 때, 비아(120)의 단부 면은 절연층(110)의 표면과 거의 같은 면에 형성될 수 있다.

회로패턴(130)은 전기적 신호가 전달될 수 있는 구리 등의 금속으로 형성된다. 본 실시예의 회로패턴(130)은 절연층(110) 상에 형성될 수 있다. 회로패턴(130)은 비아(120)와 연결된 패드(132) 및 배선패턴(134) 등을 포함할 수 있다.

도 10을 참조하면, 패드(132)는 돌출된 구조로 절연층(110)의 일면에 놓여 배치될 수 있다. 이 때, 패드(132)는 비아(120)의 단부에 결합될 수 있다. 절연층(110)의 일면과 거의 같은 면 상에 형성된 비아(120)의 단부 면에 패드(132)가 결합되고, 패드(132)는 절연층(110)의 일면으로 연장될 수 있다.

이 때, 패드(132)는 비아(120)를 구성하는 제1 도금층(122) 및 제2 도금층(124)과 구분되는 제3 도금층으로 형성될 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

10, 110: 절연층
10a: 동박
20, 120: 비아
22: 무전해 도금층
24: 전해 도금층
122: 제1 도금층
124: 제2 도금층
30, 130: 회로패턴
132: 패드

Claims

절연층에 관통홀을 형성하는 단계;
도금으로 상기 관통홀을 채우고, 상기 절연층 상에 도금층을 형성하는 단계;
상기 절연층 상의 상기 도금층을 제거하는 단계; 및
상기 절연층 상에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 도금층을 제거하는 단계는,
상기 도금층을 풀에칭(full etching)하여 상기 절연층 상에 형성된 상기 도금층을 모두 제거하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제2항에 있어서,
상기 회로패턴을 형성하는 단계는,
상기 절연층 상에 시드층을 형성하는 단계;
상기 시드층 상에 상기 회로패턴을 전해 도금으로 형성하는 단계; 및
상기 시드층을 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 절연층에 관통홀을 형성하는 단계는,
동박 적층판에 상기 관통홀을 형성하는 단계; 및
상기 동박 적층판의 동박을 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 도금층을 형성하는 단계는,
상기 관통홀의 내벽 및 상기 절연층 상에 무전해 도금층을 형성하는 단계; 및
전해 도금을 하여, 상기 관통홀을 도금으로 채우고 상기 절연층 상에 전해 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
관통홀이 형성된 절연층;
상기 관통홀의 내벽에 형성된 제1 도금층 및 상기 제1 도금층 상에 형성되고 상기 관통홀을 채우는 제2 도금층을 구비한 비아; 및
상기 절연층 상에 형성된 회로패턴을 포함하는 인쇄회로기판.
제6항에 있어서,
상기 제1 도금층은 무전해 도금층이고, 상기 제2 도금층은 전해 도금층인 인쇄회로기판.
제6항에 있어서,
상기 회로패턴은,
상기 비아의 단부에 결합된 패드를 포함하는 인쇄회로기판.
제8항에 있어서,
상기 패드는, 상기 제1 도금층 및 상기 제2 도금층과 구분되는 제3 도금층인 인쇄회로기판.