Nothing Special   »   [go: up one dir, main page]

KR20200097868A - 입력 감지 패널 및 이를 포함하는 표시 장치 - Google Patents

입력 감지 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20200097868A
KR20200097868A KR1020190015171A KR20190015171A KR20200097868A KR 20200097868 A KR20200097868 A KR 20200097868A KR 1020190015171 A KR1020190015171 A KR 1020190015171A KR 20190015171 A KR20190015171 A KR 20190015171A KR 20200097868 A KR20200097868 A KR 20200097868A
Authority
KR
South Korea
Prior art keywords
sensing
contact holes
transparent conductive
wire
area
Prior art date
Application number
KR1020190015171A
Other languages
English (en)
Other versions
KR102723526B1 (ko
Inventor
양성진
김태익
박현식
유춘기
조성호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190015171A priority Critical patent/KR102723526B1/ko
Priority to CN202010081819.0A priority patent/CN111554660A/zh
Priority to US16/784,567 priority patent/US11249571B2/en
Publication of KR20200097868A publication Critical patent/KR20200097868A/ko
Application granted granted Critical
Publication of KR102723526B1 publication Critical patent/KR102723526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 패널, 및 상기 표시 패널 위에 배치되며 입력을 감지하는 감지 전극들, 상기 감지 전극들과 전기적으로 연결되며, 각각이 상기 표시 패널 위에 배치된 투명 도전 배선 및 상기 투명 도전 배선 위에 배치된 금속 배선을 포함하는 감지 배선들, 및 상기 투명 도전 배선과 상기 금속 배선 사이에 배치된 절연층을 포함하는 입력 감지 패널을 포함하며, 상기 절연층에는 상기 투명 도전 배선을 노출시키는 복수의 컨택홀들이 정의되고, 상기 복수의 컨택홀들 중 일부의 컨택홀들은 상기 투명 도전 배선의 폭 방향을 따라 배열될 수 있다.

Description

입력 감지 패널 및 이를 포함하는 표시 장치{INPUT SENSING PANEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 내구성이 향상된 입력 감지 패널 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시 패널 및 외부 입력을 감지하는 입력 감지 패널을 포함할 수 있다. 입력 감지 패널은 감지 전극들, 감지 배선들, 및 감지 패드들을 포함할 수 있다. 감지 배선들은 신호를 송신 및/또는 수신할 수 있다. 감지 배선들이 단선된 경우, 상기 신호는 상기 감지 전극들로 또는 상기 감지 패드들에 연결된 구동부로 전달되지 않을 수 있다.
본 발명은 내구성이 향상된 입력 감지 패널 및 이를 포함하는 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 및 상기 표시 패널 위에 배치되며 입력을 감지하는 감지 전극, 상기 감지 전극과 전기적으로 연결되며 상기 표시 패널 위에 배치된 투명 도전 배선 및 상기 투명 도전 배선 위에 배치된 금속 배선을 포함하는 감지 배선, 및 상기 투명 도전 배선과 상기 금속 배선 사이에 배치된 절연층을 포함하는 입력 감지 패널을 포함하며, 상기 절연층에는 상기 투명 도전 배선을 노출시키는 복수의 컨택홀들이 정의되고, 상기 금속 배선은 상기 복수의 컨택홀들을 관통하여 상기 투명 도전 배선과 전기적으로 연결되며, 상기 복수의 컨택홀들 중 일부의 컨택홀들은 상기 투명 도전 배선의 폭 방향을 따라 배열될 수 있다.
상기 투명 도전 배선의 제1 두께는 상기 금속 배선의 제2 두께보다 작을 수 있다.
상기 투명 도전 배선의 제1 폭은 상기 금속 배선의 제2 폭과 같거나 상기 제2 폭보다 작을 수 있다.
상기 복수의 컨택홀들 각각의 사이즈는 4 마이크로미터 이상 40 마이크로미터 이하일 수 있다.
평면 상에서 상기 복수의 컨택홀들 각각의 형상은 원형 또는 다각형일 수 있다.
상기 복수의 컨택홀들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 배열될 수 있다.
상기 복수의 컨택홀들은 제1 사이즈를 갖는 제1 컨택홀들 및 상기 제1 사이즈와 상이한 제2 사이즈를 갖는 제2 컨택홀들을 포함할 수 있다.
상기 감지 배선은 복수의 감지 배선들 중 하나이고, 상기 복수의 감지 배선들은 제1 폭을 갖는 제1 감지 배선 및 상기 제1 폭과 상이한 제2 폭을 갖는 제2 감지 배선을 포함하고, 상기 제1 감지 배선의 상기 복수의 컨택홀들의 사이즈는 상기 제2 감지 배선의 상기 복수의 컨택홀들의 사이즈와 상이할 수 있다.
상기 감지 배선은 복수의 감지 배선들 중 하나이고, 상기 복수의 감지 배선들은 제1 폭을 갖는 제1 감지 배선 및 상기 제1 폭과 상이한 제2 폭을 갖는 제2 감지 배선을 포함하고, 상기 제1 감지 배선의 상기 복수의 컨택홀들의 사이즈는 상기 제2 감지 배선의 상기 복수의 컨택홀들의 사이즈와 동일할 수 있다.
상기 감지 배선은 제1 감지 배선 영역 및 제2 감지 배선 영역을 포함하고, 단위 면적 당 상기 복수의 컨택홀들의 개수는 상기 제1 감지 배선 영역과 상기 제2 감지 배선 영역에서 상이할 수 있다.
상기 감지 배선은 상기 폭 방향과 교차하는 소정의 방향을 따라 연장하는 제1 영역 및 상기 감지 배선의 연장하는 방향이 변경되는 제2 영역을 포함하고, 단위 면적 당 상기 복수의 컨택홀들의 개수는 상기 제1 영역과 상기 제2 영역에서 상이할 수 있다.
상기 복수의 컨택홀들 중 상기 제1 영역에 배치된 컨택홀의 사이즈는 상기 복수의 컨택홀들 중 상기 제2 영역에 배치된 컨택홀의 사이즈보다 클 수 있다.
상기 단위 면적 당 배치된 상기 복수의 컨택홀들의 개수는 상기 제1 영역에서 상기 제2 영역보다 작을 수 있다.
상기 투명 도전 배선은 인듐 주석 산화물을 포함할 수 있다.
상기 금속 배선은 몰리브덴을 포함할 수 있다.
본 발명의 일 실시예에 따른 입력 감지 패널은 베이스층, 상기 베이스층 위에 배치되며 입력을 감지하는 감지 전극, 상기 감지 전극과 전기적으로 연결된 투명 도전 배선, 상기 투명 도전 배선 위에 배치되며 상기 투명 도전 배선을 노출시키는 복수의 컨택홀들이 정의된 절연층, 및 상기 절연층 위에 배치되며 상기 복수의 컨택홀들을 관통하여 상기 투명 도전 배선과 전기적으로 연결된 금속 배선을 포함하고, 평면 상에서 상기 복수의 컨택홀들 중 일부는 상기 투명 도전 배선의 폭 방향을 따라 배열될 수 있다.
상기 투명 도전 배선의 제1 폭은 상기 금속 배선의 제2 폭과 같거나 상기 제2 폭보다 작을 수 있다.
상기 복수의 컨택홀들 각각의 사이즈는 4 마이크로미터 이상 40 마이크로미터 이하일 수 있다.
상기 투명 도전 배선의 제1 두께는 상기 금속 배선의 제2 두께보다 작을 수 있다.
상기 투명 도전 배선은 인듐 주석 산화물을 포함하고, 상기 금속 배선은 몰리브덴을 포함할 수 있다.
본 발명의 실시예에 따르면, 감지 배선들 각각은 투명 도전 배선 및 금속 배선을 포함한다. 따라서, 금속 배선이 부식 또는 산화되더라도, 부식 또는 산화에 대한 내구성이 강한 투명 도전 배선에 의해 감지 배선들이 단선되는 불량이 감소될 수 있다. 또한, 금속 배선은 복수의 컨택홀들을 관통하여 투명 도전 배선과 전기적으로 연결될 수 있다. 컨택홀들의 사이즈가 4 마이크로미터 이상이기 때문에, 컨택홀들을 통해 금속 배선이 투명 도전 배선과 용이하게 접촉될 수 있다. 따라서, 금속 배선과 투명 도전 배선이 연결되지 않을 확률이 감소될 수 있다. 또한, 컨택홀들의 사이즈가 40 마이크로미터 이하이기 때문에, 금속 배선과 투명 도전 배선의 접촉 면적이 소정의 면적 이상이 되지 않을 수 있다. 따라서, 막 뜯김 불량이 발생될 가능성이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 입력 감지 패널의 평면도이다.
도 6은 도 5에 도시된 AA` 영역을 확대하여 도시한 평면도이다.
도 7은 도 6에 도시된 I-I`을 따라 절단한 단면도이다.
도 8은 도 5에 도시된 BB` 영역을 확대하여 도시한 평면도이다.
도 9는 도 8에 도시된 II-II`을 따라 절단한 단면도이다.
도 10은 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 11은 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 12는 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 13은 본 발명의 일 실시예에 따른 감지 배선을 확대하여 도시한 평면도이다.
도 14는 본 발명의 일 실시예에 따른 감지 배선을 확대하여 도시한 평면도이다.
도 15는 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 16은 본 발명의 일 실시예에 따른 입력 감지 패널의 평면도이다.
도 17은 도 16에 도시된 CC`을 확대하여 도시한 평면도이다.
도 18은 도 16에 도시된 DD`을 확대하여 도시한 평면도이다.
도 19는 도 16에 도시된 DD`와 대응하는 영역을 확대하여 도시한 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(EA)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다. 본 실시예에서, 표시 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
표시 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
표시 장치(EA)는 윈도우 패널(WP), 반사 방지 패널(RPP), 표시 모듈(DM), 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우 패널(WP)과 하우징(HU)은 결합되어 표시 장치(EA)의 외관을 구성한다.
윈도우 패널(WP)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 전면(FS)은 상술한 바와 같이, 표시 장치(EA)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
반사 방지 패널(RPP)은 윈도우 패널(WP) 아래에 배치될 수 있다. 반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에서, 반사 방지 패널(RPP)은 생략될 수도 있으며, 표시 모듈(DM)에 포함되는 구성일 수도 있다.
표시 모듈(DM)은 영상(IM)을 표시하고 외부 입력을 감지할 수 있다. 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
표시 모듈(DM)은 표시 패널(DP), 입력 감지 패널(ISL), 및 구동 회로(DC)를 포함한다.
표시 패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(DP)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력 감지 패널(ISL)은 외부에서 인가되는 외부 입력을 감지한다. 상술한 바와 같이, 입력 감지 패널(ISL)은 윈도우 패널(WP)에 제공되는 외부 입력을 감지할 수 있다.
구동 회로(DC)는 표시 패널(DP) 및 입력 감지 패널(ISL)과 전기적으로 연결된다. 구동 회로(DC)는 메인 회로 기판(MB), 제1 회로 기판(CF1), 및 제2 회로 기판(CF2)을 포함한다.
제1 회로 기판(CF1)은 표시 패널(DP)과 전기적으로 연결된다. 제1 회로 기판(CF1)은 표시 패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제1 회로 기판(CF1)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 회로 기판(CF1)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제1 회로 기판(CF1)은 리지드한 기판일 수도 있다.
제1 회로 기판(CF1)은 주변 영역(NAA)에 배치된 표시 패널(DP)의 패드들(표시 패드들)에 접속될 수 있다. 제1 회로 기판(CF1)은 표시 패널(DP)을 구동하기 위한 전기적 신호를 표시 패널(DP)에 제공한다. 전기적 신호는 제1 회로 기판(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
제2 회로 기판(CF2)은 입력 감지 패널(ISL)과 전기적으로 연결된다. 제2 회로 기판(CF2)은 입력 감지 패널(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제2 회로 기판(CF2)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 회로 기판(CF2)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제2 회로 기판(CF2)은 리지드한 기판일 수도 있다.
제2 회로 기판(CF2)은 주변 영역(NAA)에 배치된 입력 감지 패널(ISL)의 패드들(감지 패드들)에 접속될 수 있다. 제2 회로 기판(CF2)은 입력 감지 패널(ISL)을 구동하기 위한 전기적 신호를 입력 감지 패널(ISL)에 제공한다. 전기적 신호는 제2 회로 기판(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 표시 모듈(DM)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CF1)과 제2 회로 기판(CF2)은 각각 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 표시 모듈(DM)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 표시 모듈(DM)에 있어서, 표시 패널(DP)과 입력 감지 패널(ISL)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CF1)과 제2 회로 기판(CF2) 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
하우징(HU)은 윈도우 패널(WP)과 결합된다. 하우징(HU)은 윈도우 패널(WP)과 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a를 참조하면, 표시 모듈(DM)은 표시 패널(DP), 입력 감지 패널(ISL), 및 결합 부재(SLM)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다.
표시 패널(DP)은 제1 기판(BS1), 표시 회로층(ML-D), 및 영상 구현층(EML)을 포함할 수 있다. 입력 감지 패널(ISL)은 제2 기판(BS2) 및 감지 회로층(ML-T)을 포함할 수 있다.
제1 기판(BS1) 및 제2 기판(BS2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
표시 회로층(ML-D)은 제1 기판(BS1) 위에 배치될 수 있다. 표시 회로층(ML-D)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 표시 회로층(ML-D)의 복수의 도전층들은 신호 배선들 또는 화소의 제어 회로를 구성할 수 있다.
영상 구현층(EML)은 표시 회로층(ML-D) 위에 배치될 수 있다. 영상 구현층(EML)은 광을 발생하거나, 광의 투과율을 제어하는 층일 수 있다. 예를 들어, 유기발광 표시 패널의 영상 구현층(EML)은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 영상 구현층(EML)은 퀀텀닷, 및 퀀텀로드 중 적어도 어느 하나를 포함할 수 있다. 액정 표시 패널의 영상 구현층(EML)은 액정층을 포함할 수 있다.
제2 기판(BS2)은 영상 구현층(EML) 위에 배치될 수 있다. 제2 기판(BS2)과 영상 구현층(EML) 사이에는 소정의 공간이 정의될 수도 있다. 상기 공간은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 공간은 실리콘계 폴리머, 에폭시계 수지 또는 아크릴계 수지 등과 같은 충진재로 충진될 수도 있다.
감지 회로층(ML-T)은 제2 기판(BS2) 위에 배치될 수 있다. 감지 회로층(ML-T)은 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지 전극, 감지 전극과 연결된 감지 배선, 및 감지 배선과 연결된 감지 패드를 구성할 수 있다.
제1 기판(BS1)과 제2 기판(BS2) 사이에는 결합 부재(SLM)가 배치될 수 있다. 결합 부재(SLM)는 제1 기판(BS1)과 제2 기판(BS2)을 결합할 수 있다. 결합 부재(SLM)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b를 참조하면, 표시 모듈(DM-1)은 표시 패널(DP-1), 입력 감지 패널(ISL-1)을 포함할 수 있다. 입력 감지 패널(ISL-1)은 입력감지층으로 지칭될 수도 있다.
표시 패널(DP)은 제1 기판(BS1), 표시 회로층(ML-D), 영상 구현층(EML), 및 박막 봉지층(ECL)을 포함할 수 있다. 입력 감지 패널(ISL-1)은 베이스층(ECL) 및 감지 회로층(ML-T)을 포함할 수 있다. 박막 봉지층(ECL)과 베이스층(ECL)은 동일한 구성일 수 있다.
본 발명의 일 실시예에 따르면, 표시 패널(DP-1)과 입력 감지 패널(ISL-1)은 연속 공정으로 형성될 수 있다. 즉, 감지 회로층(ML-T)은 박막 봉지층(ECL) 위에 직접 형성될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 4b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4a를 참조하면, 표시 패널(DP)은 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL, ECL), 및 복수의 표시 패드들(PDD)을 포함할 수 있다.
표시 패널(DP)의 액티브 영역(AA)은 영상이 표시되는 영역이고, 주변 영역(NAA)은 구동 회로나 구동 배선 등이 배치된 영역일 수 있다. 도 4a에서는 표시 패널(DP)의 액티브 영역(AA) 및 주변 영역(NAA)이 표시되었다. 액티브 영역(AA)에는 복수의 화소들(PX)이 배치될 수 있다.
복수의 신호 라인들(GL, DL, PL, ECL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 패널(DP)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 전원 라인(PL), 및 발광제어 라인(ECL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL, ECL)은 초기화 전압 라인을 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4b를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 4b에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 발광 소자(EE) 및 화소 회로(CC)를 포함할 수 있다.
화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다. 발광 소자(EE)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(EE)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온되어 초기화전압(Vint)을 발광 소자(EE)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(EE)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(EE)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 4b에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 4b에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(EE)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 4b에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
다시 도 4a를 참조하면, 전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 패널(DP) 은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 패널(DP)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 5는 본 발명의 일 실시예에 따른 입력 감지 패널의 평면도이다. 이하에서는 도 3a에 도시된 입력 감지 패널(ISL)을 기준으로 설명되나, 도 3b에 도시된 입력 감지 패널(ISL-1)에도 이하의 내용이 적용될 수 있다.
도 5를 참조하면, 입력 감지 패널(ISL)은 제2 기판(BS2), 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 감지 배선들(TL1, TL2, TL3), 및 복수의 감지 패드들(PDT)을 포함한다. 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 감지 배선들(TL1, TL2, TL3), 및 복수의 감지 패드들(PDT)은 감지 회로층(ML-T, 도 3a 참조)을 구성할 수 있다.
제2 기판(BS2)에는 액티브 영역(AA-I) 및 주변 영역(NAA-I)이 정의될 수 있다. 주변 영역(NAA-I)은 액티브 영역(AA-I)을 에워쌀 수 있다.
제1 감지 전극(TE1) 및 제2 감지 전극(TE2)은 액티브 영역(AA-I) 위에 배치될 수 있다. 입력 감지 패널(ISL)은 제1 감지 전극(TE1) 및 제2 감지 전극(TE2) 사이의 정전 용량의 변화를 통해 외부 입력에 대한 정보를 얻을 수 있다.
제1 감지 전극(TE1)은 제1 감지 패턴들(SP1) 및 제1 연결 패턴들(BP1)을 포함할 수 있다. 적어도 하나의 제1 연결 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(SP1)에 연결될 수 있다. 제2 감지 전극(TE2)은 제2 감지 패턴들(SP2) 및 제2 연결 패턴들(BP2)을 포함할 수 있다. 적어도 하나의 제2 연결 패턴(BP2)은 서로 인접한 두 개의 제2 감지 패턴들(SP2)에 연결될 수 있다.
감지 배선들(TL1, TL2, TL3)은 주변 영역(NAA-I)에 배치된다. 감지 배선들(TL1, TL2, TL3)은 제1 감지 배선(TL1), 제2 감지 배선(TL2), 및 제3 감지 배선(TL3)을 포함할 수 있다.
제1 감지 배선(TL1)은 제1 감지 전극(TE1)에 연결된다. 제2 감지 배선(TL2)은 제2 감지 전극(TE2)의 일 단에 연결된다. 제3 감지 배선(TL3)은 제2 감지 전극(TE2)의 타 단에 각각 연결된다. 제2 감지 전극(TE2)의 타 단은 제2 감지 전극(TE2)의 일 단과 대향된 부분일 수 있다.
본 발명에 따르면, 제2 감지 전극(TE2)은 제2 감지 배선(TL2) 및 제3 감지 배선(TL3)에 연결될 수 있다. 이에 따라, 제1 감지 전극(TE1)에 비해 상대적으로 긴 길이를 가진 제2 감지 전극(TE2)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제3 감지 배선(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(PDT)은 주변 영역(NAA-I)에 배치된다. 감지 패드들(PDT)은 제1 감지 패드(TP1), 제2 감지 패드(TP2), 및 제3 감지 패드(TP3)를 포함할 수 있다. 제1 감지 패드(TP1)는 제1 감지 배선(TL1)에 연결되어 제1 감지 전극(TE1)과 전기적으로 연결된다. 제2 감지 패드(TP2)는 제2 감지 배선(TL2)에 연결되고, 제3 감지 패드(TP3)는 제3 감지 배선(TL3)에 연결된다. 따라서, 제2 감지 패드(TP2) 및 제3 감지 패드(TP3)는 제2 감지 전극(TE2)과 전기적으로 연결된다.
제1 감지 배선(TL1)의 제1 폭은 제1 감지 패드(TP1)의 제2 폭보다 작을 수 있고, 제2 감지 배선(TL2)의 제1 폭은 제2 감지 패드(TP2)의 제2 폭보다 작을 수 있고, 제3 감지 배선(TL3)의 제1 폭은 제3 감지 패드(TP3)의 제2 폭보다 작을 수 있다.
도 6은 도 5에 도시된 AA` 영역을 확대하여 도시한 평면도이다. 도 7은 도 6에 도시된 I-I`을 따라 절단한 단면도이다.
도 6 및 도 7을 참조하면, 감지 회로층(ML-T)은 제2 기판(BS2) 위에 배치될 수 있다. 감지 회로층(ML-T)은 제1 도전층(BML), 제1 도전층(BML) 위에 배치된 제1 절연층(IL1), 제1 절연층(IL1) 위에 배치된 제2 도전층(UML), 및 제2 도전층(UML) 위에 배치된 제2 절연층(IL2)을 포함할 수 있다.
제1 도전층(BML)은 투명한 도전 물질을 포함하는 층일 수 있다. 본 명세서 내에서 투명하다는 것은 광의 투과율이 소정의 기준 이상인 것을 의미할 수 있다. 예를 들어, 상기 소정의 기준은 90%일 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 제1 도전층(BML)은 투명한 전도성 산화물(transparent conductive oxide)을 포함할 수 있고, 예를 들어, 인듐 주석 산화물(ITO), 인듐아연 산화물(IZO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다.
제1 도전층(BML)은 제1 감지 패턴들(SP1), 제1 연결 패턴들(BP1), 및 제2 감지 패턴들(SP2)을 포함할 수 있다. 또한, 제1 도전층(BML)은 섬 패턴(ILP)을 더 포함할 수도 있다. 섬 패턴(ILP)은 제1 감지 패턴들(SP1) 및 제1 연결 패턴들(BP1)과 절연되며, 제2 감지 패턴들(SP2)과 전기적으로 연결될 수 있다.
제1 절연층(IL1)은 제1 도전층(BML)을 커버할 수 있다. 제1 절연층(IL1)은 무기물질을 포함할 수 있다. 상기 무기물질은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 티타늄옥사이드, 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제2 도전층(UML)은 불투명한 도전 물질을 포함하는 층일 수 있다. 예를 들어, 제2 도전층(UML)은 금속 물질을 포함할 수 있고, 예를 들어, 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 상기 합금은 예를 들어 몰리브덴 나이오븀일 수 있다.
제2 도전층(UML)은 제2 연결 패턴들(BP2)을 포함할 수 있다. 본 발명의 일 실시예에서, 두 개의 제2 감지 패턴들(SP2)을 연결하기 위해 4 개의 제2 연결 패턴들(BP2)이 배치된 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 제2 연결 패턴들(BP2) 각각은 하나의 제2 감지 패턴(SP2)과 섬 패턴(ILP)과 연결될 수 있다. 서로 이격된 두 개의 제2 감지 패턴들(SP2)은 제2 연결 패턴들(BP2)과 섬 패턴(ILP)을 통해 서로 전기적으로 연결될 수 있다.
제2 절연층(IL2)은 제2 도전층(UML)을 커버할 수 있다. 제2 절연층(IL2)은 무기물질을 포함할 수 있으며, 예를 들어, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 티타늄옥사이드, 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
도 8은 도 5에 도시된 BB` 영역을 확대하여 도시한 평면도이다. 도 9는 도 8에 도시된 II-II`을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 제3 감지 배선(TL3)을 확대하여 도시하였다. 도 5에 도시된 제1 감지 배선(TL1) 및 제2 감지 배선(TL2)도 제3 감지 배선(TL3)과 실질적으로 동일한 구조를 가질 수 있으므로, 제1 감지 배선(TL1) 및 제2 감지 배선(TL2)에 대한 설명은 생략된다.
제3 감지 배선(TL3)은 투명 도전 배선(BTL) 및 금속 배선(UTL)을 포함할 수 있다. 투명 도전 배선(BTL)은 제2 기판(BS2) 위에 배치될 수 있다. 금속 배선(UTL)은 투명 도전 배선(BTL) 위에 배치될 수 있다. 투명 도전 배선(BTL)과 금속 배선(UTL) 사이에는 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(IL1)에는 복수의 컨택홀들(CNT, 이하 컨택홀들)이 제공되고, 금속 배선(UTL)은 컨택홀들(CNT)을 관통하여 투명 도전 배선(BTL)과 전기적으로 연결될 수 있다.
컨택홀들(CNT) 각각의 형상은 평면 상에서 사각형일 수 있고, 사이즈(WTc)는 컨택홀들(CNT) 각각의 일 방향의 변의 길이로 정의될 수 있다. 컨택홀들(CNT) 각각의 사이즈(WTc)는 4 마이크로미터 이상 40 마이크로미터 이하일 수 있다. 예를 들어, 사이즈(WTc)는 6 마이크로미터일 수 있다.
사이즈(WTc)가 4 마이크로미터 미만인 경우, 컨택홀들(CNT)로 금속 배선(UTL)이 통과되지 않을 수 있고, 금속 배선(UTL)과 투명 도전 배선(BTL)이 접촉하지 못할 수 있다.
제1 절연층(IL1)과 투명 도전 배선(BTL)의 제1 밀착력은 제1 절연층(IL1)과 금속 배선(UTL)의 제2 밀착력 및 투명 도전 배선(BTL)과 금속 배선(UTL)의 제3 밀착력보다 크다. 상기 제2 말착력은 상기 제3 밀착력보다 크다. 따라서, 사이즈(WTc)가 40 마이크로미터 초과인 경우, 투명 도전 배선(BTL)과 금속 배선(UTL)의 접촉 면적이 넓어져 막 뜯김 불량이 발생할 수 있다. 상기 막 뜯김 불량이란, 금속 배선(UTL)이 투명 도전 배선(BTL)으로부터 분리되는 현상을 의미할 수 있다.
본 발명의 실시예에 따르면, 컨택홀들(CNT)을 통해 금속 배선(UTL)과 투명 도전 배선(BTL)이 안정적으로 전기적으로 연결되어, 입력 감지 패널(ISL, 도 5 참조)의 내구성이 향상될 수 있다. 컨택홀들(CNT)의 사이즈가 4 마이크로미터 이상이기 때문에, 컨택홀들(CNT)로 금속 배선(UTL)이 용이하게 투명 도전 배선(BTL)과 접촉될 수 있다. 따라서, 금속 배선(UTL)과 투명 도전 배선(BTL)이 연결되지 않을 확률이 감소될 수 있다. 또한, 컨택홀들(CNT)의 사이즈가 40 마이크로미터 이하이기 때문에, 금속 배선(UTL)과 투명 도전 배선(BTL)의 접촉 면적이 소정의 면적 이상이 되지 않을 수 있다. 따라서, 막 뜯김 불량이 발생될 가능성이 감소될 수 있다.
컨택홀들(CNT)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 매트리스 형태로 배열될 수 있다. 컨택홀들(CNT) 중 일부의 컨택홀들은 투명 도전 배선(BTL)의 폭 방향을 따라 배열될 수 있다. 투명 도전 배선(BTL)은 제2 방향(DR2)을 따라 연장할 수 있고, 투명 도전 배선(BTL)의 폭 방향은 제2 방향(DR2)과 교차하는 제1 방향(DR1)일 수 있다. 도 8에서는 5 개의 컨택홀들이 제1 방향(DR1)을 따라 배열된 것을 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 컨택홀들(CNT)의 사이즈(WTc) 또는 투명 도전 배선(BTL)의 폭에 따라 폭 방향으로 배열된 컨택홀들(CNT)의 개수는 5 개보다 더 많을 수도 있고, 5 개보다 더 적을 수도 있다.
제2 절연층(IL2)은 금속 배선(UTL) 위에 배치되며, 금속 배선(UTL)을 커버할 수 있다.
본 발명의 일 실시예에 따르면, 제3 감지 배선(TL3)은 두 개의 도전층, 예를 들어, 투명 도전 배선(BTL) 및 금속 배선(UTL)을 포함할 수 있다. 따라서, 제3 감지 배선(TL3)이 단선되는 불량이 감소될 수 있다. 제3 감지 배선(TL3)이 금속 배선(UTL)만을 포함하는 경우에는 금속 배선(UTL)이 부식 또는 산화됨에 따라 제3 감지 배선(TL3)이 단선될 수 있다. 또한, 부식 또는 산화는 진행성 불량으로 검사 단계에서 검출되지 않을 수 있다. 본 발명의 실시예에 따르면, 금속 배선(UTL)에 부식 또는 산화되더라도, 부식 또는 산화에 대한 내구성이 강한 투명 도전 배선(BTL)이 금속 배선(UTL) 아래에 배치되기 때문에 제3 감지 배선(TL3)이 단선되는 불량이 최소화될 수 있다.
또한, 투명 도전 배선(BTL)의 두께(TK-B)는 금속 배선(UTL)의 두께(TK-U)보다 얇을 수 있다. 예를 들어, 금속 배선(UTL)의 두께(TK-U)는 수천 옹스트롬이고, 투명 도전 배선(BTL)의 두께(TK-B)는 수백 옹스트롬일 수 있다. 또한, 금속 배선(UTL)은 투명 도전 배선(BTL)에 비해 연성이 클 수 있다.
본 발명의 실시예에 따르면, 보다 더 얇은 두께, 및 작은 연성을 갖는 투명 도전 배선(BTL)을 금속 배선(UTL)의 하부에 배치할 수 있다. 따라서, 투명 도전 배선(BTL)을 커버하는 제1 절연층(IL1)의 상면의 단차가 감소될 수 있다. 또한, 금속 배선(UTL)의 연성이 투명 도전 배선(BTL)의 연성에 비해 크기 때문에, 제1 절연층(IL1)의 상면에 단차에 의해 금속 배선(UTL)이 단선될 확률도 감소될 수 있다.
본 발명의 일 실시예에 따르면, 투명 도전 배선(BTL)의 제1 폭(WT1)은 금속 배선(UTL)의 제2 폭(WT2)과 같거나, 제2 폭(WT2)보다 작을 수 있다. 금속 배선(UTL)은 불투명하기 때문에, 투명 도전 배선(BTL)에 의해 용이하게 시인 또는 감지될 수 있다. 따라서, 감지 배선들 사이의 단락 불량을 검사할 때, 금속 배선(UTL)을 이용하여 인접한 감지 배선들 사이의 단락 여부를 판단할 수 있다.
도 10은 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 10을 참조하면, 컨택홀들(CNT-1) 각각의 형상은 평면 상에서 원형일 수 있다. 이 경우, 컨택홀들(CNT-1) 각각의 사이즈(WTc)는 원의 지름에 대응될 수 있다. 상기 사이즈(WTc)는 4 마이크로미터 이상 100마이크로미터 이하일 수 있다.
도 11은 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 11을 참조하면, 컨택홀들(CNT-2) 각각의 형상은 평면 상에서 삼각형일 수 있다. 이 경우, 컨택홀들(CNT-2) 각각의 사이즈(WTc)는 삼각형의 하나의 변의 길이에 대응될 수 있다.
도 8, 도 10, 및 도 11 각각에서도 제1 절연층(IL1, 도 9 참조)에 동일한 형상을 갖는 복수의 컨택홀들이 정의된 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 절연층(IL1)에는 도 8에 도시된 컨택홀들(CNT), 도 10에 도시된 컨택홀들(CNT-1), 및 도 11에 도시된 컨택홀들(CNT-2) 중 적어도 둘 이상의 형상을 갖는 컨택홀들이 정의될 수도 있다.
도 12는 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 12를 참조하면, 투명 도전 배선(BTL) 위에 배치된 제1 절연층(IL1, 도 7 참조)에는 컨택홀(CNT-3)이 특정 영역에 집중되어 정의될 수 있다. 예를 들어, 컨택홀들(CNT-3)이 정의된 영역과 컨택홀들(CNT-3)이 정의되지 않은 영역이 정의될 수 있다.
예를 들어, 제3 감지 배선(TL3)은 제1 감지 배선 영역(SLA1) 및 제2 감지 배선 영역(SLA2)을 포함할 수 있다. 제1 감지 배선 영역(SLA1)은 컨택홀들(CNT-3)이 정의되지 않은 영역과 중첩할 수 있고, 제2 감지 배선 영역(SLA2)은 컨택홀들(CNT-3)이 정의된 영역과 중첩할 수 있다.
제1 감지 배선 영역(SLA1)과 중첩하는 영역에서 단위 면적 당 컨택홀들(CNT-3)의 개수는 0개 일 수 있고, 제2 감지 배선 영역(SLA2)과 중첩하는 영역에서 단위 면적 당 컨택홀들(CNT-3)의 개수는 제1 감지 배선 영역(SLA1)에서보다 많을 수 있다.
도 12에서는 컨택홀들(CNT-3)이 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 사선 방향을 따라 연장하는 영역에 정의된 것을 예로 들어 도시하였으나, 컨택홀들(CNT-3)의 배열 형태는 도 12에 도시된 예에 제한되는 것은 아니다.
도 13은 본 발명의 일 실시예에 따른 감지 배선을 확대하여 도시한 평면도이다. 예를 들어, 도 13에 도시된 감지 배선(TLa)은 도 8에 도시된 제3 감지 배선(TL3)보다 넓은 폭을 가질 수 있다.
도 8 및 도 13을 참조하면, 감지 배선들(TL1, TL2, TL3, 도 5 참조)은 서로 상이한 폭을 갖는 감지 배선들을 포함할 수 있다. 상이한 폭을 갖는 감지 배선이 도 8 및 도 13에 도시되었다.
도 13을 참조하면, 감지 배선(TLa)은 투명 도전 배선(BTLa) 및 금속 배선(UTLa)을 포함할 수 있다. 금속 배선(UTLa)은 투명 도전 배선(BTLa) 위에 배치될 수 있으며, 금속 배선(UTLa)은 투명 도전 배선(BTLa)보다 큰 폭을 가질 수 있다.
도 8의 제3 감지 배선(TL3)의 폭(WT2)은 도 13에 도시된 감지 배선(TLa)의 폭(WTa)보다 작을 수 있다. 각 감지 배선들의 폭은 투명 도전 배선의 폭과 금속 배선의 폭 중 더 넓은 폭을 갖는 금속 배선의 폭으로 설명된다.
본 발명의 일 실시예에서, 제3 감지 배선(TL3)에서 정의된 컨택홀들(CNT)의 사이즈(WTc)는 감지 배선(TLa)에 정의된 컨택홀들(CNTa)의 사이즈(WTca)와 상이할 수 있다. 예를 들어, 컨택홀들(CNT, CNTa) 각각의 제1 방향(DR1)의 폭이 상이할 수 있다. 컨택홀들(CNTa)의 사이즈(WTca)는 컨택홀들(CNT)의 사이즈(WTc)보다 클 수 있다.
도 14는 본 발명의 일 실시예에 따른 감지 배선을 확대하여 도시한 평면도이다. 도 14에서는 도 13과 차이가 있는 부분에 대해 설명된다.
도 8 및 도 14를 참조하면, 제3 감지 배선(TL3)에서 정의된 컨택홀들(CNT)의 사이즈(WTc)와 감지 배선(TLa)에 정의된 컨택홀들(CNTb)의 사이즈(WTcb)는 서로 동일할 수 있다.
도 15는 도 5에 도시된 BB` 영역과 대응하는 영역을 확대하여 도시한 평면도이다.
도 15를 참조하면, 투명 도전 배선(BTL)과 금속 배선(UTL) 사이의 절연층(IL1, 도 9 참조)에 정의된 컨택홀들(CNTc)이 도시되었다.
본 발명의 일 실시예에서, 컨택홀들(CNTc)은 다양한 사이즈의 컨택홀들을 포함할 수 있다. 예를 들어, 컨택홀들(CNTc)은 제1 컨택홀들(CNTc1) 및 제2 컨택홀들(CNTc2)을 포함할 수 있다. 제1 컨택홀들(CNTc1)은 제1 사이즈를 갖고, 제2 컨택홀들(CNTc2)은 상기 제1 사이즈보다 큰 제2 사이즈를 가질 수 있다.
도 16은 본 발명의 일 실시예에 따른 입력 감지 패널의 평면도이다. 도 16을 설명함에 있어서, 도 5와 차이가 있는 부분에 대해 설명된다.
도 16을 참조하면, 입력 감지 패널(ISLa)의 제2 기판(BS2)에는 액티브 영역(AAa) 및 주변 영역(NAAa)이 정의될 수 있다. 주변 영역(NAAa)은 액티브 영역(AAa)을 에워쌀 수 있다.
도 5를 참조하면, 액티브 영역(AA-I)이 사각형상을 갖기 때문에, 액티브 영역(AA-I)과 주변 영역(NAA-I)의 경계는 모두 직선으로만 이루어질 수 있다. 하지만, 도 16에 도시된 액티브 영역(AAa)은 사각형의 꼭지점과 인접한 선이 곡률을 갖는 형상을 가진다. 따라서, 액티브 영역(AAa)과 주변 영역(NAAa)의 경계(BDC) 중 일부는 곡선 영역을 포함할 수 있다.
감지 배선들(TL1, TL2, TL3) 각각은 폭 방향과 교차하는 방향을 따라 연장하는 제1 영역 및 감지 배선들(TL1, TL2, TL3) 각각의 연장하는 방향이 변경되는 제2 영역을 포함할 수 있다. 예를 들어, 상기 제1 영역은 감지 배선들(TL1, TL2, TL3) 각각이 제2 방향(DR2) 또는 제1 방향(DR1)을 따라 일정하게 연장되는 영역일 수 있다. 상기 제2 영역은 곡선을 갖는 경계(BDC)와 인접한 영역일 수 있다.
도 17은 도 16에 도시된 CC`을 확대하여 도시한 평면도이다. 도 18은 도 16에 도시된 DD`을 확대하여 도시한 평면도이다. 예를 들어, 도 17은 감지 배선(TL)의 제2 영역(CDA)을 확대하여 도시한 것이고, 도 18은 감지 배선(TL)의 제1 영역(SLA)을 확대하여 도시한 것이다.
도 16, 도 17, 및 도 18을 참조하면, 제1 영역(SLA)과 중첩하는 영역에 정의된 컨택홀들(CN-S)의 사이즈는 제2 영역(CDA)과 중첩하는 영역에 배치된 컨택홀들(CN-C)의 사이즈보다 클 수 있다. 따라서, 단위 면적(UNA) 당 배치된 컨택홀들(CN-C)의 개수는 단위 면적(UNA) 당 배치된 컨택홀들(CN-S)의 개수보다 많을 수 있다.
도 19는 도 16에 도시된 DD`와 대응하는 영역을 확대하여 도시한 평면도이다.
도 19를 참조하면, 제1 영역(SLA)과 중첩하는 영역에 정의된 컨택홀(CN-SA)은 감지 배선(TL)의 연장 방향, 예를 들어, 제2 방향(DR2)을 따라 연장될 수 있다. 제1 영역(SLA)의 컨택홀(CN-SA)은 감지 배선(TL)의 폭 방향, 예를 들어, 제1 방향(DR1)으로 하나만 배치될 수 있다. 컨택홀(CN-SA)은 라인 컨택홀이라 지칭될 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DP: 표시 패널 ISL: 입력 감지 패널
TE1: 제1 감지 전극 TE2: 제2 감지 전극
TL1, TL2, TL3: 감지 배선들
BTL: 투명 도전 배선 UTL: 금속 배선

Claims (20)

  1. 표시 패널; 및
    상기 표시 패널 위에 배치되며 입력을 감지하는 감지 전극, 상기 감지 전극과 전기적으로 연결되며 상기 표시 패널 위에 배치된 투명 도전 배선 및 상기 투명 도전 배선 위에 배치된 금속 배선을 포함하는 감지 배선, 및 상기 투명 도전 배선과 상기 금속 배선 사이에 배치된 절연층을 포함하는 입력 감지 패널을 포함하며,
    상기 절연층에는 상기 투명 도전 배선을 노출시키는 복수의 컨택홀들이 정의되고, 상기 금속 배선은 상기 복수의 컨택홀들을 관통하여 상기 투명 도전 배선과 전기적으로 연결되며, 상기 복수의 컨택홀들 중 일부의 컨택홀들은 상기 투명 도전 배선의 폭 방향을 따라 배열된 표시 장치.
  2. 제1 항에 있어서,
    상기 투명 도전 배선의 제1 두께는 상기 금속 배선의 제2 두께보다 작은 표시 장치.
  3. 제1 항에 있어서,
    상기 투명 도전 배선의 제1 폭은 상기 금속 배선의 제2 폭과 같거나 상기 제2 폭보다 작은 표시 장치.
  4. 제1 항에 있어서,
    상기 복수의 컨택홀들 각각의 사이즈는 4 마이크로미터 이상 40 마이크로미터 이하인 표시 장치.
  5. 제1 항에 있어서,
    평면 상에서 상기 복수의 컨택홀들 각각의 형상은 원형 또는 다각형인 표시 장치.
  6. 제1 항에 있어서,
    상기 복수의 컨택홀들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 컨택홀들은 제1 사이즈를 갖는 제1 컨택홀들 및 상기 제1 사이즈와 상이한 제2 사이즈를 갖는 제2 컨택홀들을 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 감지 배선은 복수의 감지 배선들 중 하나이고, 상기 복수의 감지 배선들은 제1 폭을 갖는 제1 감지 배선 및 상기 제1 폭과 상이한 제2 폭을 갖는 제2 감지 배선을 포함하고, 상기 제1 감지 배선의 상기 복수의 컨택홀들의 사이즈는 상기 제2 감지 배선의 상기 복수의 컨택홀들의 사이즈와 상이한 표시 장치.
  9. 제1 항에 있어서,
    상기 감지 배선은 복수의 감지 배선들 중 하나이고, 상기 복수의 감지 배선들은 제1 폭을 갖는 제1 감지 배선 및 상기 제1 폭과 상이한 제2 폭을 갖는 제2 감지 배선을 포함하고, 상기 제1 감지 배선의 상기 복수의 컨택홀들의 사이즈는 상기 제2 감지 배선의 상기 복수의 컨택홀들의 사이즈와 동일한 표시 장치.
  10. 제1 항에 있어서,
    상기 감지 배선은 제1 감지 배선 영역 및 제2 감지 배선 영역을 포함하고, 단위 면적 당 상기 복수의 컨택홀들의 개수는 상기 제1 감지 배선 영역과 상기 제2 감지 배선 영역에서 상이한 표시 장치.
  11. 제1 항에 있어서,
    상기 감지 배선은 상기 폭 방향과 교차하는 소정의 방향을 따라 연장하는 제1 영역 및 상기 감지 배선의 연장하는 방향이 변경되는 제2 영역을 포함하고, 단위 면적 당 상기 복수의 컨택홀들의 개수는 상기 제1 영역과 상기 제2 영역에서 상이한 표시 장치.
  12. 제11 항에 있어서,
    상기 복수의 컨택홀들 중 상기 제1 영역에 배치된 컨택홀의 사이즈는 상기 복수의 컨택홀들 중 상기 제2 영역에 배치된 컨택홀의 사이즈보다 큰 표시 장치.
  13. 제12 항에 있어서,
    상기 단위 면적 당 배치된 상기 복수의 컨택홀들의 개수는 상기 제1 영역에서 상기 제2 영역보다 작은 표시 장치.
  14. 제1 항에 있어서,
    상기 투명 도전 배선은 인듐 주석 산화물을 포함하는 표시 장치.
  15. 제1 항에 있어서,
    상기 금속 배선은 몰리브덴을 포함하는 표시 장치.
  16. 베이스층;
    상기 베이스층 위에 배치되며 입력을 감지하는 감지 전극;
    상기 감지 전극과 전기적으로 연결된 투명 도전 배선;
    상기 투명 도전 배선 위에 배치되며 상기 투명 도전 배선을 노출시키는 복수의 컨택홀들이 정의된 절연층; 및
    상기 절연층 위에 배치되며 상기 복수의 컨택홀들을 관통하여 상기 투명 도전 배선과 전기적으로 연결된 금속 배선을 포함하고,
    평면 상에서 상기 복수의 컨택홀들 중 일부는 상기 투명 도전 배선의 폭 방향을 따라 배열된 입력 감지 패널.
  17. 제16 항에 있어서,
    상기 투명 도전 배선의 제1 폭은 상기 금속 배선의 제2 폭과 같거나 상기 제2 폭보다 작은 입력 감지 패널.
  18. 제16 항에 있어서,
    상기 복수의 컨택홀들 각각의 사이즈는 4 마이크로미터 이상 40 마이크로미터 이하인 입력 감지 패널.
  19. 제16 항에 있어서,
    상기 투명 도전 배선의 제1 두께는 상기 금속 배선의 제2 두께보다 작은 입력 감지 패널.
  20. 제16 항에 있어서,
    상기 투명 도전 배선은 인듐 주석 산화물을 포함하고, 상기 금속 배선은 몰리브덴을 포함하는 입력 감지 패널.
KR1020190015171A 2019-02-08 2019-02-08 입력 감지 패널 및 이를 포함하는 표시 장치 KR102723526B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190015171A KR102723526B1 (ko) 2019-02-08 2019-02-08 입력 감지 패널 및 이를 포함하는 표시 장치
CN202010081819.0A CN111554660A (zh) 2019-02-08 2020-02-06 显示装置
US16/784,567 US11249571B2 (en) 2019-02-08 2020-02-07 Input sensing panel and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190015171A KR102723526B1 (ko) 2019-02-08 2019-02-08 입력 감지 패널 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200097868A true KR20200097868A (ko) 2020-08-20
KR102723526B1 KR102723526B1 (ko) 2024-10-30

Family

ID=71946406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190015171A KR102723526B1 (ko) 2019-02-08 2019-02-08 입력 감지 패널 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11249571B2 (ko)
KR (1) KR102723526B1 (ko)
CN (1) CN111554660A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844419A (zh) * 2019-09-27 2023-10-03 群创光电股份有限公司 电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082293B1 (ko) 2009-09-04 2011-11-09 삼성모바일디스플레이주식회사 터치 스크린 패널
US8493349B2 (en) * 2009-12-10 2013-07-23 Lg Display Co., Ltd. Touch screen panel
KR102178133B1 (ko) 2013-12-30 2020-11-12 엘지디스플레이 주식회사 터치센서 일체형 표시장치
KR102281575B1 (ko) 2015-02-12 2021-07-28 삼성디스플레이 주식회사 터치 패널 및 이를 포함하는 표시 장치
KR20160041541A (ko) 2014-10-08 2016-04-18 엘지디스플레이 주식회사 터치 패널 및 터치 패널 일체형 유기 발광 표시 장치
KR102701032B1 (ko) * 2016-10-06 2024-09-03 삼성디스플레이 주식회사 터치 스크린 및 이를 구비한 표시 장치
US11243647B2 (en) * 2016-12-26 2022-02-08 Samsung Display Co., Ltd. Touch sensor and display device including the same
CN108255353B (zh) * 2016-12-29 2021-04-02 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
CN115113762A (zh) * 2018-03-05 2022-09-27 瀚宇彩晶股份有限公司 触控显示装置

Also Published As

Publication number Publication date
US20200257392A1 (en) 2020-08-13
US11249571B2 (en) 2022-02-15
KR102723526B1 (ko) 2024-10-30
CN111554660A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
KR102401404B1 (ko) 전자패널, 표시장치, 및 그 제조 방법
CN109859646B (zh) 显示面板、显示装置和显示面板的制作方法
KR102456493B1 (ko) 표시장치
KR20210080671A (ko) 표시장치
US20210118958A1 (en) Display device
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
US20210320168A1 (en) Display device and manufacturing method of display device
KR20200115757A (ko) 회로기판 및 이의 제조방법
US11163397B2 (en) Input sensing panel and display device having the same
KR102723526B1 (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
KR20210105467A (ko) 입력 감지 유닛 및 이를 포함하는 전자 장치
CN111435201B (zh) 显示装置
US20220199938A1 (en) Display panel and electroluminescent display device including the same
KR20210014244A (ko) 표시 장치
CN114677979A (zh) 显示设备
KR20210033568A (ko) 표시장치 및 이의 제조 방법
KR20210127295A (ko) 표시 장치
US20240099077A1 (en) Display apparatus
US11354001B2 (en) Display device including an input sensing panel having an island pattern
KR20220142597A (ko) 표시 장치 및 그 제조 방법
KR20210031028A (ko) 표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법
KR20240011919A (ko) 표시장치 및 이의 제조방법
KR20240102047A (ko) 표시 장치
KR20210021168A (ko) 표시장치
CN113130584A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant