Nothing Special   »   [go: up one dir, main page]

KR20190099355A - Electronic component mounting device and mounting method, and method for manufacturing package component - Google Patents

Electronic component mounting device and mounting method, and method for manufacturing package component Download PDF

Info

Publication number
KR20190099355A
KR20190099355A KR1020197024243A KR20197024243A KR20190099355A KR 20190099355 A KR20190099355 A KR 20190099355A KR 1020197024243 A KR1020197024243 A KR 1020197024243A KR 20197024243 A KR20197024243 A KR 20197024243A KR 20190099355 A KR20190099355 A KR 20190099355A
Authority
KR
South Korea
Prior art keywords
mounting
stage
semiconductor chip
support substrate
electronic component
Prior art date
Application number
KR1020197024243A
Other languages
Korean (ko)
Other versions
KR102196105B1 (en
Inventor
마사키 하시모토
다쿠야 이다
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20190099355A publication Critical patent/KR20190099355A/en
Application granted granted Critical
Publication of KR102196105B1 publication Critical patent/KR102196105B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0413—Pick-and-place heads or apparatus, e.g. with jaws with orientation of the component while holding it; Drive mechanisms for gripping tools, e.g. lifting, lowering or turning of gripping tools

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

실시형태의 실장 장치(1)는, 지지 기판(W)의 복수의 실장 영역이 일정한 실장 위치에 순차 위치하게 되도록 지지 기판(W)이 배치된 스테이지(21)를 이동시키는 스테이지부(20)와, 각각 전자 부품을 유지하여 실장 영역에 실장하는 제1 및 제2 실장 헤드를 실장 위치로 개별적으로 이동시키는 실장부(50)와, 스테이지(21) 상의 지지 기판(W)의 전체 위치를 인식하는 제1 인식부(22)와, 제1 또는 제2 실장 헤드에 유지된 전자 부품의 위치를 인식하는 제2 인식부를 구비하고, 스테이지(21)와 제1 및 제2 실장 헤드의 이동은, 이동 기구에 의한 스테이지(21)의 이동 위치 오차의 보정 데이터와 지지 기판(W)의 위치 데이터와 전자 부품의 위치 데이터에 기초하여 제어된다. The mounting apparatus 1 of the embodiment includes a stage unit 20 for moving the stage 21 on which the support substrate W is disposed so that a plurality of mounting regions of the support substrate W are sequentially positioned at a constant mounting position. Recognizing a mounting portion 50 for individually moving the first and second mounting heads to be mounted in the mounting area by holding electronic components, respectively, and the overall position of the supporting substrate W on the stage 21. The 1st recognition part 22 and the 2nd recognition part which recognize the position of the electronic component hold | maintained in the 1st or 2nd mounting head are provided, The movement of the stage 21 and the 1st and 2nd mounting head is a movement. It is controlled based on the correction data of the movement position error of the stage 21 by a mechanism, the position data of the support board | substrate W, and the position data of an electronic component.

Description

전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법{ELECTRONIC COMPONENT MOUNTING DEVICE AND MOUNTING METHOD, AND METHOD FOR MANUFACTURING PACKAGE COMPONENT}The mounting apparatus and mounting method of an electronic component, and the manufacturing method of a package part {ELECTRONIC COMPONENT MOUNTING DEVICE AND MOUNTING METHOD, AND METHOD FOR MANUFACTURING PACKAGE COMPONENT}

본 발명의 실시형태는 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법에 관한 것이다. Embodiment of this invention relates to the mounting apparatus and mounting method of an electronic component, and the manufacturing method of a package component.

종래부터 CSP(Chip Size Package)나 BGA(Ball Grid Array) 등과 같이 인터포저 기판(중계용 기판)을 이용하여 행해지는 반도체 패키지의 제조 프로세스가 알려져 있다. 이것과는 별개로, 인터포저 기판을 이용하지 않고서 반도체 칩마다 분할하는 일 없이 웨이퍼 상태 그대로 패키지화를 하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)라고 불리는 제조 프로세스가 알려져 있다. WLP는 인터포저 기판을 사용하지 않는 만큼 반도체 패키지의 박형화나 제조 비용의 저감이 가능하다고 하는 이점을 갖는다. Background Art Conventionally, a manufacturing process of a semiconductor package performed using an interposer substrate (relay substrate) such as a chip size package (CSP) or a ball grid array (BGA) is known. Apart from this, a manufacturing process called a wafer level package (WLP) is known which packages the wafer as it is without dividing it into semiconductor chips without using an interposer substrate. WLP has the advantage that the semiconductor package can be made thinner and manufacturing costs can be reduced as long as the interposer substrate is not used.

WLP에서는, 반도체 칩의 전극 패드가 형성되어 있는 면 위의 영역을 비어져 나오지 않게 반도체 칩 상에 반도체 패키지의 I/O 단자를 포함하는 재배선층을 형성하는, 팬인-웨이퍼 레벨 패키지(fan in-WLP: FI-WLP)가 알려져 있다. 또한 최근에는, 반도체 칩의 영역을 비어져 나와 반도체 패키지의 I/O 단자를 포함하는 재배선층을 형성하는 팬아웃-웨이퍼 레벨 패키지(fan out-WLP: FO-WLP))도 제안되어 있다. FO-WLP는, 하나의 패키지 내에 RAM, 플래시 메모리, CPU 등의 반도체 칩이나 다이오드, 콘덴서 등의 복수 종류의 전자 부품을 탑재한 멀티 칩 패키지(Multi Chip Package: MCP)에도 적용 가능하기 때문에 주목을 받고 있다. In the WLP, a fan in-wafer level package is formed in which a redistribution layer including the I / O terminals of the semiconductor package is formed on the semiconductor chip so as not to deviate from an area on the surface where the electrode pad of the semiconductor chip is formed. WLP: FI-WLP) is known. In recent years, a fan out-WLP (FO-WLP) is also proposed, which deviates from the area of the semiconductor chip to form a redistribution layer including the I / O terminals of the semiconductor package. FO-WLP can be applied to multi-chip packages (MCPs) in which semiconductor chips such as RAM, flash memory, CPU, etc., and multiple types of electronic components such as diodes and capacitors are mounted in one package. I am getting it.

여기서 MCP란, 전술한 바와 같이 하나의 패키지 내에 복수 종류의 전자 부품을 탑재한 것이다. 이러한 MCP에서는, 동일 패키지에 탑재하는 전자 부품 개개의 실장 위치의 어긋남이 그 패키지의 전기적 특성에 서로 영향을 미치기 때문에, 각각의 전자 부품의 실장에 높은 위치 정밀도가 요구되고 있다. 전술한 인터포저 기판을 이용하여 행해지는 반도체 패키지의 제조 프로세스에서는, 인터포저 기판 상의 각 실장 영역에 위치 인식용의 얼라인먼트 마크가 마련되어 있기 때문에, 실장 영역마다 얼라인먼트 마크를 인식하여 전자 부품을 실장 영역에 위치 결정하여 실장하는 방식(이하, 로컬 인식 방식이라고 부른다)을 적용함으로써 높은 위치 정밀도에 의한 실장을 실현하고 있다. As described above, the MCP includes mounting a plurality of types of electronic components in one package. In such a MCP, since the shift | offset | difference of the mounting position of each electronic component mounted in the same package affects the electrical characteristics of the package, high positional precision is calculated | required for each electronic component mounting. In the manufacturing process of the semiconductor package performed using the above-mentioned interposer substrate, since the alignment mark for position recognition is provided in each mounting area on an interposer board | substrate, an alignment mark is recognized for every mounting area, and an electronic component is mounted to a mounting area. By applying a method of positioning and mounting (hereinafter, referred to as a local recognition method), mounting with high positional accuracy is realized.

FO-WLP의 제조 프로세스에서는, 우선 지지 기판 상에 복수의 반도체 칩을 간격을 둔 상태로 행렬형으로 실장하고, 그 후 반도체 칩 사이의 간극을 수지로 밀봉하여 복수의 반도체 칩을 일체화함으로써, 마치 반도체 제조 프로세스에서 형성되는 웨이퍼와 같이 성형된 의사(擬似) 웨이퍼를 형성한다. 이 의사 웨이퍼 상에 I/O 단자를 설치하기 위한 재배선층을 형성한다. 복수의 반도체 칩을 수지 밀봉하여 일체화한 후에는 지지 기판은 벗겨져 제거된다. 그러나, FO-WLP로 MCP를 제조하려고 하는 경우, 지지 기판 상에는 반도체 칩을 실장하는 실장 영역마다 위치 인식에 이용할 수 있는 화상 인식 가능한 패턴이 존재하지 않기 때문에, 인터포저 기판에 대하여 행해지는 로컬 인식 방식을 적용하는 것은 실용적이지 않다. In the manufacturing process of the FO-WLP, first, a plurality of semiconductor chips are mounted on a supporting substrate in a matrix form at intervals, and then the gaps between the semiconductor chips are sealed with a resin to integrate the plurality of semiconductor chips. A pseudo wafer shaped like a wafer formed in a semiconductor manufacturing process is formed. A redistribution layer for forming I / O terminals is formed on this pseudo wafer. After the plurality of semiconductor chips are resin-sealed and integrated, the supporting substrate is peeled off and removed. However, when trying to manufacture MCP with FO-WLP, since there is no image recognizable pattern that can be used for position recognition for each mounting area on which a semiconductor chip is mounted on the support substrate, a local recognition method performed on the interposer substrate. It is not practical to apply.

로컬 인식을 행할 수 없는 경우, 지지 기판의 외형 위치나 기판 전체의 위치를 나타내는 얼라인먼트 마크를 인식함으로써 지지 기판의 전체 위치를 인식하고, 이 지지 기판의 전체 위치를 의존하여 지지 기판 상의 각 실장 영역에 반도체 칩을 실장하는 방식(이하, 글로벌 인식 방식이라고 부른다)을 적용하게 된다. 또한, MCP에서의 반도체 칩의 실장 위치의 어긋남은, 예컨대 표준적인 전극 패드의 직경(20 ㎛)과 형성 피치(35 ㎛)를 갖는 반도체 칩을 고려한 경우, 반도체 칩의 단자와 재배선층에 의해 형성되는 단자와의 접촉 면적의 확보나 인접한 단자와의 접촉을 피함에 있어서, ±5 ㎛ 이하로 억제할 것이 요구된다. If local recognition cannot be performed, the entire position of the supporting substrate is recognized by recognizing an alignment mark indicating the external position of the supporting substrate or the position of the entire substrate, and depending on the total position of the supporting substrate, A method of mounting a semiconductor chip (hereinafter referred to as a global recognition method) is applied. Further, the deviation of the mounting position of the semiconductor chip in the MCP is formed by the terminal and the redistribution layer of the semiconductor chip, for example, in consideration of a semiconductor chip having a diameter (20 mu m) and a formation pitch (35 mu m) of a standard electrode pad. In order to secure a contact area with a terminal to be used and to avoid contact with an adjacent terminal, it is required to be suppressed to ± 5 μm or less.

그러나, 인터포저 기판 등의 실장 영역마다 얼라인먼트 마크를 갖는 기판에 반도체 칩을 실장하기 위한 실장 장치를, 글로벌 인식 방식의 설정을 실시하여 FO-WLP의 제조 프로세스에 그대로 이용해 본 바, 실장 정밀도에 ±5 ㎛를 넘는 실장 오차가 생겨 버려, 실장 영역마다 얼라인먼트 마크가 마련되어 있지 않은 지지 기판에 정밀도 좋게 반도체 칩을 실장할 수는 없었다. 이 때문에, 글로벌 인식 방식을 적용한 FO-WLP의 제조 프로세스에 있어서, ±5 ㎛ 이하의 위치 정밀도로 반도체 칩을 실장할 수 있는 실장 장치는 존재하지 않았다. However, a mounting apparatus for mounting a semiconductor chip on a substrate having alignment marks for each mounting area such as an interposer substrate is set as a global recognition method and used as it is in the manufacturing process of the FO-WLP. The mounting error exceeding 5 micrometers generate | occur | produced, and the semiconductor chip was not able to be mounted accurately on the support substrate which is not provided with the alignment mark for every mounting area | region. For this reason, in the manufacturing process of the FO-WLP which applied the global recognition system, there was no mounting apparatus which can mount a semiconductor chip with the positioning accuracy of +/- 5micrometer or less.

실장 정밀도를 향상시킬 뿐이라면, FO-WLP의 제조 프로세스에 이용하는 지지 기판에, 각 실장 영역에 대응시켜 얼라인먼트 마크를 미리 마련해 두고서, 로컬 인식 방식을 적용하는 것을 생각할 수 있다. 그러나, FO-WLP의 지지 기판은, 의사 웨이퍼를 형성한 후, 의사 웨이퍼로부터 벗겨져 제거되는 것이며, 제품으로서는 이용되지 않는다. 이러한 지지 기판을 위해서 마크를 형성하는 설비 및 공정을 두는 것은, 설비 비용, 설비의 설치 공간, 공정수 등의 증가를 초래할 뿐만 아니라, 실장 공정에서도 반도체 칩을 실장할 때마다 로컬 마크를 인식하는 동작이 필요하게 되어, 하나의 반도체 칩의 실장 공정 시간도 증가한다. 이러한 점에서, 로컬 인식 방식의 적용은 반도체 패키지의 제조 비용을 증가시켜, WLP의 이점을 해치게 된다. If only the mounting accuracy is improved, it is conceivable to apply a local recognition method to the supporting substrate used in the manufacturing process of the FO-WLP in advance with alignment marks corresponding to each mounting area. However, after forming the pseudo wafer, the supporting substrate of the FO-WLP is peeled off and removed from the pseudo wafer, and is not used as a product. Placing equipment and processes for forming marks for such a supporting substrate not only increases equipment cost, space for installation of equipment, number of processes, etc., but also recognizes local marks every time a semiconductor chip is mounted in the mounting process. This becomes necessary, and the mounting process time of one semiconductor chip also increases. In this regard, the application of a local recognition scheme increases the manufacturing cost of the semiconductor package, thus undermining the benefits of WLP.

또한, 반도체 칩의 실장 오차에 대응하기 위해서, 반도체 칩의 실장 오차를 고려하여 재배선층을 형성하는 기술이 제안되어 있다. 이 기술은, 의사 웨이퍼에 재배선층의 회로 패턴을 노광할 때, 노광에 앞서서 의사 웨이퍼 상의 각 반도체 칩의 실장 오차(이상적인 위치로부터의 위치 어긋남)를 미리 개별적으로 측정해 두고서, 노광용의 레이저광을 반도체 칩마다 주사할 때에, 묘화 데이터에 포함되는 각 회로 패턴의 위치 정보를 노광 대상의 반도체 칩의 실장 오차에 기초하여 보정하는 것이다. 이 기술은 하나의 반도체 패키지에 하나의 반도체 칩을 넣는 싱글 칩 패키지에는 적용 가능하다. 그러나, MCP의 경우, 회로 패턴의 묘화 데이터는 패키지 단위로 작성되기 때문에, 동일 패키지 내에서의 반도체 칩 사이의 상대적인 위치 어긋남이 생긴 경우에는, 묘화하는 회로 패턴의 위치 정보를 보정하는 것만으로는 대응할 수 없다. Moreover, in order to respond to the mounting error of a semiconductor chip, the technique of forming a redistribution layer in consideration of the mounting error of a semiconductor chip is proposed. In this technique, when exposing the circuit pattern of the redistribution layer to the pseudo wafer, the mounting error (position shift from the ideal position) of each semiconductor chip on the pseudo wafer is individually measured in advance prior to the exposure, and the laser beam for exposure is When scanning for each semiconductor chip, the positional information of each circuit pattern included in the drawing data is corrected based on the mounting error of the semiconductor chip to be exposed. This technology is applicable to single chip packages that put one semiconductor chip in one semiconductor package. However, in the case of MCP, since the drawing data of the circuit pattern is created in a package unit, in the case where a relative positional shift between semiconductor chips in the same package occurs, only correcting the positional information of the circuit pattern to be drawn can respond. Can't.

또한, FO-WLP의 제조 프로세스에 이용되는 실장 장치에는, 반도체 칩의 실장 시간을 단축할 것이 요구된다. 즉, 의사 웨이퍼 상의 재배선층 형성 공정은 통상 한 장의 의사 웨이퍼에 대하여 일괄적으로 행해지는 데 대하여, 지지 기판에 대한 반도체 칩의 실장 공정은 반도체 칩 1개씩 실시된다. 이들의 처리 시간을 고려하면, 재배선층 형성 공정에 비해서 반도체 칩의 실장 공정 쪽이 시간이 걸리게 되기 때문에, 반도체 칩의 실장 시간을 단축할 것이 요구된다. 실장 시간을 단축하는 것뿐이라면 복수의 실장 헤드를 갖는 실장 장치를 적용하는 것을 생각할 수 있다. 그러나, 단순히 복수의 실장 헤드를 적용한 것만으로는, 실장 헤드마다 생기는 이동 오차의 영향에 의해서 반도체 칩의 실장 정밀도가 더욱 저하되어 버린다. 이와 같이, FO-WLP의 제조 프로세스에 이용되는 실장 장치에는, 반도체 칩 등의 전자 부품의 실장 정밀도의 향상과 실장 시간의 단축을 양립시킬 것이 요구되고 있다. Moreover, the mounting apparatus used for the manufacturing process of FO-WLP is required to shorten the mounting time of a semiconductor chip. That is, the process of forming a redistribution layer on the pseudo wafer is usually performed collectively on one pseudo wafer, whereas the semiconductor chip mounting process on the supporting substrate is performed one by one semiconductor chip. In consideration of these processing times, the mounting time of the semiconductor chip takes longer than that of the redistribution layer forming step, and therefore, the mounting time of the semiconductor chip is required to be shortened. If only mounting time is shortened, application of the mounting apparatus which has a some mounting head can be considered. However, simply applying a plurality of mounting heads further lowers the mounting precision of the semiconductor chip due to the influence of the movement error generated for each mounting head. Thus, the mounting apparatus used for the manufacturing process of FO-WLP is required to make both the improvement of the mounting precision of electronic components, such as a semiconductor chip, and shortening of mounting time.

일본 특허공개 2008-041976호 공보Japanese Patent Publication No. 2008-041976 일본 특허공개 2009-259917호 공보Japanese Patent Publication No. 2009-259917 국제공개 제2007/072714호International Publication No. 2007/072714 일본 특허공개 2013-058520호 공보Japanese Patent Publication No. 2013-058520

본 발명이 해결하고자 하는 과제는, 실장 영역마다 위치 검출용 마크 등의 패턴이 형성되어 있지 않은 지지 기판이라도, 각 실장 영역에 반도체 칩 등의 전자 부품을 정밀도 좋게 또한 효율적으로 실장할 수 있게 한 전자 부품의 실장 장치와 실장 방법, 및 그와 같은 실장 방법을 적용한 패키지 부품의 제조 방법을 제공하는 데에 있다. The problem to be solved by the present invention is an electronic device capable of accurately and efficiently mounting electronic components such as semiconductor chips in each mounting area, even if the supporting substrate is not provided with a pattern such as a position detecting mark in each mounting area. It is providing the mounting apparatus and mounting method of a component, and the manufacturing method of the package component which applied such a mounting method.

실시형태의 전자 부품의 실장 장치는, 전자 부품이 실장되는 복수의 실장 영역을 갖는 지지 기판이 배치되는 스테이지와, 상기 복수의 실장 영역이 일정한 실장 위치에 순차 위치하게 되도록 상기 스테이지를 이동시키는 스테이지 이동 기구를 갖춘 스테이지부와, 각각 상기 전자 부품을 유지하여 상기 지지 기판의 상기 실장 영역에 실장하는 제1 및 제2 실장 헤드와, 상기 전자 부품을 유지한 상기 제1 및 제2 실장 헤드를 상기 실장 위치로 교대로 이동시키는 실장 헤드 이동 기구를 갖춘 실장부와, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 제1 인식부와, 상기 제1 또는 제2 실장 헤드에 유지된 상기 전자 부품의 위치를 인식하는 제2 인식부와, 상기 스테이지 이동 기구에 의한 상기 스테이지의 이동 위치 오차를 보정하는 보정 데이터를 기억하는 기억부와, 상기 제1 인식부에 의해 인식된 상기 지지 기판의 위치 데이터와, 상기 제2 인식부에 의해 인식된 상기 전자 부품의 위치 데이터와, 상기 보정 데이터에 기초하여, 상기 스테이지와 상기 제1 및 제2 실장 헤드의 이동을 제어하는 제어부를 구비한다. An electronic component mounting apparatus of the embodiment includes a stage on which a support substrate having a plurality of mounting regions on which electronic components are mounted is disposed, and a stage movement of moving the stage so that the plurality of mounting regions are sequentially positioned at a constant mounting position. A stage unit having a mechanism, first and second mounting heads each holding the electronic component to be mounted on the mounting region of the support substrate, and the first and second mounting heads holding the electronic component, respectively. A mounting portion having a mounting head moving mechanism to alternately move to a position, a first recognizing portion for recognizing the entire position of the supporting substrate disposed on the stage, and the electrons held by the first or second mounting head A second recognition unit for recognizing the position of the component, and a correction for correcting the movement position error of the stage by the stage movement mechanism On the basis of a storage unit for storing data, position data of the support substrate recognized by the first recognition unit, position data of the electronic component recognized by the second recognition unit, and the correction data; And a control unit for controlling the movement of the stage and the first and second mounting heads.

실시형태의 전자 부품의 실장 방법은, 전자 부품이 실장되는 복수의 실장 영역을 갖는 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 보정 데이터를 기억부에 기억시키는 공정과, 상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과, 상기 지지 기판의 위치 인식 공정에 의해 얻어진 상기 지지 기판의 위치 데이터와 상기 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역이 일정한 실장 위치에 순차 위치하게 되도록 상기 스테이지를 이동시키는 공정과, 제1 및 제2 실장 헤드로 상기 전자 부품을 교대로 수취하여 상기 제1 또는 제2 실장 헤드에 유지된 상기 전자 부품의 위치를 인식하고, 인식된 상기 전자 부품의 위치 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 위치로 교대로 이동시켜, 상기 제1 및 제2 실장 헤드에 의해 상기 전자 부품을, 상기 실장 위치에 순차 위치하게 된 상기 실장 영역에 교대로 실장하는 공정을 포함한다. The electronic component mounting method of embodiment acquires the movement position error of the stage in which the support substrate which has the several mounting area | region in which an electronic component is mounted, and stores correction data which corrects the said movement position error to a memory | storage part. A step of placing the support substrate on the stage, recognizing the entire position of the support substrate disposed on the stage, position data of the support substrate obtained by the position recognition process of the support substrate, and Moving the stage such that the plurality of mounting regions are sequentially positioned at a constant mounting position while correcting the movement of the stage based on correction data; and receiving the electronic components alternately with first and second mounting heads. To recognize the position of the electronic component held in the first or second mounting head, While correcting the movement of the first and second mounting heads based on the position data of the electronic component, the first and second mounting heads are alternately moved to the mounting positions, so that the first and second mounting heads are moved. Thereby, the step of alternately mounting the electronic component in the mounting region which is sequentially positioned in the mounting position.

실시형태의 패키지 부품의 제조 방법은, 복수의 실장 영역을 갖는 지지 기판에 있어서의 상기 복수의 실장 영역 각각에 전자 부품을 실장하는 공정과, 상기 복수의 실장 영역에 실장된 상기 전자 부품을 일괄적으로 밀봉함으로써 의사 웨이퍼를 형성하는 공정과, 상기 의사 웨이퍼의 상기 전자 부품 상에 재배선층을 형성함으로써 패키지 부품을 제조하는 공정을 포함한다. 실시형태의 패키지 부품의 제조방법에 있어서의 상기 전자 부품의 실장 공정은, 상기 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 보정 데이터를 기억부에 기억시키는 공정과, 상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과, 상기 지지 기판의 위치 인식 공정에 의해 얻어진 상기 지지 기판의 위치 데이터와 상기 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역이 일정한 실장 위치에 순차 위치하게 되도록 상기 스테이지를 이동시키는 공정과, 제1 및 제2 실장 헤드로 상기 전자 부품을 교대로 수취하여 상기 제1 또는 제2 실장 헤드에 유지된 상기 전자 부품의 위치를 인식하고, 인식된 상기 전자 부품의 위치 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 위치에 교대로 이동시켜, 상기 제1 및 제2 실장 헤드에 의해 상기 전자 부품을, 상기 실장 위치에 순차 위치하게 된 상기 실장 영역에 교대로 실장하는 공정을 포함한다. A manufacturing method of the package component of an embodiment includes a step of mounting an electronic component in each of the plurality of mounting regions in a support substrate having a plurality of mounting regions, and the electronic components mounted in the plurality of mounting regions collectively. And a step of forming a pseudo wafer by sealing the same, and a step of manufacturing a package part by forming a redistribution layer on the electronic component of the pseudo wafer. The said electronic component mounting process in the manufacturing method of the package component of embodiment is a process of acquiring the movement position error of the stage in which the said support substrate is arrange | positioned, and storing the correction data which corrects the said movement position error to a memory | storage part. And arranging the support substrate on the stage, recognizing the entire position of the support substrate disposed on the stage, position data of the support substrate obtained by the position recognition process of the support substrate, and the correction. Moving the stage such that the plurality of mounting regions are sequentially positioned at a constant mounting position while correcting the movement of the stage based on data; and receiving the electronic components alternately by first and second mounting heads. Recognizing a position of the electronic component held in the first or second mounting head, the recognized image The first and second mounting heads are alternately moved to the mounting position while correcting the movement of the first and second mounting heads based on the position data of the electronic component, thereby allowing the first and second mounting heads to move. And mounting the electronic component alternately in the mounting region which is sequentially positioned at the mounting position.

도 1은 실시형태의 실장 장치를 도시하는 평면도이다.
도 2는 실시형태의 실장 장치를 도시하는 정면도이다.
도 3은 실시형태의 실장 장치를 도시하는 우측면도이다.
도 4는 실시형태의 실장 장치의 일부를 2점쇄선으로 나타내는 평면도이며, 지지 기판의 반입·반출 상태를 설명하기 위한 도면이다.
도 5는 실시형태의 실장 장치의 일부를 생략하여 도시하는 정면도이며, 전자 부품의 위치 인식 상태를 설명하기 위한 도면이다.
도 6은 실시형태의 실장 장치를 도시하는 블록도이다.
도 7a은 실시형태의 실장 장치에 반도체 칩을 공급하는 웨이퍼 링을 도시하는 평면도이다.
도 7b는 도 7a의 X-X선에 따른 웨이퍼 링의 단면도이다.
도 8은 실시형태의 실장 장치에 있어서의 기판 스테이지의 캘리브레이션 공정의 준비 공정을 도시하는 도면이다.
도 9는 실시형태의 실장 장치에 있어서의 기판 스테이지의 캘리브레이션 공정을 도시하는 도면이다.
도 10은 실시형태의 실장 장치에 있어서의 기판 스테이지의 이동 위치 오차의 보정 방법을 설명하기 위한 도면이다.
도 11은 실시형태의 실장 장치에 있어서의 지지 기판의 위치 어긋남의 보정방법을 설명하기 위한 도면이다.
도 12는 실시형태의 실장 장치를 이용하여 하나의 실장 영역에 실장되는 전자 부품의 일례를 도시하는 평면도이다.
도 13은 실시예 1 및 비교예 1의 실장 장치를 이용하여 반도체 칩을 실장한 지지 기판을 도시하는 평면도이다.
도 14는 실시형태의 패키지 부품의 제조 공정을 도시하는 흐름도이다. BRIEF DESCRIPTION OF THE DRAWINGS It is a top view which shows the mounting apparatus of embodiment.
It is a front view which shows the mounting apparatus of embodiment.
3 is a right side view illustrating the mounting apparatus of the embodiment.
It is a top view which shows a part of the mounting apparatus of embodiment by the dashed-dotted line, and is a figure for demonstrating the carrying in / out state of a support substrate.
FIG. 5 is a front view showing a part of the mounting apparatus of the embodiment omitted, and illustrating a position recognition state of an electronic component. FIG.
6 is a block diagram showing the mounting apparatus of the embodiment.
It is a top view which shows the wafer ring which supplies a semiconductor chip to the mounting apparatus of embodiment.
FIG. 7B is a cross-sectional view of the wafer ring taken along the line XX of FIG. 7A.
It is a figure which shows the preparation process of the calibration process of the board | substrate stage in the mounting apparatus of embodiment.
It is a figure which shows the calibration process of the board | substrate stage in the mounting apparatus of embodiment.
It is a figure for demonstrating the correction method of the movement position error of the board | substrate stage in the mounting apparatus of embodiment.
It is a figure for demonstrating the correction method of the position shift of the support substrate in the mounting apparatus of embodiment.
It is a top view which shows an example of the electronic component mounted in one mounting area using the mounting apparatus of embodiment.
It is a top view which shows the support substrate which mounted the semiconductor chip using the mounting apparatus of Example 1 and the comparative example 1. FIG.
It is a flowchart which shows the manufacturing process of the package component of embodiment.

이하, 실시형태의 전자 부품의 실장 장치와 실장 방법에 관해서 도면을 참조하여 설명한다. 도면은 모식적인 것이며, 두께와 평면 치수의 관계, 각 부의 두께의 비율 등은 현실의 것과는 다른 경우가 있다. 설명 중에서의 상하 방향을 나타내는 용어는, 특별히 명시하지 않는 경우에는 후술하는 지지 기판의 전자 부품의 실장면을 위로 한 경우의 상대적인 방향을 나타내고, 좌우 방향을 나타내는 용어는, 특별히 명시하지 않는 경우에는 도 2의 정면도를 기준으로 한 방향을 나타낸다. EMBODIMENT OF THE INVENTION Hereinafter, the mounting apparatus and mounting method of the electronic component of embodiment are demonstrated with reference to drawings. The drawings are schematic, and the relationship between the thickness and the planar dimension, the ratio of the thickness of each part, and the like may differ from those in reality. In the description, terms indicating the up-down direction indicate relative directions when the mounting surface of the electronic component of the supporting substrate, which will be described later, is placed upward unless otherwise specified, and terms indicating the left-right direction are shown unless otherwise specified. The direction based on the front view of 2 is shown.

[실장 장치의 구성][Configuration of Mounting Device]

도 1은 실시형태에 의한 전자 부품의 실장 장치의 구성을 도시하는 평면도, 도 2는 도 1에 도시하는 실장 장치의 정면도, 도 3은 도 1에 도시하는 실장 장치의 우측면도이다. 도 1 및 도 2에 있어서, 실장 장치(1)의 좌우에 배치된 이송부(40A, 40B)와, 마찬가지로 좌우에 배치된 실장부(50A, 50B) 중, 좌측의 이송부(40A)와 실장부(50A)를 2점쇄선으로 나타내고, 우측의 이송부(40B)와 실장부(50B)를 실선으로 나타내고 있다. 도 4는 도 1과 같은 평면도에 있어서 좌우의 실장부(50A, 50B)를 2점쇄선으로 나타내며, 지지 기판(W)의 반입·반출 상태를 설명하기 위한 도면이다. 도 5는 도 2와 같은 정면도에 있어서 좌측의 이송부(40A)와 실장부(50A)의 도시를 생략하고, 인식 카메라의 상태를 설명하기 위한 도면이다. 도 6은 실시형태에 의한 실장 장치의 구성을 도시하는 블록도이다. 도 7a 및 도 7b은 전자 부품으로서의 반도체 칩을 공급하는 웨이퍼 링을 도시한 도면이다. 이들 도면에 있어서, 실장 장치(1)에 대하여 좌우 방향을 X 방향, 전후 방향을 Y 방향, 상하 방향을 Z 방향으로 한다. BRIEF DESCRIPTION OF THE DRAWINGS The top view which shows the structure of the mounting apparatus of the electronic component by embodiment, FIG. 2 is a front view of the mounting apparatus shown in FIG. 1, and FIG. 3 is a right side view of the mounting apparatus shown in FIG. In FIG. 1 and FIG. 2, the conveyance part 40A, 40B arrange | positioned on the left and right sides of the mounting apparatus 1, and the conveyance part 40A and the mounting part ( 50A) is shown by the dashed-dotted line, and the conveyance part 40B and the mounting part 50B of the right side are shown by the solid line. FIG. 4 is a view for explaining the loading and unloading state of the support substrate W in the top view as shown in FIG. 1, showing left and right mounting portions 50A and 50B in double-dashed lines. FIG. 5 is a diagram for explaining the state of the recognition camera without omitting the illustration of the transfer portion 40A and the mounting portion 50A on the left side in the front view as shown in FIG. 2. 6 is a block diagram showing the configuration of the mounting apparatus according to the embodiment. 7A and 7B show a wafer ring for supplying a semiconductor chip as an electronic component. In these drawings, the mounting apparatus 1 has the X and Y directions in the left and right directions, the Y direction in the front and rear directions, and the Z direction in the vertical direction.

도 1 내지 도 6에 도시하는 실장 장치(1)는, 반도체 칩(t) 등의 전자 부품을 공급하는 부품 공급부(10)와, 지지 기판(W)이 배치되는 스테이지(21)를 구비하는 스테이지부(20)와, 스테이지(21)에 대하여 지지 기판(W)을 반입 및 반출하는 기판 반송부(30)와, 부품 공급부(10)로부터 반도체 칩(t)을 취출하는 한 쌍의 이송부(40)와, 한 쌍의 이송부(40)가 취출한 반도체 칩(t)을 수취하여 스테이지(21)에 배치된 지지 기판(W)에 실장하는 한 쌍의 실장부(50)와, 각 부의 동작을 제어하는 제어부(60)를 구비한다.The mounting apparatus 1 shown to FIGS. 1-6 is a stage provided with the component supply part 10 which supplies electronic components, such as a semiconductor chip t, and the stage 21 in which the support substrate W is arrange | positioned. The part 20, the board | substrate conveyance part 30 which carries in and unloads the support substrate W with respect to the stage 21, and the pair of conveyance parts 40 which take out the semiconductor chip t from the component supply part 10 ), A pair of mounting portions 50 for receiving the semiconductor chips t taken out from the pair of transfer portions 40 and mounting them on the support substrate W disposed on the stage 21, and the operation of each portion. A control unit 60 for controlling is provided.

부품 공급부(10)는, 반도체 칩(t)마다 개편화(個片化)된 반도체 웨이퍼(T)가 점착된 수지 시트(S)를 유지하는 웨이퍼 링(11)(도 7a, 도 7b)과, 웨이퍼 링(11)을 착탈 가능하게 유지하고, 도시되지 않는 XY 이동 기구에 의해 XY 방향으로 이동할 수 있는 웨이퍼 링 홀더(12)와, 웨이퍼 링(11) 상에 점착된 반도체 칩(t)을 촬상하는 제1 카메라(13)와, 이송부(40)에 의해서 반도체 칩(t)을 취출할 때에, 취출되는 반도체 칩(t)을 웨이퍼 링(11)의 아래쪽에서 밀어올리는 푸시업 기구(도시되지 않음)를 구비한다. The component supply part 10 includes the wafer ring 11 (FIGS. 7A, 7B) which hold | maintains the resin sheet S to which the semiconductor wafer T separated into pieces for every semiconductor chip t adhered. The wafer ring holder 12 which can hold | maintain the wafer ring 11 detachably, and can move to an XY direction by the XY moving mechanism which is not shown in figure, and the semiconductor chip t adhering on the wafer ring 11 are carried out. Push-up mechanism for pushing up the semiconductor chip t taken out from below the wafer ring 11 when taking out the semiconductor chip t by the 1st camera 13 image-taking and the conveyance part 40 (not shown) Not included).

푸시업 기구는, 이송부(40)에 의한 반도체 칩(t)을 취출하는 포지션에 고정적으로 설치되어 있다. 웨이퍼 링(11) 상의 각 반도체 칩(t)은, 웨이퍼 링 홀더(12)에 의해 취출 포지션에 순차 위치하게 된다. 제1 카메라(13)는, 취출 포지션의 바로 위에 배치되어 있으며, 취출 포지션에 위치하게 된 반도체 칩(t)을 촬상하여 칩 위치를 인식하기 위한 것이다.The push-up mechanism is fixedly installed at the position at which the semiconductor chip t is taken out by the transfer section 40. Each semiconductor chip t on the wafer ring 11 is sequentially positioned at the extraction position by the wafer ring holder 12. The 1st camera 13 is arrange | positioned directly above a take-out position, is for image | photographing the semiconductor chip t located in the take-out position, and is for recognizing a chip position.

부품 공급부(10)는, 추가로 도시하지 않는 웨이퍼 링(11)의 교환 장치를 구비한다. 교환 장치는, 실장 장치(1)의 앞면 측에 마련된 수납부(웨이퍼 링(11)을 수용하는 홈부를 상하 방향으로 복수 개 구비한 것, 매거진이라고도 함)와 웨이퍼 링 반송부를 구비한다. 교환 장치는, 웨이퍼 링 홀더(12) 상에 미사용 웨이퍼 링(11)을 공급하고, 반도체 칩(t)의 취출이 완료된 웨이퍼 링(11)을 수납부에 수납하고, 새로운 웨이퍼 링(11)을 웨이퍼 링 홀더(12)에 공급한다. The component supply part 10 is further provided with the exchange apparatus of the wafer ring 11 which is not shown in figure. The exchange apparatus is provided with the accommodating part (what provided with the some groove part accommodating the wafer ring 11 in the up-down direction, also called a magazine) and the wafer ring conveyance part provided in the front side of the mounting apparatus 1. The exchange apparatus supplies the unused wafer ring 11 onto the wafer ring holder 12, stores the wafer ring 11 on which the semiconductor chip t has been taken out, in the housing, and stores the new wafer ring 11. The wafer ring holder 12 is supplied.

지지 기판(W)에 실장되는 전자 부품은, 1 종류의 반도체 칩(t)에 한정되는 것이 아니라, 복수 종류의 반도체 칩, 나아가서는 반도체 칩과 다이오드나 콘덴서 등이라도 좋다. 실시형태의 실장 장치(1)는, 반도체 칩, 다이오드, 콘덴서 등을 포함하는 복수 종류의 전자 부품을 지지 기판(W) 상에 실장하여 MCP를 제조할 때에 적합하게 이용된다. MCP의 구성예로서는, 복수 종류의 반도체 칩을 구비하는 것, 1 종류의 반도체 칩과 다이오드나 콘덴서 등을 구비하는 것, 또한 복수 종류의 반도체 칩과 다이오드나 콘덴서 등을 구비하는 것을 들 수 있다. The electronic component mounted on the support substrate W is not limited to one type of semiconductor chip t, but may be a plurality of types of semiconductor chips, furthermore, semiconductor chips, diodes, capacitors, and the like. The mounting apparatus 1 of embodiment is used suitably when mounting several types of electronic components containing a semiconductor chip, a diode, a capacitor, etc. on the support substrate W, and manufacturing MCP. Examples of the configuration of the MCP include one having a plurality of types of semiconductor chips, one type of semiconductor chip, a diode, a capacitor, and the like, and one having a plurality of types of semiconductor chips, a diode, a capacitor, and the like.

부품 공급부(10)는, 개편화된 반도체 웨이퍼(T)가 점착된 웨이퍼 링(11)을 이용한 칩 공급 기구에 한정되는 것은 아니다. 부품 공급부(10)에는, 예컨대 테이프 피더나 트레이를 이용한 칩 공급 기구를 적용하는 것도 가능하다. 테이프 피더란, 테이프형의 수지 시트에 오목형(엠보스형)의 포켓을 연속해서 형성한 캐리어 테이프(엠보스 캐리어 테이프라고도 불림)의 각 포켓에 수용된 반도체 칩(t)을 하나씩 공급하는 것이다. 캐리어 테이프는, 반도체 칩(t)을 수용한 포켓이 위로부터 커버 테이프에 의해 뚜껑이 씌워지고, 릴에 감긴 상태로 수납되어 있다. 이 릴로부터 캐리어 테이프를 풀어내고, 커버 테이프를 박리하면서 각 포켓을 반도체 칩(t)의 취출 포지션에 순차 위치시키도록 구성된다. The component supply part 10 is not limited to the chip supply mechanism using the wafer ring 11 to which the separated semiconductor wafer T was stuck. It is also possible to apply the chip supply mechanism using a tape feeder or a tray to the component supply part 10, for example. The tape feeder supplies one semiconductor chip t accommodated in each pocket of a carrier tape (also called an emboss carrier tape) in which a concave (embossed) pocket is continuously formed on a tape-shaped resin sheet. The carrier tape is accommodated in a state in which a pocket in which the semiconductor chip t is accommodated is covered with a cover tape from above and wound on a reel. The carrier tape is released from this reel, and each pocket is sequentially positioned at the ejection position of the semiconductor chip t while peeling off the cover tape.

이러한 테이프 피더를 이용하는 경우, 하나의 테이프 피더로부터 좌우의 이송부(40A, 40B)로 교대로 반도체 칩(t)을 픽업하도록 하더라도 좋고, 2개의 테이프 피더를 병렬로 배치하여 왼쪽 이송부(40A)로 좌측의 테이프 피더로부터 반도체 칩(t)을 픽업하고, 오른쪽 이송부(40B)로 우측의 테이프 피더로부터 반도체 칩(t)을 픽업하도록 하여도 좋다. 또한, 품종이 다른 반도체 칩(t)을 수용한 테이프 피더를 복수 종류 장비할 수 있게 구성하여, 복수 종류의 반도체 칩(t)을 선택적으로 공급할 수 있게 구성하는 것도 가능하다. 이러한 구성은 하나의 지지 기판(W)에 복수 종류의 반도체 칩(t)을 실장하는 경우에 유효하다. In the case of using such a tape feeder, the semiconductor chips t may be picked up alternately from one tape feeder to the left and right transfer sections 40A and 40B, or two tape feeders may be arranged in parallel to the left to the left transfer section 40A. The semiconductor chip t may be picked up from the tape feeder and the semiconductor chip t may be picked up from the right tape feeder by the right transfer part 40B. Moreover, it is also possible to comprise the tape feeder which accommodates the semiconductor chip t from a variety of varieties, and to be able to selectively supply the several kind of semiconductor chip t. This configuration is effective when a plurality of kinds of semiconductor chips t are mounted on one support substrate W. FIG.

또한, 웨이퍼 링(11)에 의한 반도체 칩(t)의 공급과, 테이프 피더에 의한 반도체 칩(t)의 공급을 양쪽 마련하도록 하여도 좋다. 구체적으로는, 웨이퍼 링 홀더(12)의 좌측에 왼쪽 이송부(40A)용의 테이프 피더를 배치하고, 우측에 오른쪽 이송부(40B)용의 테이프 피더를 배치한다. 각 이송부(40A, 40B)에 XY 이동 장치를 설치하여, 웨이퍼 링(11) 상에서 반도체 칩(t)을 취출하는 취출 포지션과, 테이프 피더로부터 반도체 칩을 취출하는 취출 포지션에, 이송부(40A, 40B)의 이송 노즐(44)을 이동 가능하게 구성하면 된다. In addition, both the supply of the semiconductor chip t by the wafer ring 11 and the supply of the semiconductor chip t by the tape feeder may be provided. Specifically, the tape feeder for the left conveyance part 40A is arrange | positioned at the left side of the wafer ring holder 12, and the tape feeder for the right conveyance part 40B is arrange | positioned at the right side. The transfer units 40A and 40B are provided in the take-out positions for providing the semiconductor chips t on the wafer ring 11 and the take-out positions for taking out the semiconductor chips from the tape feeder by providing XY moving devices in the transfer units 40A and 40B. What is necessary is just to comprise the feed nozzle 44 of ().

스테이지부(20)는, 복수의 실장 영역을 갖는 지지 기판(W)이 배치되는 스테이지(21)와, 스테이지(21)를 XY 방향으로 이동시키는 도시되지 않는 XY 이동 기구를 구비한다. XY 이동 기구는, 스테이지(21) 상에 배치된 지지 기판(W)의 각 실장 영역이 후에 상세히 설명하는 일정한 실장 포지션에 순차 위치하게 되도록 스테이지(21)를 이동시킨다. 스테이지(21)는, 도시되지 않는 흡인 흡착 기구에 의해서, 배치된 지지 기판(W)을 흡착 유지할 수 있게 구성되어 있다. 스테이지(21)의 위쪽에는, 지지 기판(W)을 촬상하기 위한 제2 카메라(22)가 배치되어 있다. 제2 카메라(22)는, 예컨대 지지 기판(W)에 마련된 글로벌 마크를 촬상하여 지지 기판(W)의 전체 위치를 인식하는 것이며, 제1 인식부로서 기능하는 것이다. 지지 기판(W)의 전체 위치는, 제2 카메라(22)로 지지 기판(W)의 외형을 촬상하여 인식하도록 하여도 좋다. The stage part 20 is equipped with the stage 21 in which the support substrate W which has several mounting area is arrange | positioned, and the XY moving mechanism which is not shown which moves the stage 21 to an XY direction. The XY moving mechanism moves the stage 21 so that each mounting area of the support substrate W disposed on the stage 21 is sequentially positioned at a constant mounting position described later in detail. The stage 21 is comprised by the suction adsorption mechanism which is not shown in figure so that the support substrate W arrange | positioned can be adsorbed-held. Above the stage 21, the 2nd camera 22 for imaging the support substrate W is arrange | positioned. The 2nd camera 22 is what image | photographs the global mark provided in the support substrate W, for example, recognizes the whole position of the support substrate W, and functions as a 1st recognition part. The whole position of the support substrate W may be made to image and recognize the external shape of the support substrate W with the 2nd camera 22.

스테이지(21) 상에 배치되는 지지 기판(W)은, 예컨대 FO-WLP의 제조 시에 적용되는 의사 웨이퍼의 형성에 이용되는 기판이며, 유리 기판, 실리콘 기판, 스테인리스 등의 금속 기판 등으로 이루어진다. 의사 웨이퍼란, 개편화된 복수의 반도체 칩 등의 전자 부품을 평면적으로 배치한 것을, 전자 부품 사이를 수지 밀봉하여 1장의 판 형상으로 성형한 상태의 것이다. 따라서, 의사 웨이퍼의 형성에 이용되는 지지 기판(W)의 형상은 원형에 한정되는 것이 아니라, 사각형이나 그 이외의 다각형, 타원형 등이라도 좋고, 그 형상은 특별히 한정되는 것이 아니다. 지지 기판(W)은, 전술한 바와 같이 FO-WLP 프로세스로 MCP를 제조할 때에 이용되는 기판, 즉 각 실장 영역에 복수의 반도체 칩이나 콘덴서 등의 전자 부품이 실장되는 기판인 것이 바람직하다. The support substrate W disposed on the stage 21 is a substrate used for forming a pseudo wafer applied at the time of manufacture of the FO-WLP, for example, and is made of a glass substrate, a silicon substrate, a metal substrate such as stainless steel, or the like. The pseudo wafer is a state in which electronic components such as a plurality of semiconductor chips, which are separated into a planar shape, are molded in a single plate shape by resin sealing between the electronic components. Therefore, the shape of the support substrate W used for formation of the pseudo wafer is not limited to a circle, but may be a quadrangle, other polygons, ellipses, or the like, and the shape is not particularly limited. It is preferable that the support substrate W is a board | substrate used when manufacturing MCP by a FO-WLP process, ie, the board | substrate with which electronic components, such as a some semiconductor chip and a capacitor, are mounted in each mounting area as mentioned above.

지지 기판(W)은, 반도체 칩(t) 등의 전자 부품이 실장되는 복수의 실장 영역을 갖고 있다. 단, 복수의 실장 영역은 지지 기판(W) 상에 가상적으로 설정되어 있는 것이며, 각 실장 영역을 나타내는 마크나 패턴 등은 형성되어 있지 않다. 지지 기판(W)은, 기판 전체의 위치를 나타내는 글로벌 인식용의 얼라인먼트 마크를 갖추고 있어도 좋지만, 개개의 실장 영역의 위치를 나타내는 로컬 인식용의 얼라인먼트 마크는 갖추고 있지 않다. 글로벌 인식 방식이란, 지지 기판의 복수의 실장 영역에 전자 부품을 각각 실장할 때에, 1회의 기판의 위치 검출로 그 기판 상의 복수의 실장 영역에 대하여 전자 부품의 실장을 행하는 방식을 말한다. 로컬 인식 방식이란, 지지 기판 상의 복수의 실장 영역에 전자 부품을 각각 실장할 때에, 전자 부품을 실장하는 때마다 전자 부품의 실장 영역의 위치 검출을 행하는 방식을 말한다. The support substrate W has a some mounting area | region in which electronic components, such as a semiconductor chip t, are mounted. However, the some mounting area | region is set virtually on the support substrate W, and the mark, pattern, etc. which show each mounting area are not formed. The support substrate W may be provided with the alignment mark for global recognition which shows the position of the whole board | substrate, but is not equipped with the alignment mark for local recognition which shows the position of each mounting area. The global recognition method refers to a method of mounting electronic components on a plurality of mounting regions on the substrate by detecting the position of the substrate once when mounting the electronic components on the plurality of mounting regions of the support substrate, respectively. The local recognition method refers to a method of detecting the position of the mounting region of the electronic component every time the electronic component is mounted when mounting the electronic component in each of the plurality of mounting regions on the supporting substrate.

기판 반송부(30)는, 반입 컨베이어(31)와, 반출 컨베이어(32)와, 반입 컨베이어(31)와 스테이지(21)의 사이에서 지지 기판(W)을 전달하는 제1 전달부(33)와, 스테이지(21)와 반출 컨베이어(32)의 사이에서 지지 기판(W)을 전달하는 제2 전달부(34)와, 반입 컨베이어(31)의 배치 위치에서부터 반출 컨베이어(32)의 배치 위치에 걸쳐서 설치되어, 제1 및 제2 전달부(33, 34)를 이동 가능하게 지지하는 가이드부(35)를 구비한다. 제1 및 제2 전달부(33, 34)는, 각각 회전 모터로 구동되는 타이밍 벨트(모두 도시되지 않음)에 의해 가이드부(35)를 따라서 개별적으로 이동할 수 있게 구성되어 있다. 단, 전달부(33, 34)의 구동은 타이밍 벨트에 한정되는 것은 아니며, 리니어 모터 등의 다른 구동 장치에 의해 실시하여도 좋다. The board | substrate conveyance part 30 is the 1st delivery part 33 which delivers the support substrate W between the carrying-in conveyor 31, the carrying-out conveyor 32, and the carrying-in conveyor 31 and the stage 21. As shown in FIG. And a second transfer part 34 for transferring the supporting substrate W between the stage 21 and the carry-out conveyor 32, and from the arrangement position of the carry-on conveyor 31 to the arrangement position of the carry-out conveyor 32. It is provided over, and the guide part 35 which supports the 1st and 2nd transmission parts 33 and 34 so that a movement is possible is provided. The 1st and 2nd transmission parts 33 and 34 are comprised so that each can move individually along the guide part 35 by the timing belt (all not shown) driven by a rotating motor, respectively. However, the drive of the transmission parts 33 and 34 is not limited to a timing belt, You may implement by other drive devices, such as a linear motor.

제1 및 제2 전달부(33, 34)는 동일 구성을 갖고 있으며, 가이드부(35)를 따라서 이동하는 가동부(33a, 34a)와, 가동부(33a, 34a)에 상하 이동 가능하게 마련된 수평 아암(33b, 34b)과, 수평 아암(33b, 34b)에 지지 기판(W)을 상측에서 흡인 흡착하여 유지하도록 마련된 4개의 흡착 노즐(33c, 34c)을 구비한다. 흡착 노즐(33c, 34c)은, 지지 기판(W)의 외연 부분의 반도체 칩(t)이 실장되는 일 없이 여백 부분을 흡착할 수 있도록 수평 아암(33b, 34b)에 고정되어 있다. The 1st and 2nd transmission parts 33 and 34 have the same structure, and are provided with the movable parts 33a and 34a which move along the guide part 35, and the horizontal arm provided so that the movable parts 33a and 34a can move up and down. (33b, 34b) and four adsorption nozzles 33c, 34c provided in the horizontal arm 33b, 34b so that the support substrate W may be sucked and hold | maintained from the upper side. The suction nozzles 33c and 34c are fixed to the horizontal arms 33b and 34b so that the margin portions can be adsorbed without the semiconductor chip t of the outer edge portion of the support substrate W being mounted.

한 쌍의 이송부(40)는, 2개의 이송부(40A, 40B)를 좌우 반전한 상태에서 배치한 것으로, 2개의 이송부(40A, 40B)는 좌우 반전되어 있는 것을 제외하고, 동일한 구성을 갖고 있다. 도 1, 도 2 및 도 3을 참조하여 우측의 이송부(40B)의 구성을 설명한다. 이송부(40B)는, 승강 장치(41)와, 승강 장치(41)에 상하 이동 가능하게 지지된 아암체(42)와, 아암체(42)의 선단부에 마련된 반전 기구(43)와, 반전 기구(43)에 마련된 흡착 노즐(이송 노즐)(44)을 구비한다. 승강 장치(41)는 회전 모터(45)를 갖춰, 도시되지 않는 볼나사 기구를 통해 아암체(42)를 상하로 이동시킨다. The pair of transfer sections 40 are arranged in a state in which the two transfer sections 40A and 40B are inverted left and right. The two transfer sections 40A and 40B have the same configuration except that the two transfer sections 40A and 40B are inverted left and right. With reference to FIG. 1, FIG. 2, and FIG. 3, the structure of the conveyance part 40B of the right side is demonstrated. The transfer part 40B includes an elevating device 41, an arm body 42 supported on the elevating device 41 so as to be movable up and down, an inversion mechanism 43 provided on the tip of the arm body 42, and an inversion mechanism. The suction nozzle (feed nozzle) 44 provided in 43 is provided. The elevating device 41 is equipped with the rotary motor 45, and moves the arm body 42 up and down via the ball screw mechanism not shown.

반전 기구(43)는, 아암체(42)의 선단부에서 장치 앞쪽의 측면에 고정되고, Y 방향으로 연장되는 회전축이 아암체(42)를 관통하여 마련된 회전 구동부(46)와, 회전 구동부(46)의 회전축에 연결된 반전 아암(47)을 구비한다. 반전 아암(47)은, 그 선단부가 장치 좌측 방향을 향하는 수평 상태와, 우측 방향을 향하는 수평 상태의 사이에서, 상측으로 원호를 그리는 궤적으로 180도 반전한다. 흡착 노즐(44)은, 반전 아암(47)이 좌측 방향을 향하는 수평 상태로 된 상태에서, 반도체 칩(t)을 진공 흡착하는 흡착면이 아래를 향하도록 반전 아암(47)에 부착된다. 좌측의 이송부(40A)도 각 부의 배치가 좌우 반전되어 있는 것 이외에는 동일한 구성을 갖고 있다. The inversion mechanism 43 is fixed to the side surface of the front of the apparatus at the front end of the arm body 42, and the rotation drive part 46 provided with the rotating shaft extended in the Y direction through the arm body 42, and the rotation drive part 46 And an inversion arm 47 connected to the rotation axis. The inversion arm 47 inverts 180 degrees with the locus which draws an arc upwards between the horizontal state which the front-end part faces to the apparatus left direction, and the horizontal state which turns to the right direction. The adsorption nozzle 44 is attached to the inversion arm 47 so that the adsorption surface which vacuum-adsorbs the semiconductor chip t faces downward in the state in which the inversion arm 47 became the horizontal state which turned to the left direction. 40 A of conveyance parts on the left side also have the same structure except that arrangement | positioning of each part is reversed left and right.

좌우의 이송부(40A, 40B)는, 흡착 노즐(44)의 흡착면이 아래를 향하도록 반전 아암(47)을 회전시킨 상태에서, 흡착 노즐(44)의 흡착면이 푸시업 기구의 바로 위쪽(취출 포지션)에 위치하는 위치 관계로 배치되어 있다. 이 때문에, 양 이송부(40A, 40B)의 흡착 노즐(44)이 동시에 취출 포지션에 위치하도록 반전되면, 흡착 노즐(44)끼리(반전 아암(47)끼리) 부딪쳐 버린다. 그래서, 흡착 노즐(44)은, 흡착면이 상향으로 반전된 상태를 대기 상태로 하고, 이 대기 상태에서 교대로 취출 포지션으로 이동하도록 제어된다. In the left and right transfer sections 40A and 40B, while the inversion arm 47 is rotated so that the adsorption surface of the adsorption nozzle 44 faces downward, the adsorption surface of the adsorption nozzle 44 is directly above the push-up mechanism ( It is arrange | positioned in the positional relationship located in extraction position). For this reason, when the adsorption nozzle 44 of both conveying parts 40A and 40B is reversed so that it may be located in a take-out position simultaneously, the adsorption nozzle 44 will collide with each other (inverting arms 47). Therefore, the adsorption nozzle 44 is controlled so that the state where the adsorption surface is reversed upward is made into the standby state, and moves to the ejection position alternately in this standby state.

한 쌍의 실장부(50)는, 한 쌍의 이송부(40)와 마찬가지로, 동일 구성을 갖는 2개의 실장부(50A, 50B)를 좌우 반전한 상태로 배치한 것이다. 도 1, 도 2 및 도 3을 참조하여 우측의 실장부(50B)의 구성을 설명한다. 실장부(50B)는, 측면에서 봤을 때 문 형태를 이루는 지지 프레임(51)과, 지지 프레임(51) 상에 X 방향을 따라서 이동 가능하게 지지된 X 방향 이동 블록(52)과, X 방향 이동 블록(52)의 좌측의 측면에 마련된 Y 방향 이동 장치(53)와, Y 방향 이동 장치(53)에 Y 방향으로 이동 가능하게 마련된 가동체(54)와, 가동체(54)에 상하 방향으로 이동 가능하게 마련된 실장 헤드(55)를 구비한다. 실장 헤드(55)의 하단에는, 하면에 반도체 칩(t)의 유지면을 갖춘 실장 툴(56)이 마련되어 있다. 실장 툴(56)은 반도체 칩(t)의 품종(특히 크기)에 맞춰 교환 가능하게 되어 있다. 실장부(50B)는 실장 툴(56)의 오토 체인저를 갖추고 있어도 좋다. The pair of mounting portions 50 are arranged in a state in which the two mounting portions 50A and 50B having the same configuration are inverted left and right, similarly to the pair of transfer portions 40. With reference to FIG. 1, FIG. 2, and FIG. 3, the structure of the mounting part 50B of the right side is demonstrated. The mounting portion 50B includes a support frame 51 forming a door when viewed from the side, an X direction moving block 52 supported on the support frame 51 so as to be movable along the X direction, and an X direction movement. The Y-direction moving device 53 provided on the left side of the block 52, the movable body 54 provided to be movable in the Y direction in the Y-direction moving device 53, and the movable body 54 in the vertical direction A mounting head 55 provided to be movable is provided. At the lower end of the mounting head 55, a mounting tool 56 having a holding surface of the semiconductor chip t on the lower surface thereof is provided. The mounting tool 56 is replaceable according to the kind (especially size) of the semiconductor chip t. The mounting portion 50B may be equipped with an auto changer of the mounting tool 56.

실장부(50)의 프레임 재료에는 일반적으로 알루미늄 등의 금속 재료가 이용된다. 단, 구동부의 발열에 의한 알루미늄 등의 열팽창에 의해서 실장 헤드(55)의 이동 위치에 어긋남이 생길 우려가 있다. 이러한 열팽창에 의한 위치 어긋남을 가능한 한 적게 하기 위해서, 알루미늄 등의 금속 재료와 세라믹스의 복합 재료를 사용하는 것이 바람직하다. 구체적으로는, X 방향 이동 블록(52)과 Y 방향 이동 장치(53)의 본체를 알루미늄과 세라믹스의 복합 재료 등으로 구성하는 것이 바람직하다. 알루미늄과 세라믹스의 복합 재료로서는 예컨대 알루미늄과 탄화규소(SiC)의 복합 재료를 들 수 있다. 이러한 복합 재료에 의하면, 예컨대 알루미늄에 비해서 열팽창 계수를 6할 정도로 저감할 수 있다. As the frame material of the mounting portion 50, a metal material such as aluminum is generally used. However, there exists a possibility that a shift | offset | difference may arise in the moving position of the mounting head 55 by thermal expansion, such as aluminum, by heat generation of a drive part. In order to reduce the positional shift by such thermal expansion as much as possible, it is preferable to use the composite material of metal materials, such as aluminum, and ceramics. Specifically, the main body of the X-direction moving block 52 and the Y-direction moving device 53 is preferably made of a composite material of aluminum and ceramics. As a composite material of aluminum and ceramics, the composite material of aluminum and silicon carbide (SiC) is mentioned, for example. According to such a composite material, the thermal expansion coefficient can be reduced to about 6 compared with aluminum, for example.

또한, 장치의 가동에 따른 프레임 재료의 열팽창량을 미리 측정해 두고서, 이 열팽창량을 실장 헤드(55)의 보정 데이터에 가미하도록 하여도 좋다. 실장부(50)의 프레임 재료의 열팽창에 의한 보정 데이터는 예컨대 다음과 같이 하여 취득한다. 우선, 실장 헤드(55)의 실장 툴(56)의 근방에 실장 툴(56)의 위치를 확인하는 타겟(도시되지 않음)을 설치해 두고서, 반도체 칩(t)의 수취 포지션에 위치하는 타겟의 위치를 후술하는 제3 카메라(57)로 인식한다. 이어서, 실장 헤드(55)를 실장 포지션까지 이동시켜, 이 때의 타겟의 위치를 제2 카메라(22)로 인식한다. 이러한 타겟의 위치 인식을, 실장 헤드(55)를 수취 포지션에서 실장 포지션으로 소정 횟수 이동시킨 후에 재차 실시한다. 이러한 조작에 의해서, 장치의 가동에 따른 프레임 재료의 열팽창에 의한 실장 헤드(55)의 위치 어긋남량을 취득한다. 실장 헤드(55)의 위치 어긋남량에 기초한 보정 데이터는 후술하는 실장 헤드(55)의 위치 보정 시에 가미된다. In addition, the thermal expansion amount of the frame material according to the operation of the apparatus may be measured in advance, and the thermal expansion amount may be added to the correction data of the mounting head 55. Correction data by thermal expansion of the frame material of the mounting part 50 is acquired as follows, for example. First, the target position which is located in the receiving position of the semiconductor chip t is provided with the target (not shown) which confirms the position of the mounting tool 56 in the vicinity of the mounting tool 56 of the mounting head 55. Is recognized by the third camera 57 described later. Next, the mounting head 55 is moved to the mounting position, and the position of the target at this time is recognized by the second camera 22. The position recognition of such a target is performed again after moving the mounting head 55 a predetermined number of times from a receiving position to a mounting position. By such operation, the position shift amount of the mounting head 55 due to thermal expansion of the frame material in accordance with the operation of the apparatus is obtained. Correction data based on the position shift amount of the mounting head 55 is added at the time of position correction of the mounting head 55 which will be described later.

X 방향 이동 블록(52)은, X 방향 가이드 부재(52a)를 통해 지지 프레임(51) 상에 부착되어 있고, 모터에 의해 구동되는 볼나사 기구(도시되지 않음)에 의해서 X 방향으로 이동 가능하게 되어 있다. Y 방향 이동 장치(53)는, 가동체(54)를 Y 방향으로 이동 가능하게 지지하는 Y 방향 가이드 부재(53a)와, 모터에 의해 구동되는 볼나사 기구(도시되지 않음)를 구비하고, 가동체(54)를 Y축 방향으로 이동 가능하게 하고 있다. 도시하지 않지만, 실장부(50B)는 실장 헤드(55)를 상하 방향(Z 방향)으로 이동시키는 이동 장치를 구비한다. 상하 방향의 이동 장치(이동 안내 수단)로서는, 예컨대 리니어 모션 가이드(LM 가이드)나 크로스 롤러 가이드 등이 알려져 있고, 이들 중 어느 것을 사용하여도 좋다. 이들 중, 크로스 롤러 가이드를 상하 방향의 안내 수단으로서 이용한 경우, LM 가이드를 이용한 경우와 비교하여, 반복해서 같은 높이 위치까지 하강시켰을 때의 수평 방향의 위치 재현성이 높다, 즉 수평 방향의 위치 어긋남이 일어나기 어렵다고 하는 특징이 있다. 또한, 실장 헤드(55)는 도시되지 않는 회전 방향(θ 방향)의 보정 기구를 구비한다. 좌측의 실장부(50A)도 각 부의 배치가 좌우 반전되어 있는 것 이외에는 동일한 구성을 갖고 있다. The X direction movement block 52 is attached on the support frame 51 via the X direction guide member 52a, and is movable in the X direction by a ball screw mechanism (not shown) driven by a motor. It is. The Y-direction moving device 53 includes a Y-direction guide member 53a for supporting the movable body 54 in the Y-direction so as to be movable, and a ball screw mechanism (not shown) driven by a motor. The sieve 54 is made to be movable in the Y-axis direction. Although not shown, the mounting portion 50B includes a moving device for moving the mounting head 55 in the vertical direction (Z direction). As a vertical movement apparatus (moving guide means), a linear motion guide (LM guide), a cross roller guide, etc. are known, for example, You may use any of these. Among these, when the cross roller guide is used as the guide means in the up and down direction, the positional reproducibility in the horizontal direction is higher when the device is repeatedly lowered to the same height position as compared with the case where the LM guide is used, that is, the position shift in the horizontal direction There is characteristic that is hard to occur. Moreover, the mounting head 55 is equipped with the correction mechanism of the rotation direction (theta direction) which is not shown in figure. 50 A of mounting parts on the left side also have the same structure except that arrangement | positioning of each part is inverted left and right.

실장부(50B)는, 이송부(40B)에 의해서 부품 공급부(10)로부터 취출된 반도체 칩(t)을 흡착 노즐(44)로부터 수취하고, 수취된 반도체 칩(t)을 스테이지(21) 상에 배치된 지지 기판(W) 상에 실장한다. 실장부(50A)도 마찬가지로, 이송부(40A)에 의해서 부품 공급부(10)로부터 취출된 반도체 칩(t)을 흡착 노즐(44)로부터 수취하고, 수취된 반도체 칩(t)을 스테이지(21) 상에 배치된 지지 기판(W) 상에 실장한다. 실장 툴(56)이 스테이지(21) 상의 지지 기판(W)에 반도체 칩(t)을 실장하는 위치인 실장 포지션은 정위치(定位置)로 설정된다. 이 때문에, 스테이지(21)는, 지지 기판(W) 상의 각 실장 영역을 순차 실장 포지션에 위치시키도록 이동 제어된다. 여기서, 정위치는 예컨대 스테이지(21)의 XY 방향으로의 이동 가능 범위의 센터가 된다. 전술한 제2 카메라(22)는 예컨대 실장 포지션의 바로 위에 배치되어 있다. 또한, 도 1은 스테이지(21)가 기판 반송부(30)에 의해 지지 기판(W)의 반입/반출이 행해지는 반입/반출 포지션에 위치한 상태를 나타내기 때문에, 스테이지(21)는 이동 가능 범위의 센터에서 장치 후방 측으로 약간 틀어진 위치에 존재한다.The mounting part 50B receives the semiconductor chip t taken out from the component supply part 10 by the transfer part 40B from the adsorption nozzle 44, and receives the received semiconductor chip t on the stage 21. FIG. It mounts on the support substrate W arrange | positioned. Similarly, the mounting portion 50A receives the semiconductor chip t taken out from the component supply portion 10 by the transfer portion 40A from the adsorption nozzle 44, and receives the received semiconductor chip t on the stage 21. It mounts on the support substrate W arrange | positioned at. The mounting position which is a position where the mounting tool 56 mounts the semiconductor chip t on the support substrate W on the stage 21 is set to a fixed position. For this reason, the stage 21 is moved-controlled so that each mounting area on the support substrate W may be positioned in the mounting position sequentially. Here, the fixed position is, for example, the center of the movable range of the stage 21 in the XY direction. The above-described second camera 22 is disposed directly above the mounting position, for example. In addition, since FIG. 1 shows the state in which the stage 21 is located in the carrying in / out position in which carrying in / out of the support substrate W is performed by the board | substrate conveyance part 30, the stage 21 is movable range. It is in a slightly misplaced position from the center of the device to the rear side of the device.

실장 포지션은, 우측의 실장부(50B)의 실장 툴(56)이 반도체 칩(t)을 지지 기판(W) 상에 실장하는 위치를 정위치로 하고 있을뿐만 아니라, 좌측의 실장부(50A)와 우측의 실장부(50B)에 있어서도 동일한 정위치로 되어 있다. 즉, 좌측의 실장부(50A)에 의해 반도체 칩(t)을 지지 기판(W) 상에 실장하는 위치는, 우측의 실장부(50B)에 의해 반도체 칩(t)을 지지 기판(W) 상에 실장하는 위치와 동일하며, 이러한 동일한 실장 포지션에서 한 쌍의 실장부(50A, 50B)에 의해 교대로 반도체 칩(t)의 실장이 이루어진다. The mounting position is not only the position where the mounting tool 56 of the right mounting portion 50B mounts the semiconductor chip t on the support substrate W, but also the left mounting portion 50A. The same is true in the mounting portion 50B on the right side and the right side. That is, the position where the semiconductor chip t is mounted on the support substrate W by the mounting portion 50A on the left side is such that the semiconductor chip t is mounted on the support substrate W by the mounting portion 50B on the right side. In the same mounting position, the semiconductor chip t is alternately mounted by a pair of mounting portions 50A and 50B.

지지 기판(W)의 각 실장 영역은, 스테이지부(20)의 XY 이동 기구에 의해 순차 일정한 실장 포지션에 위치하게 되기 때문에, 좌우의 실장부(50A, 50B)의 실장 툴(56)은, 각각 이송부(40A, 40B)의 흡착 노즐(44)로부터 반도체 칩(t)을 수취하는 위치(수취 포지션)에서부터 일정한 실장 포지션까지 이동한다. 이들 실장 툴(56)의 이동 경로의 아래쪽에는, 실장 툴(56)에 흡착 유지된 반도체 칩(t)을 하측에서 촬상하는 제3 카메라(57)가 각각 배치되어 있다. 제3 카메라(57)는, 실장 툴(56)의 이동 경로보다도 하측이며 웨이퍼 링 홀더(12)보다도 상측의 높이에 배치된다. 제3 카메라(57)는, 좌측의 실장부(50A)에 있어서의 실장 툴(56)의 이동 경로와 우측의 실장부(50B)에 있어서의 실장 툴(56)의 이동 경로의 각각에 설치되어 있다. 제3 카메라(57)는 제2 인식부로서 기능하는 것이다. Since each mounting area of the support substrate W is positioned at a constant mounting position sequentially by the XY moving mechanism of the stage part 20, the mounting tools 56 of the left and right mounting parts 50A and 50B are respectively It moves from the position (acceptance position) which receives the semiconductor chip t from the adsorption nozzle 44 of the conveyance part 40A, 40B to a fixed mounting position. Below the movement path of these mounting tools 56, the 3rd camera 57 which image | photographs the semiconductor chip t adsorbed-held by the mounting tool 56 from under is arrange | positioned, respectively. The third camera 57 is disposed below the moving path of the mounting tool 56 and above the wafer ring holder 12. The 3rd camera 57 is provided in each of the movement path of the mounting tool 56 in 50 A of mounting parts on the left side, and the movement path of the mounting tool 56 in 50 A of mounting parts on the right side. have. The third camera 57 functions as a second recognition unit.

실시형태의 실장 장치(1)는 도 6에 도시한 것과 같이 제어부(60)를 구비한다. 제어부(60)는, 기억부(61)에 기억된 정보에 기초하여, 부품 공급부(10), 스테이지부(20), 기판 반송부(30), 이송부(40), 실장부(50)의 동작을 제어하여, 반도체 칩(t)을 포함하는 전자 부품을 지지 기판(W)의 각 실장 영역에 순차 실장한다. 기억부(61)에는, 후술하는 스테이지(21)의 이동 위치 오차의 취득 공정에 의해 얻어진 스테이지(21)의 이동 위치 오차를 보정하는 데이터도 기억되어 있으며, 이 보정 데이터에 기초하여 스테이지(21)의 이동이 제어된다. The mounting apparatus 1 of embodiment is equipped with the control part 60 as shown in FIG. The control unit 60 operates the component supply unit 10, the stage unit 20, the substrate transfer unit 30, the transfer unit 40, and the mounting unit 50 based on the information stored in the storage unit 61. Is controlled, and the electronic component containing the semiconductor chip t is sequentially mounted in each mounting region of the support substrate W. FIG. The storage unit 61 also stores data for correcting the movement position error of the stage 21 obtained by the acquisition process of the movement position error of the stage 21 described later, and the stage 21 is based on the correction data. Movement is controlled.

[실장 장치의 동작(전자 부품의 실장)][Operation of Mounting Device (Mounting of Electronic Components)]

이어서, 실장 장치(1)를 이용한 반도체 칩(t) 등의 전자 부품의 실장 공정에 관해서 설명한다. 지지 기판(W)의 각 실장 영역에 반도체 칩(t) 등의 전자 부품을 실장함에 있어서, 글로벌 인식 방식만을 적용하는 경우, 실장 영역의 위치 인식은 이루어지지 않기 때문에, 각 실장 영역에 대한 반도체 칩(t)의 위치 결정 정밀도는, 지지 기판(W)의 글로벌 마크 등의 인식 정밀도와 스테이지(21)의 XY 이동 기구의 기계 가공 정밀도 등에 의지하게 된다. 그러나, 스테이지(21)의 이동을 가이드하는 가이드 레일 등을 원하는 길이에 걸쳐 ±5 ㎛ 이하의 정밀도로 마무리하는 것은 금속 가공상 실질적으로 불가능하다. 더구나, 원하는 길이를 갖는 가이드 레일을 금속 프레임 등에 ±5 ㎛ 이하의 직선성과 기복으로 조립하는 것은 더욱 불가능하다. 그래서, 스테이지(21)의 이동 위치 오차를 측정하여, 스테이지(21)의 이동을 보정하는 데이터를 취득(캘리브레이션)한다. Next, the mounting process of electronic components, such as the semiconductor chip t using the mounting apparatus 1, is demonstrated. In mounting electronic components such as the semiconductor chip t in each mounting region of the supporting substrate W, when only the global recognition method is applied, the position recognition of the mounting region is not performed. Therefore, the semiconductor chip for each mounting region is used. The positioning accuracy of (t) depends on the recognition accuracy such as the global mark of the supporting substrate W, the machining accuracy of the XY moving mechanism of the stage 21, and the like. However, it is practically impossible in metal processing to finish a guide rail or the like that guides the movement of the stage 21 with a precision of ± 5 μm or less over a desired length. Moreover, it is further impossible to assemble a guide rail having a desired length with a linearity and undulation of ± 5 μm or less in a metal frame or the like. Therefore, the movement position error of the stage 21 is measured, and data which corrects the movement of the stage 21 is acquired (calibrated).

{스테이지(21)의 이동 위치 오차(보정 데이터)의 취득 공정(캘리브레이션 공정)}{Acquisition process (calibration process) of moving position error (correction data) of stage 21}

스테이지(21)의 이동 위치 오차를 보정하는 데이터는, 도 8에 도시한 것과 같은 교정 기판(71)을 사용하여 취득한다. 교정 기판(71)은, 예컨대 유리제의 기판에 위치 인식용의 도트 마크(72)가 미리 설정된 간격으로 행렬형으로 마련된 것이다. 교정 기판(71)의 도트 마크(72)는 예컨대 세로 300 mm×가로 300 mm의 범위 내에 3 mm 간격으로 형성되어 있다. 도트 마크(72)는 금속 박막 등으로 형성되어 있고, 에칭이나 스퍼터링 등의 성막 기술을 이용하여 형성할 수 있다. 도트 마크의 직경은 예컨대 0.2 mm이다. 이러한 교정 기판(71)을 스테이지(21) 상에 정확히 세팅한다. 교정 기판(71)의 세팅 방법은 특별히 한정되지 않지만, 예컨대 이하에 나타내는 것과 같은 방법에 의해 실시된다. 여기서, 교정 기판(71)은 지지 기판(W)과 같은 크기를 가지며, 도트 마크가 형성된 범위는 지지 기판(W) 상의 모든 실장 영역을 포함하는 범위와 같은 크기로 되어 있다. Data for correcting the movement position error of the stage 21 is acquired using the calibration board 71 as shown in FIG. The calibration substrate 71 is, for example, provided in a matrix with a dot mark 72 for position recognition on a glass substrate at a predetermined interval. The dot mark 72 of the calibration substrate 71 is formed in 3 mm space | interval, for example in the range of 300 mm length x 300 mm width. The dot mark 72 is formed of a metal thin film or the like, and can be formed using a film forming technique such as etching or sputtering. The diameter of the dot mark is, for example, 0.2 mm. This calibration substrate 71 is accurately set on the stage 21. Although the setting method of the calibration substrate 71 is not specifically limited, For example, it implements by the method shown below. Here, the calibration substrate 71 has the same size as the support substrate W, and the range in which the dot mark is formed is the same size as the range including all the mounting regions on the support substrate W. As shown in FIG.

(교정 기판(71)의 세팅)(Setting of Calibration Board 71)

전술한 것과 같은 교정 기판(71)을 작업자의 수작업에 의해서 스테이지(21) 상에 세팅한다. 교정 기판(71)의 세팅은, 교정 기판(71)을 스테이지(21) 상에 배치한 후, 교정 기판(71)의 평행 조정(도트 마크(72)의 배열 방향을 XY 방향으로 맞추는 조정)을 행함으로써 이루어진다. 평행 조정은 지지 기판(W)의 글로벌 마크의 촬상에 이용하는 제2 카메라(22)를 이용하여 행한다. 우선, 스테이지(21) 상에 배치된 교정 기판(71) 상에 있어서, 예컨대 도 8에 도시한 것과 같이, 교정 기판(71)의 좌측 앞쪽의 모서리부에 위치하는 도트 마크(72)가 제2 카메라(22)의 촬상 시야(22a)의 중심이 되도록 스테이지(21)의 위치를 조정한다. The calibration substrate 71 as described above is set on the stage 21 by the operator's manual work. The setting of the calibration substrate 71 arranges the calibration substrate 71 on the stage 21, and then performs parallel adjustment of the calibration substrate 71 (adjustment to align the arrangement direction of the dot mark 72 in the XY direction). By doing. Parallel adjustment is performed using the 2nd camera 22 used for imaging of the global mark of the support substrate W. As shown in FIG. First, on the calibration substrate 71 arranged on the stage 21, as shown in FIG. 8, the dot mark 72 located in the left front corner part of the calibration substrate 71 is second, for example. The position of the stage 21 is adjusted to be the center of the imaging visual field 22a of the camera 22.

이 상태에서 스테이지(21)를 저속(카메라(22)의 시야(22a) 안을 도트 마크(72)가 천천히 지나가는 정도의 속도)으로 X 방향 좌측으로 향해서 이동시킨다. 이 때, 작업자는 제2 카메라(22)의 촬상 화상을 모니터로 감시하여, 제2 카메라(22)로 촬상되는 도트 마크(72)의 위치가 촬상 시야(22a)에 대하여 상측 또는 하측으로 틀어져 가면 스테이지(21)의 이동을 정지시켜, 어긋남을 없애는 방향으로 교정 기판(71)의 기울기를 수동으로 조정한다. 도 8의 촬상 시야(22a)는, 스테이지(21)의 이동에 따라 촬상 시야(22a) 내에 나타나는 도트 마크(72)의 위치가 서서히 하측으로 틀어지는 상태의 예를 나타내고 있다. In this state, the stage 21 is moved toward the left in the X direction at a low speed (speed of passing the dot mark 72 slowly through the field of view 22a of the camera 22). At this time, the operator monitors the captured image of the second camera 22 with a monitor, and the position of the dot mark 72 picked up by the second camera 22 is shifted upward or downward relative to the imaging visual field 22a. The movement of the stage 21 is stopped, and the inclination of the calibration substrate 71 is manually adjusted in the direction of eliminating misalignment. The imaging visual field 22a of FIG. 8 has shown the example of the state in which the position of the dot mark 72 shown in the imaging visual field 22a gradually turns downward with the movement of the stage 21. FIG.

교정 기판(71)의 기울기를 조정하면, 또한 좌측 앞쪽의 모서리부에 위치하는 도트 마크(72)가 제2 카메라(22)의 시야(22a)의 중심이 되도록 스테이지(21)의 위치를 조정하여, 스테이지(21)를 저속으로 X 방향 좌측으로 향해서 이동시킨다. 작업자는, 마찬가지로 모니터로 도트 마크(72)의 위치가 틀어져 가는지 여부를 감시한다. 그리고, 위치가 틀어져 가면 스테이지(21)의 이동을 정지시켜, 교정 기판(71)의 기울기를 조정한다. 이러한 동작을, 교정 기판(71)의 우측 앞쪽의 모서리부에 위치하는 도트 마크(72)까지 벗어나는 일 없이 모니터 화면에 투영해 낼 때까지 반복해서 행한다. 좌측 앞쪽 모서리부의 도트 마크(72)에서부터 우측 앞쪽 모서리부의 도트 마크(72)까지, 카메라(22)의 시야(22a) 내에 도트 마크(72)를 받아들일 수 있게 조정할 수 있으면, 교정 기판(71)의 세팅이 완료된다. 작업자에 의한 스테이지(21)의 이동은 터치 패널과 조이스틱의 조작 등에 의해 이루어진다.When the inclination of the calibration substrate 71 is adjusted, the position of the stage 21 is adjusted so that the dot mark 72 positioned at the left front corner is the center of the field of view 22a of the second camera 22. The stage 21 is moved to the left in the X direction at a low speed. The operator similarly monitors whether the position of the dot mark 72 is shifted by a monitor. And when the position changes, the movement of the stage 21 is stopped and the inclination of the calibration substrate 71 is adjusted. This operation is repeatedly performed until the projection is projected onto the monitor screen without deviating to the dot mark 72 located at the right front corner of the calibration substrate 71. From the dot mark 72 of the left front corner to the dot mark 72 of the right front corner, if the dot mark 72 can be accommodated in the field of view 22a of the camera 22, the calibration substrate 71 The setting of is completed. Movement of the stage 21 by the operator is performed by operation of the touch panel and the joystick.

(스테이지(21)의 이동 위치 오차(보정 데이터)의 취득)(Acquisition of the movement position error (correction data) of the stage 21)

이어서, 상기한 것과 같은 방법으로 스테이지(21) 상에 세팅된 교정 기판(71)의 도트 마크(72)의 위치를 순차 검출함으로써, 이동 위치 오차 및 그것에 기초한 보정 데이터를 취득한다. 교정 기판(71) 상의 도트 마크(72)의 촬상은, 예컨대 도 9에 도시한 것과 같이, 교정 기판(71)의 중앙에 위치하는 도트 마크(72)를 최초로 촬상하는 도트 마크(1번째의 도트 마크)(72a)로 하고, 그 도트 마크(72a)로부터 소용돌이 형상의 궤적으로 외측으로 향해 순차 이동시키면서 최후의 도트 마크(72n)까지 행한다. Next, by sequentially detecting the position of the dot mark 72 of the calibration substrate 71 set on the stage 21 in the same manner as described above, the movement position error and the correction data based thereon are obtained. Imaging of the dot mark 72 on the calibration substrate 71 is a dot mark (first dot) which image | photographs the dot mark 72 located in the center of the calibration substrate 71 for the first time, for example, as shown in FIG. Mark) 72a, and it moves from the dot mark 72a to the last dot mark 72n while sequentially moving outward toward the spiral locus.

우선, 1번째의 도트 마크(72a)가 카메라(22)의 시야의 중심이 되도록 작업자가 모니터를 보면서 스테이지(21)를 조작하여 교정 기판(71)을 이동시킨다. 중앙의 도트 마크(72a)는, 다른 도트 마크(72)와 구분되도록 도트 마크(72a)에 인접하여 식별용의 마크가 마련되어 있다. 도 9에서는 인접 마크를 나타내는 대신에, 도트 마크(72a)를 둥근 십자로 나타내고 있다. 1번째의 도트 마크(72a)를 카메라(22)의 시야 중심이 되도록 위치시키면 도트 마크(72)의 검출 동작이 시작된다. 여기서부터는 제어부(60)에 의한 자동 제어로 행해진다. 검출 동작은, 작업자가 터치 패널에 표시되는 검출 동작의 시작 버튼을 누름(터치함)으로써 시작된다. First, the operator operates the stage 21 while moving the calibration substrate 71 while the operator looks at the monitor so that the first dot mark 72a becomes the center of the field of view of the camera 22. In the center dot mark 72a, the mark for identification is provided adjacent to the dot mark 72a so that it may be distinguished from the other dot mark 72. FIG. In FIG. 9, the dot mark 72a is shown by the round cross instead of showing the adjacent mark. When the first dot mark 72a is positioned to be the center of view of the camera 22, the detection operation of the dot mark 72 starts. From this point on, automatic control by the control unit 60 is performed. The detection operation is started by the operator pressing (touching) the start button of the detection operation displayed on the touch panel.

도트 마크(72)의 검출 동작이 시작되면, 우선 1번째의 도트 마크(72a)가 촬상된다. 촬상된 1번째의 도트 마크(72a)의 화상은, 공지된 화상 인식 기술을 이용하여 처리되어, 카메라(22)의 시야 중심에 대한 도트 마크(72)의 위치 어긋남이 검출된다. 검출된 위치 어긋남은, 스테이지(21)의 이동 위치(XY 좌표)와 쌍을 이루는 정보로서 기억부(61)에 기억된다. 중앙의 도트 마크(72a)의 위치 검출이 완료되면, 받아들이는 순서에 따라서 다음(2번째)의 도트 마크(72)를 카메라의 시야 내에 위치시키도록 스테이지(21)가 이동한다. 도 9의 예에서는, 2번째의 도트 마크(72)는, 1번째의 도트 마크(72a)의 왼쪽 옆에 위치해 있기 때문에, 스테이지(21)를 X 방향 우측으로 3 mm 이동시킨다. When the detection operation of the dot mark 72 starts, first the dot mark 72a is imaged. The image of the first dot mark 72a picked up is processed using a well-known image recognition technique, and the position shift of the dot mark 72 with respect to the viewing center of the camera 22 is detected. The detected position shift is stored in the storage unit 61 as information paired with the movement position (XY coordinates) of the stage 21. When the position detection of the center dot mark 72a is completed, the stage 21 moves so that the next (2nd) dot mark 72 may be located in the field of view of a camera according to the acceptance order. In the example of FIG. 9, since the 2nd dot mark 72 is located beside the left side of the 1st dot mark 72a, the stage 21 is moved 3 mm to the right in the X direction.

스테이지(21)의 이동은, 스테이지(21)의 XY 이동 기구에 마련된 리니어 인코더의 판독치에 기초하여 행해진다. 리니어 인코더의 스케일에는, 열 대책으로서 열팽창 계수가 작은 유리제 스케일을 이용하는 것이 바람직하다. 스테이지(21)의 이동이 완료되면, 1번째의 도트 마크(72a)와 같은 식으로 하여, 2번째의 도트 마크(72)의 위치 어긋남이 검출되고, 이 때의 스테이지(21)의 XY 좌표와 쌍을 이루는 정보로서 기억부(61)에 기억된다. 도트 마크(72)의 촬상은, 스테이지(21)를 정지시킨 후, 스테이지(21)의 정지 시에 발생하는 진동이 수습될 만큼의 시간을 기다린 후에 행해진다. 이러한 동작을 교정 기판(71) 상의 모든 도트 마크(72)에 대하여 행하고, 각각의 위치에 대응하는 도트 마크(72)의 이동 위치 어긋남 데이터를 취득하여, 보정 데이터로서 기억부(61)에 기억한다. The movement of the stage 21 is performed based on the reading value of the linear encoder provided in the XY movement mechanism of the stage 21. It is preferable to use the glass scale with a small thermal expansion coefficient as a thermal countermeasure for the scale of a linear encoder. When the movement of the stage 21 is completed, the positional shift of the second dot mark 72 is detected in the same manner as that of the first dot mark 72a, and the XY coordinates of the stage 21 at this time are detected. It is stored in the storage unit 61 as paired information. The imaging of the dot mark 72 is performed after stopping the stage 21 and waiting time enough for the vibration which arises at the time of the stop of the stage 21 to be settled. This operation is performed for all dot marks 72 on the calibration substrate 71, and the shift position shift data of the dot marks 72 corresponding to the respective positions is obtained and stored in the storage unit 61 as correction data. .

(지지 기판(W)의 열팽창에 따른 보정 데이터의 취득)(Acquisition of correction data due to thermal expansion of the supporting substrate W)

반도체 칩(t)의 접합에 이용되는 다이 어태치 필름의 접합성을 향상시키기 위해서 스테이지(21) 상에 히터를 설치하여 지지 기판을 가열하는 경우가 있다. 이러한 경우, 스테이지(21)에 배치하기 전과 후에 있어서 지지 기판(W)의 온도가 변하기(오르기) 때문에, 지지 기판(W)이 그 만큼 열팽창한다. 지지 기판(W)이 열팽창하면, 스테이지(21)와 실장 헤드(55)를 정밀도 좋게 이동시켰다고 해도 지지 기판(W)이 늘어난 만큼 실장 위치가 틀어져 버린다. In order to improve the bonding property of the die attach film used for bonding the semiconductor chip t, a heater may be provided on the stage 21 to heat the supporting substrate. In this case, since the temperature of the support substrate W changes (rises) before and after the arrangement in the stage 21, the support substrate W thermally expands by that much. When the support substrate W is thermally expanded, even if the stage 21 and the mounting head 55 are moved with high precision, the mounting position is distorted as the support substrate W is increased.

그래서, 히터의 가열에 의해서 생기는 지지 기판(W)의 열팽창량을 미리 측정하거나 해서 파악해 두고, 지지 기판(W)에 반도체 칩(t)을 실장할 때에는, 미리 파악된 열팽창량에 따른 계수(퍼센티지)를 보정 데이터에 곱해 스테이지(21)의 이동을 제어하는 것이 바람직하다. 이 때, 히터의 형상이나 배치, 스테이지(21)의 구조 등의 요인으로, 지지 기판(W) 전체가 균일하게 열팽창하는 것은 아니기 때문에, 열팽창의 분포도 아울러 파악하도록 하여도 좋다. 예컨대, 지지 기판(W) 상의 영역을 10행×10열 등의 격자형의 복수의 영역으로 분할하여, 분할한 영역마다 열팽창량(각 측정점의 열팽창에 의한 변위)을 측정한다. 그리고, 영역마다 스테이지(21)의 보정 데이터에 곱하는 계수를 전환하도록 하여도 좋다. Therefore, the amount of thermal expansion of the support substrate W generated by the heating of the heater is measured in advance or grasped, and when mounting the semiconductor chip t on the support substrate W, the coefficient according to the amount of thermal expansion previously known (percentage) ) Is preferably multiplied by the correction data to control the movement of the stage 21. At this time, the whole support substrate W is not uniformly thermally expanded due to factors such as the shape and arrangement of the heater, the structure of the stage 21, and the distribution of thermal expansion may also be grasped. For example, the area on the support substrate W is divided into a plurality of lattice-shaped areas such as 10 rows x 10 columns, and the amount of thermal expansion (displacement due to thermal expansion of each measurement point) is measured for each divided area. The coefficients to be multiplied by the correction data of the stage 21 may be switched for each region.

또한, 지지 기판(W)이 스테이지(21) 상에 배치되고 나서 지지 기판(W)의 열팽창이 스테이지(21)의 온도에 대하여 포화될 때까지의 사이의 소정의 경과 시간마다 지지 기판(W)의 열팽창량을 계측하여, 소정의 경과 시간마다의 열팽창량에 따른 계수를 구해 두도록 하여도 좋다. 이 때, 지지 기판(W) 위를 복수의 영역으로 분할한 영역마다 열팽창량에 따른 계수를 구하도록 하여도 좋다. 그리고, 반도체 칩(t)의 실장을 행할 때는, 지지 기판(W)이 스테이지(21) 상에 배치되고 나서의 경과 시간마다 그 경과 시간에 따른 계수로 전환하고, 그 계수를 보정 데이터에 곱하여 스테이지(21)를 이동시키게 한다. 이와 같이 함으로써, 스테이지(21)의 온도에 대하여 지지 기판(W)의 열팽창이 포화 상태가 되는 것을 기다리지 않고서 상기 지지 기판(W)에 대하여 반도체 칩(t)의 실장을 시작할 수 있어, 반도체 칩(t)의 실장을 효율적으로 실시할 수 있다. In addition, the support substrate W at every predetermined elapsed time from when the support substrate W is disposed on the stage 21 until the thermal expansion of the support substrate W is saturated with respect to the temperature of the stage 21. The thermal expansion amount of may be measured to obtain a coefficient corresponding to the thermal expansion amount for each predetermined elapsed time. At this time, the coefficient according to thermal expansion amount may be calculated | required for every area | region which divided the support substrate W into several area | region. And when mounting the semiconductor chip t, for every elapsed time since the support substrate W is arrange | positioned on the stage 21, it switches to the coefficient according to the elapsed time, and multiplies the coefficient by correction data, and stages Let 21 move. By doing in this way, mounting of the semiconductor chip t can be started with respect to the said support substrate W, without waiting for the thermal expansion of the support substrate W to become saturated with respect to the temperature of the stage 21, and a semiconductor chip ( t) can be efficiently mounted.

(스테이지(21)의 이동 위치의 보정)(Correction of the moving position of the stage 21)

스테이지(21)를 이동시킬 때는, 스테이지(21)의 이동 위치 오차의 취득 공정에서 구한 보정 데이터를 참조하여 스테이지(21)의 이동 위치를 보정한다. 우선, 지지 기판(W) 상에 있어서 최초로 반도체 칩(t)이 실장되는 실장 영역을 실장 포지션에 위치시키기 위해서 스테이지(21)를 이동시킨다. 이 때, 제어부(60)는 기억부(61)에 기억된 최초의 실장 영역의 위치 정보(XY 좌표)와 전술한 보정 데이터를 참조하여, 최초의 실장 영역을 실장 포지션에 위치시킬 때에 필요한 보정치를 선정한다. 최초의 실장 영역을 실장 포지션에 위치시킬 때의 스테이지(21)의 이동량을, 선정한 보정치분만큼 보정한다. 스테이지(21)가 히터를 갖는 경우에는, 상기한 지지 기판(W)의 열팽창량에 기초한 계수를, 스테이지(21)의 보정 데이터에 곱하도록 하는 것이 바람직하다. When the stage 21 is moved, the movement position of the stage 21 is corrected with reference to the correction data obtained in the acquisition process of the movement position error of the stage 21. First, the stage 21 is moved on the support substrate W so as to position the mounting region in which the semiconductor chip t is first mounted at the mounting position. At this time, the control unit 60 refers to the positional information (XY coordinates) of the first mounting area stored in the storage unit 61 and the correction data described above, and the correction value necessary for positioning the first mounting area at the mounting position. Select. The amount of movement of the stage 21 when the first mounting area is positioned at the mounting position is corrected by the selected correction value. When the stage 21 has a heater, it is preferable to multiply the correction data of the stage 21 by the coefficient based on the amount of thermal expansion of the support substrate W described above.

도 10에 실장 영역 (xi,yi) MA를 실장 포지션(P)으로 이동시키는 예를 도시한다. 실장 영역(MA)을 그대로 실장 포지션(P)으로 이동시키면, 기계 가공 정밀도 등에 기초하여 위치 어긋남(Δni,Δmi)이 생기는 경우에는, 위치 어긋남량(Δni,Δ mi)을 보정 데이터로부터 구하고, 스테이지(21)의 이동량에 위치 어긋남을 상쇄하는 보정치(-Δni,-Δmi)를 더하여 스테이지(21)를 이동시킨다. 이와 같이 하여, 지지 기판(W) 상의 각 실장 영역을 실장 포지션(P)에 순차 위치시킨다. 상기한 예에서는 보정 데이터를 3 mm 간격으로 취득하기 때문에, 실장 영역이 보정 데이터를 취득한 위치와 정확히 일치하는 것은 아니다. 그래서, 실장 영역이 도트 마크(72)의 위치 어긋남을 취득한 위치의 사이에 있을 때는, 인접한 2개의 위치 어긋남의 데이터를 선형 보간하고, 그 실장 영역에 해당하는 위치 어긋남의 데이터를 근사적으로 산출하여 보정치로서 이용한다. 10 shows an example of moving the mounting area (xi, yi) MA to the mounting position P. In FIG. If the mounting area MA is moved to the mounting position P as it is, when the position shifts Δni and Δmi occur based on the machining accuracy or the like, the position shift amounts Δni and Δmi are obtained from the correction data, and the stage The stage 21 is moved by adding a correction value (-Δni, -Δmi) to offset the positional shift to the movement amount of (21). In this way, each mounting area on the support substrate W is sequentially placed in the mounting position P. FIG. In the above example, since the correction data is acquired at 3 mm intervals, the mounting area does not exactly coincide with the position at which the correction data was obtained. Therefore, when the mounting area is between the positions where the position shift of the dot mark 72 is acquired, linearly interpolate the data of two adjacent position shifts, and approximately calculate the position shift data corresponding to the mounting area. It is used as a correction value.

전술한 스테이지(21)의 이동 위치 오차(보정 데이터)의 취득 공정은, 기본적으로는 실장 장치(1)를 가동시킬 때에 실시하고, 그 측정 결과에 기초하여 스테이지(21)의 이동을 제어하면 된다. 단, 스테이지(21)나 실장 헤드(55)에는, 반도체 칩(t)의 실장을 보조하는 히터 등이 내장되는 경우가 있어, 장치 각 부의 온도가 상승하여 열팽창에 의해 기계 정밀도가 저하할 우려가 있다. 또한, 실장 장치(1)에 의한 반도체 칩(t)의 실장 공정이 진행됨에 따라, 실장 헤드(55)를 이동시키는 모터 등의 발열에 의해서도 장치 각 부의 기계 정밀도가 저하할 우려가 있다. 이러한 온도 상승에 의한 이동 오차를 고려하는 경우, 장치 가동 시의 1회에만 한하지 않고, 이동 위치 오차(보정 데이터)의 취득 공정을 정기적으로 실시하여도 좋다. 이로써, 반도체 칩(t) 등의 위치 결정 정밀도를 더욱 향상시킬 수 있다. The acquisition process of the movement position error (correction data) of the stage 21 mentioned above is basically performed when the mounting apparatus 1 is operated, and what is necessary is just to control the movement of the stage 21 based on the measurement result. . However, the stage 21 and the mounting head 55 may have a built-in heater or the like that assists in the mounting of the semiconductor chip t, so that the temperature of each part of the apparatus rises and the mechanical accuracy may decrease due to thermal expansion. have. Moreover, as the mounting process of the semiconductor chip t by the mounting apparatus 1 advances, there exists a possibility that the mechanical precision of each part may fall by heat generation, such as a motor which moves the mounting head 55. As shown in FIG. When considering the movement error by such a temperature rise, you may perform the acquisition process of a movement position error (correction data) regularly not only once at the time of apparatus operation. Thereby, positioning accuracy of the semiconductor chip t etc. can be improved further.

{전자 부품의 실장 공정}{Mounting Process for Electronic Components}

상기한 스테이지(21)의 이동 위치 오차(보정 데이터)를 취득하여, 보정 데이터를 기억부(61)에 기억시킨 후, 반도체 칩(t) 등의 전자 부품을 지지 기판(W)에 실장하는 공정을 실시한다. The process of acquiring the movement position error (correction data) of the said stage 21, storing correction data in the memory | storage part 61, and then mounting an electronic component, such as a semiconductor chip t, on the support substrate W. FIG. Is carried out.

(1) 웨이퍼 링(11)의 반입 공정(1) Loading process of the wafer ring 11

우선, 도시되지 않는 수납부로부터 웨이퍼 링 홀더(12)에 미사용 웨이퍼 링(11)을 반입하여, 웨이퍼 링(11)을 웨이퍼 링 홀더(12) 상에 고정한다. First, the unused wafer ring 11 is loaded into the wafer ring holder 12 from an accommodating part not shown, and the wafer ring 11 is fixed on the wafer ring holder 12.

(2) 지지 기판(W)의 세팅 공정(2) Setting process of support substrate W

(2-1: 지지 기판(W)의 공급)(2-1: Supply of Support Substrate W)

반입 컨베이어(31) 상에 반입된 지지 기판(W)을 제1 전달부(33)로 흡착 유지하여, 반입/반출 포지션에 위치하게 된 스테이지(21) 상에 배치한다. 지지 기판(W)을 스테이지(21)에 전달한 제1 전달부(33)는 반입 컨베이어(31)의 위치로 이동하여 대기한다. 이 동작 중에 있어서, 제2 전달부(34)는 반출 컨베이어(32)의 위치에서 대기하고 있다. 공정 (2)는 공정 (1)과 병행하여 행하여도 좋고, 개별적으로 행하여도 좋다. The support substrate W carried on the loading conveyor 31 is suction-held by the 1st transfer part 33, and is arrange | positioned on the stage 21 located in the loading / exporting position. The first transfer part 33 which transfers the supporting substrate W to the stage 21 moves to the position of the loading conveyor 31, and waits. In this operation, the second transfer part 34 is waiting at the position of the discharging conveyor 32. Step (2) may be performed in parallel with step (1) or may be performed separately.

반입 컨베이어(31)에는 도시되지 않는 로더로부터 지지 기판(W)이 반입된다. 로더는, 웨이퍼 링 공급부와 마찬가지로, 지지 기판(W)을 상하 방향으로 간극을 두고서 수용할 수 있는 매거진을 승강 가능하게 설치한 것으로, 반입 컨베이어(31)의 반송 레벨과 동일한 높이에 위치한 기판(W)을 푸셔로 압출하거나 또는 척으로 인출하는 등에 의해서 반입 컨베이어(31) 상에 공급한다. 반출 컨베이어(32) 측에는, 로더와 같은 구성을 갖는 언로더가 배치되어 있어, 반출 컨베이어(32)로부터 지지 기판(W)(반도체 칩(t)이 실장된 지지 기판(W))을 매거진에 순차 수용한다. The support substrate W is carried in to the loading conveyor 31 from the loader which is not shown in figure. The loader is provided with a magazine that can accommodate the supporting substrate W with a gap therebetween in the vertical direction, similarly to the wafer ring supply portion, and is located at the same height as the conveyance level of the loading conveyor 31. ) Is fed onto the loading conveyor 31 by extruding with a pusher or withdrawing into a chuck. The unloader which has the structure similar to a loader is arrange | positioned at the conveyance conveyor 32 side, and the support substrate W (support substrate W in which the semiconductor chip t was mounted) is sequentially loaded from the export conveyor 32 in a magazine. Accept.

(2-2: 글로벌 마크의 검출)(2-2: Global Mark Detection)

스테이지(21) 상에 배치된 지지 기판(W)의 글로벌 마크를 검출하여, 지지 기판(W)의 위치를 인식한다. 예컨대 도 11에 도시한 것과 같이, 지지 기판(W)의 4 모퉁이 중 3개의 모서리부에 마련된 글로벌 마크 A, B, C를 순차 제2 카메라(22) 아래로 이동시켜 촬상한다. 지지 기판(W)의 이동은 스테이지(21)에서 이루어진다. 제2 카메라(22)로 촬상된 각 촬상 화상에 기초하여 3개의 글로벌 마크 A, B, C의 위치를 검출하고, 검출된 3개의 글로벌 마크 A, B, C의 위치에 기초하여 지지 기판(W)의 XY 방향의 위치 어긋남과 θ 방향의 위치 어긋남을 구한다. 지지 기판(W)의 위치 어긋남은 각종 공지된 방법에 의해 구할 수 있으며, 그 방법은 특별히 한정되지 않는다. 이하에 위치 어긋남의 검출 방법의 일례를 기재한다. The global mark of the support substrate W disposed on the stage 21 is detected, and the position of the support substrate W is recognized. For example, as shown in FIG. 11, global marks A, B, and C provided in three corner | angular parts of the four corners of the support substrate W are imaged by moving under the 2nd camera 22 sequentially. The movement of the supporting substrate W takes place in the stage 21. The position of three global marks A, B, C is detected based on each captured image picked up by the second camera 22, and the support substrate W is based on the detected positions of the three global marks A, B, C. ), The position shift in the XY direction and the position shift in the θ direction are obtained. The position shift of the support substrate W can be calculated | required by various well-known methods, The method is not specifically limited. An example of the detection method of position shift is described below.

도 11에 있어서, 실선은 스테이지(21) 상에 실제로 놓인 지지 기판(W)을 나타내고, 2점쇄선은 스테이지(21) 상에 위치 어긋남 없이 놓인 상태의 지지 기판(W)을 나타낸다. 2점쇄선으로 나타내어진 지지 기판(W)이 이상적인 위치 상태이며, 이 때 지지 기판(W)의 중심은 스테이지(21)의 중심 위치 O(x0,y0)와 일치한다. In FIG. 11, the solid line represents the support substrate W actually placed on the stage 21, and the dashed-dotted line represents the support substrate W in a state of being placed on the stage 21 without misalignment. The support substrate W shown by the dashed-dotted line is an ideal position state, and the center of the support substrate W coincides with the center position O (x0, y0) of the stage 21.

우선, 지지 기판(W)에 마련된 3개의 마크 A, B, C의 위치를 공지된 화상 인식 기술을 이용하여 검출하고, 마크 A, B를 연결하는 선분 AB의 X 방향에 대한 기울기 θ1과 마크 B, C를 연결하는 선분 BC의 Y 방향에 대한 기울기 θ2의 평균치로부터 지지 기판(W)의 기울기 θ(=(θ1+θ2)/2)를 구한다. 이어서, 스테이지(21)의 중심 위치 O를 회전 중심으로 하여 기울기 θ를 없애도록 지지 기판(W)을 가상적으로 회전시킨다. 이 상태를 도 11에 점선으로 나타낸다. 이 때의 대각에 위치하는 마크 A, C의 중점 M1(x1,y1)의 이동량(Δx1,Δy1)을 구한다. 그리고, 구한 이동량(Δx1,Δy1)과 이동 후의 중점 M2(x2,y2)과 좌표 O와의 차(Δx2,Δ y2)를 합한 값(Δx1+Δx2,Δy1+Δy2)을 지지 기판(W)의 XY 방향의 위치 어긋남으로서 구한다. First, the positions of the three marks A, B, and C provided on the supporting substrate W are detected using a known image recognition technique, and the inclination θ1 and the mark B of the line segment AB connecting the marks A and B are in the X direction. , The slope θ (= (θ 1 + θ 2) / 2) of the supporting substrate W is obtained from the average value of the slope θ 2 with respect to the Y direction of the line segment BC connecting C. Subsequently, the support substrate W is virtually rotated so that the inclination θ is eliminated with the center position O of the stage 21 as the rotation center. This state is shown by the dotted line in FIG. The moving amounts Δx1 and Δy1 of the midpoints M1 (x1, y1) of the marks A and C located at the diagonals at this time are obtained. Then, the sum (Δx1 + Δx2, Δy1 + Δy2) obtained by adding the calculated movement amount Δx1, Δy1 and the difference between the center point M2 (x2, y2) and the coordinate O (Δx2, Δy2) after the movement is XY of the support substrate W. It is calculated | required by position shift of a direction.

스테이지(21) 상에 있어서의 지지 기판(W)의 위치 어긋남이 산출되면, 이 위치 어긋남을 보정하면서, 지지 기판(W) 상의 최초로 반도체 칩(t)이 실장되는 실장 영역을 실장 포지션에 위치시키도록 스테이지(21)를 이동시킨다. 이 때, 각 실장 영역을 실장 포지션에 위치시키기 위한 스테이지(21)의 이동은, 지지 기판(W)의 위치 어긋남을 보정하는 데이터와, 전술한 스테이지(21)의 이동 위치 오차에 기초한 보정 데이터에 의해 보정된다. 본 실시형태와 같이, 스테이지(21)의 이동 기구가 θ 테이블을 갖지 않는 경우에는, 지지 기판(W)의 기울기는, 실장 헤드(55)가 구비하는 θ 조정 기구에 의해, 실장하는 반도체 칩(t)의 기울기를 조정함으로써 보정된다. When the positional shift of the support substrate W on the stage 21 is calculated, the mounting region where the semiconductor chip t is first mounted on the support substrate W is positioned at the mounting position while correcting the positional shift. The stage 21 is moved so that it may move. At this time, the movement of the stage 21 for positioning each mounting area in the mounting position is based on the data for correcting the positional shift of the support substrate W and the correction data based on the movement position error of the stage 21 described above. Is corrected by As in the present embodiment, when the moving mechanism of the stage 21 does not have a θ table, the inclination of the support substrate W is a semiconductor chip to be mounted by the θ adjustment mechanism included in the mounting head 55. Correction is made by adjusting the tilt of t).

(3) 반도체 칩(t)의 이송 공정(3) Transfer process of semiconductor chip t

(3-1: 반도체 칩(t)의 위치 검출)(3-1: Position detection of the semiconductor chip t)

웨이퍼 링 홀더(12)에 웨이퍼 링(11)이 고정되면, 웨이퍼 링(11) 상에서 최초로 취출되는 반도체 칩(t)이 취출 포지션에 위치하게 된다. 웨이퍼 링(11) 상의 반도체 칩(t)을 취출하는 순서는 기억부(61)에 미리 기억되어 있기 때문에, 이 순서에 따라서 제어부(60)가 웨이퍼 링 홀더(12)의 이동을 제어한다. 따라서, 최초의 반도체 칩(t)이 취출된 후에는, 기억부(61)에 기억되어 있는 순서에 기초하여 웨이퍼 링 홀더(12)의 피치 이동이 이루어진다. 일반적으로는, 도 7a에 화살표로 나타내는 것과 같이, 1행마다 이동 방향을 전환하는 궤적으로 이동하게 된다. When the wafer ring 11 is fixed to the wafer ring holder 12, the semiconductor chip t first taken out on the wafer ring 11 is positioned at the takeout position. Since the order of taking out the semiconductor chip t on the wafer ring 11 is stored in advance in the storage unit 61, the control unit 60 controls the movement of the wafer ring holder 12 in accordance with this order. Therefore, after the first semiconductor chip t is taken out, the pitch shift of the wafer ring holder 12 is made based on the procedure stored in the storage unit 61. Generally, as shown by the arrow in FIG. 7A, it moves to the trajectory which changes a movement direction for every row.

반도체 칩(t)이 취출 포지션에 위치하게 되면, 이 반도체 칩(t)의 2개의 얼라인먼트 마크를 제1 카메라(13)로 촬상한다. 2개의 얼라인먼트 마크의 촬상은, 2개의 얼라인먼트 마크를 제1 카메라(13)의 촬상 시야 내에 동시에 받아들일 수 있다면 1회로 행하는 것이 가능하고, 또한 2회로 나눠 행하여도 좋다. 이 촬상 화상으로부터 구한 2개의 얼라인먼트 마크의 위치에 기초하여 반도체 칩(t)의 위치를 검출한다. 반도체 칩(t)의 위치가 취출 포지션에 대하여 틀어져 있는 경우, 그 위치를 보정하도록 웨이퍼 링 홀더(12)를 이동시킨다. 반도체 칩(t)의 이송 공정 (3)은, 지지 기판(W)의 세팅 공정 (2)와 병행하여 행하여도 좋고, 개별적으로 행하여도 좋다. When the semiconductor chip t is located in the extraction position, the two alignment marks of the semiconductor chip t are picked up by the first camera 13. Imaging of two alignment marks can be performed once, if it can take in two alignment marks simultaneously in the imaging visual field of the 1st camera 13, and may be performed in 2 times. The position of the semiconductor chip t is detected based on the positions of two alignment marks obtained from this captured image. When the position of the semiconductor chip t is misaligned with respect to the ejection position, the wafer ring holder 12 is moved to correct the position. The transfer process 3 of the semiconductor chip t may be performed in parallel with the setting process (2) of the support substrate W, or may be performed separately.

취출 포지션에 위치하게 된 반도체 칩(t)의 위치 어긋남의 검출은, 특별히 한정되는 것은 아니며, 각종 공지된 방법에 따라서 실시된다. 예컨대, 반도체 칩(t) 상의 대각 위치에 마련된 2개의 얼라인먼트 마크의 촬상 화상으로부터, 공지된 화상 인식 기술을 이용하여 각 얼라인먼트 마크의 위치를 검출한다. 구한 마크의 위치로부터 2개의 마크를 연결하는 선분의 기울기를 구하고, 그 기울기와 미리 기억부(61)에 기억해 둔 위치 어긋남 없는 반도체 칩(t)에 있어서의 마크 사이를 연결하는 선분의 기울기를 비교하여, 그 차를 반도체 칩(t)의 기울기 어긋남으로서 검출한다. 또한, 실제의 얼라인먼트 마크 사이의 중점의 위치와 기억부(61)에 기억되어 있는 위치 어긋남 없는 반도체 칩(t)의 얼라인먼트 마크 사이의 중점의 위치의 차를 반도체 칩(t)의 XY 방향의 위치 어긋남으로서 구한다. The detection of the positional shift of the semiconductor chip t positioned in the extraction position is not particularly limited, and is performed according to various known methods. For example, the position of each alignment mark is detected using a well-known image recognition technique from the picked-up image of two alignment marks provided in the diagonal position on the semiconductor chip t. The inclination of the line segment connecting two marks is determined from the position of the obtained mark, and the inclination of the line segment connecting the mark between the inclination and the mark in the semiconductor chip t without the position shift previously stored in the storage section 61 is compared. The difference is detected by the deviation of the inclination of the semiconductor chip t. Moreover, the difference of the position of the center point between the actual alignment mark and the position of the center point between the alignment mark of the semiconductor chip t without the position shift stored in the memory | storage part 61 is the position of the XY direction of the semiconductor chip t. Obtain by misalignment.

(3-2: 반도체 칩(t)의 취출)(3-2: Extraction of the semiconductor chip t)

한쪽(예컨대 좌측)의 이송부(40A)의 반전 기구(43)를 구동시켜, 대기 상태의 흡착 노즐(44)을 취출 포지션으로 반전 이동시킨다. 이어서, 승강 장치(41)를 구동시켜 아암체(42)와 함께 흡착 노즐(44)을 하강시켜, 흡착 노즐(44)의 흡착면을 반도체 칩(t)의 상면(전극 형성면)에 맞닿게 한다. 흡착 노즐(44)이 반도체 칩(t)에 맞닿으면, 흡착 노즐(44)에 반도체 칩(t)을 흡착 유지하게 한다. 흡착 노즐(44)에 흡착력을 작용시키는 타이밍은, 흡착 노즐(44)이 반도체 칩(t)에 맞닿기 전이라도, 맞닿음과 동시라도, 맞닿은 후라도 좋으며, 적절한 타이밍으로 설정하면 된다. The inversion mechanism 43 of the conveyance part 40A of one side (for example, left side) is driven, and the adsorption | suction nozzle 44 of a standby state is reversely moved to a take-out position. Next, the elevating device 41 is driven to lower the adsorption nozzle 44 together with the arm body 42 so that the adsorption surface of the adsorption nozzle 44 is brought into contact with the upper surface (electrode formation surface) of the semiconductor chip t. do. When the adsorption nozzle 44 abuts on the semiconductor chip t, the adsorption nozzle 44 adsorbs and holds the semiconductor chip t. The timing at which the adsorption force is exerted on the adsorption nozzle 44 may be before or after the adsorption nozzle 44 comes into contact with the semiconductor chip t, or may be after the contact, and may be set at an appropriate timing.

흡착 노즐(44)이 반도체 칩(t)을 흡착 유지한 다음 흡착 노즐(44)을 원래의 높이까지 상승시킨다. 이 때, 흡착 노즐(44)의 상승에 맞춰 도시되지 않는 푸시업 기구를 동작시켜, 수지 시트(S)로부터의 반도체 칩(t)의 박리를 보조한다. 반도체 칩(t)을 흡인 유지한 흡착 노즐(44)이 원래의 높이까지 상승하면, 반전 아암(47)을 반전시켜 흡착 노즐(44)을 대기 상태로 되돌린다. 이 상태에 있어서, 반도체 칩(t)은 하면(전극 형성면과 반대쪽의 면)이 위를 향한 상태에서 대기한다. The suction nozzle 44 sucks and holds the semiconductor chip t, and then raises the suction nozzle 44 to its original height. At this time, the push-up mechanism (not shown) is operated in accordance with the rise of the suction nozzle 44 to assist the peeling of the semiconductor chip t from the resin sheet S. FIG. When the suction nozzle 44 which sucks and hold | maintains the semiconductor chip t raises to the original height, the inversion arm 47 is reversed and the adsorption nozzle 44 is returned to a standby state. In this state, the semiconductor chip t stands by with the lower surface (surface opposite to the electrode formation surface) facing upward.

(3-3: 반도체 칩(t)의 전달)(3-3: Transfer of the semiconductor chip t)

반도체 칩(t)을 유지하여 대기 상태에 있는 흡착 노즐(44)의 바로 위쪽의 위치, 즉 수취 포지션에 한쪽(좌측)의 실장 툴(56)을 이동시킨다. 실장 툴(56)이 수취 포지션에 위치하게 되면, 승강 장치(41)를 구동시켜 아암체(42)를 상승시킨 다음, 흡착 노즐(44)에 유지된 반도체 칩(t)을 실장 툴(56)의 유지면에 전달한다. 흡착 노즐(44)은, 반도체 칩(t)을 실장 툴(56)에 전달한 후, 원래의 높이까지 하강하여 대기 상태가 된다. 이 전달 시에 실장 툴(56)에 흡인 흡착력을 작용시키는 타이밍은, 반도체 칩(t)이 실장 툴(56)에 맞닿기 전이라도, 맞닿음과 동시라도, 맞닿은 후(단, 흡착 노즐(44)이 하강을 시작하기 전)라도 좋으며, 적절한 타이밍에 설정하면 된다. 흡착 노즐(44)의 흡인 흡착력은, 반도체 칩(t)을 실장 툴에 전달한 후에 흡착 노즐(44)이 하강을 시작하기까지의 사이에 해제된다. The semiconductor chip t is held to move the mounting tool 56 on one side (left side) to a position immediately above the suction nozzle 44 in the standby state, that is, the receiving position. When the mounting tool 56 is positioned at the receiving position, the elevating device 41 is driven to raise the arm body 42, and then the semiconductor chip t held by the suction nozzle 44 is mounted on the mounting tool 56. Pass on the retaining surface of the. The adsorption nozzle 44 transfers the semiconductor chip t to the mounting tool 56, and then descends to the original height to be in the standby state. The timing at which the suction adsorption force is applied to the mounting tool 56 at the time of the transfer is after the semiconductor chip t is in contact with the mounting tool 56 even after the contact with the mounting tool 56 (but the adsorption nozzle 44 ) Can be set before the descent starts, and can be set at an appropriate timing. The suction suction force of the suction nozzle 44 is released until the suction nozzle 44 starts to descend after transferring the semiconductor chip t to the mounting tool.

(4) 반도체 칩(t)의 실장 공정(4) Step of mounting semiconductor chip t

(4-1: 반도체 칩(t)의 이동 및 위치 검출)(4-1: Detection of movement and position of the semiconductor chip t)

반도체 칩(t)을 수취한 실장 툴(56)은, 실장 포지션으로 향해서 기억부(61)에 미리 설정된 이동 궤적으로 이동한다. 반도체 칩(t)은, 전극 형성면(칩 상면)이 아래를 향한 상태에서 실장 툴(56)에 유지되어 있다. 반도체 칩(t)을 유지한 실장 툴(56)을 실장 포지션으로 이동시키는 도중에, 제3 카메라(57) 위를 통과시킨다. 이 때, 제3 카메라(57) 상에서 실장 툴(56)의 이동을 일단 정지시켜, 반도체 칩(t)의 2개의 얼라인먼트 마크를 제3 카메라(57)로 촬상한다. 이 촬상 화상으로부터 각 얼라인먼트 마크의 위치를 검출하고, 검출된 위치에 기초하여 실장 툴(57)에 대한 반도체 칩(t)의 위치 어긋남을 구한다. 촬상이 완료되면, 실장 툴(56)의 이동을 재개한다. The mounting tool 56 which received the semiconductor chip t moves to the mounting position previously set to the memory | storage part 61 toward a mounting position. The semiconductor chip t is held by the mounting tool 56 with the electrode formation surface (chip upper surface) facing downward. On the way of moving the mounting tool 56 which hold | maintained the semiconductor chip t to a mounting position, it passes over the 3rd camera 57. FIG. At this time, the movement of the mounting tool 56 on the 3rd camera 57 is stopped once, and the 2 alignment marks of the semiconductor chip t are imaged with the 3rd camera 57. FIG. The position of each alignment mark is detected from this picked-up image, and the position shift of the semiconductor chip t with respect to the mounting tool 57 is calculated | required based on the detected position. When the imaging is completed, the movement of the mounting tool 56 is resumed.

(4-2: 반도체 칩(t)의 실장)(4-2: Mounting of the semiconductor chip t)

실장 툴(56)에 유지된 반도체 칩(t)이 촬상된 후, 실장 툴(56)을 실장 포지션으로 이동시켜, 실장 포지션에 위치하게 된 지지 기판(W) 상의 실장 영역에 대하여 반도체 칩(t)을 실장한다. 이 때, 제3 카메라(57)에 의한 반도체 칩(t)의 위치 검출 결과, 실장 툴(56)에 대하여 반도체 칩(t)이 위치 어긋남을 일으킨 경우에는, 검출된 위치 어긋남을 보정하도록 실장 툴(56)의 이동을 보정하여, 실장 툴(56)을 실장 포지션에 위치시킨다. 또한, 공정 (2-2)에 있어서 지지 기판(W)의 기울기 θ가 검출된 경우에는, 이 기울기 θ도 실장 툴(56)로 보정한다. 이 후, 실장 툴(56)을 하강시켜 반도체 칩(t)을 지지 기판(W)의 소정의 실장 영역에 가압하여 실장한다. After the semiconductor chip t held by the mounting tool 56 is imaged, the mounting tool 56 is moved to the mounting position, so that the semiconductor chip t is mounted with respect to the mounting area on the supporting substrate W positioned at the mounting position. ). At this time, when the semiconductor chip t causes a position shift with respect to the mounting tool 56 as a result of the position detection of the semiconductor chip t by the 3rd camera 57, a mounting tool is corrected so that the detected position shift may be corrected. The movement of the 56 is corrected, and the mounting tool 56 is positioned at the mounting position. In addition, when inclination (theta) of the support substrate W is detected in process (2-2), this inclination (theta) is also correct | amended by the mounting tool 56. FIG. Thereafter, the mounting tool 56 is lowered to press the semiconductor chip t to a predetermined mounting region of the supporting substrate W to be mounted.

지지 기판(W)에 대한 반도체 칩(t)의 접합은, 지지 기판(W)의 표면, 또는 반도체 칩(t)의 하면에 미리 첨부되어 있는 다이 어태치 필름(Die Attach Film: DAF)의 점착력을 이용하여 이루어진다. 반도체 칩(t)의 접합은, 스테이지(21)에 히터를 설치해 두고, 가열된 지지 기판(W)에 대하여 반도체 칩(t)을 가압하여 실시하여도 좋다. 히터는 실장 툴(56)에 내장시키더라도 좋다. 반도체 칩(t)을 미리 설정된 시간만큼 가압하면, 반도체 칩(t)의 흡착을 해제하여, 실장 툴(56)을 원래의 높이까지 상승시킨다. 실장이 완료된 실장 툴(56)은 수취 포지션으로 향해서 이동한다. Bonding of the semiconductor chip t to the support substrate W is performed by the adhesion of a die attach film (DAF) previously attached to the surface of the support substrate W or the bottom surface of the semiconductor chip t. This is done using. The bonding of the semiconductor chip t may be performed by attaching a heater to the stage 21 and pressing the semiconductor chip t against the heated support substrate W. FIG. The heater may be incorporated in the mounting tool 56. When the semiconductor chip t is pressed for a predetermined time, the adsorption of the semiconductor chip t is released, and the mounting tool 56 is raised to its original height. The mounting tool 56 with which mounting is completed moves toward a receiving position.

전술한 반도체 칩(t)의 실장 공정 동작과 병행하여, 웨이퍼 링 홀더(12)에 유지된 웨이퍼 링(11) 상의 반도체 칩(t)의 피치 이송(이어서 취출되는 반도체 칩을 취출 포지션으로 위치시키는 동작)과, 반도체 칩(t)의 위치 검출(공정 (3)에 있어서의 (3-1)과 같은 동작)과, 다른 쪽(우측) 이송부(40B)의 흡착 노즐(44)에 의한 반도체 칩(t)의 취출(공정 (3)에 있어서의 (3-2)와 같은 동작)과, 또 다른 쪽(우측) 실장부(50B)의 실장 툴(56)에 의한 반도체 칩(t)의 수취(공정 (3)에 있어서의 (3-3)과 같은 동작)을 실행한다. In parallel with the above-described mounting operation of the semiconductor chip t, the pitch transfer of the semiconductor chip t on the wafer ring 11 held by the wafer ring holder 12 (the semiconductor chip to be taken out is then placed in the take out position). Operation), the position detection of the semiconductor chip t (the same operation as in (3-1) in the step (3)), and the semiconductor chip by the suction nozzle 44 of the other (right) transfer section 40B. (t) take-out (operation similar to (3-2) in the step (3)) and the receipt of the semiconductor chip t by the mounting tool 56 of the other (right) mounting portion 50B. (Operation similar to (3-3) in the step (3)) is executed.

실장이 완료된 실장부(50A)의 실장 툴(56)을 수취 포지션으로 향해서 이동시키는 것과 동시에 병행하여, 수취 포지션에서 반도체 칩(t)을 수취한 다른 쪽 실장부(50B)의 실장 툴(56)의 실장 포지션으로의 이동을 시작한다. 스테이지(21)는, 다음 실장 영역을 실장 포지션에 위치시키도록 피치 이동을 시작한다. 실장 포지션에 위치하게 된 실장부(50B)의 실장 툴(56)은, 실장부(50A)와 같은 동작(공정 (4)에 있어서의 (4-1) 및 (4-2)와 같은 동작)을 행함으로써, 반도체 칩(t)을 지지 기판(W)의 소정의 실장 영역에 가압하여 실장한다. 실장이 완료된 실장 툴(56)은 수취 포지션으로 향해서 이동한다. The mounting tool 56 of the other mounting portion 50B which received the semiconductor chip t at the receiving position in parallel with the mounting tool 56 of the mounting portion 50A on which the mounting is completed is moved toward the receiving position. Start moving to the mounting position. The stage 21 starts the pitch movement to position the next mounting area at the mounting position. The mounting tool 56 of the mounting portion 50B positioned at the mounting position is the same as the mounting portion 50A (operation similar to (4-1) and (4-2) in the step (4)). The semiconductor chip t is pressed to be mounted on a predetermined mounting region of the support substrate W by performing the above operation. The mounting tool 56 with which mounting is completed moves toward a receiving position.

전술한 실장부(50A)의 실장 툴(56)에 의한 반도체 칩(t)의 수취 동작 및 실장 동작과, 실장부(50B)의 실장 툴(56)에 의한 반도체 칩(t)의 수취 동작 및 실장동작을, 웨이퍼 링(11)의 반도체 칩(t)이 없어질 때까지 교대로 반복해서 행한다. 즉, 좌우의 이송부(40A, 40B)의 흡착 노즐(44)은 반도체 칩(t)의 취출을 교대로 행하고, 좌우의 실장부(50A, 50B)의 실장 툴(56)은 반도체 칩(t)의 수취와 실장을 교대로 행한다. 이와 같이 하여, 웨이퍼 링(11)의 반도체 칩(t)이 없어질 때까지 2개의 실장부(50A, 50B)로 반도체 칩(t)의 실장이 교대로 행해진다. Receiving operation and mounting operation of the semiconductor chip t by the mounting tool 56 of the mounting portion 50A described above, Receiving operation of the semiconductor chip t by the mounting tool 56 of the mounting portion 50B, and The mounting operation is alternately repeated until the semiconductor chip t of the wafer ring 11 disappears. That is, the suction nozzles 44 of the left and right transfer sections 40A and 40B alternately take out the semiconductor chips t, and the mounting tools 56 of the left and right mounting sections 50A and 50B alternate the semiconductor chips t. Take turns and install them alternately. In this way, the mounting of the semiconductor chip t is performed alternately by the two mounting portions 50A and 50B until the semiconductor chip t of the wafer ring 11 disappears.

또한, 후술하는 도 12에 도시한 것과 같이, 하나의 실장 영역(MA)에 복수의 반도체 칩(t1∼t3)을 실장하는 경우에는, 전술한 바와 같이 1번째 반도체 칩(t1)의 실장이 완료된 후, 부품 공급부(10)에 2번째 반도체 칩(t2)이 탑재된 웨이퍼 링(11)을 세팅하고, 기판 반송부(30)의 로더에는 1번째 반도체 칩(t1)이 실장된 지지 기판(W)을 세팅한다. 그리고, 전술한 동작과 같은 동작을 실행함으로써, 1번째 반도체 칩(t1)이 실장된 각 실장 영역(MA)에 대하여 2번째 반도체 칩(t2)의 실장을 순차 행한다. 이와 같이 하여, 2번째 반도체 칩(t2)이 반도체 칩(t1)이 실장된 모든 실장 영역(MA)에 실장되었다면, 부품 공급부(10)에 3번째 반도체 칩(t3)이 탑재된 웨이퍼 링(11)을 세팅하고, 또한 기판 반송부(30)의 로더에 반도체 칩(t1, t2)이 실장된 지지 기판(W)을 세팅하여, 같은 동작에 의해서 3번째 반도체 칩(t3)의 실장을 행한다. 이와 같이 하여, 지지 기판(W)의 각 실장 영역(MA)에 복수의 반도체 칩(t1∼t3)을 실장한다. As shown in FIG. 12 to be described later, when the plurality of semiconductor chips t1 to t3 are mounted in one mounting area MA, the first semiconductor chip t1 has been mounted as described above. Thereafter, the wafer ring 11 on which the second semiconductor chip t2 is mounted is set in the component supply unit 10, and the support substrate W on which the first semiconductor chip t1 is mounted on the loader of the substrate transfer unit 30 is mounted. Set). Then, by performing the same operation as described above, the second semiconductor chip t2 is sequentially mounted on each of the mounting regions MA on which the first semiconductor chip t1 is mounted. In this manner, if the second semiconductor chip t2 is mounted in all the mounting regions MA on which the semiconductor chip t1 is mounted, the wafer ring 11 in which the third semiconductor chip t3 is mounted on the component supply unit 10 is provided. ) And the support substrate W on which the semiconductor chips t1 and t2 are mounted in the loader of the substrate transfer part 30, and the third semiconductor chip t3 is mounted by the same operation. In this way, the plurality of semiconductor chips t1 to t3 are mounted in each mounting area MA of the supporting substrate W. As shown in FIG.

하나의 실장 영역(MA)에 복수의 반도체 칩(t1∼t3)을 실장하는 경우, 상기한 것과 같이 1번째 반도체 칩(t1)을 모든 지지 기판(W)에 실장 완료한 후에, 2번째 반도체 칩(t2)으로 전환하는 실장 방법에 한정되는 것은 아니다. 예컨대, 1장의 지지 기판(W)에 대하여 1번째 반도체 칩(t1)을 실장 완료하면, 2번째 반도체 칩(t2)으로 전환하도록 하여도 좋다. 3번째 반도체 칩(t3)도 마찬가지로, 1장의 지지 기판(W)에 대하여 2번째 반도체 칩(t2)을 실장 완료하면 3번째 반도체 칩(t3)으로 전환하도록 한다. 즉, 지지 기판(W) 단위로 복수 품종의 반도체 칩(t)의 실장을 행하도록 하여도 좋다. 이 경우, 하나의 지지 기판(W)에 대하여 모든 품종의 반도체 칩(t)을 실장 완료할 때까지 지지 기판(W)을 스테이지(21) 상에서 떼어내지 않기 때문에, 복수 품종의 반도체 칩(t)의 실장 정밀도를 더욱 향상시킬 수 있다. In the case where the plurality of semiconductor chips t1 to t3 are mounted in one mounting area MA, as described above, after the first semiconductor chip t1 is mounted on all the supporting substrates W, the second semiconductor chip is completed. It is not limited to the mounting method which switches to (t2). For example, when mounting the 1st semiconductor chip t1 with respect to one support substrate W, you may switch to 2nd semiconductor chip t2. Similarly, the third semiconductor chip t3 is switched to the third semiconductor chip t3 when the second semiconductor chip t2 is completely mounted on the one support substrate W. FIG. In other words, the plurality of varieties of semiconductor chips t may be mounted in units of the supporting substrate W. In this case, since the support substrate W is not detached from the stage 21 until all kinds of semiconductor chips t have been mounted with respect to one support substrate W, a plurality of types of semiconductor chips t are used. Can further improve the mounting accuracy.

상기한 각 품종의 반도체 칩(1)을 모든 지지 기판(W)에 실장하는 방법에 있어서, 1번째 품종의 반도체 칩(t1)을 실장 완료한 지지 기판(W)은 스테이지(21) 상에서 일단 반출되고, 2번째 품종의 반도체 칩(t2)을 실장할 때에 스테이지(21) 상에 다시 배치된다. 이 때문에, 1번째 품종의 반도체 칩(t1)을 실장할 때와 2번째 품종의 반도체 칩(t2)을 실장할 때에 있어서, 스테이지(21) 상에서의 지지 기판(W)의 위치에 틀어짐, 즉 배치 위치의 어긋남이 생긴다. 스테이지(21) 상에서 가끔 같은 위치가 되는 경우도 있지만 대개는 어긋나게 된다. 글로벌 인식으로 지지 기판(W)의 위치를 인식하고 있다고는 해도 인식 오차 등의 요인으로 지지 기판(W)의 인식 위치에 어긋남이 생길 가능성이 있다. 따라서, 그 만큼 1번째 품종과 2번째 품종의 상대 위치 정밀도가 저하하는 것을 생각할 수 있다. 이에 대하여, 1번째 품종의 반도체 칩(t1)과 2번째 품종의 반도체 칩(t2)을, 스테이지(21)로부터 지지 기판(W)을 치우는 일 없이 계속해서 실장한 경우, 인식 오차에 의한 위치 어긋남을 방지할 수 있다. 따라서, 1번째 품종과 2번째 품종의 상대 위치 정밀도를 향상시킬 수 있다. In the method of mounting the above-mentioned semiconductor chips 1 of each variety on all the supporting substrates W, the supporting substrates W having the first variety of semiconductor chips t1 mounted thereon are carried out on the stage 21 once. Then, the semiconductor chip t2 of the second variety is mounted again on the stage 21. For this reason, when mounting the 1st type of semiconductor chip t1 and when mounting the 2nd type of semiconductor chip t2, it shifts to the position of the support substrate W on the stage 21, ie, arrangement | positioning. Position shift occurs. Although the same position may sometimes be on the stage 21, they are usually shifted. Even if the position of the support substrate W is recognized by global recognition, there is a possibility that the recognition position of the support substrate W may shift due to factors such as a recognition error. Therefore, it can be considered that the relative positional accuracy of the first and second varieties decreases by that much. On the other hand, in the case where the semiconductor chips t1 of the first variety and the semiconductor chips t2 of the second variety are continuously mounted without removing the supporting substrate W from the stage 21, the position shift due to the recognition error is caused. Can be prevented. Thus, the relative positional accuracy of the first breed and the second breed can be improved.

지지 기판(W)의 복수의 실장 영역의 각각에 실장하는 반도체 칩(t)은 1 품종에 한정되는 것이 아니다. 하나의 지지 기판(W)을 복수의 영역으로 구분하고, 영역마다 다른 품종의 반도체 칩(t)을 실장하는 것도 가능하다. 예컨대, 지지 기판의 반인 제1 영역에 A 품종의 반도체 칩(ta)을 실장하고, 나머지 반인 제2 영역에 B 품종의 반도체 칩(tb)을 실장하도록 하여도 좋다. A 품종의 반도체 칩(ta)이 실장된 제1 영역에서는 A 품종의 반도체 패키지가 제조된다. B 품종의 반도체 칩(tb)이 실장된 영역에서는 B 품종의 반도체 패키지가 제조된다. The semiconductor chip t mounted in each of the several mounting area | region of the support substrate W is not limited to 1 type. It is also possible to divide one support substrate W into a plurality of regions and to mount different kinds of semiconductor chips t for each region. For example, the A-type semiconductor chip ta may be mounted in the first region that is half of the support substrate, and the B-type semiconductor chip tb may be mounted in the second half that is the other half. In the first region in which the semiconductor chips ta of A varieties are mounted, a semiconductor package of A varieties is manufactured. In the region in which the semiconductor chip tb of the B variety is mounted, a semiconductor package of the B variety is manufactured.

이 경우, A 품종의 반도체 칩(ta)과 B 품종의 반도체 칩(tb)에서는, 후속 공정에서 형성되는 재배선층의 회로 패턴이 다르기 때문에, 재배선 형성용의 노광 패턴도 다르게 된다. 이 때문에, 반도체 칩(ta, tb)의 실장 오차를 노광 공정에서 보정하는 것은 점점 어렵게 되는 것을 생각할 수 있다. 실시형태의 실장 장치 및 실장 방법을 적용한 경우, A 품종의 반도체 칩(ta)과 B 품종의 반도체 칩(tb)의 사이라도 높은 상대 위치 정밀도로 실장하는 것이 가능하다. 따라서, A 품종의 반도체 칩(ta)이 실장된 영역에 대한 노광 처리와 B 품종의 반도체 칩(tb)이 실장된 영역에 대한 노광 처리를 일괄적으로 행할 수 있게 되어, 생산 효율을 향상시킬 수 있다. In this case, since the circuit pattern of the redistribution layer formed in a subsequent process differs in the semiconductor chip ta of the A breed and the semiconductor chip tb of the B breed, the exposure pattern for redistribution formation also differs. For this reason, it can be considered that it is increasingly difficult to correct the mounting error of the semiconductor chips ta and tb in the exposure step. When the mounting apparatus and mounting method of the embodiment are applied, it is possible to mount with high relative positional accuracy even between the semiconductor chips ta of the A breed and the semiconductor chips tb of the B breed. Therefore, it is possible to collectively perform exposure processing on the region where the A-type semiconductor chip ta is mounted and exposure on the region where the B-type semiconductor chip tb is mounted, thereby improving production efficiency. have.

제1 영역에 A 품종의 반도체 칩(ta)을 실장하고, 제2 영역에 B 품종의 반도체 칩(tb)을 실장함에 있어서, A 품종의 반도체 칩(ta)과 B 품종의 반도체 칩(tb)의 사이즈가 다른 경우 등, A 품종의 실장 피치와 B 품종의 실장 피치가 다른 경우도 있다. 이러한 경우에는, A 품종의 반도체 칩(ta)을 실장할 때와 B 품종의 반도체 칩(tb)을 실장할 때에 있어서, 스테이지(21)의 이송량을 전환함으로써, 복수 품종의 반도체 칩(ta, tb)을 지지 기판(W)의 복수의 영역에 양호하게 실장할 수 있다. 마찬가지로, 지지 기판(W)의 제1 영역에 제1 멀티 칩 패키지를 구성하는 C 품종과 D 품종의 반도체 칩의 조합을 실장하고, 제2 영역에 제2 멀티 칩 패키지를 구성하는 E 품종과 F 품종의 반도체 칩의 조합을 실장하도록 하여도 좋다. 이들 중 어느 실장에서나, 1 품종의 반도체 칩(t)씩 복수의 지지 기판(W)에 실장하도록 하여도 좋고, 지지 기판(W) 단위로 복수 품종의 반도체 칩을 실장하도록 하여도 좋다. 이들의 구체적인 실장 공정은 전술한 것과 같다. In mounting the A-type semiconductor chip ta in the first region and the B-type semiconductor chip tb in the second region, the A-type semiconductor chip ta and the B-type semiconductor chip tb The mounting pitch of A varieties and the mounting pitch of B varieties may be different, such as when the sizes are different. In such a case, when the semiconductor chips ta of the A variety are mounted and when the semiconductor chips tb of the B variety are mounted, the transfer amount of the stage 21 is switched to thereby change the plurality of semiconductor chips ta, tb. ) Can be favorably mounted in a plurality of regions of the support substrate W. FIG. Similarly, a combination of the C varieties and the D varieties of semiconductor chips constituting the first multi-chip package in the first region of the supporting substrate W is mounted, and the E varieties and F constituting the second multi-chip package in the second region. A combination of varieties of semiconductor chips may be mounted. In any of these implementations, one type of semiconductor chip t may be mounted on the plurality of support substrates W, or a plurality of types of semiconductor chips may be mounted on a support substrate W basis. These specific mounting processes are as mentioned above.

또한, 이러한 경우에도, 지지 기판(W)의 글로벌 마크의 인식은 맨 처음에 1회 행하면 되고, 반도체 칩(t)을 실장하는 영역이 제1 영역에서 제2 영역으로 옮겨갈 때에 다시금 지지 기판(W)의 글로벌 마크를 인식하지 않고서 끝낼 수 있다. 또한, 스테이지(21)에 히터를 설치하거나 하여 지지 기판(W)을 가열하는 경우에는, 반도체 칩(t)이 먼저 실장되는 제1 영역과 후에 실장되는 제2 영역에서 스테이지(21)의 보정 데이터를 전환하도록 하여도 좋다. 이와 같이 함으로써, 제1 영역에 A 품종의 반도체 칩(ta)을 실장하고 있는 사이에, 지지 기판(W)에 있어서의 제2 영역에 대응하는 부분의 열팽창량이 확대되었을 때라도, 그것에 대응하는 것이 가능하게 되기 때문에, 반도체 칩(t)(tb)의 실장 정밀도를 높은 정밀도로 유지할 수 있다. 전술한 것과 같은 지지 기판(W) 단위로 복수 품종의 반도체 칩(t)의 실장을 행하는 경우에는, 부품 공급부(10)로서 테이프 피더에 의한 칩 공급 기구를 이용하여, 복수 품종에 대응한 복수의 테이프 피더를 장비하도록 하면 된다. Also in such a case, the global mark of the supporting substrate W may be recognized once at the beginning, and again, when the region on which the semiconductor chip t is mounted is moved from the first region to the second region, the supporting substrate ( You can finish without recognizing the global mark of W). When the support substrate W is heated by installing a heater in the stage 21, the correction data of the stage 21 in the first region where the semiconductor chip t is first mounted and the second region where the semiconductor chip t is later mounted. May be switched. By doing in this way, even if the thermal expansion amount of the part corresponding to the 2nd area | region in the support substrate W is expanded, while mounting the semiconductor chip ta of A type in the 1st area | region, it can respond to it. As a result, the mounting precision of the semiconductor chip t (tb) can be maintained with high accuracy. When mounting a plurality of varieties of semiconductor chips t in units of the supporting substrate W as described above, a plurality of pieces corresponding to a plurality of varieties are used as the component supply unit 10 using a chip supply mechanism by a tape feeder. All you have to do is equip the tape feeder.

전술한 1 품종의 반도체 칩(t), 혹은 복수 품종의 반도체 칩(t1, t2, t3) 또는 반도체 칩(ta, tb) 등의 실장이 종료된 지지 기판(W)은, 이하에 나타내는 후속 공정에 보내지고, 이에 따라 반도체 패키지와 같은 패키지 부품이 제작된다. 즉, 반도체 칩의 실장이 종료된 지지 기판(W)은, 밀봉 공정 및 재배선층의 형성 공정으로 순차 보내진다. 밀봉 공정에서는, 지지 기판(W) 상에 실장된 반도체 칩 사이의 간극에 수지가 충전되고, 이에 따라 의사 웨이퍼가 형성된다. 의사 웨이퍼는 재배선층 형성 공정으로 보내진다. 재배선층 형성 공정에서는, 반도체 웨이퍼의 제조 프로세스에 있어서의 회로의 형성 공정, 즉 레지스트 재료 등의 감광재의 도포 공정, 감광재의 노광 및 현상 공정, 에칭 공정, 이온 주입 공정, 레지스트의 박리 공정 등이 실시되고, 이들 공정에 의해 의사 웨이퍼의 반도체 칩 상에 재배선층이 형성된다. 재배선층이 형성된 의사 웨이퍼는 다이싱 공정으로 보내지고, 거기서 의사 웨이퍼를 개편화함으로써 반도체 패키지와 같은 패키지 부품이 제조된다. The support substrate W in which the above-described mounting of one kind of semiconductor chip t or a plurality of kinds of semiconductor chips t1, t2, t3, semiconductor chips ta, tb and the like is completed is a subsequent step shown below. Is sent to, thereby producing a package component such as a semiconductor package. That is, the support substrate W on which the mounting of the semiconductor chip is completed is sequentially sent to the sealing step and the step of forming the redistribution layer. In the sealing step, resin is filled in the gap between the semiconductor chips mounted on the supporting substrate W, thereby forming a pseudo wafer. The pseudo wafer is sent to a redistribution layer forming process. In the redistribution layer forming step, a circuit forming step in a semiconductor wafer manufacturing process, that is, a step of applying a photosensitive material such as a resist material, an exposure and developing step of a photosensitive material, an etching step, an ion implantation step, a resist peeling step, and the like are performed. These steps form a redistribution layer on the semiconductor chip of the pseudo wafer. The pseudo wafer on which the redistribution layer is formed is sent to a dicing process, where a package component such as a semiconductor package is manufactured by dividing the pseudo wafer into pieces.

이와 같이 실시형태의 패키지 부품의 제조 방법은, 도 14에 도시한 것과 같이, 지지 기판(W)의 복수의 실장 영역의 각각에 전자 부품을 실장하는 실장 공정 (S1)과, 복수의 실장 영역에 실장된 전자 부품을 일괄적으로 밀봉함으로써 의사 웨이퍼를 형성하는 밀봉 공정 (S2)과, 의사 웨이퍼의 전자 부품 상에 재배선층을 형성하는 재배선 공정 (S3)과, 의사 웨이퍼를 다이싱하여 패키지 부품을 제조하는 다이싱 공정 (S4)를 포함한다. 재배선층 형성 공정 (S3)은, 상기한 것과 같이 감광재의 도포 공정 (S31), 감광재의 노광 및 현상 공정 (S32), 에칭 공정 (S33), 이온 주입 공정 (S34), 레지스트의 박리 공정 (S35) 등을 포함한다. 실시형태의 패키지 부품의 제조 방법에 있어서의 전자 부품의 실장 공정은 실시형태의 전자 부품의 실장 방법에 기초하여 실시된다. 실시형태의 패키지 부품의 제조 방법에 있어서, 지지 기판(W)의 각 실장 영역에 실장되는 전자 부품은, 전술한 바와 같이 하나의 반도체 칩(t)이라도 좋고, 또한 복수 종의 반도체 칩이나 동일한 품종의 복수의 반도체 칩이라도 좋다. 전자 부품의 품종이나 수는 특별히 한정되는 것은 아니다. Thus, as shown in FIG. 14, the manufacturing method of the package component of embodiment is carried out in the mounting process S1 which mounts an electronic component in each of the several mounting area | region of the support substrate W, and a some mounting area | region. A sealing step (S2) for forming a pseudo wafer by collectively sealing the mounted electronic component, a redistribution step (S3) for forming a redistribution layer on the electronic component of the pseudo wafer, and a package part by dicing the pseudo wafer It includes a dicing step (S4) to manufacture. As described above, the redistribution layer forming step (S3) includes a photosensitive material coating step (S31), a photosensitive material exposure and developing step (S32), an etching step (S33), an ion implantation step (S34), and a resist stripping step (S35). ), And the like. The mounting process of the electronic component in the manufacturing method of the package component of embodiment is implemented based on the mounting method of the electronic component of embodiment. In the manufacturing method of the package component of embodiment, the electronic component mounted in each mounting area | region of the support substrate W may be one semiconductor chip t as mentioned above, and may be a plurality of semiconductor chips or the same kind. May be a plurality of semiconductor chips. The kind and number of electronic components are not particularly limited.

실시형태의 실장 장치(1)에 있어서는, 2개의 실장부(50A, 50B)의 실장 툴(56)의 이동을, 반도체 칩(t)의 수취 포지션에서부터 실장 포지션까지의 일정 경로로 하고 있음과 더불어, 2개의 실장부(50A, 50B)의 실장 툴(56)에 의한 실장 포지션을 일정한 위치로 하고 있다. 또한, 지지 기판(W)의 각 실장 영역은, 스테이지부(20)의 XY 이동 기구에 의해 실장 포지션에 순차 위치하게 된다. 이 때, 스테이지부(20)의 XY 이동 기구에 의한 스테이지(21)의 이동은, 미리 취득해 둔 스테이지(21)의 이동 위치 오차에 기초한 보정 데이터를 이용하여 보정된다. 따라서, 2개의 실장부(50A, 50B)의 이동 오차와 스테이지(21)의 이동 위치 오차에 기초한 반도체 칩(t)의 실장 오차를 최대한 저감시킬 수 있다. 이와 같이 하여, 2개의 실장부(50A, 50B)를 이용함에 따른 반도체 칩(t)의 실장 시간(실장 장치(1)로서의 1개의 반도체 칩(t)의 실장에 드는 택트 타임)의 저감과 반도체 칩(t)의 실장 정밀도의 향상을 양립시킬 수 있다. In the mounting apparatus 1 of embodiment, the movement of the mounting tool 56 of the two mounting parts 50A and 50B is made into the fixed path from the receiving position of a semiconductor chip t to a mounting position. The mounting position by the mounting tool 56 of the two mounting parts 50A and 50B is made into a fixed position. In addition, each mounting area of the support substrate W is sequentially positioned at the mounting position by the XY moving mechanism of the stage part 20. At this time, the movement of the stage 21 by the XY movement mechanism of the stage part 20 is correct | amended using the correction data based on the movement position error of the stage 21 acquired previously. Therefore, the mounting error of the semiconductor chip t based on the movement error of the two mounting parts 50A and 50B and the movement position error of the stage 21 can be reduced as much as possible. In this way, the reduction in the mounting time of the semiconductor chip t (the tact time required for mounting one semiconductor chip t as the mounting apparatus 1) and the semiconductor by using the two mounting portions 50A and 50B The improvement of the mounting precision of the chip | tip t can be made compatible.

즉, 2개의 실장부(50A, 50B)의 실장 툴(56)은, 각각 반도체 칩(t)의 수취 포지션에서부터 실장 포지션까지의 일정 경로를 이동할 뿐이기 때문에, 가령 이동 오차가 생겼다고해도 한 번의 조정(캘리브레이션)으로 실장 포지션에의 위치 부여를 수정할 수 있다. 또한, 2개의 실장부(50A, 50B)가 동일한 실장 포지션에서 실장 동작을 행하기 때문에, 개별의 실장 포지션에서 실장하는 경우와 비교하여 실장 정밀도를 향상시킬 수 있음과 더불어, 실장 헤드의 이동 위치의 조정(캘리브레이션)을 단시간에 행할 수 있다. That is, since the mounting tools 56 of the two mounting portions 50A and 50B each move only a predetermined path from the receiving position to the mounting position of the semiconductor chip t, for example, even if a movement error occurs, one adjustment is made. (Calibration) can correct the positioning of the mounting position. In addition, since the two mounting portions 50A and 50B perform the mounting operation at the same mounting position, the mounting accuracy can be improved as compared with the case of mounting at the individual mounting position, and the moving position of the mounting head is improved. Adjustment (calibration) can be performed in a short time.

더구나, 스테이지(21)의 이동 위치 오차를 보정 데이터를 이용하여 보정하기때문에, 미리 설정된 피치로 정밀도 좋게 이동시킬 수 있고, 이에 따라 지지 기판(W)의 각 실장 영역의 실장 포지션에의 위치 부여 정밀도를 높일 수 있다. 이 때문에, ±5 ㎛ 이하의 실장 정밀도와 0.6초 이하의 택트 타임을 동시에 달성할 수 있다. 그 결과, 실장 영역마다 위치 검출용의 마크가 마련되어 있지 않은 지지 기판(W)에 대하여, 반도체 칩(t)을 포함하는 전자 부품을 상호의 간격이 미리 설정된 간격이 되도록 정밀도 좋게 실장할 수 있고, 또한 지지 기판(W) 상에 반도체 칩(t)을 포함하는 전자 부품을 생산성 좋게 실장할 수 있다. 즉, 2개의 실장부(50A, 50B)에 의한 교대 실장에 의해서, 반도체 칩(t)의 실장에 드는 택트 타임의 단축을 도모할 수 있음과 더불어, 공통의 일정 위치에서의 실장과 스테이지(21)의 이동 오차의 보정에 의해, 실장 정밀도 향상 효과와 생산성 저하 방지 효과를 얻을 수 있다. In addition, since the movement position error of the stage 21 is corrected using the correction data, it is possible to move it accurately with a preset pitch, whereby the positioning accuracy of each mounting area of the supporting substrate W to the mounting position. Can increase. For this reason, the mounting precision of ± 5 micrometer or less and the tact time of 0.6 second or less can be achieved simultaneously. As a result, the electronic component containing the semiconductor chip t can be mounted with high precision so that the mutual space becomes a predetermined space | interval with respect to the support substrate W which is not provided with the mark for position detection for every mounting area, Moreover, the electronic component containing the semiconductor chip t can be mounted on the support substrate W with good productivity. That is, by alternate mounting by the two mounting units 50A and 50B, it is possible to shorten the tact time required for mounting the semiconductor chip t, and to mount and stage 21 at a common fixed position. By correcting the movement error of), it is possible to obtain the effect of improving the mounting precision and preventing the productivity decrease.

예컨대, 2개의 실장 헤드가 별개의 일정 위치에서 반도체 칩을 실장하는 경우를 생각한다. 이 경우, 2개의 실장 헤드의 각각의 일정 위치로의 이동 위치의 조정(캘리브레이션)을 행할 필요가 있다. 통상 이러한 조정은 각각의 일정 위치에 배치한 카메라를 이용하여 행한다. 이 카메라 사이의 좌표를 맞출 때에 오차가 생기면, 그 오차가 2개의 실장 헤드 사이의 실장 오차로서 표시된다. For example, consider a case where the two mounting heads mount the semiconductor chips at separate fixed positions. In this case, it is necessary to adjust (calibrate) the movement position to each fixed position of the two mounting heads. Usually, such adjustment is performed using the camera arrange | positioned at each fixed position. If an error occurs when matching the coordinates between the cameras, the error is displayed as a mounting error between the two mounting heads.

또한, 2개의 실장 헤드가 별개의 일정 위치에서 반도체 칩을 실장하는 경우, 지지 기판 상에 있어서의 반도체 칩을 실장하는 위치가 2 곳이 된다. 이동 오차는 장소에 따라 다르기 때문에, 이동 오차는 2 곳에서 따로따로 측정할 필요가 있다. 1 곳에서의 이동 오차의 측정에는 예컨대 3시간 정도가 걸린다. 구체적으로는, 300 mm×300 mm의 지지 기판에 관해서, 행렬형으로 3 mm 간격으로 설정한 측정점에 관해서 이동 오차를 측정하는 경우, 기판 상의 측정점의 수는, 세로 방향: 300 mm/3 mm=100점, 가로 방향: 300 mm/3 mm=100점, 100점×100점으로 10000점이 된다. 1점의 측정에 관해서 2초 걸린다고 하면, 10000점×2초=20000초=약 5시간 33분이 된다. 여기서, 1점의 측정에 관해서 2초 걸린다고 한 것은, 스테이지를 정지시켰을 때에 발생하는 진동이 수습되는 데 1초를 다소 넘는 정도의 대기 시간을 예상했기 때문이다. 이 때문에, 2개의 실장 헤드가 별개의 일정 위치에서 반도체 칩을 실장하는 경우에는, 실시형태의 실장 장치(1)에 비해서 약 5시간 30분만큼 쓸데없이 준비 시간이 걸린다. 이 시간만큼의 생산량이 감소한다. In addition, when two mounting heads mount a semiconductor chip in a separate fixed position, the position which mounts a semiconductor chip on a support substrate will be two places. Since the movement error varies from place to place, the movement error needs to be measured separately at two places. The measurement of the movement error in one place takes about 3 hours, for example. Specifically, for a 300 mm × 300 mm support substrate, when the movement error is measured with respect to the measurement points set in the matrix at 3 mm intervals, the number of measurement points on the substrate is in the longitudinal direction: 300 mm / 3 mm = 100 points, horizontal direction: 300 mm / 3 mm = 100 points, 100 points x 100 points to 10000 points. If it takes two seconds for one measurement, it is 10000 points x 2 seconds = 20000 seconds = approximately 5 hours 33 minutes. Here, the fact that it takes two seconds with respect to the measurement of one point is because the waiting time of a little more than one second is expected for the vibration generated when the stage is stopped. For this reason, when two mounting heads mount a semiconductor chip in a separate fixed position, it takes unnecessary preparation time about 5 hours and 30 minutes compared with the mounting apparatus 1 of embodiment. The amount of production decreases by this time.

또한, 2개의 카메라를 이용하여 동시 병행하여 2 곳에서 측정을 하면, 측정 시간은 1 곳인 경우와 대략 동등하게 할 수 있다. 그러나, 2개의 카메라의 좌표계를 맞추기 위한 캘리브레이션을 행할 필요가 있어, 그 때에 오차가 생길 우려가 있다. 이것은 위치 정밀도를 저하시키는 요인이 된다. 또한, 카메라가 2개 필요하기 때문에 비용도 증가한다. In addition, when two simultaneous measurements are performed using two cameras, the measurement time can be made approximately equal to that of one case. However, it is necessary to perform calibration for matching the coordinate system of two cameras, and there exists a possibility that an error may arise at that time. This is a factor that lowers the position accuracy. In addition, the cost increases because two cameras are required.

더욱이, 지지 기판(W)의 스테이지(21)를 이동시키지 않고서 실장 헤드를 각 실장 영역으로 이동시키는 구성으로 하여, 실장 헤드 측에서 보정 데이터를 작성하는 것을 생각하면, 기판 스테이지 측에서 보정 데이터를 작성하는 경우와 비교하여 방대한 보정 데이터가 필요하게 되어, 캘리브레이션에 드는 시간이 장대화된다. 즉, 실장 헤드는 기판 스테이지와는 달리, 기판 상에 반도체 칩을 실장하는 관계상 상하 이동 기구가 필수가 된다. 그 때문에, 보정 데이터를 작성함에 있어서는, 실장 헤드의 XY 이동 장치의 기복에 의한 이동 오차 외에, 실장 헤드의 상하 이동에서 기인한 XY 방향의 위치 어긋남도 고려할 필요가 있다. Furthermore, when the mounting head is moved to each mounting area without moving the stage 21 of the supporting substrate W, the correction data is created on the substrate stage side when the correction head is to be created. Compared to the case of this, a large amount of correction data is required, and the time required for calibration is increased. In other words, unlike the substrate stage, the mounting head is required to move up and down due to mounting a semiconductor chip on the substrate. Therefore, in producing correction data, in addition to the movement error by the ups and downs of the XY moving apparatus of a mounting head, it is also necessary to consider the position shift of the XY direction resulting from the up-down movement of a mounting head.

구체적으로는, 실장 헤드를 지지하는 프레임(예컨대 Y축 이동 장치)이 좌우 방향에서 동일한 위치에 있었다고 해도, 실장 헤드를 지지하는 가동체가 우측으로 요동하고 있는 경우와 좌측으로 요동하고 있는 경우에 있어서, 스테이지(21) 상의 지지 기판(W)에 반도체 칩(t)을 실장하는 높이까지 하강한 위치에서의 실장 헤드 선단의 수평 방향 위치가 크게 달라져 버린다. 이 때문에, 실장 헤드의 X 방향 이동 시 또는 Y 방향 이동 시의 사행뿐만 아니라, 실장 헤드를 지지하는 가동체의 요동도 실장 위치 어긋남의 요인에 더해지게 된다. 따라서, 스테이지(21) 측에서는 큰 이동 오차가 생기지 않고서 끝난, 전술한 교정 기판(71)의 도트 마크(72)의 피치인 3 mm 미만의 이동이라도, 실장 헤드 측에서는 실장 툴에 큰 이동 오차(예컨대 5 ㎛ 이상)가 생길 우려가 있다. Specifically, even if the frame supporting the mounting head (for example, the Y-axis moving device) is at the same position in the left and right directions, when the movable body supporting the mounting head is rocking to the right and swinging to the left, The horizontal position of the tip of the mounting head at the position lowered to the height at which the semiconductor chip t is mounted on the supporting substrate W on the stage 21 varies greatly. For this reason, not only the meandering during the X direction movement or the Y direction movement of the mounting head, but also the fluctuation of the movable body supporting the mounting head is added to the factor of mounting position shift. Therefore, even if the movement of less than 3 mm, which is the pitch of the dot mark 72 of the calibration substrate 71 described above, which ends without a large movement error on the stage 21 side, a large movement error (for example, 5) in the mounting tool on the mounting head side. Micrometers or more) may be generated.

그래서, 실장 헤드 측에서 보정 데이터를 작성함에 있어서는, 3 mm보다도 짧은 간격, 예컨대 1 mm 피치 등의 짧은 간격마다 이동 위치 어긋남을 측정할 필요가 있다고 생각된다. 만일 300 mm×300 mm의 이동 범위에 대하여 1 mm 피치로 이동 위치 어긋남을 측정했다고 하면, 300점×300점으로 90000점에서의 측정이 필요하게 되어, 3 mm 피치로 측정하는 경우(3 mm 피치에서는 10000점)와 비교하여 측정 부위가 9배가 된다. 따라서, 측정 시간도 9배가 되어, 5시간 33분×9=49시간 30분 걸리게 된다. 이래서는 실용적이지 않다. Therefore, in producing the correction data on the mounting head side, it is considered necessary to measure the movement position shift at intervals shorter than 3 mm, for example, at intervals shorter than 1 mm. If the movement position shift is measured at a 1 mm pitch for a 300 mm x 300 mm moving range, a measurement at 90000 points is required at 300 x 300 points (3 mm pitch). 10000 points) is 9 times as much as the measurement site. Therefore, the measurement time is also 9 times, which takes 5 hours 33 minutes x 9 = 49 hours 30 minutes. This is not practical.

더구나, 가동체의 요동에 더하여, 기판 스테이지 측에 상하 방향의 기복이 있었던 경우에는, 반도체 칩을 지지 기판에 실장할 때에, 높이 위치가 지지 기판 상의 장소에 따라 다르게 된다. 실장 헤드의 가동체가 경사져, 실장 헤드의 상하 이동의 방향이 수직 방향에 대하여 기울어져 있으면, 실장면(기판 표면)의 높이의 차이로 실장 위치가 수평 방향으로 틀어지게 된다. 이러한 것도 고려하면, 보정 데이터의 측정이 보다 복잡하게 되고, 또한 보정 데이터의 작성에 많은 시간이 필요하다. 또한, 보정 정밀도 자체가 저하할 우려가 있다. Moreover, in addition to the swinging of the movable body, in the case where there is ups and downs on the substrate stage side, the height position varies depending on the position on the support substrate when mounting the semiconductor chip on the support substrate. If the movable body of the mounting head is inclined and the up and down direction of the mounting head is inclined with respect to the vertical direction, the mounting position is shifted in the horizontal direction due to the difference in the height of the mounting surface (substrate surface). In consideration of this, the measurement of the correction data becomes more complicated, and much time is required for the generation of the correction data. Moreover, there exists a possibility that the correction precision itself may fall.

이상의 점에서, 2개의 실장부(50A, 50B)에 의한 실장 포지션을 동일한 일정 위치로 하면서 또한 지지 기판(W)이 배치된 스테이지(21)를 이동시켜 각 실장 영역을 순차 실장 포지션에 위치시키도록 함과 더불어, 스테이지(21)의 이동 오차를 보정 데이터를 이용하여 보정하는 구성을 갖춘 실장 장치(1)는, 실장 정밀도의 향상과 택트 타임의 단축을 양립시키고, 또한 높은 생산성을 얻음에 있어서 유효하다는 것을 알 수 있다. In view of the above, the mounting positions by the two mounting portions 50A and 50B are kept at the same constant position, and the stage 21 on which the supporting substrate W is disposed is moved so as to position each mounting region sequentially in the mounting position. In addition, the mounting apparatus 1 having the configuration for correcting the movement error of the stage 21 by using the correction data is effective in achieving both improvement in mounting precision and shortening of the tact time and high productivity. You can see that.

실시형태의 실장 장치(1)는, 도 12에 도시한 것과 같이, 하나의 실장 영역(MA)에 복수 종류의 반도체 칩(t1, t2, t3) 등을 실장하는 경우, 혹은 1 종류 또는 복수 종류의 반도체 칩(t)과 다이오드나 콘덴서 등을 실장하는 경우에 유효하다. 전술한 바와 같이, 하나의 실장 영역에 복수 종류의 전자 부품을 실장하는 경우, 하나의 실장 영역(패키지) 내에서의 복수의 전자 부품의 상대적 위치 어긋남이 생길 우려가 있기 때문에, 하나의 실장 영역(패키지)에 하나의 반도체 칩을 넣는 싱글 칩 패키지에 적용할 수 있는 실장 오차를 노광 시에 수정한다고 하는 기술을 적용할 수 없다. 이 때문에, 복수의 전자 부품의 실장 시의 위치 정밀도 자체를 높일 필요가 있다. 이러한 점에 대하여, 실시형태의 실장 장치(1)는 반도체 칩(t)을 포함하는 전자 부품 개개의 실장 정밀도를 높일 수 있기 때문에, 하나의 실장 영역 내에 복수의 전자 부품을 실장하는 경우에 있어서도, 하나의 실장 영역 내에서의 복수의 전자 부품의 상대적 위치 정밀도를 높일 수 있게 된다. As shown in FIG. 12, the mounting apparatus 1 of embodiment implements when mounting several types of semiconductor chips t1, t2, t3 etc. in one mounting area MA, or one type or multiple types. Is effective when mounting a semiconductor chip t, a diode, a capacitor, or the like. As described above, when a plurality of types of electronic components are mounted in one mounting region, there is a possibility that relative displacement of a plurality of electronic components in one mounting region (package) may occur. The technique of correcting the mounting error applicable to a single chip package in which one semiconductor chip is placed in a package cannot be applied. For this reason, it is necessary to raise the positional precision itself at the time of mounting a some electronic component. On the other hand, since the mounting apparatus 1 of embodiment can raise the mounting precision of each electronic component containing the semiconductor chip t, even when mounting several electronic components in one mounting area, It is possible to increase the relative positional accuracy of a plurality of electronic components in one mounting area.

{한 쌍의 실장부(50)에 의한 위치 어긋남 보정}{Position misalignment correction by a pair of mounting part 50}

2개의 실장부(50A, 50B)를 이용하는 경우, 이들 실장부(50A, 50B)의 실장 툴(56) 사이에 상대적 위치 어긋남이 생길 우려가 있다. 이러한 점에 대해서는, 실장 포지션의 아래쪽에 카메라를 배치하여, 실장 포지션에 위치하게 된 실장 툴(56)의 위치를 각각 검출하여, 이들 실장 툴(56)의 상대 위치의 어긋남을 검출하여 보정하는 것이 유효하다. 2개의 실장 툴(56) 사이의 상대적 위치 어긋남의 검출에는, 도 4에 도시하는 제4 카메라(23)가 이용된다. 제4 카메라(23)는 스테이지(21)의 앞쪽 단부에 상향으로 부착되어 있다. 제4 카메라(23)는 실장 포지션에 위치하게 된 실장 툴(56)을 아래에서 촬상한다. 제4 카메라(23)에 의한 촬상 시에는, 스테이지(21)의 이동에 의해 제4 카메라(23)를 실장 포지션의 바로 아래로 이동시킨다. 제4 카메라(23)는 제3 인식부로서 기능하는 것이다. When using two mounting parts 50A and 50B, there exists a possibility that a relative position shift may occur between the mounting tools 56 of these mounting parts 50A and 50B. In this regard, it is preferable to arrange the camera below the mounting position, detect the positions of the mounting tools 56 positioned at the mounting positions, and detect and correct the deviation of the relative positions of these mounting tools 56. Valid. The 4th camera 23 shown in FIG. 4 is used for detection of the relative position shift between two mounting tools 56. As shown in FIG. The fourth camera 23 is attached upward to the front end of the stage 21. The fourth camera 23 captures the mounting tool 56 positioned at the mounting position from below. At the time of imaging by the 4th camera 23, the 4th camera 23 is moved just below the mounting position by the movement of the stage 21. FIG. The fourth camera 23 functions as a third recognition unit.

2개의 실장 툴(56)의 이동 위치 어긋남은, 실장 툴(56)에 반도체 칩(t)을 유지시킨 상태에서 검출한다. 또한, 위치 어긋남은, 교정용으로 제작된 더미 반도체 칩을 이용하여 검출하여도 좋다. 또한, 반도체 칩을 이용하지 않고서 실장 툴(56)의 흡착 구멍이나 실장 툴(56)의 유지면에 형성한 마크를 이용하여, 실장 툴(56)의 위치 어긋남을 검출하여도 좋다. 우선, 전술한 공정 (3)의 동작에 의해 실장 툴(56)에 반도체 칩(t)을 유지시키고, 공정 (4)의 (4-1)의 동작을 행하여 반도체 칩(t)의 위치 어긋남을 검출하고, 검출된 위치 어긋남을 보정하여 실장 툴(56)을 실장 포지션에 위치시킨다(4-2). 실장 포지션에 위치하게 된 실장 툴(56)에 유지된 반도체 칩(t)을 제4 카메라(23)로 촬상한다. 제어부(60)는, 제4 카메라(23)의 촬상 화상에 기초하여 반도체 칩(t)의 위치를 검출하고, 이 위치 데이터와 미리 기억부(61)에 기억시켜 놓은 정규 위치를 비교하여, 반도체 칩(t)의 위치 어긋남을 검출한다. 실장 툴(56)에 이동 위치 어긋남이 없으면, 반도체 칩(t)은 실장 포지션에 위치 어긋남 없이 위치하게 된다. 위치 어긋남이 생긴 경우, 그 위치 어긋남이 실장 헤드(55)의 이동 위치 어긋남으로 된다. The shift | offset | difference of the movement position of the two mounting tools 56 is detected in the state which hold | maintained the semiconductor chip t in the mounting tool 56. FIG. In addition, you may detect a position shift using the dummy semiconductor chip produced for correction. Moreover, the position shift of the mounting tool 56 may be detected using the mark formed in the suction hole of the mounting tool 56, or the holding surface of the mounting tool 56, without using a semiconductor chip. First, the semiconductor chip t is held by the mounting tool 56 by the operation of the above-described step (3), and the operation of step (4-1) of the step (4) is performed to shift the position of the semiconductor chip t. The detected positional deviation is detected and the mounting tool 56 is placed in the mounting position (4-2). The semiconductor chip t held by the mounting tool 56 positioned at the mounting position is picked up by the fourth camera 23. The control part 60 detects the position of the semiconductor chip t based on the picked-up image of the 4th camera 23, compares this position data with the normal position previously memorize | stored in the memory | storage part 61, and semiconductor The position shift of the chip | tip t is detected. If the mounting tool 56 does not have a shift in position, the semiconductor chip t is positioned at the mounting position without shift. When a position shift occurs, the position shift becomes a moving position shift of the mounting head 55.

상기한 실장 포지션에 위치하게 된 반도체 칩(t)의 촬상 및 위치 어긋남의 검출을, 좌우의 실장부(50A, 50B)의 실장 툴(56)에 대하여 각각 행한다. 양쪽의 실장 툴(56)의 이동 위치 어긋남을 비교하여 차가 생긴 경우에는, 한쪽의 실장부(50A)의 실장 툴(56)을 기준으로 하여, 다른 쪽 실장부(50B)의 실장 툴(56)의 이동 위치를, 구한 차분을 없애는 만큼 보정한다. 이와 같이 함으로써, 2개의 실장부(50A, 50B)를 이용함에 따른 실장 오차의 발생을 해소할 수 있다. Imaging of the semiconductor chip t positioned in the mounting position described above and detection of position shift are performed with respect to the mounting tools 56 of the left and right mounting portions 50A and 50B, respectively. When a difference is generated by comparing the shifting positions of the two mounting tools 56, the mounting tool 56 of the other mounting portion 50B is referred to based on the mounting tool 56 of one mounting portion 50A. The moving position of is corrected by removing the difference obtained. By doing in this way, generation | occurrence | production of the mounting error by using two mounting parts 50A and 50B can be eliminated.

실장 툴(56)의 위치 어긋남 보정은, 상기한 한쪽의 실장부(50A)의 실장 툴(56)의 이동 위치에 다른 쪽 실장부(50B)의 실장 툴(56)의 이동 위치를 맞춰 넣는 것에 한하지 않는다. 예컨대, 좌우의 실장 툴(56) 모두 미리 정해 놓은 기준 실장 위치에 대하여 이동 위치를 맞춰 넣도록 보정하여도 좋다. 이와 같이 하는 쪽이 위치 맞춤 정밀도를 높일 수 있다. 왜냐하면, 한쪽의 실장 툴(56)의 이동 위치에 다른 쪽 실장 툴(56)의 이동 위치를 맞추는 경우, 기준이 되는 한쪽의 실장 툴(56)의 이동 위치 자체에 일정량의 변동을 포함하게 된다. 같은 위치로 이동하고 있는 것처럼 보이더라도, 기계적인 오차 등에 의해 1 ㎛라든가 2 ㎛라든가 어긋남이 생긴다. 이러한 변동을 포함하는 위치에 대하여 다른 쪽 실장 툴을 위치 맞춤하는 경우, 한쪽의 실장 툴(56)의 이동 위치의 변동 이상의 정밀도로 다른 쪽 실장 툴(56)의 이동 위치를 맞추는 것은 곤란하게 된다. 실장 위치에 대한, 다른 쪽 실장 툴(56)의 위치 결정 정밀도는 한쪽의 실장 툴(56)보다도 나빠진다. 이에 대하여, 양쪽 실장 툴(56)의 이동 위치를 기준 실장 위치에 대하여 위치 맞춤하는 경우, 기준 실장 위치 자체에 위치 변동이 포함되는 일은 없기 때문에, 양쪽의 실장 툴(56)을 실장 위치에 대하여 동일한 정도의 정밀도로 위치 맞춤할 수 있다. The positional shift correction of the mounting tool 56 aligns the moving position of the mounting tool 56 of the other mounting portion 50B with the moving position of the mounting tool 56 of the one mounting portion 50A. It is not limited. For example, the right and left mounting tools 56 may be corrected so as to align the moving position with respect to a predetermined reference mounting position. In this way, the positioning accuracy can be improved. For this reason, when the movement position of the other mounting tool 56 is aligned with the movement position of the one mounting tool 56, the movement position itself of one mounting tool 56 as a reference includes a certain amount of variation. Even if it seems to be moving to the same position, a deviation of 1 μm or 2 μm occurs due to a mechanical error or the like. In the case where the other mounting tool is aligned with respect to the position including such a variation, it becomes difficult to match the movement position of the other mounting tool 56 with accuracy more than the variation of the movement position of the one mounting tool 56. The positioning accuracy of the other mounting tool 56 with respect to the mounting position is worse than that of one mounting tool 56. On the other hand, in the case where the movement position of both mounting tools 56 is aligned with respect to a reference mounting position, since the positional change is not contained in the reference mounting position itself, both mounting tools 56 are equal to the mounting position. Positioning can be done with precision.

실장 헤드(55)(실장 툴(56))의 이동 위치 어긋남의 검출은, 예컨대 모터의 발열 등에 의해 실장 헤드(55)의 자세 변형이 생길 우려가 있는 경우에는, 실장 동작이 시작된 후에 설정 타이밍(설정되었을 때 또는 설정된 실장 횟수)마다 실장 헤드(55)의 이동 위치 어긋남의 유무를 검출하도록 하여도 좋다. 이에 따라, 반도체 칩(t)의 실장 정밀도를 더욱 향상시킬 수 있다. 전술한 바와 같이, 반도체 칩(t)의 실장(접합)을 보조하는 히터를 이용하는 경우, 히터의 가열에 의한 열팽창(열변형)에 의해서 실장 헤드(55)에 이동 위치 오차가 생기는 경우가 있다. 이러한 점에 대하여도, 실장 툴(56)에 유지된 반도체 칩(t)을 제4 카메라(23)로 촬상하여 위치 어긋남을 검출하는 공정을, 미리 설정한 타이밍마다 실시하는 것은 유효하다. The detection of the shift in the moving position of the mounting head 55 (mounting tool 56) may cause a change in posture of the mounting head 55 due to, for example, heat generation of the motor. It may be made to detect the presence or absence of the shift | offset | difference of the movement position of the mounting head 55 for every set or setting number of mountings). Thereby, the mounting precision of the semiconductor chip t can be improved further. As mentioned above, when using the heater which assists mounting (joining) of the semiconductor chip t, the movement position error may arise in the mounting head 55 by thermal expansion (heat deformation) by the heating of a heater. Also in this regard, it is effective to perform the step of picking up the semiconductor chip t held by the mounting tool 56 with the fourth camera 23 and detecting the position shift at every preset timing.

상기한 실시형태에서는, 일정한 실장 위치로서의 일정한 실장 포지션에 지지 기판(W)의 각 실장 영역 및 좌우의 실장부(50A, 50B)의 실장 툴(56)을 위치시키는 것으로 하여 설명했다. 이 일정한 실장 위치란, 실장 장치(1)에 있어서 항상 변하지 않는 동일한 위치라도 좋고, 예컨대 지지 기판(W)의 크기 등의 조건에 따라서 설정 변경이 가능한 위치라도 좋으며, 적어도 실장 대상이 되는 전자 부품의 실장 시작부터 실장 완료까지의 동안에 일정하게 유지된 위치면 된다. 또한, 일정한 실장 위치를 설정 변경이 가능한 위치로 하는 경우, 설정 위치마다 스테이지(21)의 이동 오차를 보정하는 보정 데이터를 취득해 두고서, 실장 위치를 설정 변경했을 때는, 스테이지(21)의 이동 오차의 보정에 이용하는 보정 데이터를 설정 변경한 실장 위치에 대응하는 보정 데이터로 전환하도록 하면 된다. In the above-mentioned embodiment, it demonstrated as having mounted the mounting tool 56 of each mounting area | region of the support board | substrate W, and the mounting part 50A, 50B on either side in the fixed mounting position as a fixed mounting position. This constant mounting position may be the same position which does not always change in the mounting apparatus 1, for example, the position which can change a setting according to conditions, such as the magnitude | size of the support substrate W, At least of the electronic component to be mounted The position may be kept constant from the start of the mounting to the completion of the mounting. In addition, when setting a fixed mounting position to the position which can change a setting, the correction data which corrects the movement error of the stage 21 is acquired for every setting position, and when the mounting position is changed, the movement error of the stage 21 is carried out. The correction data used for the correction may be switched to the correction data corresponding to the mounting position where the setting is changed.

또한, 스테이지(21)의 이동 오차를 보정하는 보정 데이터는, 스테이지(21)의 이동 가능한 범위 전역에서 취득하여도 좋으며, 적어도 지지 기판(W) 상의 각 실장 영역을 실장 위치에 위치시킬 때에 스테이지(21)가 이동하는 범위 내에서 취득하도록 하면 된다. 더욱이, 스테이지(21)의 이동 오차를 보정하는 보정 데이터는, 스테이지(21)의 이동 위치 오차의 실측치 그 자체를 이용하여도 좋고, 이동 위치 오차를 상쇄하는 보정치 등, 실측치를 가공한 것이라도 좋으며, 요컨대 스테이지(21)의 이동 오차를 보정하기 위한 데이터면 된다. In addition, correction data for correcting the movement error of the stage 21 may be acquired in the whole range of the movable range of the stage 21, and at least when the mounting area on the support substrate W is positioned at the mounting position, the stage ( What is necessary is just to acquire in the range which 21) moves. Furthermore, the correction data for correcting the movement error of the stage 21 may use the actual value itself of the movement position error of the stage 21, or may be one that has processed actual values such as a correction value to offset the movement position error. That is, the data may be corrected for correcting the movement error of the stage 21.

전술한 실시형태에서는, 반도체 칩(t)의 전극 형성면(상면)이 아래를 향하는 상태, 즉 지지 기판(W)의 상면에 대향하는 상태에서 실장하는 페이스다운 본딩의 예를 설명했지만, 실시형태의 실장 장치 및 실장 방법은 이것에 한정되는 것이 아니다. 실시형태의 패키지 부품의 제조 방법도 마찬가지이다. 실시형태의 실장 장치 및 실장 방법과 패키지 부품의 제조 방법은, 반도체 칩(t)의 전극 형성면이 위를 향하는 상태, 즉 지지 기판(W)의 상면에 반도체 칩(t)의 하면(전극 형성면과 반대쪽의 면)을 실장하는 페이스업 본딩에도 적용 가능하다. 또한, 실시형태의 실장 장치는 페이스업 본딩과 페이스다운 본딩의 겸용 장치로 할 수도 있다.In the above-mentioned embodiment, although the example of the facedown bonding mounted in the state in which the electrode formation surface (upper surface) of the semiconductor chip t faces down, ie, facing the upper surface of the support substrate W was demonstrated, embodiment The mounting apparatus and the mounting method of are not limited to this. The same applies to the manufacturing method of the package component of embodiment. In the mounting apparatus, the mounting method, and the manufacturing method of the package component of the embodiment, the electrode forming surface of the semiconductor chip t faces upward, that is, the lower surface of the semiconductor chip t (electrode formation on the upper surface of the supporting substrate W). It can also be applied to face-up bonding that mounts the surface opposite to the surface). In addition, the mounting apparatus of embodiment can also be set as a combined apparatus of face up bonding and face down bonding.

페이스업 본딩에 적용하는 경우에는, 이송부(40)와 실장부(50)의 사이에, 반도체 칩(t)을 일단 배치하기 위한 전달용 스테이지를 설치한다. 왜냐하면, 웨이퍼 링(11) 상에서 반도체 칩(t)은 전극 형성면이 위를 향한 상태로 지지되어 있다. 반도체 칩(t)을 흡착 유지한 이송부(40)의 이송 노즐(44)은, 전극 형성면이 위를 향한 상태 그대로 실장부(50)에 반도체 칩(t)을 전달해야 하지만, 이송 노즐(44)은 반도체 칩(t)의 전극 형성면을 흡착 유지하고 있기 때문에, 실장부(50)의 실장 툴(56)에 반도체 칩(t)을 직접 전달할 수 없다. In the case of application to face-up bonding, a transfer stage for disposing the semiconductor chip t once is provided between the transfer section 40 and the mounting section 50. This is because the semiconductor chip t is supported on the wafer ring 11 with the electrode formation surface facing upward. Although the transfer nozzle 44 of the transfer part 40 which adsorbed-held the semiconductor chip t should transfer the semiconductor chip t to the mounting part 50 with the electrode formation surface facing up, the transfer nozzle 44 Note that the) does not directly transfer the semiconductor chip t to the mounting tool 56 of the mounting portion 50 because the electrode formation surface of the semiconductor chip t is adsorbed and held.

페이스업 본딩에 적용하는 경우에는, 이송부(40)의 반전 기구(43)를 필요로 하지 않는 대신에, 이송 노즐(44)을 XY 방향으로 이동할 수 있게 하는 XY 이동 기구를 설치하여, 이송 노즐(44)을 취출 포지션과 전달용 스테이지의 사이에서 이동할 수 있게 한다. 전달용 스테이지는 좌우의 이송부(40A, 40B)에 대응하여 각각 설치한다. 페이스업 본딩과 페이스다운 본딩의 겸용 장치에 적용하는 경우, 이송부(40)의 반전 기구(43)는 그대로이고, 전달용 스테이지와 이송 노즐(44)을 XY 방향으로 이동할 수 있게 하는 XY 이동 기구를 설치한 구성으로 한다. 페이스다운 본딩을 행하는 경우에는, 전달용 스테이지를 이용하지 않고서 실시형태와 같은 동작으로 반도체 칩(t)을 실장한다. In the case of application to face-up bonding, instead of not requiring the reversal mechanism 43 of the transfer section 40, an XY moving mechanism that allows the transfer nozzle 44 to move in the XY direction is provided, and the transfer nozzle ( 44) to be moved between the take-out position and the delivery stage. The delivery stages are provided corresponding to the left and right transfer sections 40A and 40B, respectively. When applied to a combination device of face-up bonding and face-down bonding, the inversion mechanism 43 of the transfer section 40 remains the same, and an XY movement mechanism that allows the transfer stage and the transfer nozzle 44 to be moved in the XY direction. The installed configuration is assumed. In the case of face-down bonding, the semiconductor chip t is mounted in the same operation as in the embodiment without using the transfer stage.

페이스업 본딩을 행하는 경우에는, 이송 노즐(44)로 반도체 칩(t)을 취출한 후, 반전 기구(43)로 이송 노즐(44)을 반전시키는 일 없이 XY 이동 기구에 의해 이송 노즐(44)을 전달용 스테이지 상으로 이동시킨다. 이동시킨 이송 노즐(44)에 의해서 반도체 칩(t)을 전달용 스테이지 상에 배치한다. 이 후, 전달용 스테이지 상에 실장부(50)의 실장 툴(56)을 이동시켜, 전달용 스테이지 상의 반도체 칩(t)을 흡착 유지하게 한다. 반도체 칩(t)은 전극 형성면을 위에 한 상태에서 전달용 스테이지 상에 배치되기 때문에, 실장부(50)의 실장 툴(56)은 반도체 칩(t)의 상면(전극 형성면)을 흡착하여, 반도체 칩(t)의 하면(전극 형성면과 반대측의 면)을 지지 기판(W)의 상면에 실장한다. 반도체 칩(t)의 구체적인 실장 공정은 전술한 실시형태와 마찬가지다. In the case of face-up bonding, after the semiconductor chip t is taken out by the transfer nozzle 44, the transfer nozzle 44 is moved by the XY moving mechanism without inverting the transfer nozzle 44 by the inversion mechanism 43. Is moved onto the delivery stage. The semiconductor chip t is arrange | positioned on the delivery stage by the conveying nozzle 44 which moved. Thereafter, the mounting tool 56 of the mounting portion 50 is moved on the delivery stage to adsorb and hold the semiconductor chip t on the delivery stage. Since the semiconductor chip t is disposed on the transfer stage with the electrode formation surface placed thereon, the mounting tool 56 of the mounting portion 50 adsorbs the upper surface (electrode formation surface) of the semiconductor chip t, The lower surface (surface opposite to the electrode formation surface) of the semiconductor chip t is mounted on the upper surface of the support substrate W. As shown in FIG. The specific mounting process of the semiconductor chip t is the same as that of the above-mentioned embodiment.

실시예Example

이어서, 본 발명의 실시예와 그 평가 결과에 관해서 설명한다.Next, the Example of this invention and its evaluation result are demonstrated.

(실시예 1)(Example 1)

전술한 실시형태의 실장 장치(1)를 이용하여 이하의 조건으로 지지 기판 상에 반도체 칩의 실장을 실제로 행했다. 도 13에 지지 기판(W) 상에 반도체 칩(t)을 실장한 상태를 도시한다. 이 때, 목표 실장 정밀도는 ±5 ㎛ 이내, 목표 택트 타임은 0.6초 이내로 했다. The semiconductor chip was actually mounted on the support substrate on the following conditions using the mounting apparatus 1 of the above-mentioned embodiment. FIG. 13 shows a state where the semiconductor chip t is mounted on the support substrate W. As shown in FIG. At this time, the target mounting accuracy was within ± 5 μm and the target tact time was within 0.6 seconds.

<실장 조건><Mounting condition>

·반도체 칩(t)의 사이즈: 4 mm×4 mmSize of semiconductor chip (t): 4 mm x 4 mm

·실장 피치(세로×가로): 36 mm×36 mmMounting pitch (vertical X side): 36mm * 36mm

·실장수(세로×가로): 5개×5개(계 25개)Mounting length (vertical × horizontal): 5 × 5 (25 total)

도 13에 도시한 것과 같이, 좌측 위를 시작점으로 하여, 반도체 칩(t)에 붙인 번호의 순으로 홀수번째의 반도체 칩(t)은 좌측의 실장부(50A)로 짝수번째의 반도체 칩(t)은 우측의 실장부(50B)로 교대로 실장을 행했다. 부품 공급부(10)로부터 1번째의 반도체 칩(t)을 취출하고 나서 최후(25번째)의 반도체 칩(t)의 실장이 완료될 때까지의 경과 시간은 14.5초였다. 이와 같이 하여, 지지 기판(W)에 실장한 25개의 반도체 칩(t)의 실장 위치 어긋남을 검사 장치를 이용하여 측정했다. 그 결과를 표 1에 나타낸다. 표 1에 있어서, 실장 영역 번호는 도 13의 반도체 칩(t)의 번호에 대응한다. 사용 실장 헤드의 란의 ○ 표시는 실장에 이용된 실장 헤드를 나타낸다. 예컨대, 실장 영역 번호 "1"이라면 좌측의 실장 헤드(55)를 이용하여 실장을 행했음을 나타내고 있다. 위치 어긋남의 란은, 각 실장 영역에 있어서의 반도체 칩(t)의 X 방향 및 Y 방향으로의 위치 어긋남량을 나타내고 있다. 또한, 단위는 마이크로미터[㎛]이다. As shown in FIG. 13, the odd-numbered semiconductor chip t is the left-hand mounting portion 50A in the order of the number assigned to the semiconductor chip t, with the upper left as a starting point, and the even-numbered semiconductor chip t ) Was alternately mounted to the mounting portion 50B on the right side. The elapsed time from taking out the 1st semiconductor chip t from the component supply part 10 until completion of mounting of the last (25th) semiconductor chip t was 14.5 second. In this way, the mounting position shift of the 25 semiconductor chips t mounted on the support substrate W was measured using the inspection apparatus. The results are shown in Table 1. In Table 1, the mounting area number corresponds to the number of the semiconductor chip t in FIG. The o mark in the column of the used mounting head indicates the mounting head used for mounting. For example, the mounting area number " 1 " indicates that mounting was performed using the mounting head 55 on the left side. The position shift column indicates the amount of position shift in the X direction and the Y direction of the semiconductor chip t in each mounting area. In addition, a unit is micrometer [micrometer].

Figure pat00001
Figure pat00001

표 1에 나타내는 것과 같이, 반도체 칩(t)의 X 방향에 있어서의 위치 어긋남의 최대치는 실장 영역 번호 15의 위치에 있어서의 3.0 ㎛이고, 최소치는 실장 영역 번호 10의 위치에 있어서의 -1.8 ㎛였다. 또한, Y 방향에 있어서의 위치 어긋남의 최대치는 실장 영역 번호 7의 위치에 있어서의 2.0 ㎛이고, 최소치는 실장 영역 번호 19의 위치에 있어서의 -0.8 ㎛였다. 25개의 반도체 칩(t)의 실장 정밀도는 모두 목표인 ±5 ㎛ 이내인 것이 확인되었다. 실장에 걸린 시간은 14.5초이기 때문에, 하나의 반도체 칩(t)의 실장에 드는 시간은 14.5초/25개=0.58초였다. 따라서, 택트 타임는 0.58초로, 목표인 0.6초 이내를 달성할 수 있었다. 또한, 실장에 걸린 시간이란, 부품 공급부(10)로부터 1번째 반도체 칩(t)을 픽업한 좌측의 이송부(40A)의 흡착 노즐(44)로부터 1번째 반도체 칩(t)을 수취한 좌측의 실장부(50A)의 실장 툴(56)이 실장 포지션의 바로 위쪽으로 이동하여 하강을 시작한 시점에서부터, 최후(25번째)의 반도체 칩(t)을 좌측의 실장부(50A)의 실장 툴(56)이 지지 기판(W) 상에 실장하여, 원래의 높이까지 상승을 끝낸 시점까지의 시간을 말한다. 이 시간을, 이 사이에 실장한 반도체 칩의 수(25개)로 나눔으로써 택트 타임을 구할 수 있다. As shown in Table 1, the maximum value of the position shift in the X direction of the semiconductor chip t is 3.0 µm at the position of the mounting region No. 15, and the minimum value is -1.8 µm at the position of the mounting region No. 10. It was. In addition, the maximum value of the position shift in the Y direction was 2.0 micrometers in the position of mounting area number 7, and the minimum value was -0.8 micrometer in the position of mounting area number 19. In FIG. It was confirmed that the mounting precision of 25 semiconductor chips t is all within +/- 5micrometer target. Since the time taken for mounting was 14.5 seconds, the time required for mounting one semiconductor chip t was 14.5 seconds / 25 units = 0.58 seconds. Therefore, the tact time was 0.58 seconds and the target 0.6 seconds was achieved. In addition, the time taken for mounting is the left mounting which received the 1st semiconductor chip t from the adsorption nozzle 44 of the transfer part 40A of the left which picked up the 1st semiconductor chip t from the component supply part 10. FIG. The mounting tool 56 of the mounting part 50A of the left side mounts the semiconductor chip t of the last (25th) from the time when the mounting tool 56 of the part 50A moves to the upper part of the mounting position, and starts to descend. It mounts on this support board | substrate W, and time to the time to complete | finish an ascent to the original height is said. The tact time can be obtained by dividing this time by the number of semiconductor chips (25) mounted therebetween.

(비교예 1)(Comparative Example 1)

지지 기판(W)을 배치한 스테이지의 이동 보정 데이터를 이용하지 않는 것 이외에는, 실시예 1과 동일 조건으로 반도체 칩(t)을 지지 기판(W) 상에 실장했다. 지지 기판(W)에 실장한 25개의 반도체 칩(t)의 실장 위치 어긋남을 검사 장치를 이용하여 측정했다. 그 결과를 표 2에 나타낸다. The semiconductor chip t was mounted on the support substrate W under the same conditions as in Example 1 except that the movement correction data of the stage on which the support substrate W was disposed was not used. The mounting position shift of the 25 semiconductor chips t mounted in the support substrate W was measured using the inspection apparatus. The results are shown in Table 2.

Figure pat00002
Figure pat00002

표 2에 나타내는 것과 같이, 반도체 칩(t)의 X 방향에 있어서의 위치 어긋남의 최대치는 실장 영역 번호 21의 위치에 있어서의 19.5 ㎛이고, 최소치는 실장 영역 번호 10의 위치에 있어서의 -24.4 ㎛였다. 또한, Y 방향에 있어서의 위치 어긋남의 최대치는 실장 영역 번호 3의 위치에 있어서의 11.8 ㎛이고, 최소치는 실장 영역 번호 16의 위치에 있어서의 -11.7 ㎛였다. 따라서, 반도체 칩(t)의 실장 정밀도는 목표인 ±5 ㎛ 이내를 만족할 수 없었음이 확인되었다. 여기서, 하나의 반도체 칩(t)의 실장에 드는 택트 타임는 0.58초로, 실시예 1과 동일하다. As shown in Table 2, the maximum value of the position shift in the X direction of the semiconductor chip t is 19.5 µm at the position of the mounting region No. 21, and the minimum value is -24.4 µm at the position of the mounting region No. 10. It was. In addition, the maximum value of the position shift in the Y direction was 11.8 micrometers in the position of mounting area number 3, and the minimum value was -11.7 micrometers in the position of mounting area number 16. Moreover, as shown in FIG. Therefore, it was confirmed that the mounting precision of the semiconductor chip t could not satisfy the target ± 5 micrometer. Here, the tact time for mounting one semiconductor chip t is 0.58 seconds, which is the same as that in the first embodiment.

(실시예 2)(Example 2)

전술한 실시형태의 실장 장치(1)를 이용하여 이하의 조건으로 지지 기판 상에 반도체 칩의 실장을 실제로 행했다. 이 때, 목표 실장 정밀도는 ±5 ㎛ 이내로 했다. The semiconductor chip was actually mounted on the support substrate on the following conditions using the mounting apparatus 1 of the above-mentioned embodiment. At this time, the target mounting precision was within +/- 5 micrometers.

<실장 조건><Mounting condition>

·반도체 칩(t)의 사이즈: 4 mm×4 mmSize of semiconductor chip (t): 4 mm x 4 mm

·실장수(세로×가로): 20개×20개(계 400개)Mounting length (vertical × horizontal): 20 × 20 (total 400)

·실장 피치(세로, 가로): 6 mmMounting pitch (length, width): 6 mm

실시예 1과 마찬가지로 좌측 위의 실장 영역을 시작점으로 하여, 반도체 칩(t)의 번호 순으로 홀수번째의 반도체 칩(t)은 좌측의 실장부(50A)로 짝수번째의 반도체 칩(t)은 우측의 실장부(50B)로 교대로 실장을 행했다. 이와 같이 하여, 지지 기판(W)에 실장한 400개의 반도체 칩(t)으로부터 48개의 반도체 칩(t)을 취출하여, 이들의 실장 위치 어긋남을 검사 장치를 이용하여 측정했다. 그 결과를 실시예 1과 마찬가지로 표 3에 나타낸다.Similarly to the first embodiment, with the starting area at the upper left as a starting point, the odd-numbered semiconductor chip t is the left mounting portion 50A in the order of the number of the semiconductor chips t, and the even-numbered semiconductor chip t is Mounting was carried out alternately by the mounting part 50B on the right side. Thus, 48 semiconductor chips t were taken out from 400 semiconductor chips t mounted on the support substrate W, and these mounting position shifts were measured using the inspection apparatus. The result is shown in Table 3 similarly to Example 1.

Figure pat00003
Figure pat00003

(실시예 3)(Example 3)

전술한 실시형태의 실장 장치(1)를 이용하여 이하의 조건으로 지지 기판 상에 반도체 칩의 실장을 실제로 행했다. 이 때, 목표 실장 정밀도는 ±5 ㎛ 이내로 했다. The semiconductor chip was actually mounted on the support substrate on the following conditions using the mounting apparatus 1 of the above-mentioned embodiment. At this time, the target mounting precision was within +/- 5 micrometers.

<실장 조건><Mounting condition>

·반도체 칩(t)의 사이즈: 1 mm×1 mmSize of semiconductor chip (t): 1 mm x 1 mm

·실장수(세로×가로): 40개×51개(계 2040개)Mounting length (vertical × horizontal): 40 × 51 (total 2040)

·실장 피치(세로, 가로): 3 mmMounting pitch (length, width): 3mm

실시예 1과 마찬가지로 좌측 위의 실장 영역을 시작점으로 하여, 반도체 칩(t)의 번호의 순으로 홀수번째의 반도체 칩(t)은 좌측의 실장부(50A)로 짝수번째의 반도체 칩(t)은 우측의 실장부(50B)로 교대로 실장을 행했다. 이와 같이 하여, 지지 기판(W)에 실장한 2040개의 반도체 칩(t)으로부터 48개의 반도체 칩(t)을 취출하여, 이들의 실장 위치 어긋남을 검사 장치를 이용하여 측정했다. 그 결과를 실시예 1과 마찬가지로 표 4에 나타낸다. In the same manner as in Example 1, the odd-numbered semiconductor chip t is the left-mounted portion 50A in the order of the number of the semiconductor chips t, and the even-numbered semiconductor chip t is used as the starting point. Alternately mounted on the mounting part 50B on the right side. Thus, 48 semiconductor chips t were taken out from 2040 semiconductor chips t mounted on the support substrate W, and these mounting position shifts were measured using the inspection apparatus. The result is shown in Table 4 similarly to Example 1.

Figure pat00004
Figure pat00004

(실시예 4)(Example 4)

전술한 실시형태의 실장 장치(1)를 이용하여 이하의 조건으로 지지 기판의 각 실장 영역 상에 제1 반도체 칩과 제2 반도체 칩의 실장을 실제로 행했다. 이 때, 목표 실장 정밀도는 ±5 ㎛ 이내로 했다. Using the mounting apparatus 1 of the above-mentioned embodiment, the 1st semiconductor chip and the 2nd semiconductor chip were actually mounted on each mounting area of a support substrate on condition of the following. At this time, the target mounting precision was within +/- 5 micrometers.

<실장 조건><Mounting condition>

·제1 반도체 칩(t)의 사이즈: 4 mm×4 mmSize of the first semiconductor chip t: 4 mm x 4 mm

·제2 반도체 칩(t)의 사이즈: 1 mm×1 mmSize of second semiconductor chip t: 1 mm x 1 mm

·제1 반도체 칩(t)의 실장수(세로×가로): 5개×5개(계 25개)Number of mountings (vertical × horizontal) of the first semiconductor chip t: 5 x 5 (25 in total)

·제2 반도체 칩(t)의 실장수(세로×가로): 5개×5개(계 25개)Number of mountings (vertical × horizontal) of the second semiconductor chip t: 5 x 5 (25 in total)

·제1 반도체 칩의 실장 피치(세로, 가로): 36 mmMounting pitch (vertical, horizontal) of the first semiconductor chip: 36 mm

·제1 반도체 칩과 제2 반도체 칩의 간격: 0.5 mmGap between the first semiconductor chip and the second semiconductor chip: 0.5 mm

실시예 1과 마찬가지로 좌측 위의 실장 영역을 시작점으로 하여, 제1 반도체 칩(칩 A)(t)의 번호 순으로 홀수번째의 반도체 칩(t)은 좌측의 실장부(50A)로 짝수번째의 반도체 칩(t)은 우측의 실장부(50B)로 교대로 실장을 행했다. 이어서, 제2 반도체 칩(칩 B)(t)의 번호 순으로 홀수번째의 반도체 칩(t)은 좌측의 실장부(50A)로 짝수번째의 반도체 칩(t)은 우측의 실장부(50B)로 교대로 실장을 행했다. 이와 같이 하여, 지지 기판(W)에 실장한 합계 50개(제1 반도체 칩: 25개, 제2 반도체 칩: 25개)의 실장 위치 어긋남을 검사 장치를 이용하여 측정했다. 실장 위치 어긋남은, 제1 및 제2 반도체 칩(칩 A, B)의 각각 위치 어긋남과 제1 및 제2 반도체 칩(칩 A, B)의 상대 위치를 측정했다. 이들의 결과를 표 5에 나타낸다. In the same manner as in Example 1, the first semiconductor chip (chip A) (t) has an odd number of semiconductor chips t in the order of the number of the first semiconductor chip (chip A) (t), The semiconductor chip t was alternately mounted in the mounting portion 50B on the right side. Subsequently, the odd-numbered semiconductor chip t is the left mounting portion 50A in the order of the number of the second semiconductor chips (chip B) (t), and the even-numbered semiconductor chip t is the right mounting portion 50B. Alternately, they were mounted. In this way, the mounting position shift of 50 pieces (25 first semiconductor chips and 25 second semiconductor chips) mounted in the support substrate W in total was measured using the inspection apparatus. The mounting position shift measured the position shift of the 1st and 2nd semiconductor chip (chips A and B), and the relative position of the 1st and 2nd semiconductor chip (chips A and B), respectively. These results are shown in Table 5.

Figure pat00005
Figure pat00005

전술한 실시형태에 있어서, 지지 기판(W)은 실장 영역마다 위치 검출용의 마크가 형성되어 있지 않고, 패키지 부품의 제조 공정의 과정에서 제거되는 것으로 하여 설명했지만, 이것에 한정되는 것은 아니다. 실시형태의 실장 장치 및 실장 방법에 따르면, 예컨대 실장 영역마다 위치 검출용의 마크가 있어, 패키지 부품의 일부로서 이용되는 기판에 대하여도, 당연하지만 위치 검출용의 마크에 의지하지 않고서 정밀도 좋게 또한 효율적으로 반도체 칩(전자 부품)을 실장할 수 있음은 물론이다. In embodiment mentioned above, although the mark for position detection was not formed in every mounting area | region, it demonstrated as what is removed in the process of the manufacturing process of a package component, However, it is not limited to this. According to the mounting apparatus and the mounting method of the embodiment, for example, each mounting area has a mark for position detection, and even a substrate used as a part of a package part is naturally accurate and efficient without relying on the mark for position detection. Of course, a semiconductor chip (electronic component) can be mounted.

또한, 본 발명의 몇 개의 실시형태를 설명했지만, 이들 실시형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않는다. 이들 신규의 실시형태는 그 밖의 다양한 형태로 실시할 수 있는 것이며, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 할 수 있다. 이들 실시형태나 그 변형은 발명의 범위나 요지에 포함됨과 더불어 청구범위에 기재된 발명과 그 균등한 범위에 포함된다. In addition, although some embodiment of this invention was described, these embodiment is shown as an example and limiting the scope of an invention is not intended. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and changes can be made without departing from the spirit of the inventions. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the equivalent scope of the invention described in the claims.

1: 실장 장치, 10: 부품 공급부, 11: 웨이퍼 링, 12: 웨이퍼 링 홀더, 13: 제1 카메라, 20: 스테이지부, 21: 스테이지, 22: 제2 카메라, 23: 제4 카메라, 30: 기판 반송부, 40, 40A, 40B: 이송부, 43: 반전 기구, 44: 흡착 노즐, 47: 반전 아암, 50, 50A, 50B: 실장부, 51: 지지 프레임, 52: X 방향 이동 블록, 53: Y 방향 이동 장치, 55: 실장 헤드, 56: 실장 툴, 60: 제어부, 61: 기억부, W: 지지 기판, t: 반도체 칩. DESCRIPTION OF SYMBOLS 1: Mounting apparatus, 10: component supply part, 11: wafer ring, 12: wafer ring holder, 13: 1st camera, 20: stage part, 21: stage, 22: 2nd camera, 23: 4th camera, 30: Board | substrate conveyance part, 40, 40A, 40B: conveyance part, 43: inversion mechanism, 44: adsorption nozzle, 47: inversion arm, 50, 50A, 50B: mounting part, 51: support frame, 52: X direction movement block, 53: Y direction moving device, 55: mounting head, 56: mounting tool, 60: control unit, 61: storage unit, W: support substrate, t: semiconductor chip.

Claims (8)

전자 부품이 실장되는 복수의 실장 영역을 갖는 지지 기판이 배치되는 스테이지와, 상기 복수의 실장 영역이 일정한 실장 위치에 순차 위치하게 되도록 상기 스테이지를 이동시키는 스테이지 이동 기구를 갖춘 스테이지부와,
각각 상기 전자 부품을 유지하여 상기 지지 기판의 상기 실장 영역에 실장하는 제1 및 제2 실장 헤드와, 상기 전자 부품을 유지한 상기 제1 및 제2 실장 헤드를 상기 실장 위치로 교대로 이동시키는 실장 헤드 이동 기구를 갖춘 실장부와,
상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 제1 인식부와,
상기 제1 또는 제2 실장 헤드에 유지된 상기 전자 부품의 위치를 인식하는 제2 인식부와,
상기 스테이지 이동 기구에 의한 상기 스테이지의 이동 위치 오차를 보정하는 보정 데이터를 기억하는 기억부와,
상기 제1 인식부에 의해 인식된 상기 지지 기판의 위치 데이터와, 상기 제2 인식부에 의해 인식된 상기 전자 부품의 위치 데이터와, 상기 보정 데이터에 기초하여, 상기 스테이지와 상기 제1 및 제2 실장 헤드의 이동을 제어하는 제어부
를 구비하는 전자 부품의 실장 장치. A stage having a stage on which a supporting substrate having a plurality of mounting regions on which electronic components are mounted is disposed, a stage moving mechanism for moving the stage so that the plurality of mounting regions are sequentially positioned at a constant mounting position;
First and second mounting heads each holding the electronic component to be mounted on the mounting area of the support substrate and the first and second mounting heads holding the electronic component are alternately moved to the mounting position. Mounting part equipped with head movement mechanism,
A first recognizing unit recognizing an entire position of the support substrate disposed on the stage;
A second recognizing unit recognizing a position of the electronic component held in the first or second mounting head;
A storage unit for storing correction data for correcting the movement position error of the stage by the stage movement mechanism;
Based on the position data of the supporting substrate recognized by the first recognition unit, the position data of the electronic component recognized by the second recognition unit, and the correction data, the stage and the first and second Control unit for controlling the movement of the mounting head
The mounting apparatus of an electronic component having a. 제1항에 있어서, 상기 실장부는 상기 지지 기판의 하나의 상기 실장 영역에 복수의 상기 전자 부품을 실장하는 것인 전자 부품의 실장 장치. The electronic component mounting apparatus according to claim 1, wherein the mounting portion mounts the plurality of electronic components on one of the mounting regions of the support substrate. 제1항 또는 제2항에 있어서,
상기 전자 부품을 공급하는 부품 공급부와,
각각 상기 부품 공급부로부터 상기 전자 부품을 수취하여, 상기 제1 또는 제2 실장 헤드에 상기 전자 부품을 전달하는 제1 및 제2 이송 노즐을 갖춘 이송부를 더 구비하고,
상기 제1 및 제2 실장 헤드는, 상기 제1 및 제2 이송 노즐에 의한 상기 전자 부품의 전달 위치에서부터 상기 실장 위치까지 일정한 경로로 이동되는 것인 전자 부품의 실장 장치. The method according to claim 1 or 2,
A component supply unit for supplying the electronic component;
And a transfer unit having first and second transfer nozzles respectively receiving the electronic component from the component supply unit and transferring the electronic component to the first or second mounting head,
The said 1st and 2nd mounting head is a mounting apparatus of the electronic component which is moved in a fixed path from the delivery position of the said electronic component by the said 1st and 2nd conveyance nozzle to the said mounting position. 제3항에 있어서, 상기 제2 인식부는, 상기 제1 및 제2 실장 헤드의 이동 경로에 배치된 한 쌍의 카메라를 구비하는 것인 전자 부품의 실장 장치. The mounting apparatus of claim 3, wherein the second recognizing unit includes a pair of cameras disposed in movement paths of the first and second mounting heads. 전자 부품이 실장되는 복수의 실장 영역을 갖는 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 보정 데이터를 기억부에 기억시키는 공정과,
상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과,
상기 지지 기판의 위치 인식 공정에 의해 얻어진 상기 지지 기판의 위치 데이터와 상기 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역이 일정한 실장 위치에 순차 위치하게 되도록 상기 스테이지를 이동시키는 공정과,
제1 및 제2 실장 헤드로 상기 전자 부품을 교대로 수취하고, 상기 제1 또는 제2 실장 헤드에 유지된 상기 전자 부품의 위치를 인식하며, 인식된 상기 전자 부품의 위치 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 위치에 교대로 이동시켜, 상기 제1 및 제2 실장 헤드에 의해 상기 전자 부품을, 상기 실장 위치에 순차 위치하게 된 상기 실장 영역에 교대로 실장하는 공정
을 포함하는 전자 부품의 실장 방법. Acquiring a moving position error of a stage on which a support substrate having a plurality of mounting regions on which electronic components are mounted is disposed, and storing correction data for correcting the moving position error in a storage unit;
Arranging the support substrate on the stage and recognizing an entire position of the support substrate disposed on the stage;
The stage is moved so that the plurality of mounting regions are sequentially positioned at a constant mounting position while correcting the movement of the stage based on the position data and the correction data of the support substrate obtained by the position recognition process of the support substrate. Fair,
First and second mounting heads alternately receive the electronic component, recognize a position of the electronic component held in the first or second mounting head, and based on the recognized position data of the electronic component, While correcting the movements of the first and second mounting heads, the first and second mounting heads are alternately moved to the mounting positions, and the electronic components are sequentially moved to the mounting positions by the first and second mounting heads. Alternately mounting on the mounted area
Mounting method of an electronic component comprising a. 제5항에 있어서, 상기 실장 공정은, 상기 지지 기판의 하나의 상기 실장 영역에 복수의 상기 전자 부품을 실장하는 공정을 포함하는 것인 전자 부품의 실장 방법. The electronic component mounting method according to claim 5, wherein the mounting step includes a step of mounting a plurality of the electronic components in one of the mounting regions of the support substrate. 복수의 실장 영역을 갖는 지지 기판에 있어서의 상기 복수의 실장 영역의 각각에 전자 부품을 실장하는 공정과, 상기 복수의 실장 영역에 실장된 상기 전자 부품을 일괄적으로 밀봉함으로써 의사 웨이퍼를 형성하는 공정과, 상기 의사 웨이퍼의 상기 전자 부품 상에 재배선층을 형성함으로써 패키지 부품을 제조하는 공정을 포함하는 패키지 부품의 제조 방법에 있어서,
상기 전자 부품의 실장 공정은,
상기 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 보정 데이터를 기억부에 기억시키는 공정과,
상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과,
상기 지지 기판의 위치 인식 공정에 의해 얻어진 상기 지지 기판의 위치 데이터와 상기 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역이 일정한 실장 위치에 순차 위치하게 되도록 상기 스테이지를 이동시키는 공정과,
제1 및 제2 실장 헤드로 상기 전자 부품을 교대로 수취하고, 상기 제1 또는 제2 실장 헤드에 유지된 상기 전자 부품의 위치를 인식하며, 인식된 상기 전자 부품의 위치 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 위치에 교대로 이동시켜, 상기 제1 및 제2 실장 헤드에 의해 상기 전자 부품을, 상기 실장 위치에 순차 위치하게 된 상기 실장 영역에 교대로 실장하는 공정을 포함하는 것인 패키지 부품의 제조 방법. A step of mounting an electronic component on each of the plurality of mounting regions in a support substrate having a plurality of mounting regions, and a step of forming a pseudo wafer by collectively sealing the electronic components mounted on the plurality of mounting regions. And a step of manufacturing a package component by forming a redistribution layer on the electronic component of the pseudo wafer.
The mounting process of the electronic component,
Acquiring a movement position error of the stage on which the support substrate is disposed and storing correction data for correcting the movement position error in a storage unit;
Arranging the support substrate on the stage and recognizing an entire position of the support substrate disposed on the stage;
The stage is moved so that the plurality of mounting regions are sequentially positioned at a constant mounting position while correcting the movement of the stage based on the position data and the correction data of the support substrate obtained by the position recognition process of the support substrate. Fair,
First and second mounting heads alternately receive the electronic component, recognize a position of the electronic component held in the first or second mounting head, and based on the recognized position data of the electronic component, While correcting the movements of the first and second mounting heads, the first and second mounting heads are alternately moved to the mounting positions, and the electronic components are sequentially moved to the mounting positions by the first and second mounting heads. And mounting alternately in said mounting region to be located. 제7항에 있어서, 상기 전자 부품의 실장 공정은, 상기 지지 기판의 하나의 상기 실장 영역에 복수의 상기 전자 부품을 실장하는 공정을 포함하는 것인 패키지 부품의 제조 방법. The manufacturing method of the package component of Claim 7 with which the mounting process of the said electronic component includes the process of mounting the several said electronic component in one said mounting area of the said support substrate.
KR1020197024243A 2016-02-01 2017-01-31 Electronic component mounting device and mounting method, and method for manufacturing package component KR102196105B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016017025 2016-02-01
JPJP-P-2016-017025 2016-02-01
PCT/JP2017/003439 WO2017135257A1 (en) 2016-02-01 2017-01-31 Electronic component mounting device and mounting method, and method for manufacturing package component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187016144A Division KR102080214B1 (en) 2016-02-01 2017-01-31 Mounting apparatus and mounting method of an electronic component, and the manufacturing method of a package part

Publications (2)

Publication Number Publication Date
KR20190099355A true KR20190099355A (en) 2019-08-26
KR102196105B1 KR102196105B1 (en) 2020-12-30

Family

ID=59500212

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197024243A KR102196105B1 (en) 2016-02-01 2017-01-31 Electronic component mounting device and mounting method, and method for manufacturing package component
KR1020187016144A KR102080214B1 (en) 2016-02-01 2017-01-31 Mounting apparatus and mounting method of an electronic component, and the manufacturing method of a package part

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187016144A KR102080214B1 (en) 2016-02-01 2017-01-31 Mounting apparatus and mounting method of an electronic component, and the manufacturing method of a package part

Country Status (4)

Country Link
JP (3) JP6692376B2 (en)
KR (2) KR102196105B1 (en)
TW (2) TWI673803B (en)
WO (1) WO2017135257A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027101A (en) * 2019-08-29 2021-03-10 시바우라 메카트로닉스 가부시끼가이샤 Electronic component bonding apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7178782B2 (en) * 2018-01-10 2022-11-28 芝浦メカトロニクス株式会社 Electronic component mounting device and mounting method
JP7112274B2 (en) * 2018-07-25 2022-08-03 芝浦メカトロニクス株式会社 Mounting equipment and calibration substrates used for mounting equipment
JP7202176B2 (en) * 2018-12-21 2023-01-11 キヤノン株式会社 Conveyor, Substrate Processing Apparatus, and Article Manufacturing Method
CN112447555B (en) * 2019-08-29 2024-05-14 芝浦机械电子装置株式会社 Electronic component mounting apparatus
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
JP7436251B2 (en) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
US20240112929A1 (en) * 2021-02-10 2024-04-04 Yamaha Hatsudoki Kabushiki Kaisha Processing device
KR102292225B1 (en) * 2021-03-31 2021-08-23 주식회사 톱텍 Die bonding head structure
CN114039569B (en) * 2021-11-09 2022-09-30 安徽聚强晶体有限公司 Packaging structure and packaging method for resonator
US20240258141A1 (en) * 2023-01-26 2024-08-01 Applied Materials, Inc. Methods and apparatus for calibration of substrate processing chamber placement via imaging

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186489A (en) * 1995-12-29 1997-07-15 Nagoya Denki Kogyo Kk Work location coordinates calculating method in printed board and its device
WO2007072714A1 (en) 2005-12-22 2007-06-28 Shibaura Mechatronics Corporation Apparatus and method for mounting electronic component
JP2008041976A (en) 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd Electronic component mounting apparatus and method for mounting electronic component
JP2008166410A (en) * 2006-12-27 2008-07-17 Toray Eng Co Ltd Positioning calibration method, and mounting device applying the same
JP2009259917A (en) 2008-04-14 2009-11-05 Shibaura Mechatronics Corp Mounting device and method of electronic component
JP2013058520A (en) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd Lithography apparatus, data correction apparatus, method for forming re-wiring layer, and method for correcting data
JP2013222740A (en) * 2012-04-13 2013-10-28 Panasonic Corp Visual inspection device and visual inspection method
JP2015130408A (en) * 2014-01-08 2015-07-16 パナソニックＩｐマネジメント株式会社 Component mounting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP4381568B2 (en) * 2000-06-19 2009-12-09 ヤマハ発動機株式会社 Board recognition method and apparatus for component mounting system
CH698334B1 (en) * 2007-10-09 2011-07-29 Esec Ag A process for the removal and installation of a wafer table provided on the semiconductor chip on a substrate.
WO2012050178A1 (en) * 2010-10-14 2012-04-19 シャープ株式会社 Liquid crystal display device
JP6227224B2 (en) 2012-03-30 2017-11-08 ヤマハ発動機株式会社 Electronic component mounting line management device and electronic component mounting device
JP2015185546A (en) 2014-03-20 2015-10-22 パナソニックＩｐマネジメント株式会社 Electronic part mounting system and electronic part mounting method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186489A (en) * 1995-12-29 1997-07-15 Nagoya Denki Kogyo Kk Work location coordinates calculating method in printed board and its device
WO2007072714A1 (en) 2005-12-22 2007-06-28 Shibaura Mechatronics Corporation Apparatus and method for mounting electronic component
JP2008041976A (en) 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd Electronic component mounting apparatus and method for mounting electronic component
JP2008166410A (en) * 2006-12-27 2008-07-17 Toray Eng Co Ltd Positioning calibration method, and mounting device applying the same
JP2009259917A (en) 2008-04-14 2009-11-05 Shibaura Mechatronics Corp Mounting device and method of electronic component
JP2013058520A (en) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd Lithography apparatus, data correction apparatus, method for forming re-wiring layer, and method for correcting data
JP2013222740A (en) * 2012-04-13 2013-10-28 Panasonic Corp Visual inspection device and visual inspection method
JP2015130408A (en) * 2014-01-08 2015-07-16 パナソニックＩｐマネジメント株式会社 Component mounting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027101A (en) * 2019-08-29 2021-03-10 시바우라 메카트로닉스 가부시끼가이샤 Electronic component bonding apparatus

Also Published As

Publication number Publication date
TW201740476A (en) 2017-11-16
TWI708295B (en) 2020-10-21
JP2021114630A (en) 2021-08-05
JP6928134B2 (en) 2021-09-01
TW201921536A (en) 2019-06-01
KR102080214B1 (en) 2020-02-24
JP6692376B2 (en) 2020-05-13
JP2020102637A (en) 2020-07-02
JPWO2017135257A1 (en) 2018-11-29
WO2017135257A1 (en) 2017-08-10
KR102196105B1 (en) 2020-12-30
JP7108739B2 (en) 2022-07-28
KR20180081772A (en) 2018-07-17
TWI673803B (en) 2019-10-01

Similar Documents

Publication Publication Date Title
KR102080214B1 (en) Mounting apparatus and mounting method of an electronic component, and the manufacturing method of a package part
KR102156690B1 (en) Electronic component mounting device and mounting method, and method for manufacturing package component
KR101548557B1 (en) Electronic component mounting apparatus
KR101624004B1 (en) Mounting apparatus and mounting method
CN108666238B (en) Chip mounting device and method for manufacturing semiconductor device
KR102186384B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
JP6717630B2 (en) Electronic component mounting equipment
EP2059112B1 (en) Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component
CN112331582B (en) Chip mounting apparatus and method for manufacturing semiconductor device
TWI752603B (en) Mounting device for electronic parts
KR102417464B1 (en) Electronic component bonding apparatus
JP4093854B2 (en) Electronic component mounting equipment
JP2020074483A (en) Electronic component implementation apparatus
JP7410826B2 (en) Pin misalignment measuring device and die feeding device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant