Nothing Special   »   [go: up one dir, main page]

KR20160075326A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20160075326A
KR20160075326A KR1020150176673A KR20150176673A KR20160075326A KR 20160075326 A KR20160075326 A KR 20160075326A KR 1020150176673 A KR1020150176673 A KR 1020150176673A KR 20150176673 A KR20150176673 A KR 20150176673A KR 20160075326 A KR20160075326 A KR 20160075326A
Authority
KR
South Korea
Prior art keywords
wafer
protective tape
divided
adhesive layer
along
Prior art date
Application number
KR1020150176673A
Other languages
English (en)
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160075326A publication Critical patent/KR20160075326A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 분할 예정 라인을 따라 개질층이 형성되는 웨이퍼의 표면에 보호 테이프를 접착시키고, 보호 테이프측을 척 테이블에 유지하여 연삭수를 공급하면서 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하며, 웨이퍼를 개개의 디바이스로 분할할 때에, 웨이퍼의 외주에 이지러짐을 발생시키지 않고 실시할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
분할 예정 라인을 따라 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인을 따라 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 연삭수를 공급하면서 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하고, 개질층을 파단 기점으로 하여 분할 예정 라인을 따라 웨이퍼를 개개의 디바이스 칩으로 분할하는 이면 연삭 공정을 포함하며, 이면 연삭 공정을 실시하기 전에, 웨이퍼의 표면에 자외선을 조사함으로써 점착층이 경화되는 보호 테이프를 접착시키는 보호 테이프 접착 공정과, 웨이퍼의 표면에 접착된 보호 테이프에 자외선을 조사하여 점착층을 경화시키는 점착층 경화 공정을 실시한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스 칩을 제조하고 있다.
전술한 반도체 웨이퍼의 분할 예정 라인을 따른 절단은, 통상, 다이싱 소(dicing saw)라고 불리고 있는 절삭 장치에 의해 행해지고 있다. 이 절삭 장치는, 반도체 웨이퍼나 광디바이스 웨이퍼 등의 피가공물을 유지하는 척 테이블과, 이 척 테이블에 유지된 피가공물을 절삭하기 위한 절삭 수단과, 척 테이블과 절삭 수단을 상대적으로 이동시키는 절삭 이송 수단을 구비하고 있다. 절삭 수단은, 스핀들과 이 스핀들에 장착된 절삭 블레이드 및 스핀들을 회전 구동하는 모터를 구비한 스핀들 유닛을 포함하고 있다. 절삭 블레이드는 원반형의 베이스와 이 베이스의 측면 외주부에 장착된 환형의 절삭날로 이루어져 있고, 절삭날은 예컨대 입자 직경 3 ㎛ 정도의 다이아몬드 지립을 전기 주조에 의해 베이스에 고정하여 두께 20 ㎛ 정도로 형성되어 있다.
그런데, 절삭 블레이드는 20 ㎛ 정도의 두께를 갖기 때문에, 디바이스를 구획하는 분할 예정 라인으로서는 폭이 50 ㎛ 정도 필요하게 되어, 웨이퍼의 면적에 대해 분할 예정 라인이 차지하는 면적 비율이 커서, 생산성이 나쁘다고 하는 문제가 있다.
한편, 최근 반도체 웨이퍼 등의 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 위치시켜 펄스 레이저 광선을 조사하는, 내부 가공이라고 불리는 레이저 가공 방법도 실용화되어 있다. 내부 가공이라고 불리는 이러한 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼의 한쪽 면측으로부터 내부에 집광점을 맞춰 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 이 개질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 웨이퍼를 파단하여 분할하는 기술이다(예컨대, 특허문헌 1 참조).
전술한 바와 같이 분할 예정 라인을 따라 개질층이 형성된 웨이퍼의 분할 예정 라인을 따라 외력을 부여하여, 웨이퍼를 개개의 디바이스 칩으로 분할하는 방법으로서, 환형의 프레임에 장착된 다이싱 테이프에, 분할 예정 라인을 따라 개질층이 형성된 웨이퍼를 접착시키고, 다이싱 테이프를 확장시킴으로써 웨이퍼에 인장력을 부여하여, 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 웨이퍼를 개개의 디바이스 칩으로 분할하는 기술이 하기 특허문헌 2에 개시되어 있다.
또한, 분할 예정 라인을 따라 개질층이 연속적으로 형성된 웨이퍼의 표면에 보호 테이프를 접착시키고, 보호 테이프측을 척 테이블에 유지하며, 그 후 연삭수를 공급하면서 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하고, 웨이퍼를 개개의 디바이스 칩으로 분할하는 기술이 하기 특허문헌 3에 개시되어 있다.
[특허문헌 1] 일본 특허 공개 제2004-160493호 공보 [특허문헌 2] 일본 특허 공개 제2005-223282호 공보 [특허문헌 3] 일본 특허 공개 제2013-165229호 공보
그러나, 분할 예정 라인을 따라 개질층이 연속적으로 형성된 웨이퍼의 표면에 보호 테이프를 접착시키고, 보호 테이프측을 척 테이블에 유지하여, 연삭수를 공급하면서 웨이퍼의 이면을 연삭함으로써 미리 정해진 두께로 형성하며, 웨이퍼를 개개의 디바이스 칩으로 분할하면, 분할된 디바이스 칩끼리 서로 접촉하여 디바이스 칩의 측면에 미세한 이지러짐이 발생하고, 이에 따라 디바이스 칩의 품질을 저하시킨다고 하는 문제가 있다.
본 발명은 이러한 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 분할 예정 라인을 따라 개질층이 형성된 웨이퍼의 표면에 보호 테이프를 접착시키고, 보호 테이프측을 척 테이블에 유지하여, 연삭수를 공급하면서 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하며, 웨이퍼를 개개의 디바이스 칩으로 분할할 때에, 웨이퍼의 외주에 이지러짐을 발생시키지 않으면서 실시할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
전술한 주된 기술 과제를 해결하기 위해서, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 디바이스가 형성된 디바이스 영역과, 이 디바이스 영역을 둘러싸는 외주 잉여 영역을 표면에 갖는 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 자외선을 조사함으로써 점착층이 경화되는 보호 테이프를 웨이퍼의 표면에 접착시키는 보호 테이프 접착 공정과, 웨이퍼의 표면에 접착된 보호 테이프에 자외선을 조사하여 상기 점착층을 경화시키는 점착층 경화 공정과, 웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인을 따라 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 상기 점착층 경화 공정 및 상기 개질층 형성 공정을 실시한 후, 웨이퍼의 이면에 연삭수를 공급하면서 웨이퍼를 연삭하여 웨이퍼를 미리 정해진 두께로 박화(薄化)하고, 상기 개질층을 파단 기점으로 하여 상기 분할 예정 라인을 따라 웨이퍼를 개개의 디바이스 칩으로 분할하는 이면 연삭 공정을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 점착층 경화 공정은, 웨이퍼의 디바이스 영역에 대응하는 영역의 상기 보호 테이프에만 자외선을 조사하여 디바이스 영역과 대응하는 영역에서의 상기 보호 테이프의 점착층을 경화시킨다.
본 발명의 웨이퍼의 가공 방법에 의하면, 이면 연삭 공정을 실시하기 전에, 자외선을 조사함으로써 점착층이 경화되는 보호 테이프를 웨이퍼의 표면에 접착시키는 보호 테이프 접착 공정과, 웨이퍼의 표면에 접착된 보호 테이프에 자외선을 조사하여 점착층을 경화시키는 점착층 경화 공정을 실시하기 때문에, 이면 연삭 공정에 있어서, 웨이퍼가 개개의 디바이스 칩으로 분할되어도 경화된 점착층에 의해 유지되어 분할된 디바이스 칩끼리의 접촉이 회피되며, 이에 따라 디바이스 칩의 측면에 이지러짐을 발생시키는 일은 없다.
또한, 본 발명의 웨이퍼의 가공 방법에 있어서, 상기 점착층 경화 공정에서, 웨이퍼의 표면에 접착된 보호 테이프에 있어서의 웨이퍼의 디바이스 영역과 대응하는 영역에만 자외선을 조사하여 디바이스 영역과 대응하는 영역의 점착층을 경화시키고, 외주 잉여 영역과 대응하는 영역의 점착층을 경화시키지 않기 때문에, 웨이퍼의 표면에 접착된 보호 테이프에 있어서 웨이퍼의 외주 잉여 영역과 대응하는 영역의 점착층은 점착력이 유지되어 웨이퍼의 표면에 밀착되어 있기 때문에, 웨이퍼의 외주에 이지러짐을 발생시키는 일이 없고, 웨이퍼 표면을 오염시키는 일은 없다.
도 1은 반도체 웨이퍼의 사시도이다.
도 2는 보호 테이프 접착 공정을 도시한 설명도이다.
도 3은 점착층 경화 공정을 도시한 설명도이다.
도 4는 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 5는 개질층 형성 공정을 도시한 설명도이다.
도 6은 이면 연삭 공정을 도시한 설명도이다.
이하, 본 발명에 의한 웨이퍼의 가공 방법의 적합한 실시형태에 대해, 첨부 도면을 참조하여 상세히 설명한다.
도 1에는, 본 발명에 따라 가공되는 반도체 웨이퍼(2)의 사시도가 도시되어 있다. 반도체 웨이퍼(2)는, 두께가 예컨대 500 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있으며, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이와 같이 구성된 반도체 웨이퍼(2)는, 디바이스(22)가 형성되어 있는 디바이스 영역(23)과, 이 디바이스 영역(23)을 둘러싸는 외주 잉여 영역(24)을 구비하고 있다. 이하에서는, 분할 예정 라인(21)을 따라 이 반도체 웨이퍼(2)를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법에 대해 설명한다.
먼저, 자외선을 조사함으로써 점착층이 경화되는 보호 테이프를 반도체 웨이퍼(2)의 표면(2a)에 접착시키는 보호 테이프 접착 공정을 실시한다. 즉, 도 2의 (a) 및 도 2의 (b)에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에, 자외선을 조사함으로써 점착층(30)이 경화되는 보호 테이프(3)를 접착시킨다. 한편, 보호 테이프(3)는, 본 실시형태에서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어지는 시트형 기재(基材)의 표면에, 자외선을 조사함으로써 경화되는 점착층(30)이 두께 5 ㎛ 정도로 도포되어 있다.
전술한 보호 테이프 접착 공정을 실시했다면, 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)에 자외선을 조사하여 점착층을 경화시키는 점착층 경화 공정을 실시한다. 이 점착층 경화 공정에 대해, 도 3의 (a) 내지 도 3의 (c)를 참조하여 설명한다. 도 3의 (a) 내지 도 3의 (c)에 도시된 점착층 경화 공정의 실시형태에서는, 도 3의 (a)에 도시된 환형의 마스크(4)를 이용한다. 이 마스크(4)는, 외부 직경이 반도체 웨이퍼(2)의 외부 직경보다 크게 형성되고, 중앙부에 반도체 웨이퍼(2)의 디바이스 영역(23)(도 1 참조)과 대응하는 크기의 원형 개구(41)가 형성되어 있다. 이와 같이 형성된 마스크(4)를 도 3의 (b)에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 접착되어 있는 보호 테이프(3)의 표면에 배치한다. 이때, 마스크(4)에 형성된 원형 개구(41)를, 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 디바이스 영역(23)과 대응하는 영역(31)에 위치시킨다. 따라서, 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 외주 잉여 영역(24)과 대응하는 영역(32)은, 마스크(4)의 외주부에 의해 덮인 상태가 된다. 한편, 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 외주 잉여 영역(24)과 대응하는 영역(32)의 폭(L)[도 3의 (c) 참조]은, 웨이퍼의 종류에 따라 상이하지만 2 ㎜∼3 ㎜로 설정되어 있다. 이와 같이, 마스크(4)에 형성된 원형 개구(41)를, 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 디바이스 영역(23)과 대응하는 영역(31)에 위치시켜 배치했다면, 도 3의 (b)에 도시된 바와 같이 자외선 조사기(5)를 점등하여 마스크(4)에 형성된 원형 개구(41)를 통해 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 디바이스 영역(23)과 대응하는 영역(31)에 자외선을 조사한다. 이 결과, 도 3의 (c)에 도시된 바와 같이 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 디바이스 영역(23)과 대응하는 영역(31)의 점착층(301)이 경화되게 된다. 한편, 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 외주 잉여 영역(24)과 대응하는 영역(32)에는 자외선이 조사되지 않기 때문에, 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 외주 잉여 영역(24)과 대응하는 영역(32)의 점착층(302)은 경화되지 않고 점착력이 유지되어 있다.
한편, 전술한 보호 테이프 접착 공정은, 후술하는 개질층 형성 공정 전에 실시하는 것이 바람직하지만 후술하는 이면 연삭 공정을 실시하기 전에 실시해도 좋다. 또한, 전술한 점착층 경화 공정은, 후술하는 개질층 형성 공정 전이어도 좋고 후술하는 이면 연삭 공정을 실시하기 전이어도 좋다. 그리고 점착층 경화 공정은, 보호 테이프(3)의 전면(全面)에 자외선을 조사하여 점착층(302)을 모두 경화시켜도 좋다.
다음으로, 웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인(21)을 따라 반도체 웨이퍼(2)에 대해 투과성을 갖는 파장의 레이저 광선을 조사하여, 반도체 웨이퍼(2)의 내부에 분할 예정 라인(21)을 따라 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 4에 도시된 레이저 가공 장치(6)를 이용하여 실시한다. 도 4에 도시된 레이저 가공 장치(6)는, 피가공물을 유지하는 척 테이블(61)과, 이 척 테이블(61) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(62)과, 척 테이블(61) 상에 유지된 피가공물을 촬상하는 촬상 수단(63)을 구비하고 있다. 척 테이블(61)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시되지 않은 이동 기구에 의해 도 4에 화살표 X로 나타내는 가공 이송 방향 및 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동하게 되도록 되어 있다.
상기 레이저 광선 조사 수단(62)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(621)의 선단에 장착된 집광기(622)로부터 펄스 레이저 광선을 조사한다. 또한, 상기 레이저 광선 조사 수단(62)을 구성하는 케이싱(621)의 선단부에 장착된 촬상 수단(63)은, 본 실시형태에서는 가시 광선에 의해 촬상하는 CCD 등의 통상의 촬상 소자 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 이 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 이 광학계에 의해 포착된 적외선에 대응하는 전기 신호를 출력하는 적외선 촬상 소자 등으로 구성되어 있고, 촬상한 화상 신호를 도시되지 않은 제어 수단에 보낸다.
전술한 레이저 가공 장치(6)를 이용하여 실시하는 개질층 형성 공정에 대해, 도 4 및 도 5를 참조하여 설명한다. 이 개질층 형성 공정은, 먼저 전술한 도 4에 도시된 레이저 가공 장치(6)의 척 테이블(61) 상에, 상기 보호 테이프 접착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(3)측을 배치한다. 그리고, 도시되지 않은 흡인 수단에 의해 척 테이블(61) 상에서 보호 테이프(3)를 통해 반도체 웨이퍼(2)를 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(61)은, 도시되지 않은 가공 이송 수단에 의해 촬상 수단(63) 바로 아래에 위치하게 된다.
척 테이블(61)이 촬상 수단(63) 바로 아래에 위치하게 되면, 촬상 수단(63) 및 도시되지 않은 제어 수단에 의해, 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트(alignment) 작업을 실행한다. 즉, 촬상 수단(63) 및 도시되지 않은 제어 수단은, 반도체 웨이퍼(2)의 제1 방향으로 형성되어 있는 분할 예정 라인(21)과, 분할 예정 라인(21)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(62)의 집광기(622)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 레이저 광선 조사 위치의 얼라인먼트를 수행한다. 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 제1 방향에 대해 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라인먼트가 수행된다. 이때, 반도체 웨이퍼(2)의 분할 예정 라인(21)이 형성되어 있는 표면(2a)은 하측에 위치하고 있으나, 촬상 수단(63)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응하는 전기 신호를 출력하는 적외선 촬상 소자 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 이면(2b)으로부터 투과하여 분할 예정 라인(21)을 촬상할 수 있다.
이상과 같이 하여 척 테이블(61) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(21)을 검출하여, 레이저 광선 조사 위치의 얼라인먼트가 행해졌다면, 도 5의 (a)에서 도시된 바와 같이 레이저 광선을 조사하는 레이저 광선 조사 수단(62)의 집광기(622)가 위치하는 레이저 광선 조사 영역으로 척 테이블(61)을 이동시켜, 미리 정해진 분할 예정 라인(21)의 일단[도 5의 (a)에 있어서 좌단]을 레이저 광선 조사 수단(62)의 집광기(622) 바로 아래에 위치시킨다. 다음으로, 집광기(622)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 두께 방향 중간부에 위치시킨다. 그리고, 집광기(622)로부터, 실리콘 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(61)을 도 5의 (a)에 있어서 화살표 X1로 나타내는 방향으로 미리 정해진 이송 속도로 이동시킨다. 그리고, 도 5의 (b)에서 도시된 바와 같이 레이저 광선 조사 수단(62)의 집광기(622)의 조사 위치가 분할 예정 라인(21)의 타단의 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지하고, 척 테이블(61)의 이동을 정지한다. 이 결과, 반도체 웨이퍼(2)의 내부에는, 분할 예정 라인(21)을 따라 개질층(25)이 형성된다.
한편, 상기 개질층 형성 공정에서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원 : YAG 펄스 레이저
파장 : 1064 ㎚
반복 주파수 : 50 ㎑
평균 출력 : 0.5 W
집광 스폿 직경 : φ5 ㎛
가공 이송 속도 : 300 ㎜/초
전술한 바와 같이 미리 정해진 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시했다면, 척 테이블(61)을 화살표 Y로 나타내는 방향으로, 반도체 웨이퍼(2)에 형성된 분할 예정 라인(21)의 간격만큼 인덱싱 이송하여(인덱싱 이송 공정), 상기 개질층 형성 공정을 수행한다. 이와 같이 하여 제1 방향으로 형성된 모든 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시했다면, 척 테이블(61)을 90도 회동시켜, 상기 제1 방향으로 형성된 분할 예정 라인(21)에 대해 직교하는 방향으로 연장되는 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실행한다.
상기 개질층 형성 공정을 실시했다면, 연삭수를 공급하면서 반도체 웨이퍼(2)의 이면을 연삭하여 미리 정해진 두께로 형성하고, 개질층(25)을 파단 기점으로 하여 분할 예정 라인(21)을 따라 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 6의 (a)에 도시된 연삭 장치(7)를 이용하여 실시한다. 도 6의 (a)에 도시된 연삭 장치(7)는, 피가공물을 유지하는 척 테이블(71)과, 이 척 테이블(71)에 유지된 피가공물을 연삭하는 연삭 수단(72)을 구비하고 있다. 척 테이블(71)은, 상면에서 피가공물을 흡인 유지하도록 구성되어 있고, 도시되지 않은 회전 구동 기구에 의해 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 회전하게 된다. 연삭 수단(72)은, 스핀들 하우징(731)과, 이 스핀들 하우징(731)에 회전 가능하게 지지되며 도시되지 않은 회전 구동 기구에 의해 회전되는 스핀들(732)과, 이 스핀들(732)의 하단에 장착된 마운터(733)와, 이 마운터(733)의 하면에 부착된 연삭 휠(734)을 구비하고 있다. 이 연삭 휠(734)은, 원환형의 베이스(735)와, 이 베이스(735)의 하면에 환형으로 장착된 복수의 연삭 지석(736)으로 이루어져 있고, 체결 볼트(737)에 의해 베이스(735)가 마운터(733)의 하면에 부착되어 있다. 한편, 전술한 연삭 장치(7)를 구성하는 스핀들(732)에는 축심을 따라 형성된 연삭수 공급 통로가 형성되어 있고, 이 연삭수 공급 통로를 통해 연삭 지석(736)에 의한 연삭 영역에 연삭수를 공급하도록 되어 있다.
전술한 연삭 장치(7)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 6의 (a)에 도시된 바와 같이 척 테이블(71)의 상면(유지면)에, 반도체 웨이퍼(2)의 표면에 접착되어 있는 보호 테이프(3)측을 배치한다. 그리고, 보호 테이프(3)를 통해 도시되지 않은 흡인 수단에 의해 척 테이블(71) 상에 반도체 웨이퍼(2)를 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(71) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 보호 테이프(3)를 통해 척 테이블(71) 상에 반도체 웨이퍼(2)를 흡인 유지했다면, 척 테이블(71)을 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(72)의 연삭 휠(734)을 도 6의 (a)에 있어서 화살표 B로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 6의 (b)에 도시된 바와 같이 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 연삭 지석(736)을 접촉시키고, 연삭 휠(734)을 화살표 C로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(71)의 유지면에 대해 수직인 방향]으로 미리 정해진 양만큼 연삭 이송한다. 이와 같이 하여 이면 연삭 공정을 실시할 때에는, 연삭 지석(736)에 의한 연삭 영역에 연삭수가 공급된다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 미리 정해진 두께(예컨대 100 ㎛)로 형성되고, 개질층(25)이 형성되어 강도가 저하되어 있는 분할 예정 라인(21)을 따라 개개의 디바이스 칩으로 분할된다. 한편, 개개로 분할된 복수의 디바이스 칩은, 그 표면에 보호 테이프(3)가 접착되어 있기 때문에, 뿔뿔이 흩어지지 않고 반도체 웨이퍼(2)의 형태가 유지된다.
전술한 이면 연삭 공정에서는, 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 디바이스 영역(23)과 대응하는 영역(31)의 점착층(301)이 경화되어 있기 때문에, 연삭 중에 반도체 웨이퍼(2)가 개개의 디바이스 칩으로 분할되어도, 경화된 점착층(301)에 의해 유지됨으로써 분할된 디바이스 칩끼리의 접촉이 회피되어 디바이스 칩의 측면에 이지러짐을 발생시키는 일은 없다. 또한, 전술한 실시형태에서는 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)에 있어서 반도체 웨이퍼(2)의 외주 잉여 영역(24)과 대응하는 영역(32)의 점착층(302)은 경화되지 않고 점착력이 유지되어 반도체 웨이퍼(2)의 표면(2a)에 밀착되어 있기 때문에, 반도체 웨이퍼(2)의 외주에 이지러짐을 발생시키는 일이 없고, 반도체 웨이퍼(2)의 표면(2a)을 오염시키는 일은 없다.
2: 반도체 웨이퍼 21: 분할 예정 라인
22: 디바이스 25: 개질층
3: 보호 테이프 4: 마스크
5: 자외선 조사기 6: 레이저 가공 장치
61: 레이저 가공 장치의 척 테이블 62: 레이저 광선 조사 수단
622: 집광기 7: 연삭 장치
71: 연삭 장치의 척 테이블 72: 연삭 수단
734: 연삭 휠

Claims (2)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 디바이스가 형성된 디바이스 영역과, 이 디바이스 영역을 둘러싸는 외주 잉여 영역을 표면에 갖는 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    자외선을 조사함으로써 점착층이 경화되는 보호 테이프를 웨이퍼의 표면에 접착시키는 보호 테이프 접착 공정과,
    웨이퍼의 표면에 접착된 보호 테이프에 자외선을 조사하여 상기 점착층을 경화시키는 점착층 경화 공정과,
    웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인을 따라 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
    상기 점착층 경화 공정 및 상기 개질층 형성 공정을 실시한 후, 웨이퍼의 이면에 연삭수를 공급하면서 웨이퍼를 연삭하여 웨이퍼를 미리 정해진 두께로 박화(薄化)하고, 상기 개질층을 파단 기점으로 하여 상기 분할 예정 라인을 따라 웨이퍼를 개개의 디바이스 칩으로 분할하는 이면 연삭 공정
    을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 점착층 경화 공정은, 웨이퍼의 디바이스 영역에 대응하는 영역의 상기 보호 테이프에만 자외선을 조사하여, 디바이스 영역과 대응하는 영역의 상기 보호 테이프의 점착층을 경화시키는 것인 웨이퍼의 가공 방법.
KR1020150176673A 2014-12-19 2015-12-11 웨이퍼의 가공 방법 KR20160075326A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014257621A JP2016119370A (ja) 2014-12-19 2014-12-19 ウエーハの加工方法
JPJP-P-2014-257621 2014-12-19

Publications (1)

Publication Number Publication Date
KR20160075326A true KR20160075326A (ko) 2016-06-29

Family

ID=56130296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150176673A KR20160075326A (ko) 2014-12-19 2015-12-11 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US9490155B2 (ko)
JP (1) JP2016119370A (ko)
KR (1) KR20160075326A (ko)
CN (1) CN105720008A (ko)
SG (1) SG10201509978VA (ko)
TW (1) TWI662611B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054467A (ko) * 2017-11-13 2019-05-22 삼성전자주식회사 캐리어 기판의 디본딩 방법, 이를 수행하기 위한 장치 및 이를 포함하는 반도체 칩의 싱귤레이팅 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11668864B2 (en) 2016-12-22 2023-06-06 Analog Devices, Inc. Thin optical filter arrays
JP7075242B2 (ja) * 2018-02-28 2022-05-25 株式会社ディスコ 被加工物の加工方法
JP7083572B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP7157861B1 (ja) 2021-10-15 2022-10-20 リンテック株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004160493A (ja) 2002-11-13 2004-06-10 Disco Abrasive Syst Ltd レーザー加工方法
JP2005223282A (ja) 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2013165229A (ja) 2012-02-13 2013-08-22 Disco Abrasive Syst Ltd 光デバイスウェーハの分割方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796240B2 (ja) * 2001-05-09 2011-10-19 株式会社ディスコ 半導体ウエーハの研削方法
JP4494728B2 (ja) * 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5595716B2 (ja) * 2009-11-18 2014-09-24 株式会社ディスコ 光デバイスウエーハの加工方法
US9064686B2 (en) * 2010-04-15 2015-06-23 Suss Microtec Lithography, Gmbh Method and apparatus for temporary bonding of ultra thin wafers
JP2012074659A (ja) * 2010-09-30 2012-04-12 Disco Abrasive Syst Ltd 研削方法
KR101751046B1 (ko) * 2011-02-01 2017-06-26 삼성전자 주식회사 웨이퍼 다이싱 프레스 및 그의 반도체 웨이퍼 다이싱 시스템
JP2014017462A (ja) * 2012-03-02 2014-01-30 Fujifilm Corp 半導体装置の製造方法
JP6026222B2 (ja) * 2012-10-23 2016-11-16 株式会社ディスコ ウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004160493A (ja) 2002-11-13 2004-06-10 Disco Abrasive Syst Ltd レーザー加工方法
JP2005223282A (ja) 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2013165229A (ja) 2012-02-13 2013-08-22 Disco Abrasive Syst Ltd 光デバイスウェーハの分割方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054467A (ko) * 2017-11-13 2019-05-22 삼성전자주식회사 캐리어 기판의 디본딩 방법, 이를 수행하기 위한 장치 및 이를 포함하는 반도체 칩의 싱귤레이팅 방법

Also Published As

Publication number Publication date
US20160181141A1 (en) 2016-06-23
TW201624557A (zh) 2016-07-01
US9490155B2 (en) 2016-11-08
TWI662611B (zh) 2019-06-11
CN105720008A (zh) 2016-06-29
JP2016119370A (ja) 2016-06-30
SG10201509978VA (en) 2016-07-28

Similar Documents

Publication Publication Date Title
US9685377B2 (en) Wafer processing method
TWI638396B (zh) Wafer processing method
JP5770677B2 (ja) ウェーハの加工方法
JP4769560B2 (ja) ウエーハの分割方法
KR101473498B1 (ko) 광 디바이스 웨이퍼의 가공 방법
KR102198123B1 (ko) 웨이퍼의 가공 방법
US9640420B2 (en) Wafer processing method
KR102272434B1 (ko) 웨이퍼의 가공 방법
TWI760532B (zh) 晶圓加工方法
KR20150142597A (ko) 웨이퍼 가공 방법
TWI574314B (zh) Wafer processing method
CN106992151B (zh) 晶片的加工方法
JP2009206162A (ja) ウエーハの分割方法
JP2008294191A (ja) ウエーハの分割方法
KR20160075326A (ko) 웨이퍼의 가공 방법
JP6147982B2 (ja) ウエーハの加工方法
JP2008042110A (ja) ウエーハの分割方法
KR20170066251A (ko) 웨이퍼의 가공 방법
KR102084269B1 (ko) 레이저 가공 장치 및 보호막 피복 방법
CN107808847B (zh) 芯片间隔维持方法
JP2015023135A (ja) ウエーハの加工方法
KR20170000330A (ko) 웨이퍼의 가공 방법
JP7473414B2 (ja) ウエーハの加工方法
JP2018088438A (ja) ウェーハの加工方法
JP2015222756A (ja) ウエーハの加工方法および分割装置

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application