Nothing Special   »   [go: up one dir, main page]

KR20140133085A - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20140133085A
KR20140133085A KR1020130052660A KR20130052660A KR20140133085A KR 20140133085 A KR20140133085 A KR 20140133085A KR 1020130052660 A KR1020130052660 A KR 1020130052660A KR 20130052660 A KR20130052660 A KR 20130052660A KR 20140133085 A KR20140133085 A KR 20140133085A
Authority
KR
South Korea
Prior art keywords
layer
temperature
buffer layer
initial buffer
gas
Prior art date
Application number
KR1020130052660A
Other languages
English (en)
Inventor
장정훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130052660A priority Critical patent/KR20140133085A/ko
Priority to EP14162571.5A priority patent/EP2802012B1/en
Priority to US14/264,398 priority patent/US9401405B2/en
Priority to CN201410195598.4A priority patent/CN104143567B/zh
Publication of KR20140133085A publication Critical patent/KR20140133085A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예의 반도체 소자는 실리콘 기판과, 실리콘 기판 위에 배치되며 질화 알루미늄(AlN)을 포함하는 초기 버퍼층 및 초기 버퍼층 위에 배치되며 반도체 화합물을 포함하는 소자층을 포함하고, 실리콘 기판의 실리콘 격자와 초기 버퍼층의 AlN 격자가 서로 직접 접촉된다.

Description

반도체 소자 및 그의 제조 방법{Semiconductor device and method for manufacturing the device}
실시예는 반도체 소자 및 그의 제조 방법에 관한 것이다.
GaN 같은 Ⅲ-Ⅴ족 화합물 반도체는 넓고 조정이 용이한 밴드갭 에너지를 가지는 등 많은 장점으로 인해 광 전자 공학 분야(optoelectronics) 등에 널리 사용된다. 이러한 GaN은 통상적으로 사파이어(sapphire) 기판이나 실리콘 카바이드(SiC) 기판 상에 성장되는데, 이러한 기판은 대구경에 적합하지 않고, 특히 SiC 기판은 가격이 비싼 문제점을 갖는다.
도 1은 일반적인 반도체 소자를 나타내는 도면으로서, 기판(5) 및 n형 GaN 층(7)으로 구성된다.
전술한 제반 문제를 해결하기 위해, 사파이어 기판이나 실리콘 카바이드 기판보다 값이 싸고 대구경이 용이하며 열전도도가 우수한 실리콘 기판(5)이 사용되고 있다. 그러나, GaN과 실리콘 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등과 같은 다양한 문제가 대두된다. 예를 들어, 고온(HT:High Temperature)에서 성장된 n형 GaN 층(7)을 냉각시키는 동안 발생하는 인장 응력(tensile strain)에 의해 크랙이 야기될 수 있다.
이를 해결하기 위해, 실리콘 기판(5) 상에 AlN과 같은 초기 버퍼층(미도시)을 형성할 수 있다. 그러나, 이 경우에도 AlN의 성장 온도, 실리콘과 AlN 간의 큰 격자 부정합 등에 의해 피트가 발생할 수도 있다. 특히, AlN 초기 버퍼층과 실리콘 기판(5) 사이에 대략 5 Å 내지 10 Å 두께의 SiN막(9)이 형성될 뿐만 아니라 초기 버퍼층에 핀홀(pinhole)이 생성될 수 있는 문제점이 있다.
전술한 이유로 인해, 실리콘 기판(5)을 사용하더라도 이러한 제반 문제들을 야기하지 않는 양호한 특성을 제공할 수 있는 구조를 가지는 반도체 소자가 요구된다.
실시예는 초기 버퍼층에 핀홀이 형성되지 않은 반도체 소자 및 그의 제조 방법을 제공한다.
실시예의 반도체 소자는, 실리콘 기판; 상기 실리콘 기판 위에 배치되며 질화 알루미늄(AlN)을 포함하는 초기 버퍼층; 및 상기 초기 버퍼층 위에 배치되며 반도체 화합물을 포함하는 소자층을 포함하고, 상기 실리콘 기판의 실리콘 격자와 상기 초기 버퍼층의 AlN 격자가 서로 직접 접촉된다.
상기 초기 버퍼층의 반치 전폭(FWHM)은 600 arcsec 내지 1000 arcsec이고, 상기 초기 버퍼층의 거칠기는 0.1 ㎚ 내지 0.3 ㎚의 제곱 평균 제곱근 값을 갖고, 상기 초기 버퍼층은 50 ㎚ 내지 300 ㎚의 두께를 가질 수 있다.
다른 실시예의 반도체 소자 제조 방법은, 실리콘 기판 상에 초기 버퍼층을 형성하는 단계; 및 상기 초기 버퍼층 상에 소자층을 형성하는 단계를 포함하고, 상기 초기 버퍼층을 형성하는 단계는 챔버 내부에서 사이 실리콘 기판을 제1 온도로 가열하는 단계; 상기 챔버 내부의 온도를 제1 온도보다 낮은 제2 온도로 낮추는 단계; 상기 챔버 내부가 상기 제2 온도를 유지하는 동안 알루미늄을 포함하는 제1 가스를 제1 소정 기간 동안 플로우시키는 단계; 및 상기 제1 소정 기간이 경과된 후, 상기 반응 챔버의 내부 온도가 상기 제2 온도보다 높은 온도에서 상기 제1 가스와 함께 질소를 포함하는 제2 가스를 플로우시키는 단계를 포함한다.
상기 반도체 소자 제조 방법은 상기 제1 가스가 플로우되기 이전에, 상기 챔버 내부의 온도를 상기 제2 온도로 유지시키는 단계를 더 포함할 수 있다.
상기 제1 소정 기간은 5초 내지 15초이고, 상기 제2 온도와 상기 제3 온도 간의 차는 200 내지 300이고, 상기 제2 온도는 750 ℃ 내지 850 ℃일 수 있다. 상기 제2 가스에 대해 제1 가스가 공급되는 비율은 1 : 100 내지 1 : 1500 일 수 있다.
실시예에 따른 반도체 소자 및 그의 제조 방법은 1050 ℃ 내지 1150 ℃보다 낮은 750 ℃ 내지 850 ℃의 온도에서 알루미늄을 포함하는 제1 가스를 프리 플로우시킨 후에 750 ℃ 내지 850 ℃보다 높은 1000 ℃ 내지 1100 ℃온도에서 질소를 포함하는 제2 가스를 제1 가스와 함께 플로우시키므로, AlN 초기 버퍼층에 크고 깊은 많은 핀홀이 생성됨을 방지하여 AlN 초기 버퍼층과 실리콘 기판 사이에 질화 규소(SiN)의 생성되지 않을 뿐만 아니라 표면 모폴로지(surface morphology) 및 결정성이 개선될 수 있다.
도 1은 일반적인 반도체 소자를 나타내는 도면이다.
도 2는 일 실시예에 의한 반도체 소자(100)의 단면도를 나타낸다.
도 3a 및 도 3b는 기존의 반도체 소자에서 120 ㎚의 두께로 형성된 AlN 초기 버퍼층의 평면도를 나타낸다.
도 4a 및 도 4b는 실시예에 의한 반도체 소자에서 120 ㎚의 두께로 형성된 AlN 초기 버퍼층의 평면도를 나타낸다.
도 5a 내지 도 5e를 참조하여 도 2에 예시한 반도체 소자의 제조 방법을 설명한다.
도 6은 실시예에 따라 초기 버퍼층을 형성하기 위한 가스의 플로우를 설명하기 위한 그래프이다.
도 7은 실시예에 의한 초기 버퍼층을 형성하는 반도체 소자 제조 방법을 설명하기 위한 플로우차트이다.
도 8은 도 2에 예시한 반도체 소자를 이용하여 수직형 발광 소자를 구현한 실시예에 의한 반도체 소자의 단면도를 나타낸다.
도 9a 내지 도 9c는 도 8에 예시한 반도체 소자의 실시예에 의한 제조 방법을 설명하기 위한 단면도들이다.
도 10은 도 2에 예시한 반도체 소자를 이용하여 HEMT를 구현한 실시예에 따른 반도체 소자의 단면도이다.
도 11은 실시예에 따른 발광소자 패키지의 단면도이다.
도 12는 실시예에 따른 조명 유닛의 사시도이다.
도 13은 실시예에 따른 백라이트 유닛의 분해 사시도이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 일 실시예에 의한 반도체 소자(100)의 단면도를 나타낸다.
도 2에 예시된 반도체 소자(100)는 기판(10), 버퍼층(20), 제1 중간층(30), 제2 중간층(40) 및 소자층(50)을 포함한다.
기판(10)은 (111) 결정면을 주면으로서 갖는 실리콘(Si) 기판일 수 있다.
버퍼층(20)은 기판(10) 상에 배치되며, 초기 버퍼층(22) 및 전이층(24)을 포함할 수 있다.
초기 버퍼층(22)은 실리콘 기판(10)으로부터 실리콘 원자가 확산되는 것을 막아 멜트 백(melt-back)을 방지하는 역할과, 실리콘 기판(10)을 패시베이션(passivation)하는 역할과, 압축 응력(compressive strain)을 초기 버퍼층(22)의 상부 층에 인가하는 역할을 수행할 수 있다. 이를 위해, 초기 버퍼층(22)은 예를 들어 질화 알루미늄(AlN), 알루미늄 비소(AlAs), 질화 갈륨(GaN), 알루미늄 질화 갈륨(AlGaN) 및 실리콘 카바이드(SiC) 중 적어도 하나를 포함할 수 있다.
특히, 실시예에 의하면, 초기 버퍼층(22)은 AlN으로 이루어질 수 있다.
도 3a 및 도 3b는 기존의 반도체 소자에서 120 ㎚의 두께로 형성된 AlN 초기 버퍼층의 평면도를 나타낸다.
기존의 경우, AlN으로 이루어진 초기 버퍼층(22)은 1050 ℃의 고온(HT:High Temperature)에서 성장된다. 이와 같이 고온에서 AlN을 성장시킬 경우, 알루미늄막을 뚫고 질소(N)가 실리콘 기판(10)까지 침투하여 실리콘 기판(10)과 AlN 초기 버퍼층(22) 사이에 질화 규소(SiN)가 형성되며, 도 3a 및 도 3b에 도시된 바와 같이 AlN 초기 버퍼층(22)에 핀 홀(pinhole)(110)이 생길 수 있다. 이와 같이, 실리콘 기판(10)과 초기 버퍼층(22) 사이에 질화 규소(SiN)가 존재할 경우, 실리콘 기판(10)의 실리콘 격자와 초기 버퍼층(22)의 AlN 격자가 직접 접촉될 수 없다.
또한, 기존의 경우, 초기 버퍼층(22)이 (002) 결정면을 주면으로 가질 때, X-ray 로킹(rocking) 곡선의 반치전폭(FWHM:Full Width at Half Maximum)은 웨이퍼의 플랫(flat)한 부분에서 1289 arcsec이고, 웨이퍼의 중앙부분에서 1262 arcsec이고, 웨이퍼의 플랫한 부분을 제외한 다른 부분에서 1167 arcsec일 수 있다. 여기서, 1 arcsec는 (1/3600)°를 의미한다.
또한, 기존의 경우, AlN 초기 버퍼층의 거칠기(roughness)를 살펴보면, 도 3a의 경우 제곱 평균 제곱근(RMS:Root Mean Square)은 1.29 ㎚이고 도 3b의 경우 RMS는 1.64 ㎚이다.
도 4a 및 도 4b는 실시예에 의한 반도체 소자에서 120 ㎚의 두께로 형성된 AlN 초기 버퍼층의 평면도를 나타낸다.
전술한 기존과 달리, 실시예에 의하면, 1050 ℃보다 낮은 750 ℃ 내지 850 ℃의 저온에서 초(ultra) 알루미늄막을 먼저 형성한 이후 온도를 1000 ℃ 내지 1100 ℃까지 증가시켜 AlN을 성장시키므로, 실리콘 기판(10)과 초기 버퍼층(22) 사이에 질화 규소(SiN)가 존재하지 않는다. 이와 같이, 실리콘 기판(10)과 초기 버퍼층(22) 사이에 질화 규소(SiN)가 존재하지 않을 경우, 실리콘 기판(10)의 실리콘 격자가 초기 버퍼층(22)의 AlN 격자와 직접 접촉될 수 있다.
따라서, 도 4a 및 도 4b에 예시된 바와 같이, 초기 버퍼층(22)에 생기는 핀홀(120)의 크기와 개수 및 그(120)의 깊이가 기존(110)보다 더 적고 더 얕아질 수 있다.
또한, 실시예의 경우, AlN 초기 버퍼층(22)이 (002) 결정면을 주면으로 가질 때, X-ray 로킹 곡선의 반치전폭(FWHM)은 웨이퍼의 플랫한 부분에서 934 arcsec이고, 웨이퍼의 중앙부분에서 888 arcsec이고, 웨이퍼의 플랫한 부분을 제외한 다른 부분에서 963 arcsec이다. 이와 같이, 실시예에 의한 초기 버퍼층(22)의 반치 전폭은 600 arcsec 내지 1000 arcsec의 값을 가질 수 있다.
또한, 실시예의 경우, AlN 초기 버퍼층(22)의 거칠기(roughness)를 살펴보면, 도 4a의 경우 RMS는 0.18 ㎚이고 도 4b의 경우 RMS는 0.21 ㎚이다. 이와 같이, 실시예에 의한 초기 버퍼층(22)의 거칠기는 0.1 ㎚ 내지 0.3 ㎚ RMS을 갖는다.
또한, 초기 버퍼층(22)은 수십 또는 수백 나노 미터의 두께(T)를 가질 수 있으며, 예를 들어 50 ㎚ 내지 300 ㎚의 두께를 가질 수 있다.
결국, 전술한 바와 같이, 실시예에 의한 반도체 소자는 기존보다 개선된 표면 모폴로지(surface morphology) 및 개선된 결정성을 가질 수 있다.
한편, 전이층(24)은 초기 버퍼층(22)과 제1 중간층(30) 사이에 배치된다. 전이층(24)은 다양한 형태의 구조를 가질 수 있다.
예를 들어, 전이층(24)은 적어도 하나의 AlN/AlxGa1 - xN 초격자 단위층을 포함할 수 있다. 여기서, AlN/AlxGa1 - xN 초격자 단위층은 AlN 초격자층과 AlxGa1 - xN 초격자층으로 이루어진 이중층 구조일 수 있다. 여기서, 0 < x < 1이다. AlN/AlxGa1 - xN 초격자 단위층에서, AlN 초격자층 및 AlxGa1 - xN 초격자층의 상대적인 위치는 제한이 없다. 예를 들면, AlN 초격자층은 버텀층(bottom layer)이고 AlxGa1 - xN 초격자층은 AlN 초격자 층 상에 적층된 탑층(top layer)일 수 있다. 또는, AlN/AlxGa1 - xN 초격자 단위층에서, AlxGa1 - xN 초격자층은 버텀층이고 AlN 초격자층은 AlxGa1 - xN 초격자층 상에 적층되는 탑층일 수도 있다.
예를 들어, 전이층(24)은 복수의 AlN/AlxGa1 - xN 초격자 단위층을 포함할 수 있다. 이때, 전이층(24)은 초기 버퍼층(22)으로부터의 거리에 따라 Al 및 Ga의 농도 구배를 갖는다. 예를 들어, 복수의 AlN/AlxGa1 - xN 초격자 단위층은 초기 버퍼층(22)으로부터의 거리가 멀수록 x 값이 점차 작아질 수 있다.
또는, 전이층(24)은 적어도 하나의 AlGaN 층을 포함할 수도 있다.
또는, 전이층(24)은 초기 버퍼층(22) 상에 배치된 AlGaN 층 및 AlGaN 층 상에 배치된 GaN 층을 포함할 수도 있다.
전술한 전이층(24)은 초기 버퍼층(22)으로부터 GaN 소자층(50)까지 격자 상수가 완만하게 전이되도록 유도하여, 점차적으로 증가되는 압축 응력을 GaN 소자층(50)에 부여할 수 있다. 따라서, 열 팽창 계수의 차이로 인해 실리콘 기판(10)으로부터 야기되는 인장 응력이 효과적으로 보상될 수 있고, 크랙의 발생 가능성을 제거함으로써 결정성을 향상시킬 수 있다.
또한, AlN 초기 버퍼층(22)에서 야기되는 피트(pit)를 효과적으로 융합(merge)시킬 수 있고, 쓰레딩 전위(TD:Threading Dislocation)를 감소시켜 GaN 소자층(50)의 표면 모폴로지를 개선시킬 수 있으며, 전위를 벤딩(bending)하여 감소시키므로 초기 버퍼층(22)으로부터 GaN 소자층(50)에 이르기까지 향상된 결정성을 가지는 구조를 얻을 수 있다. 게다가, 크랙의 발생 가능성이 제거될 수 있으므로, 전자의 이동도가 증가될 수도 있다.
한편, 전이층(24)의 상부에 적어도 하나의 중간층 예를 들어, 도 2에 예시된 바와 같이, 제1 및 제2 중간층(30, 40) 중 적어도 하나가 배치될 수 있다.
제1 중간층(30)은 전이층(24)과 제2 중간층(40) 사이에 배치되며, 소자층(50)으로 압축 응력을 인가하며, 언도프된(undopoed) 반도체 화합물을 포함할 수 있다. 예를 들어, 제1 중간층(30)은 언도프된 반도체 화합물로서 언도프된 GaN (이하, "uGaN"이라 한다)을 포함할 수 있다. 제1 중간층(30)은 초기 버퍼층(22)과 전이층(24)이 알루미늄(Al)과 같은 금속을 포함함으로써 소자층(50)의 결정성이 악화됨을 회복(recovery)시키는 역할을 한다.
제2 중간층(40)은 제1 중간층(30)과 소자층(50) 사이에 배치되며, 제1 중간층(30)으로부터 소자층(50)으로 인가되는 과도한 압축 응력을 감쇄시키는 역할을 한다. 이를 위해, 제2 중간층(40)은 AlyGa1 - yN (여기서, 1 < y < 1)을 포함할 수 있다. 예를 들어, y는 0.6 내지 0.8일 수 있으며 제2 중간층(40)의 두께는 15 ㎚ 내지 25 ㎚일 수 있다.
또한, 제2 중간층(40)이 1000 ℃ 내지 1100 ℃의 고온(HT)으로 형성될 경우, 소자층(50)의 결정성과 표면 모폴로지가 더욱 향상될 수 있다.
한편, 소자층(50)은 제2 중간층(40) 상에 배치되며, 반도체 화합물을 포함할 수 있다. 예를 들어, 소자층(50)은 도핑된 GaN을 포함할 수 있다.
도 2에 도시된 반도체 소자(100)에서 초기 버퍼층(22)과 소자층(50)의 사이에 배치되는 전이층(24), 제1 및 제2 중간층(30, 40)은 초기 버퍼층(22)의 이해를 돕기 위한 일 례에 불과하며, 실시예는 이에 국한되지 않는다. 즉, 초기 버퍼층(22)과 소자층(50) 사이에 이들 층(24, 30, 40) 이외에 다른 층이 더 배치될 수도 있고, 이들 층(24, 30, 40) 중 일부만이 배치될 수도 있고, 이들 층(24, 30, 40)이 배치되지 않을 수도 있음은 물론이다.
이하, 도 5a 내지 도 5e를 참조하여 도 2에 예시한 반도체 소자(100)의 제조 방법을 설명한다. 본 예에서는 기판(10)은 실리콘 기판이며, 초기 버퍼층(22)은 AlN을 포함하고, 전이층(24)은 AlGaN을 포함하고, 제1 중간층(30)은 uGaN을 포함하고, 제2 중간층(40)은 고온(HT) AlyGa1 - yN을 포함한 경우를 예시한다. 그러나, 도 2에 예시한 반도체 소자(100)는 본 예에서 설명하는 방법에 국한되지 않고 다양한 다른 방법으로 제조될 수도 있음은 물론이다.
도 5a 내지 도 5e는 도 2에 예시된 반도체 소자(100)의 제조 방법을 설명하기 위한 단면도들이다.
도 6은 실시예에 따라 초기 버퍼층(22)을 형성하기 위한 가스의 플로우(flow)를 설명하기 위한 그래프이다.
도 7은 실시예에 의한 초기 버퍼층(22)을 형성하는 반도체 소자 제조 방법을 설명하기 위한 플로우차트이다.
먼저, 실리콘 기판(10)을 준비하고 도 6에 도시된 바와 같이 챔버 내부에서 실리콘 기판(10)을 제1 온도로 가열한다(제132 단계). 예를 들어, 실리콘 기판(10)을 950 ℃로 가열할 수 있다. 이때, 실리콘 기판(10)의 제곱 센티미터에 대해 분당 50 ㎤ 내지 150 ㎤의 량으로 챔버에 수소(H2)를 플로우시키면서 챔버 내부의 온도를 950 ℃으로부터 제1 온도(T1)인 1050 ℃ 내지 1150 ℃ 예를 들어 1100 ℃로 증가시켜, 대략 10분 정도로 유지시킬 수 있다. 이후, 초기 버퍼층(22)을 성장시키는 동안 수소가 공급되는 량은 일정하게 유지된다. 수소를 공급하는 이유는 실리콘 기판(10) 상에 자연 산화막을 제거하는 역할과, 전구체(precursor)로 금속 유기 화합물인 MO 소스를 운반하는 역할과, 분위기(ambient) 가스의 역할을 위해서이다.
이후, 제132 단계 후에, 챔버 내부의 온도를 제1 온도(T1)인 1050 ℃ 내지 1150 ℃로부터 제2 온도(T2)로 낮춘다(제134 단계). 예를 들어, 챔버 내부의 온도가 제1 온도(T1)로부터 제2 온도(T2)로 천이하는 제1 소정 기간(P1:t1 ~ t2)은 7분 30초일 수 있으나 이에 국한되지 않는다.
제134 단계 후에, 제1 가스가 플로우되기 이전에, 챔버 내부의 온도를 제2 온도(T2)로 제2 소정 기간(P2:t2 ~ t3) 동안 유지시켜, 챔버 내부의 온도를 안정화시킨다(제136 단계). 제1 온도(T1)로부터 제2 온도(T2)로 챔버 내부의 온도를 안정화시키기 위한 제2 소정 기간(P2)은 0분 내지 5분 예를 들어 3분일 수 있다.
만일, 제2 온도(T2)가 750 ℃보다 작다면 추후에 알루미늄과 질소가 결합하기 어려울 수 있고, 제2 온도(T2)가 850 ℃보다 크다면 추후에 질소가 알루미늄 금속층(22A)을 침투하여 실리콘 기판(10)까지 도달함으로써 질화 규소가 초기 버퍼층(22)과 실리콘 기판(10) 사이에 존재하고 핀홀이 생길 수 있다. 따라서, 실시예에 의하면, 제2 온도(T2)는 750 ℃ 내지 850 ℃로서 제3 온도(T3)보다 낮을 수 있다.
이후, 제136 단계 후에, 챔버 내부가 제2 온도를 유지하는 동안, 챔버 내부에 질소를 포함하는 제2 가스가 공급되지 않는 상태에서 알루미늄을 포함하는 제1 가스만을 제3 소정 기간(P3:t3 ~ t4) 동안 프리 플로우(pre-flow)시켜 도 5a에 예시된 바와 같이 초 알루미늄막(22A)을 실리콘 기판(10) 위에 증착시킨다(제138 단계).
여기서, 제1 가스란, 알루미늄을 포함하는 가스로서, 예를 들어, Trimethylaluminum(Al2(CH3)5)(TMAl) 가스를 의미할 수 있다. 제3 소정 기간(P3) 동안 TMAl 가스가 프리 플로우되는 량은 분당 약 100 마이크로 몰(umol:micro moles) 내지 150 umol일 수 있다.
만일, 제3 소정 기간(P3)이 5초보다 작으면 초 알루미늄막(22A)이 얇게 증착되어, 추후에 질소를 포함하는 제2 가스를 플로우시킬 때 질소가 초 알루미늄막(22A)을 침투하여 핀홀이 쉽게 발생할 수 있다. 또한, 제3 소정 기간(P3)이 15초보다 크면 초기 버퍼층(22) 상부에 형성되는 소자층(50)의 결정성이 악화될 수 있다. 따라서, 제3 소정 기간(P3)은 5 초 내지 15초 예를 들면 10초일 수 있다.
이후, 제138 단계 후에, 즉, 제3 소정 기간(P3)이 경과된 후, 반응 챔버 내부의 온도를 제2 온도보다 높은 온도로 증가시키고 제2 가스를 제1 가스와 함께 플로우시켜 도 5b에 예시된 바와 같이, 실리콘 기판(10) 위에 AlN의 초기 버퍼층(22)의 성장을 완성한다(제140 단계). 여기서, 제2 가스란 질소를 포함하는 가스로서, 예를 들어 암모니아(NH3) 가스를 의미할 수 있다.
제140 단계에 대해 보다 구체적으로 설명하면 다음과 같다.
먼저, 반응 챔버 내부의 온도를 제2 온도(T2)로부터 제3 온도(T3)까지 제4 소정 기간(P4) 동안 상승시키면서, 암모니아 가스를 제2 가스로서 반응 챔버에 플로우시킨다. 제3 온도(T3)는 제2 온도(T2)보다 높을 수 있으며, 제2 온도(T2)와 제3 온도(T3) 간의 차이는 200 내지 300일 수 있다. 예를 들어, 제3 온도(T3)는 1000 ℃ 내지 1100 ℃일 수 있다. 또한, 제4 소정 기간(P4)은 3분 내지 15분 예를 들어 10분일 수 있다. 암모니아 가스가 공급되는 제4 소정 기간(P4) 동안 알루미늄을 포함하는 제1 가스도 공급된다. 제3 소정 기간(P3) 동안 프리 플로우되는 량보다 더 많은 량의 제1 가스가 제4 소정 기간(P4) 동안 공급될 수 있다. 예를 들어, 제4 소정 기간(P4) 동안 플로우되는 제1 가스의 량은 200 umol 내지 300 umol일 수 있다. 또한, 수소(H2)의 체적당 0.01% 미만의 량으로 암모니아 가스인 제2 가스를 공급할 수 있다.
다음, 반응 챔버 내부의 온도가 제3 온도(T3)까지 상승한 이후 즉, 시간(t5) 이후에, 제1 및 제2 가스가 함께 플로우된다. 여기서, 제2 가스에 대한 제1 가스의 공급 비율(즉, 제1 가스 : 제2 가스)은 1 : 100 내지 1 : 1500일 수 있다.
만일, 전술한 바와 달리, AlN의 초기 버퍼층(22)을 형성하기 위해 제1 및 제2 가스가 공급되는 동안 챔버 내부의 온도가 제2 온도(T2)보다 높은 제3 온도(T3)의 고온으로 유지될 경우, 제2 가스에 포함된 질소가 도 5a에 예시된 초 알루미늄막(22A)을 침투하여 실리콘 기판(10)에 도달할 수 있다. 이 경우, 실리콘 기판(10)과 초기 버퍼층(22) 사이에 질화 규소(SiN)가 생성될 뿐만 아니라 AlN 초기 버퍼층(22)에 큰 크기의 깊고 많은 핀홀이 생길 수 있다.
그러나, 전술한 실시예에서와 같이, 제3 온도(T3)보다 낮은 제2 온도(T2)에서 알루미늄을 포함하는 제1 가스를 프리 플로우시킨 후 즉, 시간(t4) 이후에 제2 온도(T2)보다 높은 온도에서 질소를 포함하는 제2 가스를 제1 가스와 함께 플로우시키면 질소(N)이 확산이 덜 활발해져서 초 알루미늄막(22A)을 침투하기 어렵게 된다. 따라서, AlN 초기 버퍼층(22)과 실리콘 기판(10) 사이에 질화 규소(SiN)의 생성이 방지될 수 있을 뿐만 아니라 AlN 초기 버퍼층(22)에 큰 크기의 깊고 많은 핀홀의 생성이 방지될 수 있다.
이후, 도 5c에 예시된 바와 같이, AlN 초기 버퍼층(22) 상에 AlGaN을 포함하는 전이층(24)을 형성한다.
이후, 도 5d에 예시된 바와 같이 AlGaN 전이층(24) 상에 uGaN을 포함하는 제1 중간층(30)을 형성한다.
이후, 도 5e에 예시된 바와 같이 uGaN의 제1 중간층(30) 상에 고온(HT) AlyGa1-yN 층을 제2 중간층(40)으로서 형성할 수 있다.
이후, 소자층(50)으로서 n형 GaN이 도 2에 예시된 바와 같이 제2 중간층(40)의 상부에 형성될 수 있다.
도 5a 내지 도 5e를 참조한 전술한 공정에서, Ga, Al 및 N은 금속 유기 화학 기상 증착(MOCVD:Metal Organic Chemical Vapor Deposition)법에 의해 성장될 수 있다. 즉, 트리메틸 갈륨(TMG:Trimethyl Gallium), TMAl 및 암모니아(NH3)를 포함하는 전구체 물질을 이용하여, MOCVD법으로 Ga, Al 및 N을 포함하는 구조가 각각 형성될 수 있다.
한편, 도 2에 예시된 반도체 소자(100)는 다양한 분야에 이용될 수 있다. 예를 들어, 도 2의 반도체 소자(100)는 발광 다이오드(LED:Light Emitting Diode) 같은 발광 소자에 적용될 수 있으며, 예를 들어 수평형 발광 소자 및 수직형 발광 소자에 적용될 수 있다.
도 8은 도 2에 예시한 반도체 소자(100)를 이용하여 수직형 발광 소자를 구현한 실시예에 의한 반도체 소자(100-1)의 단면도를 나타낸다.
도 8에 예시된 수직형 발광 소자를 구현한 반도체 소자(100-1)는 도전형 지지 기판(58), 제1 도전형 반도체층(56), 활성층(54), 제2 도전형 반도체층(52), 제2 중간층(40), 제1 중간층(30) 및 버퍼층(20)을 포함한다. 도 8에 예시된 버퍼층(20), 제1 중간층(30) 및 제2 중간층(40)은 도 2에 예시된 버퍼층(20), 제1 중간층(30) 및 제2 중간층(40)에 각각 해당하므로 동일한 참조부호를 사용하였으며 이들에 대한 상세한 설명은 생략한다. 또한, 도 8에 예시된 발광 구조물(52, 54, 56) 및 도전형 지지 기판(58)은 도 2에 예시된 소자층(50)의 일 실시예(50A)에 대응한다.
도전형 지지 기판(58)은 오믹층(ohmic)(미도시) 및 반사층(미도시)과 함께 제1 전극의 역할을 할 수 있으므로 전기 전도도가 우수한 금속을 사용할 수 있고, 발광 소자 작동시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용할 수 있다. 여기서, 오믹층과 반사층은 주지 관용 기술이므로 이들에 대한 상세한 설명을 생략한다. 또는, 별도의 제1 전극(미도시)이 도전형 지지 기판(58)의 하부에 배치될 수도 있다.
예를 들어, 도전형 지지 기판(58)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다.
또한, 도전형 지지 기판(58)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.
발광 구조물(52, 54, 56)은 도전형 지지 기판(58) 상에 배치된 제1 도전형 반도체층(56), 제1 도전형 반도체층(56) 상에 배치된 활성층(54), 및 활성층(54) 상에 배치된 제2 도전형 반도체층(52)을 포함할 수 있다.
제1 도전형 반도체층(56)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있으며, AlkInzGa(1-k-z)N (0 ≤ k ≤ 1, 0 ≤ z ≤ 1, 0 ≤ k+z ≤ 1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(56)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중에서 선택되는 적어도 하나로 형성될 수 있다. 또한, 제1 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
활성층(54)은 제1 도전형 반도체층(56)을 통해 주입되는 정공(또는, 전자)과, 제2 도전형 반도체층(52)을 통해서 주입되는 전자(또는, 정공)가 서로 만나서, 활성층(54)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(54)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(54)은 트리메틸 갈륨(TMG) 가스, 암모니아(NH3) 가스, 질소 가스(N2) 및 트리메틸 인듐(TMIn:Trimethyl Indium) 가스가 주입되어 다중 양자우물구조가 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(54)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs 및 GaP(InGaP)/AlGaP 중 어느 하나, 또는 그 이상의 페어 구조로 형성될 수 있으나, 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(52)은 제2 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있으며, InkAlzGa1 -k- zN (0 ≤ k ≤ 1, 0 ≤ z ≤ 1, 0 ≤ k+z ≤ 1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(52)이 n형 반도체층인 경우, 제2 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다.
전술한 발광 구조물에서, 제1 도전형 반도체층(56)은 p형 반도체층으로 이루어지고, 제2 도전형 반도체층(52)은 n형 반도체층으로 이루어지는 경우를 예시하였다. 그러나, 제1 도전형 반도체층(56)은 n형 반도체층으로 이루어지고, 제2 도전형 반도체층(52)은 p형 반도체층으로 이루어질 수도 있다. 즉, 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, 및 p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
또한, 발광 효율을 높이기 위해, 제2 도전형 반도체층(52)의 상측에 러프니스 구조(60)가 마련될 수 있다. 러프니스 구조(60)는 도 8에 예시된 바와 같이 톱니 구조일 수도 있고, 요철 구조일 수도 있으며, 이러한 톱니 구조 또는 요철 구조는 주기적이거나 비주기적으로 배열될 수 있다.
러프니스 구조(60)는 도 8에 예시된 바와 같이 버퍼층(20), 제1 중간층(30) 및 제2 중간층(40)에만 형성될 수도 있다. 또는, 러프니스 구조(60)는 도 8에 예시된 바와 달리 버퍼층(20)에만 형성되거나, 버퍼층(20)과 제1 중간층(30)에만 형성되거나, 버퍼층(20)과 제1 중간층(30)과 제2 중간층(40)과 제2 도전형 반도체층(52)에 모두 걸쳐서 형성될 수도 있다.
제2 도전형 반도체층(52) 상에는 제2 전극(70)이 형성될 수 있다. 제2 전극(70)은 금속으로 형성될 수 있으며, 오믹 특성을 갖는 반사 전극 재료로 형성될 수 있다. 예를 들어, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
이하, 도 5a 내지 도 5e 및 도 9a 내지 도 9c를 참조하여 도 8에 예시한 반도체 소자(100-1)의 제조 방법을 설명한다. 본 예에서는 기판(10)은 실리콘 기판이며, 초기 버퍼층(22)은 AlN을 포함하고, 전이층(24)은 AlGaN을 포함하고, 제1 중간층(30)은 uGaN을 포함하고, 제2 중간층(40)은 HT-AlyGa1 - yN을 포함하고, 제1 도전형 반도체층(56)은 p형 GaN을 포함하고, 제2 도전형 반도체층(52)은 n형 GaN을 포함하는 경우를 예시한다. 그러나, 도 8에 예시한 반도체 소자(100-1)는 이에 국한되지 않고 다양한 다른 방법으로 제조될 수도 있음은 물론이다.
도 9a 내지 도 9c는 도 8에 예시한 반도체 소자(100-1)의 실시예에 의한 제조 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5e에 대한 설명에서 전술한 바와 같이, 실리콘 기판(10), AlN 초기 버퍼층(22), AlGaN 전이층(24), uGaN 제1 중간층(30) 및 HT-AlxGa1 - xN 제2 중간층(40)을 형성한다.
이후, 도 9a에 예시된 바와 같이, 제2 도전형 반도체층(52)인 n형 GaN 층, 활성층(54), 제1 도전형 반도체층(56)인 p형 GaN 층 및 도전형 지지 기판(58)을 제2 중간층(40)의 상부에 순차적으로 적층하여 소자층(50A)으로서 형성한다.
이후, 도 9b에 예시된 바와 같이 실리콘 기판(10)을 습식 식각에 의해 제거한다.
이후, 도 9b에 예시된 결과물을 뒤집어서 도 9c에 예시된 바와 같이 러프니스 구조(60)와 제2 전극(70)을 형성한다.
이상에서, 도 2에 예시한 반도체 소자(100)를 이용하여 수직형 발광 소자를 구현한 실시예(100-1)에 대해 살펴보았지만 실시예는 이에 국한되지 않는다. 즉, 도 2에 예시된 반도체 소자(100)를 이용하여 수평형 발광 소자를 구현할 수도 있다. 이 경우, 도 9a에서 제1 도전형 반도체층(56)의 상부에 지지 기판(58)을 형성하는 대신에, 제2 도전형 반도체층(52)을 노출시키도록 제1 도전형 반도체층(56), 활성층(54) 및 제2 도전형 반도체층(52)을 메사 식각하고, 노출된 제2 도전형 반도체층(52)의 상부에 제2 전극(미도시)을 형성하고, 제1 도전형 반도체층(56)의 상부에 제1 전극(미도시)을 형성할 수 있다.
한편, 전술한 도 2에 예시된 반도체 소자(100)는 발광 소자뿐만 아니라 고전자 이동도 트랜지스터(HEMT:High Electron Mobility Transistor), 헤테로 구조 전계 효과 트랜지스터(HFET:Heterostructure Field Effect Transistor) 및 더블 HFET(DHFET:Double HFET) 등의 전력 소자에도 이용될 수 있다.
이하, 도 2에 예시된 반도체 소자(100)가 이용된 HEMT(100-2)에 대해 다음과 같이 첨부된 도면을 참조하여 설명한다. 여기서, 도 2에서와 동일한 참조부호는 동일한 소자를 의미하므로 이들에 대한 중복 설명을 생략한다.
도 10은 도 2에 예시한 반도체 소자(100)를 이용하여 HEMT를 구현한 실시예에 따른 반도체 소자(100-2)의 단면도이다.
도 10을 참조하면, 반도체 소자(100-2)는 기판(10), 초기 버퍼층(22), 전이층(24), 제1 중간층(30), 제2 중간층(40) 및 소자층(50B)을 포함한다.
소자층(50B)은 도 2에 예시한 소자층(50)에 대응하는 요소이다. 단, 소자층(50B)은 채널층(53), 언도프된(undoped) AlGaN(이하, uAlGaN) 층(57), n 형 또는 p 형 GaN 층(55), 게이트(G) 및 복수의 콘택(S, D)으로 구성된다.
채널층(53)은 언도프된 GaN을 포함하여 형성될 수 있으며, 제2 중간층(40)의 상부에 배치된다. uAlGaN 층(57)은 헤테로 접합(59)을 통해 채널층(53)의 상부에 배치된다. 또한, 금(Au) 같은 물질을 포함하여 구현 가능한 게이트 전극(G)이 uAlGaN 층(57) 상부에 배치된다.
채널층(53)에 의해 형성되는 채널이 n 형 채널인 경우, n 형 GaN 층(55)이 채널층(53)의 상부에서 uAlGaN 층(57)의 양측에 배치된다. 그러나, 채널층(53)에 의해 형성되는 채널이 p 형 채널인 경우, p 형 GaN 층(55)이 채널층(53)의 상부에서 uAlGaN 층(57)의 양측에 배치된다. GaN 층(55)은 채널층(53)에 매립된 구조일 수 있다.
적어도 하나의 콘택(S, D)이 GaN 층(55) 상에서 uAlGaN 층(57)의 양측에 배치된다. 여기서, 적어도 하나의 콘택은 Al로 구현될 수 있는 소스 콘택(S) 및 Al로 구현될 수 있는 드레인 콘택(D)을 포함할 수 있다. 소스 콘택(S)은 채널층(53) 상에 배치된 GaN 층(55)의 상부에 배치되고, 드레인 콘택(D)은 소스 콘택(D)과 이격되어 GaN 층(55)의 상부에 배치된다.
그 밖에, 도 2에 예시한 반도체 소자(100)는 광 검출기(photodetector), 게이트 바이폴라 접합 트랜지스터(gated bipolar junction transistor), 게이트 핫 전자 트랜지스터(gated hot electron transistor), 게이트 헤테로 구조 바이폴라 접합 트랜지스터(gated heterostructure bipolar junction transistor), 가스 센서(gas sensor), 액체 센서(liquid sensor), 압력 센서(pressure sensor), 압력 및 온도 같은 다기능 센서(multi-function sensor), 전력 스위칭 트랜지스터(power switching transistor), 마이크로파 트랜지스터(microwave transistor) 또는 조명 소자 등의 다양한 분야에 적용될 수도 있다.
이하, 수직형 발광 소자에 적용된 도 8에 예시된 반도체 소자(100-1)를 포함하는 발광 소자 패키지의 구성 및 동작을 설명한다.
도 11은 실시예에 따른 발광소자 패키지(200)의 단면도이다.
실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 패키지 몸체부(205)에 설치된 제1 및 제2 리드 프레임(213, 214)과, 패키지 몸체부(205)에 배치되어 제1 및 제2 리드 프레임(213, 214)과 전기적으로 연결되는 발광 소자(220)와, 발광 소자(220)를 포위하는 몰딩 부재(240)를 포함한다.
패키지 몸체부(205)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있으며, 발광 소자(220)의 주위에 경사면이 형성될 수 있다.
제1 및 제2 리드 프레임(213, 214)은 서로 전기적으로 분리되며, 발광 소자(220)에 전원을 제공하는 역할을 한다. 또한, 제1 및 제2 리드 프레임(213, 214)은 발광 소자(220)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수도 있으며, 발광 소자(220)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 소자(220)는 도 8에 예시된 반도체 소자(100-1)를 포함할 수 있으나 이에 한정되는 것은 아니다.
발광 소자(220)는 도 11에 예시된 바와 같이 제1 또는 제2 리드 프레임(213, 214) 상에 배치되거나, 패키지 몸체부(205) 상에 배치될 수도 있다.
발광 소자(220)는 제1 및/또는 제2 리드 프레임(213, 214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 도 11에 예시된 발광 소자(220)는 제1 및 제2 리드 프레임(213, 214)과 와이어(230)를 통해 전기적으로 연결되지만, 실시예는 이에 국한되지 않는다.
몰딩 부재(240)는 발광 소자(220)를 포위하여 보호할 수 있다. 또한, 몰딩 부재(240)는 형광체를 포함하여, 발광 소자(220)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 12는 실시예에 따른 조명 유닛(300)의 사시도이다. 다만, 도 12의 조명 유닛(300)은 조명 시스템의 한 예이며, 이에 한정되는 것은 아니다.
실시예에서 조명 유닛(300)은 케이스 몸체(310)와, 케이스 몸체(310)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(320)와, 케이스 몸체(310)에 설치된 발광 모듈부(330)를 포함할 수 있다.
케이스 몸체(310)는 방열 특성이 양호한 재질로 형성되며, 금속 또는 수지로 형성될 수 있다.
발광 모듈부(330)는 기판(332)과, 기판(332)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.
기판(332)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(metal Core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 기판(332)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
기판(332) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 발광 소자 패키지(200) 각각은 적어도 하나의 발광 소자(220) 예를 들면 발광 다이오드(LED)를 포함할 수 있다. 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
발광 모듈부(330)는 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
연결 단자(320)는 발광 모듈부(330)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 연결 단자(320)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 연결 단자(320)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있다.
도 13은 실시예에 따른 백라이트 유닛(400)의 분해 사시도이다. 다만, 도 13의 백라이트 유닛(400)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
실시예에 따른 백라이트 유닛(400)은 도광판(410)과, 도광판(410) 아래의 반사 부재(420)와, 바텀 커버(430)와, 도광판(410)에 빛을 제공하는 발광 모듈부(440)를 포함한다. 바텀 커버(430)는 도광판(410), 반사 부재(420) 및 발광 모듈부(440)를 수납한다.
도광판(410)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 도광판(410)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl methacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
발광 모듈부(440)는 도광판(410)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.
발광 모듈부(440)는 도광판(410)과 접할 수 있으나 이에 한정되지 않는다. 구체적으로, 발광 모듈부(440)는 기판(442)과, 기판(442)에 탑재된 다수의 발광 소자 패키지(200)를 포함한다. 기판(442)은 도광판(410)과 접할 수 있으나 이에 한정되지 않는다.
기판(442)은 회로 패턴(미도시)을 포함하는 PCB일 수 있다. 다만, 기판(442)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 다수의 발광 소자 패키지(200)는 기판(442) 상에 빛이 방출되는 발광면이 도광판(410)과 소정 거리 이격되도록 탑재될 수 있다.
도광판(410) 아래에는 반사 부재(420)가 형성될 수 있다. 반사 부재(420)는 도광판(410)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 백라이트 유닛의 휘도를 향상시킬 수 있다. 반사 부재(420)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
바텀 커버(430)는 도광판(410), 발광 모듈부(440) 및 반사 부재(420) 등을 수납할 수 있다. 이를 위해, 바텀 커버(430)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
바텀 커버(430)는 금속 또는 수지로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
5, 10: 실리콘 기판 20: 버퍼층
22: 초기 버퍼층 24: 전이층
30: 제1 중간층 40: 제2 중간층
50, 50A, 50B: 소자층 52: 제2 도전형 반도체층
54: 활성층 56: 제1 도전형 반도체층
58: 도전형 지지 기판 60: 러프니스 구조
100, 100-1, 100-2: 반도체 소자
200: 발광 소자 패키지 205: 패키지 몸체부
213, 214: 리드 프레임 220: 발광 소자
230: 와이어 240: 몰딩 부재
300: 조명 유닛 310: 케이스 몸체
320: 연결 단자 330, 440: 발광 모듈부
400: 백라이트 유닛 410: 도광판
420: 반사 부재 430: 바텀 커버
440: 발광 모듈부

Claims (10)

  1. 실리콘 기판;
    상기 실리콘 기판 위에 배치되며 질화 알루미늄(AlN)을 포함하는 초기 버퍼층; 및
    상기 초기 버퍼층 위에 배치되며 반도체 화합물을 포함하는 소자층을 포함하고,
    상기 실리콘 기판의 실리콘 격자와 상기 초기 버퍼층의 AlN 격자가 서로 직접 접촉된 반도체 소자.
  2. 제1 항에 있어서, 상기 초기 버퍼층의 반치 전폭(FWHM)은 600 arcsec 내지 1000 arcsec인 반도체 소자.
  3. 제1 항에 있어서, 상기 초기 버퍼층의 거칠기는 0.1 ㎚ 내지 0.3 ㎚의 제곱 평균 제곱근 값을 갖는 반도체 소자.
  4. 제1 항에 있어서, 상기 초기 버퍼층은 50 ㎚ 내지 300 ㎚의 두께를 갖는 반도체 소자.
  5. 실리콘 기판 상에 초기 버퍼층을 형성하는 단계; 및
    상기 초기 버퍼층 상에 소자층을 형성하는 단계를 포함하고,
    상기 초기 버퍼층을 형성하는 단계는
    챔버 내부에서 사이 실리콘 기판을 제1 온도로 가열하는 단계;
    상기 챔버 내부의 온도를 제1 온도보다 낮은 제2 온도로 낮추는 단계;
    상기 챔버 내부가 상기 제2 온도를 유지하는 동안 알루미늄을 포함하는 제1 가스를 제1 소정 기간 동안 플로우시키는 단계; 및
    상기 제1 소정 기간이 경과된 후, 상기 반응 챔버의 내부 온도가 상기 제2 온도보다 높은 온도에서 상기 제1 가스와 함께 질소를 포함하는 제2 가스를 플로우시키는 단계를 포함하는 반도체 소자 제조 방법.
  6. 제5 항에 있어서, 상기 제1 가스가 플로우되기 이전에, 상기 챔버 내부의 온도를 상기 제2 온도로 유지시키는 단계를 더 포함하는 반도체 소자 제조 방법.
  7. 제5 항에 있어서, 상기 제1 소정 기간은 5초 내지 15초인 반도체 소자 제조 방법.
  8. 제5 항에 있어서, 상기 제2 온도와 상기 제3 온도 간의 차는 200 내지 300인 반도체 소자 제조 방법.
  9. 제5 항에 있어서, 상기 제2 온도는 750 ℃ 내지 850 ℃ 인 반도체 소자 제조 방법.
  10. 제5 항에 있어서, 상기 제2 가스에 대해 제1 가스가 공급되는 비율은 1 : 100 내지 1 : 1500인 반도체 소자 제조 방법.
KR1020130052660A 2013-05-09 2013-05-09 반도체 소자 및 그의 제조 방법 KR20140133085A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130052660A KR20140133085A (ko) 2013-05-09 2013-05-09 반도체 소자 및 그의 제조 방법
EP14162571.5A EP2802012B1 (en) 2013-05-09 2014-03-31 Method of manufacturing a semiconductor device
US14/264,398 US9401405B2 (en) 2013-05-09 2014-04-29 Semiconductor device and method of manufacturing the same
CN201410195598.4A CN104143567B (zh) 2013-05-09 2014-05-09 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130052660A KR20140133085A (ko) 2013-05-09 2013-05-09 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140133085A true KR20140133085A (ko) 2014-11-19

Family

ID=50389948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130052660A KR20140133085A (ko) 2013-05-09 2013-05-09 반도체 소자 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US9401405B2 (ko)
EP (1) EP2802012B1 (ko)
KR (1) KR20140133085A (ko)
CN (1) CN104143567B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216311A (ja) * 2014-05-13 2015-12-03 株式会社ニューフレアテクノロジー 半導体基板、半導体基板の製造方法および半導体装置
US9419081B2 (en) * 2014-08-21 2016-08-16 Honeywell International Inc. Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
CN105679899B (zh) * 2016-03-02 2018-01-12 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
US9923088B2 (en) * 2016-07-08 2018-03-20 Qorvo Us, Inc. Semiconductor device with vertically integrated pHEMTs
CN106449894B (zh) * 2016-12-08 2017-10-03 西安电子科技大学 基于双异质结的Ga2O3/GaN/SiC光电探测二极管及其制备方法
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
CN107068750B (zh) * 2016-12-31 2024-04-19 华南理工大学 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法
US20210135050A1 (en) * 2017-08-14 2021-05-06 Sony Corporation Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
CN107634128A (zh) * 2017-09-14 2018-01-26 厦门三安光电有限公司 氮化物半导体元件
CN107845565A (zh) * 2017-09-22 2018-03-27 叶顺闵 一种提高氮化镓器件电子迁移率及外延层质量方法
CN108767080A (zh) * 2018-05-31 2018-11-06 扬州乾照光电有限公司 基于AlN衬底的LED外延结构及生长方法和LED
CN109768125A (zh) * 2018-12-29 2019-05-17 晶能光电（江西）有限公司 硅基外延片生长方法
TWI698546B (zh) * 2019-06-20 2020-07-11 環球晶圓股份有限公司 具有氮化鋁成核層的基板及其製造方法
CN111653473B (zh) * 2020-04-26 2023-10-13 西安电子科技大学 一种散热增强的硅基氮化镓微波器件材料结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US8299451B2 (en) * 2005-11-07 2012-10-30 Showa Denko K.K. Semiconductor light-emitting diode
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) * 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
US8916906B2 (en) * 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
DE102011114665B4 (de) * 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements

Also Published As

Publication number Publication date
CN104143567A (zh) 2014-11-12
EP2802012B1 (en) 2020-03-04
US20140332849A1 (en) 2014-11-13
CN104143567B (zh) 2019-07-23
EP2802012A1 (en) 2014-11-12
US9401405B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
US9401405B2 (en) Semiconductor device and method of manufacturing the same
KR102066616B1 (ko) 반도체 소자
KR20130137773A (ko) 반도체 소자
KR20140018534A (ko) 발광 소자
KR102066615B1 (ko) 반도체 소자
KR101853640B1 (ko) 반도체 소자
KR20130006846A (ko) 발광소자
KR102018265B1 (ko) 반도체 소자
KR102007401B1 (ko) 발광소자
KR102712010B1 (ko) 발광소자 패키지
KR20130140413A (ko) 반도체 소자
KR102034709B1 (ko) 발광 소자
KR101992365B1 (ko) 발광 소자
KR102070979B1 (ko) 반도체 소자
KR102515587B1 (ko) 자외선 발광소자 및 조명시스템
KR102203024B1 (ko) 반도체 소자
KR20140058175A (ko) 반도체 소자
KR101838990B1 (ko) 발광소자 및 발광소자의 제조방법
KR102003000B1 (ko) 발광 소자
KR102464031B1 (ko) 발광 소자
KR102200075B1 (ko) 자외선 발광소자 및 조명시스템
KR20120059859A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20130102213A (ko) 발광소자
KR20130140412A (ko) 반도체 소자
KR20130006844A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application