Nothing Special   »   [go: up one dir, main page]

KR20140132275A - 화소 회로 및 그 구동 방법 - Google Patents

화소 회로 및 그 구동 방법 Download PDF

Info

Publication number
KR20140132275A
KR20140132275A KR1020140051823A KR20140051823A KR20140132275A KR 20140132275 A KR20140132275 A KR 20140132275A KR 1020140051823 A KR1020140051823 A KR 1020140051823A KR 20140051823 A KR20140051823 A KR 20140051823A KR 20140132275 A KR20140132275 A KR 20140132275A
Authority
KR
South Korea
Prior art keywords
transistor
pixel circuit
light emitting
voltage
field
Prior art date
Application number
KR1020140051823A
Other languages
English (en)
Inventor
타케시 오쿠노
마사유키 쿠메타
나오아키 코미야
료 이시이
에이지 칸다
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20140132275A publication Critical patent/KR20140132275A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광 소자와, 제 1, 제 2, 제 3, 및 제 4 트랜지스터를 갖는 화소 회로의 구동 방법으로서, 화소 회로는 제 1 또는 제 2 행에 배치된 제 1 또는 제 2 화소 회로를 갖고, 제 1 트랜지스터의 게이트 전극에 초기화 전원 전압을 공급한 후에 계조 데이터 전압을 공급하는 제 1 필드와, 발광 소자에 전원 전압을 공급하는 제 2 필드가 교대로 반복되고, 제 1 및 제 2 화소 회로의 데이터 선 중, 한 쪽에 제 1 필드의 전압이, 다른 쪽에 제 2 필드의 전압이 공급되고, 제 1 필드에 있어서, 제 1 화소 회로 또는 제 2 화소 회로의 데이터 선에 접속된 복수의 화소 회로에 계조 데이터 전압을 공급한 후에 제 2 필드의 전압을 공급한다.

Description

화소 회로 및 그 구동 방법{PIXEL CIRCUIT AND DRIVING METHOD THEREOF}
본 발명은 화소 회로 및 그 구동 방법에 관한 것이다.
최근, CRT 디스플레이(Cathode Ray Tube display)를 대신하는 표시 장치로서, 액정 표시 장치(Liquid Crystal Display Device:LCD)나 유기 EL 디스플레이 등의 자발광 소자를 이용한 유기 EL 표시 장치가 많이 사용되고 있다. 특히 유기 EL 디스플레이는 저소비 전력 및 박형 디스플레이로서 주목을 받고 있다.
유기 EL 디스플레이에서, 각 화소 회로의 구동 트랜지스터가 제어되어 발광 다이오드에 공급되는 전류량이 제어된다. 따라서, 각 화소에서 전류량에 대응하는 계조가 표시될 수 있다. 그러나, 구동 트랜지스터의 특성이 변동되면, 구동 트랜지스터의 특성 변동이 표시에 영향을 미칠 수 있어, 표시 품질이 저하될 수 있다.
구동 트랜지스터의 특성 변동에 따른 표시 품질의 저하를 방지하기 위해, 유기 EL 소자로 흐르는 전류를 일정하게 하는 정전류 회로가 사용될 수 있다. 정전류 회로에 의해 트랜지스터의 Vth(문턱값) 변동이 억제될 수 있다. 정전류 회로를 이용하여 트랜지스터의 Vth를 억제하는 기술은 Vth 보상 기술이라 한다.
Vth 보상 회로는 구동 트랜지스터의 Vth 변동에 의존하지 않고, 입력된 영상 데이터만으로 발광 소자에 공급되는 전류량을 제어할 수 있다. 따라서, 구동 트랜지스터의 Vth 변동이 효과적으로 보상될 수 있고, 유기 EL 디스플레이의 표시 균일성이 대폭 향상될 수 있다.그러나, 일반적으로, Vth 보상 회로는 6개의 트랜지스터와 1개의 용량 소자를 포함한다. 1 화소 당 사용되는 소자 수가 많아질수록, 고해상도의 구현이 어렵고, 제품의 수율이 저감될 수 있다.
특허문헌 1에서는, 종래보다도 적은 4개의 트랜지스터와 1개의 용량 소자를 포함하는 Vth 보상 회로가 개시되어 있다. 특허문헌 1에 개시된 Vth 보상회로는 서 종래의 Vth 보상 회로보다 적은 수의 소자들을 포함하므로, 1 화소 당 사용되는 소자 수가 적어 질 수 있다. 따라서, 특허문헌 1에 개시된 Vth 보상회로에 의해 고 해상도의 구현이 가능하고, 제품의 수율이 향상될 수 있다.
[선행기술문헌]
[특허 문헌]
[특허문헌 1]
일본국 특허 공개 2013-61452호 공보
특허문헌 1의 화소 회로에서 프로그레시브 구동의 경우(특허문헌1의 도 10 참조), 발광 트랜지스터의 제어를 수행하는 발광 제어 신호는 1 수평 기간마다 전환될 필요가 있어 신호 파형이 복잡해 진다. 발광 제어 신호가 단순화될 경우, 회로 크기가 작아질 수 있다. 또한, LTPS(Low Temperature Poly Silicon)과 같이 스캔 구동부가 내장되어 있는 회로일지라도 발광 제어 신호가 용이하게 생성될 수 있다. 본 발명의 목적은 1 화소 당 소자 수나 배선의 수를 감소시켜 고 해상도를 구현하고, 발광 제어 신호를 단순화함으로써, 구동 회로의 크기를 축소시킬 수 있는 화소 회로를 제공하는데 있다.
본 발명의 일 실시 형태에 따른 화소 회로의 구동 방법은 공급된 전류에 의해 계조가 결정되는 발광 소자; 게이트 전극에 공급되는 계조 데이터 전압에 따라 상기 발광 소자로 공급되는 전류의 크기를 제어하고, 제 1 단자가 데이터선에 접속된 제 1 트랜지스터; 상기 제 1 트랜지스터의 상기 게이트 전극과 상기 제 1 트랜지스터의 제 2 단자 사이에 접속된 제 2 트랜지스터; 상기 제 1 트랜지스터의 상기 제 2 단자와 상기 발광 소자 사이에 접속된 제 3 트랜지스터; 및 상기 제 1 트랜지스터의 게이트 전극과 초기화 전원 사이에 접속된 제 4 트랜지스터를 갖는 화소 회로의 구동 방법에 있어서, 상기 화소 회로는 제 1 행에 배치된 제 1 화소 회로와 제 2 행에 배치된 제 2 화소 회로를 갖고, 상기 제 4 트랜지스터를 온 함으로써, 상기 제 1 트랜지스터의 상기 게이트 전극에 상기 초기화 전원의 전압을 공급하고, 상기 데이터선에 상기 계조 데이터 전압을 공급하고, 상기 제 2 트랜지스터를 온함으로써, 상기 데이터선에 접속된 복수의 상기 화소 회로들의 상기 제 1 트랜지스터들의 상기 게이트 전극들에 상기 계조 데이터 전압을 순차 공급하고, 상기 제 3 트랜지스터를 오프함으로써 상기 발광 소자로의 전원 전압의 공급을 차단하는 제 1 필드와, 상기 데이터선에 상기 발광 소자를 발광시키는 상기 전원 전압을 공급하고, 상기 제 3 트랜지스터를 온함으로써 상기 발광 소자에 상기 전원 전압을 공급하는 제 2 필드가 교대로 반복되고, 상기 제 1 화소 회로의 데이터선과 상기 제 2 화소 회로의 데이터선 중 한 쪽에 상기 제 1 필드의 전압을 공급하고, 다른 쪽에 상기 제 2 필드의 전압을 공급하는 동작을 행한다.
이 화소 회로의 구동 방법에 따르면, 발광 제어 신호를 단순화할 수 있고, 구동 회로 규모를 작게 할 수 있으므로, 고 해상도에 유리하다.
또한, 다른 바람직한 실시 형태에 있어서, 상기 화소 회로는 상기 제 1 트랜지스터의 게이트 전극과 상기 초기화 전원 사이에 접속된 용량 소자를 갖고, 상기 초기화 전원은 상기 제 1 필드에서 공급되는 제 1 초기화 전원과, 상기 제 2 필드에서 공급되는 제 2 초기화 전원을 포함하고, 상기 용량 소자에 의한 용량 결합으로 상기 제 1 트랜지스터의 게이트 전극의 전위를 상기 제 1 트랜지스터의 전류량이 작아지도록 변화시키기 위해 상기 제 2 초기화 전원의 전압을 변화시킬 수 있다.
이 화소 회로의 구동 방법에 의하면, 화소 회로의 동작 시의 오 조정된 블랙 레벨을 억제할 수 있고, 저 소비 전력화에도 유리하다.
또한, 다른 바람직한 실시 형태에 있어서, 상기 제 1 화소 회로는 홀수 행의 화소 회로이고, 상기 제 2 화소 회로는 짝수 행의 화소 회로일 수 있다
이 화소 회로의 구동 방법에 의하면, 발광을 제어 신호를 단순화할 수 있고, 구동 회로 규모를 작게 할 수 있기 때문에 고 해상도에 유리하다.
본 발명의 일 실시 형태에 따른 화소 회로의 구동 방법은 공급된 전류에 의해 계조가 결정되는 발광 소자; 게이트 전극에 공급되는 계조 데이터 전압에 따라서 상기 발광 소자로 공급되는 전류의 크기를 제어하고, 제 1 단자가 데이터선에 접속되고, 제 2 단자가 상기 발광 소자의 한 쪽의 단자에 접속된 제 1 트랜지스터; 상기 제 1 트랜지스터의 상기 게이트 전극과 상기 제 1 트랜지스터의 상기 제 2 단자 사이에 접속된 제 2 트랜지스터; 및 상기 제 1 트랜지스터의 상기 게이트 전극과 초기화 전원 사이에 접속된 제 3 트랜지스터를 갖는 화소 회로의 구동 방법에 있어서, 상기 화소 회로는, 제 1 행에 배치된 제 1 화소 회로와 제 2 행에 배치된 제 2 화소 회로를 갖고, 상기 발광 소자의 다른 쪽의 단자에 접속된 제 1 상태와 제 2 상태를 포함하는 제 1 전원을 갖고, 상기 제 3 트랜지스터를 온함으로써, 상기 제 1 트랜지스터의 상기 게이트 전극에 상기 초기화 전원의 전압을 공급하고, 상기 데이터 선에 상기 계조 데이터 전압을 공급하고, 상기 제 2 트랜지스터를 온함으로써, 상기 데이터 선에 접속된 복수의 상기 화소 회로들의 상기 제 1 트랜지스터들의 상기 게이트 전극들에 상기 계조 데이터 전압을 순차 공급하고, 상기 발광 소자가 비발광으로 되도록 제어된 상기 제 1 상태의 상기 제 1 전원 전압을 공급하는 제 1 필드와, 상기 데이터선에 제 2 전원 전압을 공급하고, 상기 발광 소자가 발광하도록 제어된 상기 제 2 상태의 상기 제 1 전원 전압을 공급하는 제 2 필드가 교대로 반복되고, 상기 제 1 화소 회로의 데이터선과 상기 제 2 화소 회로의 데이터선 중 한 쪽에 상기 제 1 필드의 전압을 공급하고, 다른 쪽에 상기 제 2 필드의 전압을 공급한다.
이 화소 회로의 구동 방법에 따르면, 발광을 제어하는 신호를 단순화할 수 있고, 구동 회로 규모를 작게 할 수 있고, 단위 화소 회로의 소자 수를 줄일 수 있기 때문에, 고 해상도에 유리하다.
또한, 다른 바람직한 실시 형태에 있어서, 상기 화소 회로는, 상기 제 1 트랜지스터의 상기 게이트 전극과 상기 초기화 전원 사이에 접속된 용량 소자를 갖고, 상기 초기화 전원은 상기 제 1 필드에서 공급되는 제 1 초기화 전원과, 상기 제 2 필드에서 공급되는 제 2 초기화 전원을 포함하고, 상기 용량 소자에 의한 용량 결합으로 상기 제 1 트랜지스터의 게이트 전극의 전위를 상기 제 1 트랜지스터의 전류량이 작아지도록 변화시키기 위해 상기 제 2 초기화 전원의 전압을 변화시킬 수 있다.
이 화소 회로의 구동 방법에 의하면, 또한 동작 시의 오조정된 블랙 레벨을 억제할 수 있고, 저 소비 전력화에도 유리하다.
또한, 다른 바람직한 실시 형태에 있어서, 상기 제 1 화소 회로는 홀수 행의 화소 회로이고, 상기 제 2 화소 회로는 짝수 행의 화소 회로일 수 있다.
이 화소 회로의 구동 방법에 따르면, 발광을 제어하는 신호를 단순화할 수 있고, 구동 회로 규모를 작게 할 수 있고, 단위 화소 회로의 소자 수를 줄일 수 있기 때문에, 고 해상도에 유리하다.
본 발명의 화소 회로는, 1 화소 당 소자 수나 배선의 수를 감소시켜 고 해상도를 구현하고, 발광 제어 신호를 단순화함으로써, 구동 회로 크기를 축소시킬 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구성을 나타내는 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성을 나타내는 회로도이다.
도 3은 본 발명의 제1 실시 예에 따른 발광 표시 장치의 단위 화소의 회로 구성을 나타내는 도면이다.
도 4a 내지 도 4d는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 단위 화소의 동작을 나타내는 회로도이다.
도 5는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 단위 화소의 타이밍차트이다.
도 6은 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성의 타이밍차트이다.
도 7은 본 발명의 제2 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성을 나타내는 회로도이다.
도 8은 본 발명의 제2 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성의 타이밍차트이다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 발광 표시 장치의 단위 화소의 타이밍차트이다.
도 10은 본 발명의 제3 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성을 나타내는 회로도이다.
도 11은 본 발명의 제3 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성의 타이밍차트이다.
도 12는 종래 기술의 발광 표시 장치의 구체적인 회로 구성을 나타내는 회로도이다.
도 13은 종래 기술의 발광 표시 장치의 구체적인 회로 구성의 타이밍차트이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
(실시 형태 1)
이하, 도 1 내지 도 6을 사용하여 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구성 및 동작 방법이 설명될 것이다.
도 1은 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구성을 나타내는 도면이다.
도 1을 참조하면, 발광 표시 장치는 복수의 화소 회로들(100), 발광 구동부(10), 스캔 구동부(20), 및 데이터 구동부(30)를 포함한다. 화소 회로들(100)은 n행 m열의 매트릭스 형상으로 배치된다. 각 화소 회로(100)는 발광 구동부(10), 스캔 구동부(20), 및 데이터 구동부(30)에 의해 제어된다. 여기에서, n 및 m은 0보다 큰 정수이다. 또한, 예를 들어 n=3이면, n은 제 3 행에 배치된 화소 회로 군을 가리키고, m=3이면, m은 제 3 열에 배치된 화소 회로군을 가리킨다.
발광 구동부(10)는 발광 소자로제공되는 전원 전압의 공급 타이밍을 제어하는 구동 회로이다. 발광 구동부(10)는 각 행의 화소 회로(100)에 대응하여 구비된 발광 제어선들(11,12)에 발광 제어 신호들(EM(odd), EM(even))을 공급한다.
스캔 구동부(20)는 데이터의 쓰기(write)를 실행하는 행을 선택하기 위한 구동 회로이다. 스캔 구동부(20)는 각 행의 화소 회로들(100)에 대응하여 구비된 게이트 제어선들(21~24)에 순차적으로 게이트 제어 신호들(SCAN(n))을 공급한다. 따라서, 화소 회로들(100)은 행 단위로 그리고 순차적으로 선택된다.
데이터 구동부(30)는 입력된 영상 데이터에 기초하여 계조를 결정하고, 결정된 계조에 대응하는 데이터 전압을 화소 회로들(100)에 공급하는 구동 회로이다. 각 열의 화소 회로들(100)에 대응하여 2개의 데이터선들(31, 32)이 구비된다. 홀수 행의 화소 회로들(100)은 데이터선(31)에 연결되고, 짝수 행의 화소 회로들(100)은 데이터선(32)에 연결된다.
데이터 신호선들(31, 32)에는 각각 데이터 신호들(DTa(m), DTb(m))이 공급된다. 데이터 신호들(DTa(m), DTb(m))은 화소의 계조 데이터 전압(Vdata(m)) 및 발광 소자에 전류를 공급하는 애노드 전원(ELVDD)을 포함한다. 계조 데이터 전압(Vdata(m)) 및 애노드 전원(ELVDD)은 데이터 구동부(30)에 구비된 전환 회로에서 생성될 수 있다.
도 2는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성을 나타내는 회로도이다.
발광 표시 장치의 회소 구성으로서 도 2에는 도 1에 도시된 화소 회로(100) 및 전술한 데이터 구동부(30)에 구비된 전환 회로(SWITCHING CIRCUIT, 40)의 구체적인 회로 구성이 도시되었다. 도 2에 도시된 화소 회로의 트랜지스터들은 모두 p 채널 형일 수 있다,
도 2를 참조하면, 제 1 열 (m=1) 및 제 1 행(n=1)의 화소 회로(100A) 및 제 1 열 (m=1) 및 제 3 행 (n=3)의 화소 회로(100B)에서, 화소 회로(100A)의 스위치 트랜지스터(M3)와 화소 회로(100B)의 스위치 트랜지스터(M2)는 동시에 제어된다.
홀수 행의 화소 회로들(PIXEL(odd)) 각각의 발광 트랜지스터(M4)는 발광 제어 신호(EM(odd))에 의해 동시에 제어된다. 짝수 행의 화소 회로들(PIXEL(even)) 각각의 발광 트랜지스터(M4)는 발광 제어 신호(EM(even))에 의해 동시에 제어된다. 보다 구체적인 회로 동작은 후술될 것이나, 이러한 회로 구성에 의해, 보다 간단하게 발광 제어 신호로 홀수 행의 화소 회로들과 짝수 행의 화소 회로들이 교대로 발될 수 있다.
전환 회로(40)는 계조 데이터 전압(Vdata(m)odd, Vdata(m)even) 및 애노드 전원(ELVDD)을 제공받고, 2 개의 게이트 제어 신호들(DCTL 1,DCTL2)에 의해 제어된다.
게이트 제어 신호(DCTL1)에 의해 트랜지스터들(M6a(1), M6b(1), M6a(2), M6b(2))이 온 되면, 홀수 행의 화소 회로들(PIXEL(odd))에 계조 데이터 전압(Vdata(m)odd)이 공급되고, 짝수 행의 화소 회로들(PIXEL(even))에 애노드 전원(ELVDD)이 공급된다. 이러한 경우, 홀수 행의 화소 회로들(PIXEL(odd))에 계조 데이터 전압(Vdata(m)odd)의 쓰기가 수행되고, 짝수 행의 화소 회로들(PIXEL(even))에서 발광 소자들의 발광이 수행된다.
게이트 제어 신호(DCTL2)에 의해 트랜지스터들(M7a(1), M7b(1), M7a(2), M7b(2))이 온 되면, 홀수 행의 화소 회로들(PIXEL(odd))에 애노드 전원(ELVDD)이 공급되고, 짝수 행의 화소 회로들(PIXEL(even))에 계조 데이터 전압(Vdata(m)odd)이 공급된다. 이러한 경우, 짝수 행의 화소 회로들(PIXEL(even))에 계조 데이터 전압(Vdata(m)odd)의 쓰기가 수행되고, 홀수 행의 화소 회로들(PIXEL(odd))에서 발광 소자들의 발광이 수행된다.
도 3은 본 발명의 제1 실시 예에 따른 발광 표시 장치의 단위 화소의 회로 구성을 나타내는 도면이다.
도 3을 참조하면, 하나의 화소 회로는 4개의 트랜지스터들과 1개의 용량 소자로 구성되어 있다. 구체적으로, 하나의 화로 회로는 구동 트랜지스터(M1), 스위치 트랜지스터들(M2,M3), 발광 트랜지스터(M4), 용량 소자(Cst), 및 발광 소자(D1)를 포함하고, , 발광 소자(D1)는 다이오드와 기생 용량을 포함한다. 도 3에 도시된 화소 회로의 트랜지스터들은 p 채널 형일 수 있다. 발광 소자(D1)의 캐소드 전극은 캐소드 전원(ELVSS)에 접속된다. 구동 트랜지스터(M1)의 게이트 전극은 스위치 트랜지스터(M2)을 통해 초기화 전원(Vinit)에 접속된다. 구동 트랜지스터(M1)의 게이트 전극과 소스 전극 또는 드레인 전극의 한 쪽과의 사이에 스위치 트랜지스터(M3)가 접속된다.
구동 트랜지스터(M1)의 게이트 전극은 계조 데이터를 보존하는 용량 소자(Cst)의 한 쪽의 전극에 접속되고, 용량 소자(Cst)의 다른 쪽의 전극은 초기화 전원(Vinit)에 접속된다.. 구동 트랜지스터(M1)의 소스 전극 또는 드레인 전극의 한 쪽과 발광 소자(D1)의 애노드 전극 사이에는 발광 트랜지스터(M4)가 접속된다. 구동 트랜지스터(M1)의 소스 전극 또는 드레인 전극의 다른 쪽은 데이터선(31)에 접속된다. 구동 트랜지스터(M1)는 구동 트랜지스터(M1)의 게이트 전극에 공급되는 전압에 따라서 발광 소자(D1)로 공급되는 전류의 크기를 제어한다.
이하, 화소 회로를 동작시키는 각종 신호가, 「로우 레벨」과 「하이 레벨」의 논리 레벨을 나타내는 전압 신호인 것으로 설명될 것이다. 또한, 이하, 도통된 트랜지스터는 "트랜지스터가 온 한다" 또는 "트랜지스터가 온으로 된다"로 설명되고, 도통되지 않은 트랜지스터는 "트랜지스터가 오프 한다" 또는 "트랜지스터가 오프로 된다"로 설명될 수 있다.
도 4a 내지 도 4d는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 단위 화소의 동작을 나타내는 회로도이다. 도 5는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 단위 화소의 타이밍차트이다.
도 4a 내지 도 4d를 참조하면, 단위 화소의 구동 방법은 (A) 초기화 기간, (B) 데이터 선 충전 기간, (C) Vth 보상 기간, 및 (D) 발광 기간을 각각 포함한다. 도 4a 내지 도 4d에 도시된 (A) 초기화 기간, (B) 데이터 선 충전 기간, (C) Vth 보상 기간, 및 (D) 발광 기간은 도 5에 도시된 (A) 초기화 기간, (B) 데이터 선 충전 기간, (C) Vth 보상 기간, 및 (D) 발광 기간에 대응된다. 도 5에 도시된 타이밍차트는 각 노드의 전위를 나타내고 있고, M1 소스 파형은 도 4a 내지 도 4d의 구동 트랜지스터(M1) 의 소스부의 전위에 대응하고, M1 게이트 파형은 도 4a 내지 도 4d의 구동 트랜지스터(M1)의 게이트부의 전위에 대응한다.
(A) 초기화 기간
도 4a 및 도 5를 참조하면, 게이트 제어 신호(Scan(n-2))가 로우 레벨로 되고, 스위치 트랜지스터(M2)가 온 된다. 따라서, 구동 트랜지스터(M1)의 게이트 전극은 초기화 전원(Vinit)에 접속됨으로써, 화소 회로(100)가 초기화된다. 이 때, 전환 회로(40)의 게이트 제어 신호(DCTL1)는 로우 레벨, 게이트 제어 신호(DCTL2)는 하이 레벨이다. 따라서, 데이터 선에는 계조 데이터 전압(Vdata(n-2))이 공급된다. 게이트 제어 신호(Scan(n-2))이 하이 레벨로 되고, 스위치 트랜지스터(M2)가 오프됨으로써, 화소 회로(100)의 초기화가 종료된다.
(B) 데이터 선 충전 기간
도 4b 및 도 5를 참조하면, 전환 회로(40)의 게이트 제어 신호(DCTL1)는 로우 레벨, 게이트 제어 신호(DCTL2)는 하이 레벨의 상태이다. 화소 회로의 계조 데이터 전압(Vdata(n))이 데이터 선에 공급되어 충전된다. 구동 트랜지스터(M1)의 소스 전위는 공급된 계조 데이터 전압(Vdata(n))으로 안정화 된다.
(C) Vth 보상 기간
도 4c 및 도 5를 참조하면, 게이트 제어 신호(Scan(n))이 로우 레벨이고, 화소 회로(100)의 스위치 트랜지스터(M3)가 온 된다. 데이터 선에 공급된 계조 데이터 전압(Vdata)은 구동 트랜지스터 (M1) 및 스위치 트랜지스터(M3)를 통해 구동 트랜지스터(M1)의 게이트 전극에 공급된다. 이 때, 스위치 트랜지스터(M3)는 구동 트랜지스터(M1)의 게이트 전극과 소스 전극 또는 드레인 전극의 한 쪽에 접속되어, 소위 다이오드 접속으로 되어 있고, 구동 트랜지스터(M1)의 게이트 전극에는 계조 데이터 전압(Vdata)으로부터 구동 트랜지스터(M1)의 문턱값(Vth) 만큼 낮은 전압이 공급된다.
이러한 동작은 Vth 보상 동작이라 한다. Vth 보상 동작은, 구동 트랜지스터(M1)의 문턱값 변동의 영향을 억제할 수 있고, 데이터 신호로 발광 소자(D1)를 통해 흐르는 전류를 정확하게 제어할 수 있다. 계속하여, 게이트 제어 신호(Scan(n))가 하이 레벨로 되고, 화소 회로(100)의 스위치 트랜지스터(M3)가 오프하여 Vth 보상 동작이 종료된다.
(D) 발광 기간
도 4d 및 도 5를 참조하면, 전환 회로(40)의 게이트 제어 신호(DCTL1)는 하이 레벨, 게이트 제어 신호 (DCTL2)는 로우 레벨로 됨으로써, 데이터 선에는 애노드 전원(ELVDD)이 공급되고, 애노드 전원(ELVDD)이 구동 트랜지스터(M1) 및 발광 트랜지스터(M4)을 통해 발광 소자(D1)에 공급되어 발광 소자(D1)가 발광된다.
도 6은 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성의 타이밍차트이다.
이하 도 2 및 도 6을 참조하여 복수의 화소 회로들의 동작이 설명될 것이다..
도 6을 참조하면,, 패널 내의 모든 화소 회로에 데이터의 쓰기와 발광을 수행하는 1 프레임 기간은 제 1 필드와 제 2 필드를 포함한다. 제 1 필드는 계조 데이터 쓰기 기간(비발광 기간)으로 정의되고, 제 2 필드는 발광 기간으로 정의될 수 있다.
도 6의 좌측에 도시된 제 1 필드 및 제 2 필드 구간에서 전환 회로의 게이트 제어 신호(DCTL1)는 로우 레벨이고 게이트 제어 신호(DCTL2)는 하이 레벨이다. 따라서, 계조 데이터 전압(Vdata(n))이 데이터 신호(DTa)로서 공급되며, 애노드 전압(ELVDD)이 데이터 신호(DTb)로 공급된다.
또한, 발광 제어 신호(EM(odd))는 하이 레벨이므로, 홀수 행의 화소 회로들 각각의 발광 트랜지스터(M4)는 오프 되어 발광 소자는 비발광 상태로 된다. 이 때, 홀수 행의 화소 회로들은 제 1 필드에 대응된다. 또한, 발광 제어 신호(EM(even))는 로우 레벨이므로, 짝수 행의 화소 회로들 각각의 발광 트랜지스터(M4)는 온 되어 발광 소자는 발광 상태로 된다. 이 때, 짝수 행의 화소 회로들은 제 2 필드에 대응된다.
한편, 하나의 필드가 종료하면, 즉, 도 6의 우측에 도시된 제 1 필드 및 제 2 필드 구간에서 전환 회로의 게이트 제어 신호(DCTL1)는 하이 레벨로 변환되고 게이트 제어 신호(DCTL2)는 로우 레벨로 변환된다. 따라서, 애노드 전원(ELVDD)은 데이터 신호(DTa)로 공급되고, 계조 데이터 전압(Vdata(n))은 데이터 신호(DTb)로 공급된다.
또한, 발광 제어 신호(EM(odd))는 로우 레벨로 되고, 홀수 행의 화소 회로들 각각의 발광 트랜지스터(M4)는 온 되어 발광 소자는 발광 상태로 된다. 이 때, 홀수 행의 화소 회로들은 제 2 필드에 대응된다. 또한, 발광 제어 신호(EM(even))는 하이 레벨로 되고, 짝수 행의 화소 회로들 각각의 발광 트랜지스터(M4)는 오프되어 발광 소자는 비발광 상태로 된다. 이 때, 짝수 행의 화소 회로는 제 1 필드에 대응된다.
도 6의 타이밍차트를 사용하여 도 2에 도시된 제 1 열 및 제 1 행의 화소 회로(100A) 및 제 1 열 및 제 3 행의 화소 회로(100B)의 동작에 대해서 설명한다. 우선, 제 1 필드에 있어서, 게이트 제어 신호(Scan1)는 로우 레벨로 되고, 화소 회로(100A)의 스위치 트랜지스터(M2)가 온 되어 화소 회로(100A)가 초기화된다. 즉, 화소 회로(100A)의 동작은 (A) 초기화 기간에 대응된다. 그 다음에, 게이트 제어 신호(Scan1)가 하이 레벨로 되고, 화소 회로(100A)의 스위치 트랜지스터(M2)가 오프되어 초기화가 종료된다.
계속하여, 데이터 신호(DTa)로서 계조 데이터 전압(Vdata1)이 공급되어 데이터 선(33)이 충전된다. 즉, 화소 회로(100A)의 동작은 (B) 데이터선 충전 기간에 대응된다..
계속하여, 게이트 제어 신호(Scan3)가 로우 레벨로 되고, 화소 회로(100A)의 스위치 트랜지스터(M3)가 온 되어 Vth 보상 동작이 수행된다. 또한, 같은 기간에 화소 회로(100B)에서는 스위치 트랜지스터(M2)가 온 되어 화소 회로(100B)가 초기화된다. 이 때, 화소 회로(100A)의 동작은 (C) Vth 보상 기간에 대응되고, 화소 회로(100B)의 동작은 (A) 초기화 기간에 대응된다.
계속하여, 게이트 제어 신호(Scan3)가 하이 레벨로 되고, 화소 회로(100A)의 스위치 트랜지스터(M3)가 오프 되어 Vth 보상 동작이 종료된다. 또한, 같은 기간에 화소 회로(100B)에서는 스위치 트랜지스터(M2)가 오프 되어 초기화가 종료된다. 화소 회로(100B)의 초기화 종료 이후의 동작은 화소 회로(100A)의 동작과 같으므로, 설명을 생략한다.
또한, 홀수 행의 화소 회로들이 (A) ~ (C)의 기간에 있을 때, 짝수 행의 화소 회로들에서 데이터 선에 애노드 전원(ELVDD)이 공급되고, 발광 제어 신호(EM(even))는 로우 레벨로 되고, 발광 트랜지스터(M4)가 온 된다. 따라서, 짝수 행의 화소 회로들은 발광 상태로 된다. 즉, 짝수 행의 화소 회로들의 동작은 (D) 발광 기간에 대응한다.
이상과 같이, 패널내의 홀수 행의 화소 회로들에 선(線) 순차적으로 초기화 동작, 데이터 선 충전, 및 Vth 보상 동작이 수행 된다. 패널 내의 홀수 행의 화소 회로들에 계조 데이터가 쓰기가 수행되면, 제 1 필드에서 제 2 필드로 전환되고, 애노드 전원(ELVDD)이 데이터 선(33)을 통해 홀수 행의 화소 회로들에 공급되어서, 발광 소자가 발광된다. 따라서, 도 2에 도시된 화소 회로(100A) 및 화소 회로(100B)의 동작은 (D) 발광 기간에 대응 된다).
본 발명의 제 1 실시 예에서, 제 1 필드에서 홀수 행의 화소 회로들에 계조 데이터가 쓰여지고, 짝수 행의 화소 회로들이 발광되며, 제 2 필드에서 짝수 행의 화소 회로들에 계조 데이터가 쓰여지고, 홀수 행의 화소 회로들이 발광된다. 따라서, 본 발명의 제 1 실시 예에 따른 화소 회로의구동 방법은 홀수 행 및 짝수 행의 화소 회로들이 교대로 발광할 수 있다.
본 발명의 효과에 대해서, 종래 예와 비교하여 설명하면 다음과 같다. 종래의 화소 회로의 구성 및 그 타이밍차트가 도 12 및 도 13에 도시되어 있다. 도 12에 도시된 회로 구성도 홀수 행 및 짝수 행마다 발광 및 비발광을 제어하는 구동을 수행한다. 단, 제 1 행, 제 2 행, 제 3 행, ... 의 순서로 데이터의 쓰기가 수행되기 때문에, 1 수평 기간마다 발광 및 비발광으로 전환된다. 또한, 종래의 회로 구성에서는 각 열마다 EM 신호가 필요하고, 또한 EM 신호는 대단히 복잡한 신호로 되어 있다.
종래의 EM 신호와 비교하면, 본 발명의 제1 실시 예에 따른 EM 신호는 홀수 행 및 짝수 행에 대응하는 2개로 구성 되고, 또한 EM 신호도 대단히 단순화 되어 있다.
본 발명의 제1 실시 예에 따른 화소 회로는 홀수 행 및 짝수 행마다 발광 및 비 발광으로 반복하여 구동됨으로써 발광 제어 신호의 수를 줄일 수 있고, 발광 제어 신호를 단순화할 수 있다. 발광 제어 신호의 수가 줄어들고, 발광 제어 신호가 단순화 될 수 있어, 구동 회로의 크기가 작아질 수 있고, 주변 회로가 작아질 수 있으므로, 발광 표시 장치의 테두리가 슬림화될 수 있다.
(실시 형태 2)
도 7은 본 발명의 제2 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성을 나타내는 회로도이다.
도 7을 참조하면, 본 발명의 제2 실시 예에 따른 발광 표시 장치는 제1 실시 예의 발광 표시 장치와 달리, 2 개의 초기화 신호선들(51,52)을 포함한다. 홀수 행의 화소 회로들 초기화 신호선(51)에 접속되고, 짝수 행의 화소 회로들은 초기화 신호선(52)에 접속된다..
도 8은 본 발명의 제2 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성의 타이밍차트이다.
도 8을 참조하면, 초기화 신호를 제외하고 도 8의 타이밍차트는 도 6에 도시된 타이밍차트와 실질적으로 동일하다.
예를 들어, 도 8에 도시된 바와 같이, 제 1 필드에서 홀수 행의 화소 회로들에 접속된 초기화 신호(Vinit(odd))는 로우 레벨이고, 짝수 행의 화소 회로들에 접속된 초기화 신호(Vinit(even))는 하이 레벨이다. 제 2 필드에서는 반대로 초기화 신호(Vinit(odd))가 하이 레벨로 되고, 초기화 신호(Vinit(even))가 로우 레벨로 된다.
초기화 신호의 전환에 대해서, 이하, 도 9를 참조하여 상세히 설명될 것이다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 발광 표시 장치의 단위 화소의 타이밍차트이다.
도 9(a)에는 본 발명의 제1 실시 예에 따른 단위 화소 회로의 M1 소스 파형, M1 게이트 파형, 및 Vinit 파형이 도시되었다. 도 9(b)에는 본 발명의 제2 실시 예에 따른 단위 화소 회로의 M1 소스 파형, M1 게이트 파형, 및 Vinit 파형이 도시되었다.
도 9(a)에서, 블랙 데이터는 5V로 설정되고 화이트 데이터는 3V로 설정되어 화소 회로가 동작된다. 도 9(a)에서 화소 회로에 블랙 데이터를 쓰고자 하는 경우, 애노드 전원(ELVDD)의 전압과 블랙 전압이 모두 5V이기 때문에, 구동 트랜지스터의 문턱값(여기서는 -2V라 한다)을 완전히 보상할 수 있다고 가정하면, 구동 트랜지스터의 Vgs=0V가 된다. 구동 트랜지스터는 Vgs=0V의 바이어스에서 구동되지만, 구동 트랜지스터의 특성에 따라서는 리크 전류가 존재하기 때문에 발광 소자에 약한 전류가 공급되어서 발광 소자가 발광될 수도 있다.
이러한 현상은 오 조정된 블랙 레벨(misadjusted black level)이라 불리우며, , 콘트라스트를 저하시키는 원인이 된다.
도 9(b)에서, 블랙 데이터는 3.5V, 화이트 데이터는 1.5V로 설정되어 화소 회로가 동작된다. 도 9(b)의 (D) 발광 기간에 있어서 초기화 전원(Vinit)이 상승 된다. 초기화 전원(Vinit)을 ? 만큼 상승시킴으로써, 용량 소자(Cst)에서 용량 결합된 구동 트랜지스터(M1)의 게이트 전극의 전위도 ? 만큼 상승한다.
구동 트랜지스터(M1)의 게이트 전극의 전위를 상승시킴으로써, 구동 트랜지스터(M1)의 전류량을 작게 할 수 있으므로, 상술한 바와 같은 오 조정된 블랙 레벨(misadjusted black level)의 문제가 해소될 수 있다. 또한, 데이터 전압(블랙-화이트 전압)을 저 전압 측에서 설정할 수 있기 때문에, 데이터 구동부의 소비 전력이 감소 될 수 있다.
전술한 바와 같이, 본 발명의 제2 실시 예에 따른 발광 표시 장치는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 효과에 더하여, 발광 기간에서 초기화 전원(Vinit)을 하이 레벨로 변화 시킴으로써, 구동 트랜지스터를 확실하게 오프하고, 오 조정된 블랙 레벨(misadjusted black level)를 억제할 수 있다.
(실시 형태3)
도 10은 본 발명의 제3 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성을 나타내는 회로도이다.
도 10을 참조하면, 본 발명의 제3 실시 예에 따른 발광 표시 장치는 본 발명의 제2 실시 예에 따른 발광 표시 장치와 달리, 발광 트랜지스터(M4)를 포함하지 않고 홀수 행 및 짝수 행마다 2개의 캐소드 전원들(ELVSS(ELVSS(odd), ELVSS(even)))이 준비된다. 본 발명의 제3 실시 예에 따른 발광 표시 장치의 화소 회로에서, 발광 트랜지스터 대신에 캐소드 전원(ELVSS)의 전위를 변화시킴으로써, 발광 소자의 발광 및 비발광이 제어된다.
도 11은 본 발명의 제3 실시 예에 따른 발광 표시 장치의 구체적인 회로 구성의 타이밍차트이다.
도 11을 참조하면, 도 11의 타이밍차트는 , 발광 트랜지스터를 제어하는 발광 제어 신호(EM(odd), EM(even))가 존재하지 않고, 캐소드 전원(ELVSS)를 제어하는 ELVSS(odd), ELVSS(even)이 추가된 것을 제외하면, 도 8에 도시된 타이밍 차트와 실질적으로 동일하다. 본 발명의 제3 실시 예에 따른 발광 표시 장치에서, 캐소드 전원(ELVSS(odd))은 홀수 행의 화소 회로들에 접속되고, 캐소드 전원(ELVSS(even))은 짝수 행의 화소 회로들에 접속된다.
본 발명의 제3 실시 예에서, 홀수 행의 화소 회로들이 비발광(제 1 필드)이고, 짝수 행의 화소 회로들이 발광 상태(제 2 필드)로 구동될 경우, 캐소드 전원(ELVSS(odd))은 하이 레벨로 되고, 캐소드 전원(ELVSS(even))은 로우 레벨로 된다. 이 필드에서 홀수 행의 화소 회로들에 계조 데이터를 쓰기 위해 발광 소자에 계조 데이터와 캐소드 전원)ELVSS(odd))의 차 만큼의 전압이 인가된다. 즉, 캐소드 전원(ELVSS(odd))이 계조 데이터의 최대치보다도 큰 값으로 설정됨으로써, 발광 소자가 비발광 상태로 구동될 수 있다.
상기한 바와 같이, 캐소드 전원(ELVSS)을 발광 기간 및 비발광 기간에서 제어함으로써, 발광 트랜지스터가 생략될 수 있기 때문에, 화소 회로의 소자 수가 감소되고, 개구율 향상이나 고 해상도에 유리해 진다.
본 발명의 제3 실시 예에서 본 발명의 제2 실시 예와 같이, 홀수 행 및 짝수 행마다 초기화 전원(Vinit)이 각각 공급되고 있지만, 이 실시 형태의 구성에 한정되지 않고, 모든 화소 회로가 동일한 초기화 전원(Vinit)에 접속될 수 있다.
본 발명의 제1 내지 제3 실시 예에서, 화소 회로는 P 채널형 트랜지스터들로 구성되었으나, N 채널형 트랜지스터, 또는 N 채널형과 P 채널형의 양쪽(CMOS형)으로 구성될 수 있다.
또한, 본 발명의 제1 내지 제3 실시 예의 회로 구성에서, 제 1 필드와 제 2 필드가 홀수 행의 화소 회로와 짝수 행의 화소 회로에 할당되었으나, 이 실시 형태에 제한되지 않고, 제 1 필드와 제 2 필드로 제어하는 행의 조합은 임의적로 선택할 수 있다.
이상과 같이, 본 발명의 제1 내지 제3 실시 예에 따른 발광 표시 장치는 발광을 위한 구동 신호를 단순화함으로써, 구동 회로 크기를 작게 할 수 있어, 테두리 슬림화에 유리하다.
또한, 본 발명의 제2 실시 예에 따른 발광 표시 장치는 오 조정된 블랙 레벨(misadjusted black level)를 억제할 수 있기 때문에, 콘트라스트비 향상에 유리하다.
또한, 본 발명은 상기 실시 형태에 한정된 것이 아니고, 취지를 일탈하지 않는 범위에서 적당히 변경하는 것이 가능하다.
1:패널 10:발광 구동부
20:스캔 구동부 30:데이터 구동부
100,100A ,100B,100C,100D,100E,100F:화소 회로
11,12: 발광 제어선 21,22,23,24:게이트 제어선
31,32,33,34,35,36,37,38:데이터선 40:전환 회로

Claims (6)

  1. 공급된 전류에 의해 계조가 결정되는 발광 소자;
    게이트 전극에 공급되는 계조 데이터 전압에 따라서 상기 발광 소자로 공급되는 전류의 크기를 제어하고, 제 1 단자가 데이터선에 접속된 제 1 트랜지스터;
    상기 제 1 트랜지스터의 상기 게이트 전극과 상기 제 1 트랜지스터의 제 2 단자 사이에 접속된 제 2 트랜지스터;
    상기 제 1 트랜지스터의 상기 제 2 단자와 상기 발광 소자 사이에 접속된 제 3 트랜지스터; 및
    상기 제 1 트랜지스터의 상기 게이트 전극과 초기화 전원 사이에 접속된 제 4 트랜지스터를 갖는 화소 회로의 구동 방법에 있어서,
    상기 화소 회로는 제 1 행에 배치된 제 1 화소 회로와 제 2 행에 배치된 제 2 화소 회로를 갖고,
    상기 제 4 트랜지스터를 온 함으로써 상기 제 1 트랜지스터의 상기 게이트 전극에 상기 초기화 전원의 전압을 공급하고, 상기 데이터 선에 상기 계조 데이터 전압을 공급하고, 상기 제 2 트랜지스터를 온 함으로써 상기 데이터 선에 접속된 복수의 상기 화소 회로들의 상기 제 1 트랜지스터들의 게이트 전극들에 상기 계조 데이터 전압을 순차 공급하고, 상기 제 3 트랜지스터를 오프 함으로써 상기 발광 소자로의 전원 전압의 공급을 차단하는 제 1 필드와,
    상기 데이터선에 상기 발광 소자를 발광시키는 상기 전원 전압을 공급하고, 상기 제 3 트랜지스터를 온함으로써 상기 발광 소자에 상기 전원 전압을 공급하는 제 2 필드가 교대로 반복되고,
    상기 제 1 화소 회로의 데이터선과 상기 제 2 화소 회로의 데이터선 중 한 쪽에 상기 제 1 필드의 전압을 공급하고, 다른 쪽에 상기 제 2 필드의 전압을 공급하는 것을 특징으로 하는 화소 회로의 구동 방법.
  2. 제 1 항에 있어서,
    상기 화소 회로는, 상기 제 1 트랜지스터의 상기 게이트 전극과 상기 초기화 전원 사이에 접속된 용량 소자를 갖고,
    상기 초기화 전원은, 상기 제 1 필드에서 공급되는 제 1 초기화 전원과, 상기 제 2 필드에서 공급되는 제 2 초기화 전원을 포함하고,
    상기 용량 소자에 의한 용량 결합으로 상기 제 1 트랜지스터의 게이트 전극의 전위를 상기 제 1 트랜지스터의 전류량이 작아지도록 변화시키기 위해 상기 제 2 초기화 전원의 전압을 변화시키는 것을 특징으로 하는 화소 회로의 구동 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 화소 회로는, 홀수 행의 화소 회로이고, 상기 제 2 화소 회로는, 짝수 행의 화소 회로인 것을 특징으로 하는 화소 회로의 구동 방법.
  4. 공급된 전류에 의해 계조가 결정되는 발광 소자;
    게이트 전극에 공급되는 계조 데이터 전압에 따라서 상기 발광 소자로 공급되는 전류의 크기를 제어하고, 제 1 단자가 데이터선에 접속되고, 제 2 단자가 상기 발광 소자의 한 쪽 단자에 접속된 제 1 트랜지스터;
    상기 제 1 트랜지스터의 상기 게이트 전극과 상기 제 1 트랜지스터의 상기 제 2 단자 사이에 접속된 제 2 트랜지스터; 및
    상기 제 1 트랜지스터의 상기 게이트 전극과 초기화 전원 사이에 접속된 제 3 트랜지스터를 갖는 화소 회로의 구동 방법에 있어서,
    상기 화소 회로는, 제 1 행에 배치된 제 1 화소 회로와 제 2 행에 배치된 제 2 화소 회로를 갖고,
    상기 발광 소자의 다른 쪽의 단자에 접속된 제 1 상태와 제 2 상태를 포함하는 제 1 전원을 갖고,
    상기 제 3 트랜지스터를 온 함으로써, 상기 제 1 트랜지스터의 상기 게이트 전극에 상기 초기화 전원의 전압을 공급하고, 상기 데이터 선에 상기 계조 데이터 전압을 공급하고, 상기 제 2 트랜지스터를 온 함으로써, 상기 데이터 선에 접속된 복수의 상기 화소 회로들의 상기 제 1 트랜지스터들의 상기 게이트 전극들에 상기 계조 데이터 전압을 순차 공급하고, 상기 발광 소자가 비발광으로 되도록 제어된 상기 제 1 상태의 상기 제 1 전원 전압을 공급하는 제 1 필드와,
    상기 데이터 선에 제 2 전원 전압을 공급하고, 상기 발광 소자가 발광하도록 제어된 상기 제 2 상태의 상기 제 1 전원 전압을 공급하는 제 2 필드가 교대로 반복되고,
    상기 제 1 화소 회로의 데이터 선과 상기 제 2 화소 회로의 데이터 선 중, 한 쪽에 상기 제 1 필드의 전압을 공급하고, 다른 쪽에 상기 제 2 필드의 전압을 공급하는 것을 특징으로 하는 화소 회로의 구동 방법.
  5. 제 4 항에 있어서,
    상기 화소 회로는, 상기 제 1 트랜지스터의 상기 게이트 전극과 상기 초기화 전원 사이에 접속된 용량 소자를 갖고,
    상기 초기화 전원은, 상기 제 1 필드에서 공급되는 제 1 초기화 전원과, 상기 제 2 필드에서 공급되는 제 2 초기화 전원을 포함하고,
    상기 용량 소자에 의한 용량 결합으로 상기 제 1 트랜지스터의 게이트 전극의 전위를 상기 제 1 트랜지스터의 전류량이 작아지도록 변화시키기 위해 상기 제 2 초기화 전원의 전압을 변화시키는 것을 특징으로 하는 화소 회로의 구동 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 1 화소 회로는 홀수 행의 화소 회로이고, 상기 제 2 화소 회로는 짝수 행의 화소 회로인 것을 특징으로 하는 화소 회로의 구동 방법.
KR1020140051823A 2013-05-07 2014-04-29 화소 회로 및 그 구동 방법 KR20140132275A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-097948 2013-05-07
JP2013097948A JP2014219521A (ja) 2013-05-07 2013-05-07 画素回路及びその駆動方法

Publications (1)

Publication Number Publication Date
KR20140132275A true KR20140132275A (ko) 2014-11-17

Family

ID=51864478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140051823A KR20140132275A (ko) 2013-05-07 2014-04-29 화소 회로 및 그 구동 방법

Country Status (3)

Country Link
US (1) US9633598B2 (ko)
JP (1) JP2014219521A (ko)
KR (1) KR20140132275A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6791661B2 (ja) * 2015-08-07 2020-11-25 株式会社半導体エネルギー研究所 表示パネル
KR102382323B1 (ko) 2015-09-30 2022-04-05 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP6721328B2 (ja) * 2015-12-21 2020-07-15 株式会社ジャパンディスプレイ 表示装置
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
CN106910468B (zh) * 2017-04-28 2019-05-10 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
KR102527793B1 (ko) * 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI646521B (zh) * 2018-01-05 2019-01-01 友達光電股份有限公司 顯示裝置及其驅動方法
CN109036281A (zh) * 2018-08-17 2018-12-18 京东方科技集团股份有限公司 一种驱动电路、显示面板及其控制方法
CN111341257B (zh) * 2020-03-24 2021-06-15 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN117975870A (zh) * 2020-10-15 2024-05-03 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN114927100A (zh) * 2022-05-25 2022-08-19 云南创视界光电科技有限公司 显示面板、显示装置及驱动方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688798B1 (ko) 2004-11-17 2007-03-02 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR101189272B1 (ko) * 2005-08-23 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
JP2008170788A (ja) 2007-01-12 2008-07-24 Hitachi Displays Ltd 画像表示装置
KR100893481B1 (ko) * 2007-11-08 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법
JP2009276744A (ja) 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2009235328A (ja) 2008-03-28 2009-10-15 Toray Ind Inc 熱可塑性樹脂組成物の製造方法
JP2009258227A (ja) 2008-04-14 2009-11-05 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP5197130B2 (ja) 2008-04-24 2013-05-15 株式会社ジャパンディスプレイセントラル Ｅｌ表示装置。
US20090284515A1 (en) * 2008-05-16 2009-11-19 Toshiba Matsushita Display Technology Co., Ltd. El display device
KR101056297B1 (ko) * 2009-11-03 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
JP5669440B2 (ja) 2010-05-25 2015-02-12 株式会社ジャパンディスプレイ 画像表示装置
KR101152504B1 (ko) * 2010-06-21 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120044509A (ko) 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6099300B2 (ja) 2011-09-13 2017-03-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 画素回路、および表示装置

Also Published As

Publication number Publication date
US20140333682A1 (en) 2014-11-13
JP2014219521A (ja) 2014-11-20
US9633598B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
KR102198874B1 (ko) 발광 표시 장치 및 그 구동 방법
KR20140132275A (ko) 화소 회로 및 그 구동 방법
EP3200178B1 (en) Pixel driver circuit, method, display panel, and display device
EP3493189B1 (en) Electroluminescent display device
KR101383976B1 (ko) 표시 장치 및 그 제어 방법
JP4915195B2 (ja) 表示装置
CN111326100B (zh) 电致发光显示装置
JP4826597B2 (ja) 表示装置
KR102137521B1 (ko) 화소 회로 및 그 구동 방법
US9472140B2 (en) Drive circuit, optoelectronic device, electronic device, and drive method
JP5414808B2 (ja) 表示装置およびその駆動方法
KR20130119324A (ko) 표시 장치 및 그 제어 방법
JP5284492B2 (ja) 表示装置及びその制御方法
WO2018173132A1 (ja) 表示装置の駆動方法および表示装置
KR20170122432A (ko) Oled 표시 장치 및 그의 구동 방법
JP2010107763A (ja) Ｅｌ表示装置
KR20140022345A (ko) 표시 장치, 전자 기기, 구동 방법 및 구동 회로
JP6196809B2 (ja) 画素回路及びその駆動方法
JP2021067901A (ja) 画素回路、及び、表示装置
JP2010054788A (ja) Ｅｌ表示装置
US20150049130A1 (en) Optoelectronic device and method for driving same
JP2011217175A (ja) インバータ回路および表示装置
JP5399521B2 (ja) 表示装置およびその駆動方法
CN112712773A (zh) 像素电路和具有像素电路的显示装置
US20230206854A1 (en) Display Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination