Nothing Special   »   [go: up one dir, main page]

KR20140107633A - 고체 촬상 장치와 그 제조 방법 및 촬상 장치 - Google Patents

고체 촬상 장치와 그 제조 방법 및 촬상 장치 Download PDF

Info

Publication number
KR20140107633A
KR20140107633A KR1020147021003A KR20147021003A KR20140107633A KR 20140107633 A KR20140107633 A KR 20140107633A KR 1020147021003 A KR1020147021003 A KR 1020147021003A KR 20147021003 A KR20147021003 A KR 20147021003A KR 20140107633 A KR20140107633 A KR 20140107633A
Authority
KR
South Korea
Prior art keywords
film
oxide
light
solid
layer
Prior art date
Application number
KR1020147021003A
Other languages
English (en)
Other versions
KR101558120B1 (ko
Inventor
데쯔지 야마구찌
유꼬 오기시
다까시 안도
하루미 이께다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20140107633A publication Critical patent/KR20140107633A/ko
Application granted granted Critical
Publication of KR101558120B1 publication Critical patent/KR101558120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H10F39/1515—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/156—CCD or CID colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

충분한 홀 축적층의 실현과 암전류의 저감을 양립시키는 것을 가능하게 한다. 입사광을 광전 변환하는 수광부(12)를 갖는 고체 촬상 장치(1)에 있어서, 상기 수광부(12)의 수광면(12s)에 형성된 계면 준위를 저감하는 막(21)과, 상기 계면 준위를 저감하는 막(21) 위에 형성된 부(-)의 고정 전하를 갖는 막(22)을 갖고, 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 것을 특징으로 한다.

Description

고체 촬상 장치와 그 제조 방법 및 촬상 장치{SOLID STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND IMAGING DEVICE}
본 발명은, 암전류의 발생을 억제한 고체 촬상 장치와 그 제조 방법 및 촬상 장치에 관한 것이다.
종래, 비디오 카메라나 디지털 스틸 카메라 등에 있어서, CCD(Charge Coupled Device)나 CMOS 이미지 센서로 구성된 고체 촬상 장치가 널리 사용되고 있다. 이들 고체 촬상 장치에 공통으로, 감도의 향상과 나란히 노이즈 저감은 중요한 과제이다.
특히, 입사광이 없는 상태에서, 입사광의 광전 변환에 의해 발생하는 순수한 신호 전하가 없음에도 불구하고, 수광면의 기판 계면에 존재하는 미소 결함으로부터 발생하는 전하(전자)가, 신호로서 받아들여져 미소 전류가 되어 검지되는 암전류나, 수광부와 상층막의 계면에 있어서의 계면 준위가 발생원이 되는 암전류는 고체 촬상 장치로서 감소하여야 할 노이즈이다.
계면 준위 기인의 암전류의 발생을 억제하는 방법으로서, 예를 들어 도 38의 (2)에 도시된 바와 같이 수광부(예를 들어 포토다이오드)(12) 위에 P+ 층으로 이루어지는 홀 축적(홀 어큐뮬레이션)층(23)을 갖는 매립형 포토다이오드 구조가 사용되고 있다. 또한, 본 명세서에서는 상기 매립형 포토다이오드 구조를 HAD(Hole Accumulated Diode) 구조라고 부르기로 한다. 도 38의 (1)에 도시된 바와 같이, HAD 구조를 형성하지 않는 구조에서는 계면 준위에 기인하여 발생한 전자가 암전류로서 포토다이오드 내로 유입된다. 한편, 도 38의 (2)에 도시된 바와 같이, HAD 구조에서는 계면에 형성된 홀 축적층(23)에 의해 계면으로부터의 전자의 발생이 억제되고, 또 계면으로부터 발생하는 전하(전자)가 발생했다고 해도 수광부(12)의 N+층에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 P+층의 홀 축적층(23)으로 유입되어 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하가 암전류가 되어 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류를 억제할 수 있다.
이 HAD 구조의 제작 방법으로서는, 기판 위에 형성된 열산화막 또는 CVD 산화막을 개재하여 P+층을 형성하는 불순물, 예를 들어 붕소(B)나 이불화 붕소(BF2) 등을 이온 주입한 후, 어닐링에 의해 주입 불순물의 활성화를 실시하고, 계면 근방에 P형 영역을 제작하는 것이 일반적이다. 그러나, 도핑 불순물의 활성화를 위해 700℃ 이상이라는 고온의 열처리가 필요 불가결하기 때문에, 400℃ 이하라는 저온 프로세스에서는 이온 주입에 의한 홀 축적층의 형성이 곤란해지고 있다. 또 도펀트의 확산을 억제하기 위해, 고온에서의 장시간의 활성화를 피하려는 경우도 이온 주입 및 어닐링을 실시하는 홀 축적층의 형성 방법은 바람직하지 않다.
또한, 수광부 상층에 형성되는 산화 실리콘이나 질화 실리콘을, 저온의 플라즈마 CVD 등의 방법으로 형성하면, 고온에서 형성한 막과 수광 표면의 계면과 비교하여 계면 준위는 악화된다. 이 계면 준위의 악화는, 암전류의 증가를 발생시킨다.
이상과 같이, 이온 주입 및 고온에서의 어닐링 처리를 피하려는 경우에는 종래의 이온 주입에 의한 홀 축적층이 형성되지 않은데다가 암전류는 더욱 악화되는 방향으로 향한다. 그것을 해결하기 위해 종래의 이온 주입에 의하지 않는 다른 방법으로 홀 축적층을 형성할 필요가 생긴다.
예를 들어, 반도체 영역 내에 형성된 반도체 영역의 전도형과는 반대의 전도형을 갖는 광전 변환 소자 위의 산화 실리콘으로 이루어지는 절연층에 반대의 전도형과 동극성의 하전 입자를 매립함으로써, 광전 변환부 표면의 전위를 끌어올려, 표면에 반전층을 형성함으로써, 표면의 공핍화(depletion)를 방지하여, 암전류의 발생을 줄인다는 기술이 개시되어 있다(예를 들어, 일본 특허 공개 평1-256168호 공보 참조). 그러나, 상기 기술에서는, 절연층에 하전 입자를 매립하는 기술이 필요하나, 어떠한 매립 기술을 사용하는 것인지 불분명하다. 또한, 일반적으로 불휘발성 메모리에서 사용되고 있듯이 외부로부터 절연막 내로 전하를 주입하기 위해서는, 전하를 주입하기 위한 전극이 필요하게 되고, 설령 전극을 사용하지 않고 외부로부터 비접촉으로 전하를 주입할 수 있었다고 해도 어떤 경우든 절연막 중에 트랩된 전하가 디-트랩(de-trap)되어서는 안되므로, 전하 유지 특성의 문제가 된다. 그것을 위해서는 전하 유지 특성이 높은 고품질의 절연막이 요구되어, 실현이 곤란했다.
해결하고자 하는 문제점은, 수광부(광전 변환부)에 고농도로 이온 주입하여 충분한 홀 축적층을 형성하고자 하면, 수광부에 이온 주입에 의한 손상이 생기기 때문에 고온에서의 어닐링 처리가 필수가 되지만, 그때는 불순물의 확산이 발생하여 광전 변환 특성이 열화된다는 것이다. 한편, 이온 주입의 손상을 줄이기 위해, 농도를 내려 이온 주입을 행하면, 홀 축적층의 농도가 낮아져, 홀 축적층으로서의 기능을 충분히 갖지 않게 되어버리는 것이다. 즉, 불순물의 확산을 억제하여 원하는 광전 변환 특성을 가지면서, 충분한 홀 축적층의 실현과 암전류의 저감을 양립시키는 것이 곤란한 것이다.
본 발명은, 충분한 홀 축적층의 실현과 암전류의 저감을 양립시키는 것을 과제로 한다.
본 발명의 고체 촬상 장치(제1 고체 촬상 장치)는 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면에 형성된 계면 준위를 저감하는 막과, 상기 계면 준위를 저감하는 막 위에 형성된 부(-)의 고정 전하를 갖는 막을 갖고, 상기 수광부의 수광면측에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제1 고체 촬상 장치에서는 계면 준위를 저감하는 막에 부(-)의 고정 전하를 갖는 막이 형성되어 있기 때문에, 부(-)의 고정 전하에 기인한 전계에 의해 수광부의 수광면측의 계면에 홀 축적(홀 어큐뮬레이션)층이 충분히 형성된다. 따라서, 계면으로부터의 전하(전자)의 발생을 억제할 수 있는 동시에, 전하(전자)가 발생해도, 수광부에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층으로 유입되어 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하가, 암전류가 되어서 수광부에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한, 수광부의 수광면에 계면 준위를 저감하는 막이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부 내로 유입되는 것이 억제된다.
본 발명의 고체 촬상 장치(제2 고체 촬상 장치)는 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면에 형성된 상기 입사광을 투과하는 절연막과, 상기 절연막 위에 형성된 부전압을 인가하는 막을 갖고, 상기 수광부의 수광면측에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제2 고체 촬상 장치에서는, 수광부의 수광면에 형성된 절연막 위에 부전압을 인가하는 막이 형성되어 있기 때문에, 부전압을 인가하는 막에 부전압이 인가됨으로써 발생한 전계에 의해, 수광부의 수광면측의 계면에 홀 축적(홀 어큐뮬레이션)층이 충분히 형성된다. 따라서, 계면으로부터의 전하(전자)의 발생을 억제할 수 있는 동시에, 전하(전자)가 발생해도 수광부에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층으로 유입되어, 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하가, 암전류가 되어서 수광부에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다.
본 발명의 고체 촬상 장치(제3 고체 촬상 장치)는, 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면측 상층에 형성된 절연막과, 상기 절연막 위에 형성된 것으로 상기 광전 변환하는 수광부의 수광면측의 계면보다도 일함수의 값이 큰 막을 갖는 것을 특징으로 한다.
상기 제3 고체 촬상 장치에서는, 수광부 위에 형성된 절연막 위에 광전 변환하는 수광부의 수광면측의 계면보다도 일함수의 값이 큰 막을 갖는 점에서, 수광부의 수광측 계면에 홀 축적이 가능한 것으로 된다. 그에 따라, 암전류가 저감된다.
본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부를 형성하는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부가 형성된 반도체 기판 위에 계면 준위를 저감하는 막을 형성하는 공정과, 상기 계면 준위를 저감하는 막 위에 부(-)의 고정 전하를 갖는 막을 형성하는 공정을 갖고, 상기 부(-)의 고정 전하를 갖는 막에 의해 상기 수광부의 수광면측에 홀 축적층을 형성시키는 것을 특징으로 한다.
상기 고체 촬상 장치의 제조 방법(제1 제조 방법)에서는, 계면 준위를 저감하는 막 위에 부(-)의 고정 전하를 갖는 막을 형성하는 점에서, 부(-)의 고정 전하에 기인한 전계에 의해, 수광부의 수광면측의 계면에 홀 축적(홀 어큐뮬레이션)층이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 전하(전자)가 발생해도 수광부에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층으로 유입되어, 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하에 의한 암전류가 수광부에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한, 수광부의 수광면에 계면 준위를 저감하는 막이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부 내로 유입되는 것이 억제된다. 그리고, 부(-)의 고정 전하를 갖는 막을 사용함으로써, 이온 주입 및 어닐링을 실시하지 않고 HAD 구조의 형성이 가능해진다.
본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부를 형성하는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부의 수광면에 상기 입사광을 투과하는 절연막을 형성하는 공정과, 상기 절연막 위에 부전압을 인가하는 막을 형성하는 공정을 갖고, 상기 부전압을 인가하는 막에 부전압을 인가함으로써 상기 수광부의 수광면측에 홀 축적층을 형성시키는 것을 특징으로 한다.
상기 고체 촬상 장치의 제조 방법(제2 제조 방법)에서는, 수광부의 수광면에 형성된 절연막 위에 부전압을 인가하는 막을 형성하는 점에서, 부전압을 인가하는 막에 부전압이 인가됨으로써 발생한 전계에 의해, 수광부의 수광면측의 계면에 홀 축적(홀 어큐뮬레이션)층이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 전하(전자)가 발생해도 수광부에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층으로 유입되어, 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하에 의한 암전류가 수광부에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 그리고, 부(-)의 고정 전하를 갖는 막을 사용함으로써, 이온 주입 및 어닐링을 실시하지 않고 HAD 구조의 형성이 가능해진다.
본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부를 형성하는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부의 수광면측 상층에 절연막을 형성하는 공정과, 상기 절연막 위에 상기 광전 변환하는 수광부의 수광면측 계면보다도 일함수의 값이 큰 막을 형성하는 공정을 갖는 것을 특징으로 한다.
상기 고체 촬상 장치의 제조 방법(제3 제조 방법)에서는, 수광부 위에 형성된 절연막 위에 광전 변환하는 수광부의 수광면측 계면보다도 일함수의 값이 큰 막을 형성하는 점에서, 수광부의 수광측 계면에 형성되어 있는 홀 축적층을 형성하는 것이 가능한 것으로 된다. 그에 따라, 암전류가 저감된다.
본 발명의 촬상 장치(제1 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 구비하고, 상기 고체 촬상 장치는, 상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면에 형성된 계면 준위를 저감하는 막과, 상기 계면 준위를 저감하는 막에 형성된 부(-)의 고정 전하를 갖는 막을 갖고, 상기 수광부의 수광면에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제1 촬상 장치에서는, 본원 발명의 상기 제1 고체 촬상 장치를 사용하는 점에서, 암전류가 저감된 고체 촬상 장치가 사용되게 된다.
본 발명의 촬상 장치(제2 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 구비하고, 상기 고체 촬상 장치는, 상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면에 형성된 절연막과, 상기 절연막 위에 형성된 부전압을 인가하는 막을 갖고, 상기 절연막은 상기 입사광을 투과하는 절연막으로 이루어지고, 상기 수광부의 수광면에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제2 촬상 장치에서는, 본원 발명의 상기 제2 고체 촬상 장치를 사용하는 점에서, 암전류가 저감된 고체 촬상 장치가 사용되게 된다.
본 발명의 촬상 장치(제3 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 구비하고, 상기 고체 촬상 장치는, 상기 입사광을 신호 전하로 변환하는 수광부의 수광면측 상층에 형성된 절연막과, 상기 절연막 위에 형성된 것으로 광전 변환하는 수광부의 수광면측 계면보다도 일함수의 값이 큰 막을 갖는 것을 특징으로 한다.
상기 제3 촬상 장치에서는, 본원 발명의 상기 제3 고체 촬상 장치를 사용하는 점에서, 암전류가 저감된 고체 촬상 장치가 사용되게 된다.
본 발명의 고체 촬상 장치에 따르면, 암전류를 억제할 수 있기 때문에, 촬상 화상에 있어서의 노이즈를 저감할 수 있으므로, 고화질의 화상을 얻을 수 있다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 백색점의 발생(컬러 CCD에서는 원색의 점)을 저감할 수 있다.
본 발명의 고체 촬상 장치의 제조 방법에 따르면, 암전류를 억제할 수 있기 때문에, 촬상 화상에 있어서의 노이즈를 저감할 수 있으므로, 고화질의 화상을 얻을 수 있는 고체 촬상 장치의 실현이 가능하게 된다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 백색점의 발생(컬러 CCD에서는 원색의 점)을 저감할 수 있는 고체 촬상 장치의 실현이 가능하게 된다.
본 발명의 촬상 장치에 따르면, 암전류를 억제할 수 있는 고체 촬상 장치를 사용하고 있기 때문에, 촬상 화상에 있어서의 노이즈를 저감할 수 있으므로, 고품위의 영상을 기록할 수 있다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 백색점의 발생(컬러 CCD에서는 원색의 점)을 저감할 수 있다.
도 1은 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 일 실시 형태(제1 실시예)를 도시한 주요부 구성 단면도이다.
도 2는 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 효과를 설명하는 에너지 밴드도이다.
도 3은 상기 고체 촬상 장치(제1 고체 촬상 장치)(1)의 한 변형예를 나타낸 주요부 구성 단면도이다.
도 4는 상기 고체 촬상 장치(제1 고체 촬상 장치)(1)의 한 변형예를 나타낸 주요부 구성 단면도이다.
도 5는 부(-)의 고정 전하를 갖는 막이 주변 회로부 위 가까이에 있는 경우의 부(-)의 고정 전하의 작용을 설명하는 주요부 구성 단면도이다.
도 6은 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 일 실시 형태(제2 실시예)를 도시한 주요부 구성 단면도이다.
도 7은 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 일 실시 형태(제3 실시예)를 도시한 주요부 구성 단면도이다.
도 8은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제1 실시예)를 도시한 제조 공정 단면도이다.
도 9는 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제1 실시예)를 도시한 제조 공정 단면도이다.
도 10은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제1 실시예)를 도시한 제조 공정 단면도이다.
도 11은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제2 실시예)를 도시한 제조 공정 단면도이다.
도 12는 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제2 실시예)를 도시한 제조 공정 단면도이다.
도 13은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제2 실시예)를 도시한 제조 공정 단면도이다.
도 14는 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제3 실시예)를 도시한 제조 공정 단면도이다.
도 15는 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제3 실시예)를 도시한 제조 공정 단면도이다.
도 16은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제3 실시예)를 도시한 제조 공정 단면도이다.
도 17은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제4 실시예)를 도시한 제조 공정 단면도이다.
도 18은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제4 실시예)를 도시한 제조 공정 단면도이다.
도 19는 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제4 실시예)를 도시한 제조 공정 단면도이다.
도 20은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제5 실시예)를 도시한 제조 공정 단면도이다.
도 21은 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제5 실시예)를 도시한 제조 공정 단면도이다.
도 22는 산화 하프늄(HfO2)막에 부(-)의 고정 전하가 존재하는 것을 도시하는 플랫 밴드 전압과 산화막 환산 막 두께의 관계도이다.
도 23은 산화 하프늄(HfO2)막에 부(-)의 고정 전하가 존재하는 것을 나타내는 계면 준위 밀도의 비교도이다.
도 24는 열산화막을 기준으로 한 일렉트론(전자)의 형성과 홀(정공)의 형성을 설명하는 플랫 밴드 전압과 산화막 환산 막 두께의 관계도이다.
도 25는 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 일 실시 형태(제1 실시예)를 도시한 주요부 구성 단면도이다.
도 26은 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 일 실시 형태(제2 실시예)를 도시한 주요부 구성 단면도이다.
도 27은 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 일 실시 형태(제1 실시예)를 도시한 제조 공정 단면도이다.
도 28은 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 일 실시 형태(제1 실시예)를 도시한 제조 공정 단면도이다.
도 29는 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 일 실시 형태(제1 실시예)를 도시한 제조 공정 단면도이다.
도 30은 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 일 실시 형태(제2 실시예)를 도시한 제조 공정 단면도이다.
도 31은 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 일 실시 형태(제2 실시예)를 도시한 제조 공정 단면도이다.
도 32는 본 발명의 고체 촬상 장치(제3 고체 촬상 장치)의 일 실시 형태(실시예)를 도시한 주요부 구성 단면도이다.
도 33은 홀 축적 보조막을 사용하는 고체 촬상 장치의 구성의 일례를 도시한 주요부 구성 단면도이다.
도 34는 본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)의 일 실시 형태(제3 실시예)를 도시한 흐름도이다.
도 35는 본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)의 일 실시 형태(제3 실시예)를 도시한 제조 공정 단면도이다.
도 36은 본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)의 일 실시 형태(제3 실시예)를 도시한 주요부의 제조 공정 단면도이다.
도 37은 본 발명의 촬상 장치의 일 실시 형태(실시예)를 도시한 블록도이다.
도 38은 계면 준위 기인의 암전류의 발생을 억제하는 방법을 나타낸 수광부의 개략 구성 단면도이다.
본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 일 실시 형태(제1 실시예)를, 도 1의 주요부 구성 단면도를 참조하여 설명한다.
도 1에 도시된 바와 같이, 고체 촬상 장치(1)는 반도체 기판(혹은 반도체층)(11)에 입사광(L)을 광전 변환하는 수광부(12)를 갖고, 이 수광부(12)의 측부에는 화소 분리 영역(13)을 개재하여 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14)를 갖고 있다. 또한, 이하의 설명에서는 반도체 기판(11)으로서 설명한다. 상기 수광부[후술하는 홀 축적층(23)도 포함한다](12)의 수광면(12s) 위에는 계면 준위를 저감하는 막(21)이 형성되어 있다. 이 계면 준위를 저감하는 막(21)은, 예를 들어 산화 실리콘(SiO2)막으로 형성되어 있다. 상기 계면 준위를 저감하는 막(21) 위에는 부(-)의 고정 전하를 갖는 막(22)이 형성되어 있다. 이에 의해, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 따라서, 상기 계면 준위를 저감하는 막(21)은 적어도 수광부(12) 위에서는 상기 부(-)의 고정 전하를 갖는 막(22)에 의해 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 막 두께로 형성되어 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
상기 주변 회로부(14)의 주변 회로에는, 예를 들어 상기 고체 촬상 장치(1)가 CMOS 이미지 센서인 경우에는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터 등의 트랜지스터에 의해 구성되는 화소 회로가 있다. 또한, 복수의 수광부(12)에 의해 구성되는 화소 어레이부의 판독행의 신호의 판독 동작을 행하는 구동 회로, 판독한 신호를 전송하는 수직 주사 회로, 시프트 레지스터 혹은 어드레스 디코더, 수평 주사 회로 등이 포함된다.
또한, 상기 주변 회로부(14)의 주변 회로에는, 예를 들어 상기 고체 촬상 장치(1)가 CCD 이미지 센서인 경우에는, 수광부로부터 광전 변환된 신호 전하를 수직 전송 게이트로부터 판독하는 판독 게이트, 판독한 신호 전하를 수직 방향으로 전송하는 수직 전하 전송부가 있다. 또한, 수평 전하 전송부 등이 포함된다.
상기 부(-)의 고정 전하를 갖는 막(22)은, 예를 들어 산화 하프늄(HfO2)막, 산화 알루미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 혹은 산화 티탄(TiO2)막으로 형성된다. 상기 예로 든 종류의 막은, 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있는 실적이 있으며, 그로 인해 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 들 수 있지만, 원자층 증착법을 사용하면, 성막 중에 계면 준위를 저감하는 SiO2층을 동시에 1㎚ 정도 형성할 수 있으므로 바람직하다. 또한, 상기 이외의 재료로서는, 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄(Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 에르븀(Er2O3), 산화 튤륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3) 등을 들 수 있다. 또한 상기 부(-)의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다.
상기 부(-)의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서, 막중에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는, 막의 절연성이 손상되지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가됨으로써 막의 내열성이나 프로세스 내에서의 이온 주입의 저지 능력을 높이는 것이 가능하게 된다.
상기 부(-)의 고정 전하를 갖는 막(22) 위에는 절연막(41)이 형성되고, 상기 주변 회로부(14) 상방의 상기 절연막(41) 위에는 차광막(42)이 형성되어 있다. 이 차광막(42)에 의해 수광부(12)에 광이 들어가지 않는 영역이 만들어지고, 그 수광부(12)의 출력에 의해 화상에서의 흑 레벨이 결정된다. 또한, 주변 회로부(14)에 광이 들어가는 것이 방지되므로, 주변 회로부에 광이 들어가는 것에 의한 특성 변동이 억제된다. 또한, 상기 입사광에 대하여 투과성을 갖는 절연막(43)이 형성되어 있다. 이 절연막(43)의 표면은 평탄화되어 있는 것이 바람직하다. 또한 절연막(43) 위에는 컬러 필터층(44) 및 집광 렌즈(45)가 형성되어 있다.
상기 고체 촬상 장치(제1 고체 촬상 장치)(1)에서는 계면 준위를 저감하는 막(21)에 부(-)의 고정 전하를 갖는 막(22)이 형성되어 있기 때문에, 부(-)의 고정 전하를 갖는 막(22)의 막중의 부(-)의 고정 전하에 의해 계면 준위를 저감하는 막(21)을 개재하여 수광부(12) 표면에 전계가 가해져 수광부(12) 표면에 홀 축적(홀 어큐뮬레이션)층(23)이 형성된다.
그리고, 도 2의 (1)에 도시된 바와 같이 부(-)의 고정 전하를 갖는 막(22)을 형성한 직후부터 막중에 존재하는 부(-)의 고정 전하에 의한 전계에 의해 계면 근방을 홀 축적층(23)으로 하는 것이 가능해진다. 따라서, 수광부(12)와 계면 준위를 저감하는 막(21) 계면에서의 계면 준위에 의해 발생되는 암전류가 억제된다. 즉, 그 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 계면으로부터 전하(전자)가 발생했다고 해도 수광부(12)에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)으로 유입되어 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하에 의한 암전류가 수광부(12)에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다.
한편, 도 2의 (2)에 도시된 바와 같이 홀 축적층을 형성하지 않는 구성에서는, 계면 준위에 의해 암전류가 발생하고, 그 암전류가 수광부(12)로 유입된다는 문제가 발생한다. 또한, 도 2의 (3)에 도시된 바와 같이 이온 주입에 의해 홀 축적층(23)을 형성한 구성에서는 홀 축적층(23)이 형성되기는 하지만, 상기 설명한 바와 같이 이온 주입에 의한 도핑 불순물의 활성화를 위해 700℃ 이상이라는 고온의 열처리가 필요 불가결하기 때문에 불순물의 확산이 일어나 계면의 홀 축적층이 넓어져 광전 변환하는 영역이 좁아져 버려, 원하는 광전 변화 특성을 얻는 것이 곤란해진다.
또한, 상기 고체 촬상 장치(1)에서는 수광부(12)의 수광면(12s)에 계면 준위를 저감하는 막(21)이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 유입되는 것이 억제된다.
또한, 부(-)의 고정 전하를 갖는 막(22)으로서 산화 하프늄막을 사용한 경우, 산화 하프늄막의 굴절률이 2정도이므로, 막 두께를 최적화함으로써 HAD 구조를 형성할 뿐만 아니라, 동시에 반사 방지 효과를 얻는 것도 가능하다. 산화 하프늄막 이외의 재료에 있어서도, 굴절률이 높은 재료에 있어서는 그 막 두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하게 된다.
또한, 종래의 고체 촬상 장치에서 사용되어 온 산화 실리콘이나 질화 실리콘을 저온에서 형성한 경우에는 막중의 고정 전하는 정(+)으로 되는 것이 알려져 있고, 부(-)의 고정 전하에 의해 HAD 구조를 형성하는 것은 불가능하다.
다음에, 상기 고체 촬상 장치(제1 고체 촬상 장치)(1)의 일 변형예를, 도 3의 주요부 구성 단면도를 참조하여 설명한다.
도 3에 도시된 바와 같이, 고체 촬상 장치(2)는, 상기 고체 촬상 장치(1)에 있어서, 부(-)의 고정 전하를 갖는 막(22)만으로는, 수광부(12) 위에 있어서의 반사 방지 효과가 불충분할 경우, 부(-)의 고정 전하를 갖는 막(22) 위에 반사 방지막(46)을 형성한다. 이 반사 방지막(46)은, 예를 들어 질화 실리콘막으로 형성된다. 또한, 상기 고체 촬상 장치(1)에 의해 형성된 절연막(43)은 형성되어 있지 않다. 따라서, 반사 방지막(46) 위에 컬러 필터층(44), 집광 렌즈(45)가 형성되어 있다. 이와 같이, 질화 실리콘막을 추가 성막함으로써 반사 방지 효과를 최대화하는 것이 가능해진다. 이 구성은, 다음에 설명하는 고체 촬상 장치(3)에도 적용할 수 있다.
이와 같이, 반사 방지막(46)이 형성됨으로써, 수광부(12)에 입사되기 전의 반사를 저감할 수 있으므로, 수광부(12)로의 입사광량을 증대시킬 수 있기 때문에 고체 촬상 장치(2)의 감도를 향상시킬 수 있다.
다음에, 상기 고체 촬상 장치(제1 고체 촬상 장치)(1)의 일 변형예를, 도 4의 주요부 구성 단면도를 참조하여 설명한다.
도 4에 도시된 바와 같이, 고체 촬상 장치(3)는, 상기 고체 촬상 장치(1)에 있어서, 상기 절연막(41)은 형성되지 않고, 부(-)의 고정 전하를 갖는 막(22) 위에 상기 차광막(42)을 직접 형성한 것이다. 또한, 절연막(43)을 형성하지 않고, 반사 방지막(46)을 형성한 것이다.
이와 같이, 차광막(42)이 부(-)의 고정 전하를 갖는 막(22) 위에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11) 표면에 근접시킬 수 있으므로, 차광막(42)과 반도체 기판(11)의 간격이 좁아지기 때문에 이웃한 수광부(포토다이오드)의 상층으로부터 비스듬히 입사해 오는 광의 성분, 즉 광학적인 혼색 성분을 감할 수 있다.
또한, 도 5에 도시된 바와 같이, 부(-)의 고정 전하를 갖는 막(22)이 주변 회로부(14) 위 가까이에 있는 경우, 부(-)의 고정 전하를 갖는 막(22)의 부(-)의 고정 전하에 의해 형성되는 홀 축적층(23)에 의해 수광부(12)의 표면에 있어서의 계면 준위 기인의 암전류는 억제할 수 있다. 그러나, 주변 회로부(14)에서는, 수광부(12)측과 표면측에 존재하는 소자(14D) 사이에 전위차를 발생시켜버려, 수광부(12) 표면으로부터 예기치 않은 캐리어가 표면측의 소자(14D)로 유입되어, 주변 회로부(14)의 오동작의 원인이 된다. 이러한 오동작을 피하는 구성에 대해 이하의 제2 실시예, 제3 실시예에서 설명한다.
다음에, 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 일 실시 형태(제2 실시예)를, 도 6의 주요부 구성 단면도를 참조하여 설명한다. 또한 도 6에서는 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등의 도시는 되어 있지 않다.
도 6에 도시된 바와 같이, 고체 촬상 장치(4)는 상기 고체 촬상 장치(1)에 있어서, 상기 부(-)의 고정 전하를 갖는 막(22)의 상기 주변 회로부(14) 표면으로부터의 거리가 상기 수광부(12) 표면으로부터의 거리보다도 커지도록, 상기 주변 회로부(14) 표면과 상기 부(-)의 고정 전하를 갖는 막(22) 사이에 절연막(24)이 형성되어 있다. 이 절연막(24)은 상기 계면 준위를 저감하는 막(21)이 산화 실리콘막으로 형성되어 있는 경우, 주변 회로부(14) 위의 계면 준위를 저하하는 막(21)을 수광부(12) 위보다 두껍게 형성한 것이어도 된다.
이와 같이, 상기 부(-)의 고정 전하를 갖는 막(22)의 상기 주변 회로부(14) 표면으로부터의 거리가 상기 수광부(12) 표면으로부터의 거리보다도 커지도록, 상기 주변 회로부(14) 표면과 상기 부(-)의 고정 전하를 갖는 막(22) 사이에 절연막(24)이 형성되어 있기 때문에, 주변 회로부(14)에는 부(-)의 고정 전하를 갖는 막(22) 중의 부(-)의 고정 전하의 전계에 의한 영향이 주변 회로에 미치지 않게 된다. 따라서, 부(-)의 고정 전하에 의한 주변 회로의 오동작을 방지할 수 있게 된다.
다음에, 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 일 실시 형태(제3 실시예)를, 도 7의 주요부 구성 단면도를 참조하여 설명한다. 또한, 도 7에서는 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등의 도시는 되어 있지 않다.
도 7에 도시된 바와 같이, 고체 촬상 장치(5)는 상기 고체 촬상 장치(1)에 있어서, 상기 주변 회로부(14) 위와 상기 부(-)의 고정 전하를 갖는 막(22) 사이에, 부(-)의 고정 전하를 갖는 막과 수광면 거리를 떨어뜨리기 위한 막(25)이 형성되어 있는 것이다. 상기 막(25)은 부(-)의 고정 전하의 영향을 상쇄하기 위하여 정(+)의 고정 전하를 갖는 것이 바람직하고, 질화 실리콘을 사용하는 것이 바람직하다.
이와 같이, 상기 주변 회로부(14) 위와 상기 부(-)의 고정 전하를 갖는 막(22) 사이에 정(+)의 고정 전하를 갖는 상기 막(25)이 형성되어 있기 때문에, 부(-)의 고정 전하를 갖는 막(22)의 부(-)의 고정 전하는, 상기 막(25) 내의 정(+)의 고정 전하에 의해 저감되기 때문에, 부(-)의 고정 전하를 갖는 막(22) 중의 부(-)의 고정 전하의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다. 따라서, 부(-)의 고정 전하에 의한 주변 회로부(14)의 오동작을 방지할 수 있게 된다. 상기와 같이, 상기 주변 회로부(14) 위와 상기 부(-)의 고정 전하를 갖는 막(22) 사이에 정(+)의 고정 전하를 갖는 상기 막(25)이 형성되는 구성은, 상기 고체 촬상 장치(1, 2, 3, 4)에도 적용할 수 있어, 고체 촬상 장치(5)와 마찬가지의 효과를 얻을 수 있다.
상기 고체 촬상 장치(4, 5)에 있어서의 부(-)의 고정 전하를 갖는 막(22) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성되어 있는 것이다. 그 구성은, 일례로서, 상기 고체 촬상 장치(1, 2, 3) 중 어느 한 구성을 적용할 수도 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제1 실시예)를, 도 8 내지 도 10의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 8 내지 도 10에서는, 일례로서 상기 고체 촬상 장치(1)의 제조 공정을 도시한다.
도 8의 (1)에 도시된 바와 같이, 반도체 기판(혹은 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 개재하여 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 사용한다.
다음에, 도 8의 (2)에 도시된 바와 같이, 상기 수광부(12)의 수광면(12s) 위, 실제로는 상기 반도체 기판(11) 위에 계면 준위를 저감하는 막(21)을 형성한다. 이 계면 준위를 저감하는 막(21)은, 예를 들어 산화 실리콘(SiO2)막으로 형성된다. 계속하여 상기 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막(22)을 형성한다. 이에 의해, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 따라서, 상기 계면 준위를 저감하는 막(21)은 적어도 수광부(12) 위에서는 상기 부(-)의 고정 전하를 갖는 막(22)에 의해 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 막 두께로 형성될 필요가 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
상기 부(-)의 고정 전하를 갖는 막(22)은, 예를 들어 산화 하프늄(HfO2)막, 산화 알루미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 혹은 산화 티탄(TiO2)막으로 형성된다. 상기 예로 든 종류의 막은, 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있는 실적이 있으며, 그로 인해 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 사용하면, 성막 중에 계면 준위를 저감하는 SiO2층을 동시에 1㎚ 정도 형성할 수 있으므로 바람직하다.
또한 상기 이외의 재료로서는, 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄(Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 에르븀(Er2O3), 산화 튤륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3) 등을 사용할 수 있다. 또한, 상기 부(-)의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서, 막중에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는, 막의 절연성이 손상되지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가됨으로써 막의 내열성이나 프로세스 내에서의 이온 주입의 저지 능력을 높이는 것이 가능하게 된다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도인 점에서, 그 막 두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연한 것이지만, 다른 종류의 막이어도, 굴절률에 따라 막 두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
다음에, 상기 부(-)의 고정 전하를 갖는 막(22) 위에 절연막(41)을 형성하고, 상기 절연막(41) 위에 차광막(42)을 더 형성한다. 상기 절연막(41)은, 예를 들어 산화 실리콘막으로 형성된다. 또한, 상기 차광막(42)은, 예를 들어 차광성을 갖는 금속막으로 형성된다. 이와 같이, 상기 부(-)의 고정 전하를 갖는 막(22) 위에 절연막(41)을 개재하여 차광막(42)을 형성함으로써 산화 하프늄막 등으로 형성되는 부(-)의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다. 또한, 차광막을 에칭했을 때에 절연막(41)이 에칭 스토퍼가 되므로, 부(-)의 고정 전하를 갖는 막(22)에 대한 에칭 손상을 방지할 수 있다.
다음에, 도 9의 (3)에 도시된 바와 같이, 레지스트 도포, 리소그래피 기술에 의해, 상기 수광부(12)의 일부 및 상기 주변 회로부(14) 상방의 상기 차광막(42) 위에 레지스트 마스크(도시하지 않음)를 형성하고, 그 레지스트 마스크를 사용한 에칭에 의해 상기 차광막(42)을 가공하여 상기 수광부(12)의 일부 및 상기 주변 회로부(14) 상방의 상기 절연막(41) 위에 차광막(42)을 남긴다. 이 차광막(42)에 의해 수광부(12)에 광이 들어가지 않는 영역이 만들어져, 그 수광부(12)의 출력에 의해 화상에서의 흑 레벨이 결정된다. 또한, 주변 회로부(14)에 광이 들어가는 것이 방지되므로, 주변 회로부에 광이 들어가는 것에 의한 특성 변동이 억제된다.
다음에, 도 9의 (4)에 도시된 바와 같이 상기 절연막(41) 위에 상기 차광막(42)에 의한 단차를 저감하는 절연막(43)을 형성한다. 이 절연막(43)은 그 표면이 평탄화되는 것이 바람직하며, 예를 들어 도포 절연막으로 형성된다.
다음에, 도 10의 (5)에 도시된 바와 같이, 기존의 제조 기술에 의해, 상기 수광부(12) 상방의 절연막(43) 위에 컬러 필터층(44)을 형성하고, 컬러 필터층(44) 위에 집광 렌즈(45)를 더 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공 시의 컬러 필터층(44)에 대한 가공 손상을 방지하기 위해 광투과성의 절연막(도시하지 않음)이 형성되어도 된다. 이와 같이 하여, 고체 촬상 장치(1)가 형성된다.
상기 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예에서는 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막(22)을 형성하는 점에서, 부(-)의 고정 전하를 갖는 막(22) 중에 부(-)의 고정 전하에 기인하는 전계에 의해 수광부(12)의 수광면측의 계면에 홀 축적(홀 어큐뮬레이션)층(23)이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 설령 전하(전자)가 발생해도 수광부(12)에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)으로 유입되어 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하에 의한 암전류가 수광부에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한, 수광부(12)의 수광면에 계면 준위를 저감하는 막(21)이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 유입되는 것이 억제된다. 그리고, 부(-)의 고정 전하를 갖는 막(22)을 사용함으로써 이온 주입 및 어닐링을 실시하지 않고 HAD 구조의 형성이 가능해진다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제2 실시예)를, 도 11 내지 도 13의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 11 내지 도 13에서는, 일례로서 상기 고체 촬상 장치(2)의 제조 공정을 도시한다.
도 11의 (1)에 도시된 바와 같이, 반도체 기판(혹은 반도체층)(11)에 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 개재하여 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 사용한다.
다음에, 도 11의 (2)에 도시된 바와 같이 상기 수광부(12)의 수광면(12s) 위, 실제로는 상기 반도체 기판(11) 위에 계면 준위를 저감하는 막(21)을 형성한다. 이 계면 준위를 저감하는 막(21)은, 예를 들어 산화 실리콘(SiO2)막으로 형성된다. 계속하여 상기 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막(22)을 형성한다. 이에 의해, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 따라서, 상기 계면 준위를 저감하는 막(21)은, 적어도 수광부(12) 위에서는 상기 부(-)의 고정 전하를 갖는 막(22)에 의해 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 막 두께로 형성될 필요가 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
상기 부(-)의 고정 전하를 갖는 막(22)은, 예를 들어 산화 하프늄(HfO2)막, 산화 알루미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 혹은 산화 티탄(TiO2)막으로 형성된다. 상기 예로 든 종류의 막은, 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있는 실적이 있으며, 그로 인해 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있다.
또한, 상기 이외의 재료로서는, 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄(Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 에르븀(Er2O3), 산화 튤륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3) 등을 사용할 수 있다. 또한, 상기 부(-)의 고정 전하를 갖는 막(22)은 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 사용하면, 성막 중에 계면 준위를 저감하는 SiO2층을 동시에 1㎚ 정도 형성할 수 있어 바람직하다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서 막중에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가됨으로써 막의 내열성이나 프로세스 내에서의 이온 주입의 저지 능력을 높이는 것이 가능하게 된다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도이기 때문에 그 막 두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연한 것이지만, 다른 종류의 막이어도 굴절률에 따라 막 두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
다음에, 상기 부(-)의 고정 전하를 갖는 막(22) 위에 절연막(41)을 형성하고, 상기 절연막(41) 위에 차광막(42)을 더 형성한다. 상기 절연막(41)은, 예를 들어 산화 실리콘막으로 형성된다. 또한, 상기 차광막(42)은, 예를 들어 차광성을 갖는 금속막으로 형성된다. 이와 같이, 상기 부(-)의 고정 전하를 갖는 막(22) 위에 절연막(41)을 개재하여 차광막(42)을 형성함으로써 산화 하프늄막 등으로 형성되는 부(-)의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다. 또한, 차광막을 에칭했을 때에 절연막(41)이 에칭 스토퍼가 되므로, 부(-)의 고정 전하를 갖는 막(22)에 대한 에칭 손상을 방지할 수 있다.
다음에, 도 12의 (3)에 도시된 바와 같이 레지스트 도포, 리소그래피 기술에 의해 상기 수광부(12)의 일부 및 상기 주변 회로부(14) 상방의 상기 차광막(42) 위에 레지스트 마스크(도시하지 않음)를 형성하고, 그 레지스트 마스크를 사용한 에칭에 의해 상기 차광막(42)을 가공하여 상기 수광부(12)의 일부 및 상기 주변 회로부(14) 상방의 상기 절연막(41) 위에 차광막(42)을 남긴다. 이 차광막(42)에 의해, 수광부(12)에 광이 들어가지 않는 영역이 만들어져, 그 수광부(12)의 출력에 의해 화상에서의 흑 레벨이 결정된다. 또한, 주변 회로부(14)에 광이 들어가는 것이 방지되므로, 주변 회로부에 광이 들어가는 것에 의한 특성 변동이 억제된다.
다음에, 도 12의 (4)에 도시된 바와 같이 상기 차광막(42)을 피복하도록 상기 절연막(41) 위에 반사 방지막(46)을 형성한다. 이 반사 방지막(46)은, 예를 들어 굴절률이 2정도의 질화 실리콘막으로 형성된다.
다음에, 도 13의 (5)에 도시된 바와 같이, 기존의 제조 기술에 의해, 상기 수광부(12) 상방의 반사 방지막(46) 위에 컬러 필터층(44)을 형성하고, 컬러 필터층(44) 위에 집광 렌즈(45)를 더 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에 렌즈 가공 시의 컬러 필터층(44)에 대한 가공 손상을 방지하기 위해 광투과성의 절연막(도시하지 않음)이 형성되어도 된다. 이와 같이 하여, 고체 촬상 장치(2)가 형성된다.
상기 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제2 실시예에서는, 상기 제1 실시예와 마찬가지의 효과가 얻어지는 동시에, 반사 방지막(46)이 형성됨으로써 수광부(12)에 입사되기 전의 반사를 저감할 수 있으므로, 수광부(12)로의 입사광량을 증대시킬 수 있기 때문에 고체 촬상 장치(2)의 감도를 향상시킬 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제3 실시예)를, 도 14 내지 도 16의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 14 내지 도 16에서는, 일례로서 상기 고체 촬상 장치(3)의 제조 공정을 도시한다.
도 14의 (1)에 도시된 바와 같이, 반도체 기판(혹은 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 개재하여 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 사용한다.
다음에, 도 14의 (2)에 도시된 바와 같이, 상기 수광부(12)의 수광면(12s) 위, 실제로는 상기 반도체 기판(11) 위에 계면 준위를 저감하는 막(21)을 형성한다. 이 계면 준위를 저감하는 막(21)은, 예를 들어 산화 실리콘(SiO2)막으로 형성된다. 계속하여 상기 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막(22)을 형성한다. 이에 의해, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 따라서, 상기 계면 준위를 저감하는 막(21)은, 적어도 수광부(12) 위에서는 상기 부(-)의 고정 전하를 갖는 막(22)에 의해 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 막 두께로 형성될 필요가 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
상기 부(-)의 고정 전하를 갖는 막(22)은, 예를 들어 산화 하프늄(HfO2)막, 산화 알루미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 혹은 산화 티탄(TiO2)막으로 형성된다. 상기 예로 든 종류의 막은, 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있는 실적이 있으며, 그로 인해 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 사용하면, 성막 중에 계면 준위를 저감하는 SiO2층을 동시에 1㎚ 정도 형성할 수 있어 바람직하다.
또한, 상기 이외의 재료로서는, 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄(Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 에르븀(Er2O3), 산화 튤륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3) 등을 사용할 수 있다. 또한 상기 부(-)의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서, 막중에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는, 막의 절연성이 손상되지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가됨으로써 막의 내열성이나 프로세스 내에서의 이온 주입의 저지 능력을 높이는 것이 가능하게 된다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우 산화 하프늄(HfO2)막의 막 두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연한 것이지만, 다른 종류의 막이어도 굴절률에 따라 막 두께를 최적화함으로써, 반사 방지 효과를 얻는 것이 가능하다.
다음에, 상기 부(-)의 고정 전하를 갖는 막(22) 위에 차광막(42)을 형성한다. 상기 차광막(42)은, 예를 들어 차광성을 갖는 금속막으로 형성된다. 이와 같이, 차광막(42)이 부(-)의 고정 전하를 갖는 막(22) 위에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11) 표면에 근접시킬 수 있으므로, 차광막(42)과 반도체 기판(11)의 간격이 좁아지기 때문에, 이웃한 포토다이오드의 상층으로부터 비스듬히 입사해 오는 광의 성분, 즉 광학적인 혼색 성분을 감할 수 있다.
다음에, 도 15의 (3)에 도시된 바와 같이, 레지스트 도포, 리소그래피 기술에 의해, 상기 수광부(12)의 일부 및 상기 주변 회로부(14) 상방의 상기 차광막(42) 위에 레지스트 마스크(도시하지 않음)를 형성하고, 그 레지스트 마스크를 사용한 에칭에 의해, 상기 차광막(42)을 가공하여 상기 수광부(12)의 일부 및 상기 주변 회로부(14) 상방의 상기 부(-)의 고정 전하를 갖는 막(22) 위에 차광막(42)을 남긴다. 이 차광막(42)에 의해, 수광부(12)에 광이 들어가지 않는 영역이 만들어져, 그 수광부(12)의 출력에 의해 화상에서의 흑 레벨이 결정된다. 또한, 주변 회로부(14)에 광이 들어가는 것이 방지되므로, 주변 회로부에 광이 들어가는 것에 의한 특성 변동이 억제된다.
다음에, 도 15의 (4)에 도시된 바와 같이, 상기 차광막(42)을 피복하도록 상기 부(-)의 고정 전하를 갖는 막(22) 위에 반사 방지막(46)을 형성한다. 이 반사 방지막(46)은, 예를 들어 굴절률이 2정도의 질화 실리콘막으로 형성된다.
다음에, 도 16의 (5)에 도시된 바와 같이, 기존의 제조 기술에 의해, 상기 수광부(12) 위의 반사 방지막(46) 위에 컬러 필터층(44)을 형성하고, 컬러 필터층(44) 위에 집광 렌즈(45)를 더 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에 렌즈 가공 시의 컬러 필터층(44)에 대한 가공 손상을 방지하기 위해 광투과성의 절연막(도시하지 않음)이 형성되어도 된다. 이와 같이 하여, 고체 촬상 장치(3)가 형성된다.
상기 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제3 실시예에서는, 상기 제1 실시예와 마찬가지의 효과가 얻어지는 동시에, 차광막(42)이 부(-)의 고정 전하를 갖는 막(22) 위에 직접 형성됨으로써 차광막(42)을 반도체 기판(11) 표면에 근접시킬 수 있으므로, 차광막(42)과 반도체 기판(11)의 간격이 좁아지기 때문에 이웃한 포토다이오드의 상층으로부터 비스듬히 입사해 오는 광의 성분, 즉 광학적인 혼색 성분을 감할 수 있다. 또한, 반사 방지막(46)을 형성한 것으로, 부(-)의 고정 전하를 갖는 막(22)만으로는 반사 방지 효과가 불충분할 때에 반사 방지 효과를 최대화할 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제4 실시예)를, 도 17 내지 도 19의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 17 내지 도 19에서는, 일례로서 상기 고체 촬상 장치(4)의 제조 공정을 도시한다.
도 17의 (1)에 도시된 바와 같이, 반도체 기판(혹은 반도체층)(11)에 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 개재하여 주변 회로[예를 들어 회로(14C)]가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 사용한다. 계속해서, 상기 입사광에 대하여 투과성을 갖는 절연막(26)을 형성한다. 이 절연막(26)은, 예를 들어 산화 실리콘막으로 형성된다.
다음에, 도 17의 (2)에 도시된 바와 같이, 레지스트 도포, 리소그래피 기술에 의해 상기 주변 회로부(14) 상방의 상기 절연막(26) 위에 레지스트 마스크(51)를 형성한다.
다음에, 도 18의 (3)에 도시된 바와 같이, 상기 레지스트 마스크(51) 〔상기 도 17의 (2) 참조〕를 사용한 에칭에 의해, 상기 절연막(26)을 가공하여 상기 주변 회로부(14) 위에 절연막(26)을 남긴다. 그 후, 상기 레지스트 마스크(51)를 제거한다.
다음에, 도 18의 (4)에 도시된 바와 같이, 상기 수광부(12)의 수광면(12s) 위, 실제로는 상기 반도체 기판(11) 위에 상기 절연막(26)을 피복하는 계면 준위를 저감하는 막(21)을 형성한다. 이 계면 준위를 저감하는 막(21)은, 예를 들어 산화 실리콘(SiO2)막으로 형성된다.
다음에, 도 19의 (5)에 도시된 바와 같이, 상기 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막(22)을 형성한다. 이에 의해, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 따라서, 상기 계면 준위를 저감하는 막(21)은, 적어도 수광부(12) 위에서는, 상기 부(-)의 고정 전하를 갖는 막(22)에 의해, 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 막 두께로 형성될 필요가 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
상기 부(-)의 고정 전하를 갖는 막(22)은, 예를 들어 산화 하프늄(HfO2)막, 산화 알루미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 혹은 산화 티탄(TiO2)막으로 형성된다. 상기 예로 든 종류의 막은, 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있는 실적이 있으며, 그로 인해, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 사용하면, 성막 중에 계면 준위를 저감하는 SiO2층을 동시에 1㎚ 정도 형성할 수 있어 바람직하다.
또한, 상기 이외의 재료로서는, 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄(Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 에르븀(Er2O3), 산화 튤륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3) 등을 사용할 수 있다. 또한, 상기 부(-)의 고정 전하를 갖는 막(22)은 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서, 막중에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는, 막의 절연성이 손상되지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가됨으로써 막의 내열성이나 프로세스 내에서의 이온 주입의 저지 능력을 높이는 것이 가능하게 된다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도인 점에서, 그 막 두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연한 것이지만, 다른 종류의 막이어도 굴절률에 따라 막 두께를 최적화함으로써, 반사 방지 효과를 얻는 것이 가능하다.
상기 고체 촬상 장치(4)에 있어서의 부(-)의 고정 전하를 갖는 막(22) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성되어 있는 것이다. 그 구성은, 일례로서, 상기 고체 촬상 장치(1, 2, 3) 중 어느 한 모든 구성을 적용할 수도 있다.
상기 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제4 실시예에서는, 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막(22)을 형성하는 점에서, 부(-)의 고정 전하를 갖는 막(22) 중에 부(-)의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적(홀 어큐뮬레이션)층(23)이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 설령 전하(전자)가 발생해도 수광부(12)에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)으로 유입되어, 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하에 의한 암전류가 수광부에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한, 수광부(12)의 수광면에 계면 준위를 저감하는 막(21)이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 유입되는 것이 억제된다. 그리고, 부(-)의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 실시하지 않고 HAD 구조의 형성이 가능해진다.
또한, 주변 회로부(14) 위에 절연막(26)을 형성하였기 때문에, 주변 회로부(14) 위의 부(-)의 고정 전하를 갖는 막(22)까지의 거리가 수광부(12) 위의 부(-)의 고정 전하를 갖는 막까지의 거리보다도 길어지므로, 부(-)의 고정 전하를 갖는 막(22)으로부터 주변 회로부(14)에 미치는 부(-)의 전계가 완화된다. 즉, 주변 회로부(14)에 대한 부(-)의 고정 전하를 갖는 막(22)의 영향이 저감되므로, 부(-)의 고정 전하를 갖는 막(22)에 의한 부(-)의 전계에 의한 주변 회로부(14)의 오동작이 방지된다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 일 실시 형태(제5 실시예)를, 도 20 내지 도 21의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 20 내지 도 21에서는, 일례로서, 상기 고체 촬상 장치(5)의 제조 공정을 도시한다.
도 20의 (1)에 도시된 바와 같이, 반도체 기판(혹은 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 개재하여 주변 회로[예를 들어 회로(14C)]가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 사용한다. 계속해서, 상기 입사광에 대하여 투과성을 갖는 계면 준위를 저감하는 막(21)을 형성한다. 이 계면 준위를 저감하는 막(21)은, 예를 들어 산화 실리콘막으로 형성된다. 또한, 상기 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막을 수광면 표면으로부터 떨어뜨리기 위한 막(25)을 형성한다. 상기 막(25)은 부(-)의 고정 전하의 영향을 상쇄하기 위해서, 정(+)의 고정 전하를 갖는 것이 바람직하고, 질화 실리콘을 사용하는 것이 바람직하다.
상기 계면 준위를 저감하는 막(21)은, 적어도 수광부(12) 위에서는, 후에 형성되는 부(-)의 고정 전하를 갖는 막(22)에 의해, 상기 수광부(12)의 수광면(12s)측에 후술하는 홀 축적층(23)이 형성되는 막 두께로 형성될 필요가 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
다음에, 도 20의 (2)에 도시된 바와 같이, 레지스트 도포, 리소그래피 기술에 의해, 상기 주변 회로부(14) 상방의 상기 정(+)의 고정 전하를 갖는 막(25) 위에 레지스트 마스크(52)를 형성한다.
다음에, 도 21의 (3)에 도시된 바와 같이, 상기 레지스트 마스크(52) 〔상기 도 20의 (2) 참조〕를 사용한 에칭에 의해, 상기 정(+)의 고정 전하를 갖는 막(25)을 가공하여 상기 주변 회로부(14) 위에 정(+)의 고정 전하를 갖는 막(25)을 남긴다. 그 후, 상기 레지스트 마스크(52)를 제거한다.
다음에, 도 21의 (4)에 도시된 바와 같이, 상기 계면 준위를 저감하는 막(21) 위에 상기 정(+)의 고정 전하를 갖는 막(25)을 피복하는 부(-)의 고정 전하를 갖는 막(22)을 형성한다.
상기 부(-)의 고정 전하를 갖는 막(22)은, 예를 들어 산화 하프늄(HfO2)막, 산화 알루미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 혹은 산화 티탄(TiO2)막으로 형성된다. 상기 예로 든 종류의 막은, 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있는 실적이 있으며, 그로 인해 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 사용하면, 성막 중에 계면 준위를 저감하는 SiO2층을 동시에 1㎚ 정도 형성할 수 있어 바람직하다.
또한, 상기 이외의 재료로서는, 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄(Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 에르븀(Er2O3), 산화 튤륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3) 등을 사용할 수 있다. 또한 상기 부(-)의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들어 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서, 막중에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는, 막의 절연성이 손상되지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가됨으로써, 막의 내열성이나 프로세스 내에서의 이온 주입의 저지 능력을 높이는 것이 가능하게 된다.
또한, 상기 부(-)의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막 두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연한 것이지만, 다른 종류의 막이어도 굴절률에 따라 막 두께를 최적화함으로써, 반사 방지 효과를 얻는 것이 가능하다.
상기 고체 촬상 장치(5)에 있어서의 부(-)의 고정 전하를 갖는 막(22) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성되어 있는 것이다. 그 구성은, 일례로서, 상기 고체 촬상 장치(1, 2, 3) 중 어느 한 구성을 적용할 수도 있다. 상기 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제5 실시예에서는, 계면 준위를 저감하는 막(21) 위에 부(-)의 고정 전하를 갖는 막(22)을 형성하였기 때문에, 부(-)의 고정 전하를 갖는 막(22) 중에 부(-)의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적(홀 어큐뮬레이션)층(23)이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 설령 계면으로부터 전하(전자)가 발생했다고 해도 수광부(12)에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)으로 유입되어, 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하에 의한 암전류가 수광부에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한 수광부(12)의 수광면에 계면 준위를 저감하는 막(21)이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 유입되는 것이 억제된다. 그리고, 부(-)의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 실시하지 않고 HAD 구조의 형성이 가능해진다.
또한 상기 주변 회로부(14) 위와 상기 부(-)의 고정 전하를 갖는 막(22) 사이에 바람직하게는 정(+)의 고정 전하를 갖고, 부(-)의 고정 전하를 갖는 막을 수광면 표면으로부터 떨어뜨리기 위한 막(25)을 형성하였기 때문에, 부(-)의 고정 전하를 갖는 막(22)의 부(-)의 고정 전하는, 정(+)의 고정 전하를 갖는 막(25) 내의 정(+)의 고정 전하에 의해 저감되기 때문에, 부(-)의 고정 전하를 갖는 막(22) 중의 부(-)의 고정 전하의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다. 따라서, 부(-)의 고정 전하에 의한 주변 회로부(14)의 오동작을 방지할 수 있게 된다.
여기서, 부(-)의 고정 전하를 갖는 막의 일례로서, 산화 하프늄(HfO2)막에 대해서, 부(-)의 고정 전하가 존재하는 것을 나타내는 데이터를 도 22에 의해 설명한다.
제1 샘플로서는, 실리콘 기판 위에 열산화 실리콘(SiO2)막을 개재하여 게이트 전극을 형성한 MOS 캐패시터이며, 상기 열산화 실리콘막의 막 두께를 바꾼 것을 준비했다.
제2 샘플로서는, 실리콘 기판 위에 CVD 산화 실리콘(CVD-SiO2)막을 개재하여 게이트 전극을 형성한 MOS 캐패시터이며, 상기 CVD 산화 실리콘막의 막 두께를 바꾼 것을 준비했다.
제3 샘플로서는, 실리콘 기판 위에 오존 산화 실리콘(O3-SiO2)막, 산화 하프늄(HfO2)막, CVD 산화 실리콘(SiO2)막을 순서대로 적층한 적층막을 개재하여 게이트 전극을 형성한 MOS 캐패시터이며, 상기 CVD 산화 실리콘막의 막 두께를 바꾼 것을 준비했다. 또한, HfO2막 및 O3-SiO2막의 막 두께는 고정으로 했다.
상기 각 샘플의 CVD-SiO2막은, 모노실란(SiH4)과 산소(O2)의 혼합 가스를 사용한 CVD법에 의해 형성되고, HfO2막은 테트라키스에틸메틸아미노하프늄(tetrakisethylmethyl-amino hafnium:TEMAHf)과 오존(O3)을 원료로 한 ALD법에 의해 형성된다. 상기 제3 샘플에 있어서의 O3-SiO2막은 ALD법에 의해 HfO2막을 형성할 때에 HfO2과 실리콘 기판 사이에 형성되는 1㎚ 정도의 두께의 계면 산화막이다. 상기 각 샘플에 있어서의 게이트 전극은 모두 상층으로부터 알루미늄(Al)막, 질화 티탄(TiN)막 및 티탄(Ti)막이 적층된 구조가 사용된다.
또한, 상기 샘플 구조에서, 제1 샘플 및 제2 샘플은, SiO2막의 바로 위에 게이트 전극이 형성되어 있는 것에 비하여, 제3 샘플의 HfO2막의 적용품만, HfO2막 위에 CVD-SiO2막을 적층한 구조로 했다. 그 이유는, HfO2과 게이트 전극을 직접 접촉시킴으로써 HfO2과 전극이 계면에서 반응을 일으키는 것을 방지하기 위해서이다.
또한 제3 샘플의 적층 구조에서, HfO2막 두께를 10㎚로 고정하고, 상층의 CVD-SiO2막의 막 두께를 바꾸었다. 이 이유는, HfO2은 비유전율이 크기 때문에 10㎚ 레벨의 막 두께를 형성해도 산화막 환산의 막 두께로 하면 수㎚로 되어버려, 플랫 밴드 전압(Vfb)의 산화막 환산 막 두께에 대한 변화를 보는 것이 곤란하기 때문이다.
상기 제1 샘플, 제2 샘플, 제3 샘플에 대해, 산화막 환산 막 두께(Tox)에 대한 플랫 밴드 전압(Vfb)을 조사했다. 그 결과를 도 22에 나타낸다.
도 22에 도시된 바와 같이, 열산화(Thermal-SiO2)막의 제1 샘플, CVD-SiO2막의 제2 샘플은 막 두께 증가에 대하여 플랫 밴드 전압이 마이너스 방향으로 시프트하고 있다. 한편으로 제3 샘플의 HfO2막 적용품만, 막 두께 증가에 대하여 플랫 밴드 전압은 플러스 방향으로 시프트하고 있는 것을 확인할 수 있었다. 이 플랫 밴드 전압의 거동에 의해 HfO2막은 막중에 마이너스의 전하가 존재하고 있는 것을 알 수 있다. 또한 HfO2 이외의 상기 부(-)의 고정 전하를 갖는 막을 구성하는 각 재료에 대해서도 HfO2과 마찬가지로 부(-)의 고정 전하를 갖고 있는 것을 알 수 있다.
또한, 상기 각 샘플에 있어서의 계면 준위 밀도의 데이터를 도 23에 도시한다. 이 도 23에서는, 도 22에 있어서 Tox가 40㎚ 정도로 거의 동등한 제1, 제2, 제3 샘플을 사용하여, 계면 준위 밀도(Dit)의 비교를 행했다.
그 결과, 도 23에 도시된 바와 같이 열산화(Thermal-SiO2)막의 제1 샘플이 2E10(/㎠·eV) 이하의 특성인 것에 비하여, CVD-SiO2 막의 제2 샘플은 1자리수 정도 계면 준위가 악화된 결과로 되어 있다. 한편, HfO2막을 사용한 제3 샘플은 3E10/㎠·eV 정도로 열산화막에 가까운 양호한 계면을 갖는 것을 확인할 수 있었다. 또한, HfO2 이외의 상기 부(-)의 고정 전하를 갖는 막을 구성하는 각 재료에 대해서도 HfO2과 마찬가지로 열산화막에 가까운 양호한 계면 준위를 갖는 것을 알 수 있다.
다음에, 정(+)의 고정 전하를 갖는 막(25)을 형성한 경우의 산화막 환산 막 두께(Tox)에 대한 플랫 밴드 전압(Vfb)을 조사했다. 그 결과를 도 24에 도시한다.
도 24에 도시된 바와 같이, 열산화막의 플랫 밴드 전압보다 큰 경우, 막중에 부(-)의 전하가 있고, 실리콘(Si) 표면은 정공(홀)을 형성한다. 이러한 적층막으로서, 예를 들어 실리콘(Si) 기판 표면에, HfO2막, CVD-SiO2막을 하층으로부터 순서대로 적층한 것이 있다. 한편, 열산화막의 플랫 밴드 전압보다 작은 경우 막중에 정(+)의 전하가 있고, 실리콘(Si) 표면은 전자(일렉트론)를 형성한다. 이러한 적층막으로서, 예를 들어 실리콘(Si) 기판 표면에, CVD-SiO2막, CVD-SiN막, HfO2막, CVD-SiO2막을 하층으로부터 순서대로 적층한 것이 있다. 여기서, CVD-SiN막의 막 두께를 두껍게 하면 열산화막에 비교하여 플랫 밴드 전압이 커서 부(-) 방향으로 이행한다. 또 CVD-SiN막 중의 정(+)의 전하의 영향이, 산화 하프늄(HfO2)의 부(-)의 전하를 상쇄하고 있다.
상기 각 실시예의 고체 촬상 장치(1) 내지 고체 촬상 장치(5)에 있어서, 상기 설명한 바와 같이 부(-)의 고정 전하를 갖는 막(22)에 질소(N)를 포함할 경우, 부(-)의 고정 전하를 갖는 막(22)을 형성한 후에 고주파 플라즈마 혹은 마이크로파 플라즈마에 의한 질화 처리에 의해 질소(N)를 포함시킬 수 있다. 또한 상기 부(-)의 고정 전하를 갖는 막(22)에 대하여, 성막한 후에 전자선 조사에 의한 전자선 큐어 처리를 실시함으로써, 막중의 부(-)의 고정 전하를 늘리는 것이 가능하게 된다.
다음에, 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 일 실시 형태(제1 실시예)를, 도 25의 주요부 구성 단면도를 참조하여 설명한다. 또한 도 25에서는 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등의 도시는 되어 있지 않다.
도 25에 도시된 바와 같이, 고체 촬상 장치(6)는 반도체 기판(혹은 반도체층)(11)에 입사광을 광전 변환하는 수광부(12)를 갖고, 이 수광부(12)의 측부에는 화소 분리 영역(13)을 개재하여 주변 회로[예를 들어 회로(14C)]가 형성된 주변 회로부(14)를 갖고 있다. 상기 수광부[후술하는 홀 축적층(23)도 포함한다](12)의 수광면(12s) 위에는 절연막(27)이 형성되어 있다. 이 절연막(27)은, 예를 들어 산화 실리콘(SiO2)막으로 형성되어 있다. 상기 절연막(27) 위에는 부전압을 인가하는 막(28)이 형성되어 있다.
도면에서는, 상기 절연막(27)은, 상기 부전압을 인가하는 막(28)의 상기 주변 회로부(14) 표면으로부터의 거리가 상기 수광부(12) 표면으로부터의 거리보다도 길어지도록, 상기 수광부(12) 위에서 주변 회로부(14) 위가 더 두껍게 형성되어 있다. 또한, 이 절연막(27)은, 예를 들어 산화 실리콘막으로 형성되어 있는 경우, 수광부(12) 위에 있어서는 상기 설명한 계면 준위를 저감하는 막(21)과 마찬가지의 작용을 갖는다. 그것을 위해서는, 상기 수광부(12) 위의 상기 절연막(27)은, 예를 들어 1원자층 이상, 100㎚ 이하의 막 두께로 형성되어 있는 것이 바람직하다. 이에 의해, 부전압을 인가하는 막(28)에 부전압이 인가되면, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
상기 주변 회로부(14)의 주변 회로에는, 예를 들어 상기 고체 촬상 장치(6)가 CMOS 이미지 센서인 경우에는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터 등의 트랜지스터에 의해 구성되는 화소 회로가 있다. 또한, 복수의 수광부(12)에 의해 구성되는 화소 어레이부의 판독행의 신호의 판독 동작을 행하는 구동 회로, 판독한 신호를 전송하는 수직 주사 회로, 시프트 레지스터 혹은 어드레스 디코더, 수평 주사 회로 등이 포함된다.
또한, 상기 주변 회로부(14)의 주변 회로에는, 예를 들어 상기 고체 촬상 장치(6)가 CCD 이미지 센서인 경우에는 수광부로부터 광전 변환된 신호 전하를 수직 전송 게이트로부터 판독하는 판독 게이트, 판독한 신호 전하를 수직 방향으로 전송하는 수직 전하 전송부가 있다. 또한, 수평 전하 전송부 등이 포함된다.
상기 부전압을 인가하는 막(28)은, 예를 들어 입사광에 대하여 투명한 도전성을 갖는 막으로 형성되고, 예를 들어 가시광에 대하여 투명한 도전성막으로 형성되어 있다. 이러한 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막 또는 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.
상기 고체 촬상 장치(6)에 있어서의 부전압을 인가하는 막(28) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성되어 있는 것이다. 그 구성은, 일례로서 상기 고체 촬상 장치(1, 2, 3) 중 어느 한 구성을 적용할 수도 있다.
상기 고체 촬상 장치(제2 고체 촬상 장치)(6)에서는 수광부(12)의 수광면(12s)에 형성된 절연막(27) 위에 부전압을 인가하는 막(28)이 형성되어 있기 때문에, 부전압을 인가하는 막(28)에 부전압이 인가됨으로써 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적(홀 어큐뮬레이션)층이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 설령 계면으로부터 전하(전자)가 발생했다고 해도, 수광부에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)으로 유입되어, 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하가, 암전류가 되어서 수광부(12)에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한, 수광부(12)의 수광면(12s)에 계면 준위를 저감하는 막이 되는 절연막(27)이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 유입되는 것이 억제된다.
또한, 도시한 바와 같이, 절연막(27)에 의해 상기 부전압을 인가하는 막(28)의 상기 주변 회로부(14) 표면으로부터의 거리가 상기 수광부(12) 표면으로부터의 거리보다도 길어지도록 형성되어 있기 때문에, 부전압을 인가하는 막(28)에 부전압이 인가되었을 때에 발생하는 전계의 영향이 주변 회로부(14)에 미치는 것이 저감되므로, 주변 회로부(14)에서의 회로 오동작을 없앨 수 있다.
다음에, 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 일 실시 형태(제2 실시예)를, 도 26의 주요부 구성 단면도를 참조하여 설명한다. 또한 도 26에서는 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등의 도시는 되어 있지 않다.
도 26에 도시된 바와 같이, 고체 촬상 장치(7)는, 상기 고체 촬상 장치(6)에 있어서, 상기 주변 회로부(14) 위, 실질적으로는 절연막(27)과 상기 부전압을 인가하는 막(28) 사이에, 부전압을 인가하는 막을 수광면 표면으로부터 떨어뜨리기 위한 막(25)을 형성한다. 상기 막(25)은 부전압의 영향을 상쇄하기 위해 정(+)의 고정 전하를 갖는 것이 바람직하다. 정(+)의 고정 전하를 갖는 상기 막(25)은 상기 주변 회로부(14) 위와 상기 부전압을 인가하는 막(28) 사이에 형성되어 있으면 되고, 상기 절연막(27) 위든 절연막(27) 아래이든 상관없다. 또한, 도면에서는, 절연막(27)은 균일한 두께의 막으로 형성되어 있는 경우를 도시했지만, 상기 고체 촬상 장치(6)와 같이 주변 회로부(14) 위가 수광부(12) 위보다도 두께가 더 두꺼운 절연막이어도 된다.
상기 정(+)의 고정 전하를 갖는 막(25)에는, 일례로서 질화 실리콘막이 있다.
이와 같이, 상기 주변 회로부(14)와 상기 부전압을 인가하는 막(28) 사이에 정(+)의 고정 전하를 갖는 막(25)이 형성되어 있기 때문에, 부전압을 인가하는 막(28)에 부전압이 인가되었을 때에 발생하는 부(-)의 전계는, 정(+)의 고정 전하를 갖는 막(25) 중의 정(+)의 고정 전하에 의해 저감되기 때문에, 이 부(-)의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다. 따라서, 부(-)의 전계에 의한 주변 회로부(14)의 오동작을 방지할 수 있게 되므로, 주변 회로부(14)의 신뢰성이 높아진다. 상기와 같이, 상기 주변 회로부(14) 위와 상기 부전압을 인가하는 막(28) 사이에 정(+)의 고정 전하를 갖는 막(25)이 형성되는 구성은, 상기 고체 촬상 장치(6)에도 적용할 수 있고, 고체 촬상 장치(7)와 마찬가지의 효과를 얻을 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 일 실시 형태(제1 실시예)를, 도 27 내지 도 29의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 27 내지 도 29에서는, 일례로서 상기 고체 촬상 장치(4)의 제조 공정을 도시한다.
도 27의 (1)에 도시된 바와 같이, 반도체 기판(혹은 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 개재하여 주변 회로[예를 들어 회로(14C)]가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 사용한다. 계속해서, 상기 입사광에 대하여 투과성을 갖는 절연막(29)을 형성한다. 이 절연막(29)은, 예를 들어 산화 실리콘막으로 형성된다.
다음에, 도 27의 (2)에 도시된 바와 같이, 레지스트 도포, 리소그래피 기술에 의해, 상기 주변 회로부(14) 상방의 상기 절연막(29) 위에 레지스트 마스크(53)를 형성한다.
다음에, 도 28의 (3)에 도시된 바와 같이, 상기 레지스트 마스크(53) 〔상기 도 27의 (2) 참조〕를 사용한 에칭에 의해 상기 절연막(29)을 가공하여 상기 주변 회로부(14) 위에 절연막(29)을 남긴다. 그 후, 상기 레지스트 마스크(53)를 제거한다.
다음에, 도 28의 (4)에 도시된 바와 같이, 상기 수광부(12)의 수광면(12s) 위, 실제로는 상기 반도체 기판(11) 위에, 상기 절연막(29)을 피복하는 계면 준위를 저감하는 막(21)을 형성한다. 이 계면 준위를 저감하는 막(21)은, 예를 들어 산화 실리콘(SiO2)막으로 형성된다. 이에 의해, 절연막(27)이 상기 절연막(29)과 상기 계면 준위를 저감하는 막(21)에 의해 형성된다.
다음에, 도 29의 (5)에 도시된 바와 같이, 상기 계면 준위를 저감하는 막(21) 위에 부전압을 인가하는 막(28)을 형성한다. 이 부전압을 인가하는 막(28)에 부전압이 인가됨으로써, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 따라서, 상기 계면 준위를 저감하는 막(21)은, 적어도 수광부(12) 위에서는 상기 부전압을 인가하는 막(28)에 인가된 부전압에 의해, 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 막 두께로 형성될 필요가 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
상기 부전압을 인가하는 막(28)은, 예를 들어 입사광에 대하여 투명한 도전성을 갖는 막으로 형성되고, 예를 들어 가시광에 대하여 투명한 도전성막으로 형성되어 있다. 이러한 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막 또는 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.
상기 고체 촬상 장치(6)에 있어서의 부전압을 인가하는 막(28) 위에는 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성된다. 그 제조 방법은, 일례로서 상기 고체 촬상 장치의 제조 방법(제1 제조 방법)의 각 실시예에서 설명한 어느 한 방법을 적용할 수도 있다.
상기 고체 촬상 장치(6)의 제조 방법(제2 제조 방법)의 제1 실시예에서는, 수광부(12)의 수광면(12s)에 형성된 절연막(27) 위에 부전압을 인가하는 막(28)을 형성하기 때문에, 부전압을 인가하는 막(28)에 부전압이 인가됨으로써 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적(홀 어큐뮬레이션)층이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 설령 계면으로부터 전하(전자)가 발생했다고 해도 수광부에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)으로 유입되어 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하가, 암전류가 되어 수광부(12)에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한, 수광부(12)의 수광면(12s)에 계면 준위를 저감하는 막(21)이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 유입되는 것이 억제된다.
또한, 도시한 바와 같이, 절연막(27)에 의해 상기 부전압을 인가하는 막(28)의 상기 주변 회로부(14) 표면으로부터의 거리가 상기 수광부(12) 표면으로부터의 거리보다도 길어지도록, 수광부(12) 위의 절연막(27)의 막 두께보다도 주변 회로부(14) 위의 절연막(27)의 막 두께가 더 두꺼워지도록 형성되어 있다. 이것으로부터, 부전압을 인가하는 막(28)에 부전압이 인가되었을 때에 발생하는 전계의 영향이 주변 회로부(14)에 미치는 것이 저감된다. 즉, 전계 강도가 저감되어, 주변 회로부(14) 표면에서 홀이 축적되는 것이 억제되므로, 주변 회로부(14)에서의 회로 오동작을 없앨 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 일 실시 형태(제2 실시예)를, 도 30 내지 도 31의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 30 내지 도 31에서는, 일례로서, 상기 고체 촬상 장치(4)의 제조 공정을 도시한다.
도 30의 (1)에 도시된 바와 같이, 반도체 기판(혹은 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 개재하여 주변 회로[예를 들어 회로(14C)]가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 사용한다. 계속해서, 상기 입사광에 대하여 투과성을 갖는 절연막(27)을 형성한다. 이 절연막(27)은, 예를 들어 산화 실리콘막으로 형성된다. 또한, 상기 절연막(27) 위에 정(+)의 고정 전하를 갖는 막(25)을 형성한다. 이 정(+)의 고정 전하를 갖는 막(25)은, 예를 들어 질화 실리콘막으로 형성된다.
다음에, 도 30의 (2)에 도시된 바와 같이, 레지스트 도포, 리소그래피 기술에 의해, 상기 주변 회로부(14) 상방의 상기 정(+)의 고정 전하를 갖는 막(25) 위에 레지스트 마스크(54)를 형성한다.
다음에, 도 31의 (3)에 도시된 바와 같이, 상기 레지스트 마스크(54)〔상기 도 30의 (2) 참조〕를 사용한 에칭에 의해, 상기 정(+)의 고정 전하를 갖는 막(25)을 가공하여 상기 주변 회로부(14) 위에 정(+)의 고정 전하를 갖는 막(25)을 남긴다. 그 후, 상기 레지스트 마스크(54)를 제거한다.
다음에, 도 31의 (4)에 도시된 바와 같이, 상기 절연막(27) 및 상기 정(+)의 고정 전하를 갖는 막(25) 위에 부전압을 인가하는 막(28)을 형성한다. 이 부전압을 인가하는 막(28)에 부전압이 인가됨으로써, 상기 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 그때, 상기 절연막(27)을 계면 준위를 저감하는 막으로서 기능시킬 수 있다. 그를 위해서는 상기 절연막(27)은, 적어도 수광부(12) 위에서는, 상기 부전압을 인가하는 막(28)에 인가된 부전압에 의해, 상기 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되는 막 두께로 형성될 필요가 있다. 그 막 두께는, 예를 들어 1원자층 이상, 100㎚ 이하로 한다.
상기 부전압을 인가하는 막(28)은, 예를 들어 입사광에 대하여 투명한 도전성을 갖는 막으로 형성되고, 예를 들어 가시광에 대하여 투명한 도전성막으로 형성되어 있다. 이러한 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막 또는 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.
상기 고체 촬상 장치(7)에 있어서의 부전압을 인가하는 막(28) 위에는, 도시는 하지 않았지만, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성된다. 그 제조 방법은, 일례로서, 상기 고체 촬상 장치의 제조 방법(제1 제조 방법)의 각 실시예에서 설명한 어느 한 방법을 적용할 수도 있다.
상기 고체 촬상 장치(7)의 제조 방법(제2 제조 방법)의 제2 실시예에서는, 수광부(12)의 수광면(12s)에 형성된 절연막(27) 위에 부전압을 인가하는 막(28)을 형성하기 때문에, 부전압을 인가하는 막(28)에 부전압이 인가됨으로써 발생한 전계에 의해 수광부(12)의 수광면(12s)측의 계면에 홀 축적(홀 어큐뮬레이션)층이 충분히 형성된다. 따라서, 계면으로부터 발생하는 전하(전자)를 억제할 수 있는 동시에, 설령 계면으로부터 전하(전자)가 발생했다고 해도 수광부에서 전위 웰로 되어 있는 전하 축적 부분으로 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)으로 유입되어, 소멸시킬 수 있다. 따라서, 이 계면 기인의 전하가, 암전류가 되어서 수광부(12)에서 검지되는 것을 방지할 수 있어, 계면 준위 기인에 의한 암전류가 억제된다. 또한, 수광부(12)의 수광면(12s)에 계면 준위를 저감하는 막(21)이 형성되어 있기 때문에, 계면 준위에 기인하는 전자의 발생이 더욱 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 유입되는 것이 억제된다.
또한, 상기 주변 회로부(14)와 상기 부전압을 인가하는 막(28)의 사이에 정(+)의 고정 전하를 갖는 막(25)을 형성하기 때문에, 부전압을 인가하는 막(28)에 부전압이 인가되었을 때에 발생하는 부(-)의 전계는, 정(+)의 고정 전하를 갖는 막(25) 내의 정(+)의 고정 전하에 의해 저감되기 때문에, 이 부(-)의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다. 따라서, 부(-)의 전계에 의한 주변 회로부(14)의 오동작을 방지할 수 있다. 상기와 같이, 상기 주변 회로부(14) 위와 상기 부전압을 인가하는 막(28) 사이에 정(+)의 고정 전하를 갖는 막(25)이 형성되는 구성은, 상기 고체 촬상 장치(6)에도 적용할 수 있고 고체 촬상 장치(7)와 마찬가지의 효과를 얻을 수 있다.
다음에, 본 발명의 고체 촬상 장치(제3 고체 촬상 장치)의 일 실시 형태(실시예)를, 도 32의 주요부 구성 단면도를 참조하여 설명한다. 또한, 도 32에서는, 수광부를 주로 도시하고, 주변 회로부, 배선층, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등의 도시는 되어 있지 않다.
도 32에 도시된 바와 같이, 고체 촬상 장치(8)는, 반도체 기판(혹은 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12)를 갖는다. 이 수광부(12)의 수광면(12s)측에는 절연막(31)이 형성되고, 이 절연막(31)은, 예를 들어 산화 실리콘(SiO2)막으로 형성되어 있다. 상기 절연막(31) 위에는, 광전 변환하는 수광부(12)의 수광면(12s)측의 계면보다도 일함수의 값이 큰 막(이하, 홀 축적 보조막이라고 한다)(32)이 형성되어 있고, 이 일함수의 차이에 의해 홀 축적층(23)이 형성된다. 이 홀 축적 보조막(32)은, 전기적으로 다른 소자, 배선과 접속되어 있을 필요가 없기 때문에, 절연막이어도 되고, 금속막과 같은 도전성을 갖는 막이어도 된다.
또한, 상기 수광부(12)가 형성되는 반도체 기판(11)의 광 입사측과는 반대측에는, 예를 들어 복수층의 배선(71)과 절연막(72)으로 이루어지는 배선층(73)이 형성되어 있다. 또한 그 배선층(73)은, 지지 기판(74)에 지지되어 있다.
예를 들어, 홀 축적층(23)은 실리콘(Si)에 의해 형성되어 있기 때문에, 그 일함수의 값은 약 5.1eV이다. 따라서, 상기 홀 축적 보조막(32)은 일함수의 값이 5.1보다도 큰 값의 막이면 된다.
예를 들어, 금속막을 사용할 경우, 이과 년표(chronological scientific tables)에 따르면, 이리듐(110)막의 일함수의 값은 5.42, 이리듐(111)막의 일함수의 값은 5.76, 니켈막의 일함수의 값은 5.15, 팔라듐막의 일함수의 값은 5.55, 오스뮴막의 일함수의 값은 5.93, 금(100)막의 일함수의 값은 5.47, 금(110)막의 일함수의 값은 5.37, 백금막의 일함수의 값은 5.64이다. 상기 홀 축적 보조막(32)에는, 이들 막을 사용할 수 있다. 또한, 상기 이외의 막이어도, 수광부(12)의 수광면(12s)측의 계면보다도 일함수의 값이 큰 금속막이면, 홀 축적 보조막(32)으로 사용할 수 있다. 또한, 투명 전극으로서 사용되고 있는 ITO(In2O3)의 일함수의 값은 4.8eV로 되어 있지만, 산화물 반도체의 일함수는, 성막 방법이나 불순물 도입에 의해 제어하는 것이 가능하다.
상기 홀 축적 보조막(32)은, 광 입사측에 형성되는 점에서, 입사광을 투과하는 막 두께로 형성되는 것이 중요하고, 그 입사광의 투과율은, 가능한 한 높은 투과율을 갖는 것이 바람직하며, 예를 들어 95％ 이상의 투과율이 확보되는 것이 바람직하다.
또한, 홀 축적 보조막(32)은, 수광부(12) 표면과의 일함수 차를 이용할 수 있으면 되며, 저 저항치에 제한은 없기 때문에, 예를 들어 도전막을 사용한 경우에도 막 두께를 두껍게 형성할 필요는 없다. 예를 들어, 입사광 강도를 I0, 흡광 계수를 α[단,α=(4πk)/λ, k는 볼트먼 상수, λ는 입사광의 파장]로 하면, 깊이 z 위치에서의 광강도는 I(z)=I0exp(-α·z)로 표현된다. 따라서, I(z)/I0=0.8로 되는 두께를 구하면, 예를 들어 이리듐막은 1.9㎚, 금막은 4.8㎚, 백금막은 3.4㎚로 되고, 막종에 따라 다르나, 바람직하게는 2㎚ 이하이면 되는 것을 알 수 있다.
또한, 상기 홀 축적 보조막(32)은 유기막이어도 되며, 예를 들어 폴리에틸렌디옥시티오펜(polyethylenedioxythiophene)을 사용할 수도 있다. 전술한 바와 같이, 상기 홀 축적 보조막(32)은, 수광부(12)의 수광면(12s)측 계면의 일함수의 값보다도 높은 일함수의 값을 갖는 것이면, 도전막이어도 되고, 절연막이어도 되고, 반도체막이어도 되는 것이다.
상기 고체 촬상 장치(8)에서는, 수광부(12) 위에 형성된 절연막(31) 위에 수광부(12)의 수광면(12s)측의 계면보다도 일함수의 값이 큰 막(홀 축적 보조막)(32)을 갖는 점에서, 그에 의하여 홀 축적층(23)의 홀의 축적 효율이 높아져, 수광부(12)의 수광측 계면에 형성되어 있는 홀 축적층(23)은 충분한 홀을 축적하는 것이 가능한 것이 된다. 그에 따라, 암전류가 저감된다.
다음에, 홀 축적 보조막(32)을 사용하는 고체 촬상 장치의 구성의 일례를, 도 33에 의해 설명한다. 도 33에서는, CMOS 이미지 센서를 도시했다.
도 33에 도시된 바와 같이, 반도체 기판(11)에는, 입사광을 전기 신호로 변환하는 수광부(예를 들어 포토다이오드)(12), 전송 트랜지스터, 증폭 트랜지스터, 리셋 트랜지스터 등의 트랜지스터 군(55)(도면에서는 그 일부를 도시) 등을 갖는 복수의 화소부(61)가 형성되어 있다. 상기 반도체 기판(11)에는, 예를 들어 실리콘 기판을 사용한다. 또한, 각 수광부(12)로부터 판독한 신호 전하를 처리하는 신호 처리부(도시하지 않음)가 형성되어 있다.
상기 화소부(61)의 주위의 일부, 예를 들어 행 방향 혹은 열 방향의 화소부(61) 사이에는 소자 분리 영역(13)이 형성되어 있다.
또한, 상기 수광부(12)가 형성된 반도체 기판(11)의 표면측[도면에서는 반도체 기판(11)의 하측]에는 배선층(73)이 형성되어 있다. 이 배선층(73)은, 배선(71)과 이 배선(71)을 피복하는 절연막(72)으로 이루어진다. 상기 배선층(73)에는 지지 기판(74)이 형성되어 있다. 이 지지 기판(74)은, 예를 들어 실리콘 기판으로 이루어진다.
또한, 상기 고체 촬상 장치(8)에는, 반도체 기판(11) 이면측에 상기 홀 축적층(23)이 형성되고, 그 상면에 절연막(31)을 개재하여 상기 설명한 홀 축적 보조막(32)이 형성되어 있다. 또한 절연막(도시하지 않음)을 개재하여 유기 컬러 필터층(44)이 형성되어 있다. 이 유기 컬러 필터층(44)은, 상기 수광부(12)에 대응시켜 형성되고, 예를 들어 청(Blue)과 적(Red)과 녹색(Green)의 유기 컬러 필터를, 예를 들어 체크 무늬로 배치한 것으로 이루어진다. 또한 각 유기 컬러 필터층(44) 위에는 각 수광부(12)에 입사광을 집광시키는 집광 렌즈(45)가 형성되어 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)의 일 실시 형태(제1 실시예)를, 도 34의 흐름도, 도 35의 제조 공정 단면도, 및 도 36의 주요부를 도시한 제조 공정 단면도를 참조하여 설명한다. 도 34 내지 도 36에서는, 일례로서, 상기 고체 촬상 장치(8)의 제조 공정을 도시한다.
도 34의 (1) 및 도 35의 (1)에 도시된 바와 같이, 우선 실리콘 기판(82) 위에 절연층(예를 들어, 산화 실리콘층)(83)을 개재하여 실리콘층(84)이 형성된 SOI 기판(81)을 준비하고, 실리콘층(84)에 얼라인먼트를 위한 이면 마크(85)를 형성한다.
다음에, 도 34의 (2) 및 도 35의 (2)에 도시된 바와 같이, SOI 기판(81)의 실리콘층(84)에, 소자 분리 영역(도시하지 않음)의 형성, 홀 축적층(23)의 형성, 수광부(12)의 형성, 트랜지스터 군(55)의 형성, 배선층(73)의 형성 등을 행한다. 이 중 홀 축적층(23)은, 후의 기판 박막화 후의 공정에 의해 형성하여도 된다.
다음에, 도 34의 (3) 및 도 35의 (3)에 도시된 바와 같이, 배선층(73)과 지지 기판(74)을 접합한다.
다음에, 도 34의 (4) 및 도 35의 (4)에 도시된 바와 같이, SOI 기판(81)의 박막화를 실시한다. 여기에서는, 실리콘 기판(82)을, 예를 들어 연삭, 연마에 의해 제거한다.
도시는 하지 않았지만, 상기 홀 축적층(23)은, SOI 기판(81)의 절연층(83)을 제거한 후, 캡막(도시하지 않음)을 형성하고, 불순물 도입 및 활성화 처리에 의해 형성하여도 된다. 일례로서, 캡막으로서 플라즈마-TEOS 산화 실리콘막을 30㎚의 두께로 형성하고, 불순물 도입은 붕소의 이온 주입으로 행한다. 이 이온 주입 조건은, 예를 들어 도핑 에너지를 20keV, 도우즈량을 1×1013/㎠로 설정한다. 또한, 활성화는, 배선층(73)과 지지 기판(74)의 접합을 파괴하지 않는 400℃ 이하의 어닐링으로 행하는 것이 바람직하다. 그리고, 상기 캡층을, 예를 들어 희불산 처리에 의해 제거한다. 이때, SOI 기판(81)의 절연층(83)을 제거해도 된다.
이와 같이 하여, 도 36의 (1)에 도시된 바와 같이, 수광부(12) 위에 홀 축적층(23)이 형성된다.
다음에, 도 36의 (2)에 도시된 바와 같이, 홀 축적층(23) 위(광 입사측)에 절연막(31)을 형성한다. 일례로서, 플라즈마-TEOS 산화 실리콘막을 30㎚의 두께로 형성한다.
다음에, 도 36의 (3)에 도시된 바와 같이, 상기 절연막(31)(광 입사측)에 수광부(12)의 수광면(12s)측 계면(일함수의 값이 약 5.1eV)보다도 큰 일함수의 값을 갖는 막, 홀 축적 보조막(32)을 형성한다. 일례로서, 금속 박막인 일함수의 값 5.6eV의 백금(Pt)막을 스퍼터링으로 3㎚의 두께로 성막한다. 다른 금속 박막으로서는, 이리듐(Ir), 레늄(Re), 니켈(Ni), 팔라듐(Pd), 코발트(Co), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 금(Au) 등이 후보가 된다. 합금이어도 물론 가능하다.
또한, 상기 홀 축적 보조막(32)의 재료는, 이 예에서는 수광부의 수광면측 계면의 일함수의 값이 약 5.1eV이기 때문에, ITO(In2O3)이어도 가능하다. ITO는 그 성막 프로세스에서 4.5eV 내지 5.6eV의 일함수의 값을 갖는 것이 가능하다. 또한 다른 산화물 반도체로서 RuO2, SnO2, IrO2, OsO2, ZnO, ReO2, MoO2나 억셉터 불순물을 도입한 반도체나 유기 재료인 폴리에틸렌디옥시티오펜(polyethylenedioxythiophene:PEDOT) 등도 5.1eV보다도 큰 일함수의 값을 갖게 할 수 있으므로 홀 축적 보조막(32)의 재료가 될 수 있다. 또한 성막 방법으로서는, 400℃ 이하의 성막 방법으로서 ALD, CVD, 기상 도핑 등을 들 수 있다.
다음에, 도 34의 (5) 및 도 35의 (5)에 도시된 바와 같이, 배리어 메탈(91)을 개재하여 이면 전극(92)을 형성한다.
다음에, 도 34의 (6) 및 도 35의 (6)에 도시된 바와 같이, 수광부(12) 상방에 컬러 필터층(44)을 형성한 후, 집광 렌즈(45)를 형성한다. 이와 같이 하여, 고체 촬상 장치(8)가 형성된다.
상기 고체 촬상 장치의 제조 방법(제3 제조 방법)에서는, 수광부(12) 위에 형성된 절연막(31) 위에 수광부(12)의 수광면(12s)측 계면보다도 일함수의 값이 큰 막, 홀 축적 보조막(32)을 형성하기 때문에, 홀 축적층(23)의 홀의 축적 효율이 높아져, 수광부(12)의 수광면(12s)측 계면에 형성되어 있는 홀 축적층(23)은 충분한 홀을 축적하는 것이 가능한 것이 된다. 그에 따라, 암전류가 저감된다. 또한, 상기 홀 축적 보조막(32)은, 홀 축적층(23)의 일함수의 값보다도 높은 일함수의 값을 갖는 것이면 되며, 전류를 통과시킬 필요가 없기 때문에 도전막이어도 되고, 절연막이어도 되고, 반도체막이어도 된다. 그로 인해, 홀 축적 보조막(32)에 고저항이 되는 재료의 선택도 가능해진다. 또한, 홀 축적 보조막(32)에는 외부 신호 입력 단자도 불필요한다고 하는 특징을 갖는다.
상기 각 실시예의 고체 촬상 장치(1 내지 8)는, 입사광량을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 각 화소부가 형성된 반도체 기판의 일면측에 배선층을 구비하고, 이 배선층이 형성되어 있는 면과는 반대측으로부터 입사되는 광을 상기 각 수광부에 의해 수광하는 구성의 이면 조사형 고체 촬상 장치에 적용할 수 있다. 당연한 것이지만, 수광면측에 배선층이 형성되고, 또한 수광부에 입사되는 입사광의 광로를 상기 배선층의 미형성 영역으로서 수광부에 입사되는 입사광을 가로막지 않도록 한 표면 조사형 고체 촬상 장치에도 적용할 수 있다.
다음에, 본 발명의 촬상 장치에 따른 일 실시 형태(실시예)를, 도 37의 블록도에 의해 설명한다. 이 촬상 장치에는, 예를 들어 비디오 카메라, 디지털 스틸 카메라, 휴대 전화의 카메라 등이 있다.
도 37에 도시된 바와 같이, 촬상 장치(500)는 촬상부(501)에 고체 촬상 장치(도시하지 않음)를 구비하고 있다. 이 촬상부(501)의 집광측에는 상을 결상시키는 결상 광학계(502)가 구비되고, 또한 촬상부(501)에는 그것을 구동하는 구동 회로, 고체 촬상 장치에 의해 광전 변환된 신호를 화상으로 처리하는 신호 처리 회로 등을 갖는 신호 처리부(503)가 접속되어 있다. 또 상기 신호 처리부에 의해 처리된 화상 신호는 화상 기억부(도시하지 않음)에 의해 기억시킬 수 있다. 이러한 촬상 장치(500)에 있어서, 상기 고체 촬상 소자에는 상기 실시 형태에서 설명한 고체 촬상 장치(1) 내지 고체 촬상 장치(8)를 사용할 수 있다.
본 발명의 촬상 장치(500)에서는, 본원 발명의 고체 촬상 장치(1) 혹은 고체 촬상 장치(2) 또는 상기 도 4에 도시된 구성의 반사막을 형성한 집광 렌즈를 갖는 고체 촬상 장치를 사용하는 점에서, 상기 설명한 것과 마찬가지로 색 재현성이나 해상도를 높일 수 있는 고체 촬상 장치를 사용하고 있으므로, 고품위의 영상을 기록할 수 있다는 이점이 있다.
또한, 본 발명의 촬상 장치(500)는, 상기 구성에 한정되지 않고, 고체 촬상 장치를 사용하는 촬상 장치이면 어떤 구성의 것에도 적용할 수 있다.
상기 고체 촬상 장치(1) 내지 고체 촬상 장치(8) 등은 원 칩으로서 형성된 형태이어도 되고, 촬상부와, 신호 처리부 또는 광학계를 통합하여 패키징된 촬상 기능을 갖는 모듈상의 형태이어도 된다. 또한, 본 발명은 고체 촬상 장치뿐만 아니라, 촬상 장치에도 적용 가능하다. 이 경우, 촬상 장치로서 고화질화의 효과가 얻어진다. 여기서, 촬상 장치는, 예를 들어 카메라나 촬상 기능을 갖는 휴대 기기를 가리킨다. 또 「촬상」은, 통상의 카메라 촬영 시에 있어서의 상의 찍힘뿐만 아니라, 넓은 의미로서 지문 검출 등도 포함하는 것이다.

Claims (16)

  1. 입사광을 광전 변환하도록 동작하는 수광부를 포함하는 고체 촬상 장치로서,
    상기 수광부의 수광면 상부에, 산화 하프늄, 산화 알루미늄, 산화 지르코늄, 산화 탄탈, 산화 티탄, 산화 란탄, 산화 프라세오디뮴, 산화 세륨, 산화 네오디뮴, 산화 프로메튬, 산화 사마륨, 산화 유로퓸, 산화 가돌리늄, 산화 테르븀, 산화 디스프로슘, 산화 홀뮴, 산화 에르븀, 산화 튤륨, 산화 이테르븀, 산화 루테튬, 산화 이트륨, 질화 하프늄, 질화 알루미늄, 산질화 하프늄 및 산질화 알루미늄으로 구성되는 그룹에서 선택된 재료로 형성되는 제1 막;
    상기 수광면과 상기 제1 막 사이의 약 1nm 두께의 제2 막; 및
    상기 수광부의 수광면측에서 상기 제1 막의 존재로 인해 생성되는 홀 축적층
    을 포함하는, 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 제2 막은 산화 실리콘층인, 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 제1 막은 원자층 증착법에 의해 형성되는, 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 제1 막은 원자층 증착법에 의해 형성되고, 상기 제1 막과 상기 제2 막은 동시에 형성되는, 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 제2 층 상부의 제4 층을 포함하는, 고체 촬상 장치.
  6. 제5항에 있어서,
    상기 제4 층은 이산화 실리콘층인, 고체 촬상 장치.
  7. 입사광을 광전 변환하도록 동작하는 수광부를 포함하는 고체 촬상 장치의 제조 방법으로서,
    상기 수광부의 수광면 위 또는 상부에, 원자층 증착법을 이용하여 제1 막을 형성하는 단계; 및
    상기 제1 막을 형성하는 동안, 상기 수광면과 상기 제1 막 사이에 제2 막을 형성하는 단계
    를 포함하고,
    상기 제1 막의 존재로 인해, 상기 수광부의 상기 수광면에 홀 축적층이 형성되고,
    상기 제1 막은, 산화 하프늄, 산화 알루미늄, 산화 지르코늄, 산화 탄탈, 산화 티탄, 산화 란탄, 산화 프라세오디뮴, 산화 세륨, 산화 네오디뮴, 산화 프로메튬, 산화 사마륨, 산화 유로퓸, 산화 가돌리늄, 산화 테르븀, 산화 디스프로슘, 산화 홀뮴, 산화 에르븀, 산화 튤륨, 산화 이테르븀, 산화 루테튬, 산화 이트륨, 질화 하프늄, 질화 알루미늄, 산질화 하프늄 및 산질화 알루미늄으로 구성되는 그룹에서 선택된 재료로 형성되는, 고체 촬상 장치의 제조 방법.
  8. 촬상 장치로서,
    입사광을 집광하는 집광 광학부;
    상기 집광 광학부에서 집광된 상기 입사광을 수광하여 신호 전하로 광전 변환하도록 동작하는 고체 촬상 장치; 및
    상기 신호 전하를 처리하도록 동작하는 신호 처리부
    를 포함하고,
    상기 고체 촬상 장치는,
    상기 수광부의 수광면 위 또는 상부에, 산화 하프늄, 산화 알루미늄, 산화 지르코늄, 산화 탄탈, 산화 티탄, 산화 란탄, 산화 프라세오디뮴, 산화 세륨, 산화 네오디뮴, 산화 프로메튬, 산화 사마륨, 산화 유로퓸, 산화 가돌리늄, 산화 테르븀, 산화 디스프로슘, 산화 홀뮴, 산화 에르븀, 산화 튤륨, 산화 이테르븀, 산화 루테튬, 산화 이트륨, 질화 하프늄, 질화 알루미늄, 산질화 하프늄 및 산질화 알루미늄으로 구성되는 그룹에서 선택된 재료로 형성되는 제1 막;
    상기 수광면과 상기 제1 막 사이의 약 1nm 두께의 제2 막; 및
    상기 수광부의 수광면측에서 상기 제1 막의 존재로 인해 생성되는 홀 축적층
    을 포함하는 것을 특징으로 하는 촬상 장치.
  9. 제8항에 있어서,
    상기 제2 막은 산화 실리콘층인, 촬상 장치.
  10. 제8항에 있어서,
    상기 제1 막은 원자층 증착법에 의해 형성되는, 촬상 장치.
  11. 제8항에 있어서,
    상기 제1 막은 원자층 증착법에 의해 형성되고, 상기 제1 막과 상기 제2 막이 형성되는, 촬상 장치.
  12. 제8항에 있어서,
    상기 제2 층 상부의 제4 층을 포함하는, 촬상 장치.
  13. 제12항에 있어서,
    상기 제4 층은 이산화 실리콘층인, 촬상 장치.
  14. 제7항에 있어서,
    상기 제2 막은 산화 실리콘층인, 고체 촬상 장치의 제조 방법.
  15. 제7항에 있어서,
    상기 제2 층 상부에 제4 층을 형성하는 단계를 포함하는, 고체 촬상 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 제4 층은 이산화 실리콘층인, 고체 촬상 장치의 제조 방법.
KR1020147021003A 2007-05-07 2007-08-20 고체 촬상 장치와 그 제조 방법 및 촬상 장치 KR101558120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-122370 2007-05-07
JP2007122370 2007-05-07
PCT/JP2007/066116 WO2008139644A1 (ja) 2007-05-07 2007-08-20 固体撮像装置とその製造方法および撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023252A Division KR101476473B1 (ko) 2007-05-07 2007-08-20 고체 촬상 장치 및 촬상 장치

Publications (2)

Publication Number Publication Date
KR20140107633A true KR20140107633A (ko) 2014-09-04
KR101558120B1 KR101558120B1 (ko) 2015-10-07

Family

ID=40001873

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097023252A KR101476473B1 (ko) 2007-05-07 2007-08-20 고체 촬상 장치 및 촬상 장치
KR1020147021003A KR101558120B1 (ko) 2007-05-07 2007-08-20 고체 촬상 장치와 그 제조 방법 및 촬상 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020097023252A KR101476473B1 (ko) 2007-05-07 2007-08-20 고체 촬상 장치 및 촬상 장치

Country Status (7)

Country Link
US (14) US8410418B2 (ko)
EP (1) EP2146376B1 (ko)
JP (5) JP4803153B2 (ko)
KR (2) KR101476473B1 (ko)
CN (6) CN102254926B (ko)
TW (5) TWI426602B (ko)
WO (1) WO2008139644A1 (ko)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
US8257997B2 (en) * 2007-10-17 2012-09-04 Sifotonics Technologies (Usa) Inc. Semiconductor photodetectors
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
KR101776955B1 (ko) 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185236B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185208B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP4924634B2 (ja) * 2009-03-04 2012-04-25 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5347999B2 (ja) 2009-03-12 2013-11-20 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US9123653B2 (en) * 2009-07-23 2015-09-01 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US8835999B2 (en) * 2009-07-31 2014-09-16 Sri International Ring pixel for CMOS imagers
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5306141B2 (ja) * 2009-10-19 2013-10-02 株式会社東芝 固体撮像装置
GB2475086B (en) 2009-11-05 2014-02-05 Cmosis Nv Backside illuminated image sensor
JP5899519B2 (ja) 2009-11-05 2016-04-06 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
KR20110077451A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 이미지 센서, 그 제조 방법, 및 상기 이미지 센서를 포함하는 장치
JP2011159848A (ja) 2010-02-02 2011-08-18 Toshiba Corp 固体撮像装置およびその製造方法
JP2011198854A (ja) * 2010-03-17 2011-10-06 Fujifilm Corp 光電変換膜積層型固体撮像素子及び撮像装置
JP5663925B2 (ja) * 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
CN102893400B (zh) * 2010-05-14 2015-04-22 松下电器产业株式会社 固体摄像装置及其制造方法
CN106449684B (zh) 2010-06-18 2019-09-27 西奥尼克斯公司 高速光敏设备及相关方法
JP2012054321A (ja) * 2010-08-31 2012-03-15 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR101133154B1 (ko) 2011-02-03 2012-04-06 디지털옵틱스 코포레이션 이스트 상이한 파장을 균일하게 수광하기 위한 차등 높이 실리콘을 포함하는 이면 조사 센서 패키지
KR101095945B1 (ko) 2011-02-03 2011-12-19 테쎄라 노쓰 아메리카, 아이엔씨. 상이한 파장을 균일하게 수광하기 위한 흡광 재료를 포함하는 이면 조사 센서 패키지
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5810551B2 (ja) 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2012191005A (ja) * 2011-03-10 2012-10-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
JP2013012506A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像素子の製造方法、固体撮像素子、電子機器の製造方法、および電子機器。
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
FR2980304A1 (fr) * 2011-09-20 2013-03-22 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet
US8760543B2 (en) 2011-09-26 2014-06-24 Truesense Imaging, Inc. Dark reference in CCD image sensors
JP5943577B2 (ja) * 2011-10-07 2016-07-05 キヤノン株式会社 光電変換装置および撮像システム
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US9379275B2 (en) 2012-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing dark current in image sensors
JP6095268B2 (ja) 2012-02-24 2017-03-15 キヤノン株式会社 固体撮像装置、及び撮像システム
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US8759928B2 (en) 2012-04-04 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor cross-talk reduction system and method
JP5801245B2 (ja) 2012-04-09 2015-10-28 株式会社東芝 固体撮像装置
US9659981B2 (en) * 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
US9401380B2 (en) 2012-05-10 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
US8709854B2 (en) 2012-05-10 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
US9356058B2 (en) * 2012-05-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for BSI image sensor
KR102129147B1 (ko) 2012-06-29 2020-07-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기
CN102800686B (zh) * 2012-08-28 2016-12-21 豪威科技(上海)有限公司 背照式cmos影像传感器
US8957359B2 (en) * 2012-10-12 2015-02-17 Omnivision Technologies, Inc. Compact in-pixel high dynamic range imaging
KR102007279B1 (ko) 2013-02-08 2019-08-05 삼성전자주식회사 3차원 이미지 센서의 거리 픽셀, 이를 포함하는 3차원 이미지 센서 및 3차원 이미지 센서의 거리 픽셀의 구동 방법
JP5568150B2 (ja) * 2013-02-25 2014-08-06 株式会社東芝 固体撮像装置および携帯情報端末
US20140252521A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor with Improved Dark Current Performance
US9224881B2 (en) * 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5725123B2 (ja) * 2013-10-04 2015-05-27 ソニー株式会社 固体撮像装置及び電子機器
TWI709235B (zh) * 2013-11-29 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件、其製造方法及電子機器
JP6616070B2 (ja) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド 誘電性複合体構造の作製方法及び装置
US9859326B2 (en) * 2014-01-24 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, image sensors, and methods of manufacture thereof
KR102242580B1 (ko) 2014-04-23 2021-04-22 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9281333B2 (en) 2014-05-01 2016-03-08 Visera Technologies Company Limited Solid-state imaging devices having light shielding partitions with variable dimensions
JP6345519B2 (ja) * 2014-07-09 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016046336A (ja) * 2014-08-21 2016-04-04 ソニー株式会社 固体撮像素子および製造方法、並びに放射線撮像装置
JP6048483B2 (ja) * 2014-12-10 2016-12-21 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
CN113363268A (zh) * 2014-12-18 2021-09-07 索尼公司 成像器件和移动设备
JP6163511B2 (ja) * 2015-04-16 2017-07-12 ソニー株式会社 固体撮像装置、及び電子機器
KR102435031B1 (ko) 2015-08-11 2022-08-22 삼성전자주식회사 고정 전하막을 갖는 이미지 센서
WO2017047422A1 (ja) * 2015-09-17 2017-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、及び、固体撮像素子の製造方法
FR3043495A1 (fr) * 2015-11-09 2017-05-12 St Microelectronics Crolles 2 Sas Capteur d'images a obturation globale
JP6176313B2 (ja) * 2015-12-02 2017-08-09 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
CN105445237B (zh) * 2015-12-31 2018-01-05 哈尔滨工业大学 一种外加电场条件下测量液体吸收系数的方法
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
JP6567468B2 (ja) 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
KR102563588B1 (ko) 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102666073B1 (ko) * 2016-12-28 2024-05-17 삼성전자주식회사 이미지 센서
TWI640929B (zh) * 2017-04-18 2018-11-11 Gingy Technology Inc. 指紋辨識方法以及指紋辨識裝置
JP6920110B2 (ja) * 2017-06-13 2021-08-18 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
JP6663887B2 (ja) * 2017-07-11 2020-03-13 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US10361237B2 (en) * 2017-12-27 2019-07-23 International Business Machines Corporation Low dark current backside illumination sensor
CN108336105B (zh) * 2018-04-04 2019-02-15 武汉新芯集成电路制造有限公司 一种图像传感器及其器件邻近结构
CN108321158B (zh) * 2018-04-11 2024-04-16 南京邮电大学 基于光电器件的静态随机存取存储单元及其制备方法
US11320568B2 (en) 2018-05-11 2022-05-03 Corning Incorporated Curved surface films and methods of manufacturing the same
JP7214373B2 (ja) * 2018-06-04 2023-01-30 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
JP7362198B2 (ja) 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
KR102386104B1 (ko) 2018-12-21 2022-04-13 삼성전자주식회사 후면조사형 이미지 센서 및 이를 포함하는 전자 기기
JP7414492B2 (ja) * 2019-11-29 2024-01-16 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
KR102199999B1 (ko) * 2020-10-08 2021-01-08 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법
WO2023047663A1 (ja) * 2021-09-27 2023-03-30 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2023073713A (ja) * 2021-11-16 2023-05-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538823B2 (ko) * 1971-12-22 1980-10-07
JPS5124341B2 (ko) * 1971-12-24 1976-07-23
JPH01256168A (ja) 1988-04-06 1989-10-12 Matsushita Electron Corp 半導体装置及びその製造方法
JPH0438872A (ja) 1990-06-04 1992-02-10 Mitsubishi Electric Corp 固体撮像素子
JPH05335546A (ja) * 1992-06-01 1993-12-17 Sony Corp 固体撮像装置
JPH06268243A (ja) 1993-03-12 1994-09-22 Hamamatsu Photonics Kk 半導体エネルギー検出器の製造方法
JP3070513B2 (ja) 1997-04-07 2000-07-31 日本電気株式会社 固体撮像素子及びその製造方法
US6170390B1 (en) * 1998-12-21 2001-01-09 Alan L. Backus Enclosed rotisserie with added convenience
US6890766B2 (en) * 1999-03-17 2005-05-10 International Business Machines Corporation Dual-type thin-film field-effect transistors and applications
US6809359B2 (en) * 2001-05-16 2004-10-26 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, method for manufacturing the same, and method for driving the same
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US6902681B2 (en) * 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
JP4540320B2 (ja) 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4046067B2 (ja) * 2003-11-04 2008-02-13 ソニー株式会社 固体撮像素子の製造方法
JP2005142510A (ja) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
KR20050064335A (ko) * 2003-12-23 2005-06-29 삼성전자주식회사 집광층을 포함하는 고체 촬상 소자 제조 방법
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US20050167734A1 (en) * 2004-01-20 2005-08-04 The Regents Of The University Of California Flash memory devices using large electron affinity material for charge trapping
JP4525144B2 (ja) * 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
US20050274996A1 (en) * 2004-06-14 2005-12-15 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
US7282409B2 (en) * 2004-06-23 2007-10-16 Micron Technology, Inc. Isolation structure for a memory cell using Al2O3 dielectric
JP4779320B2 (ja) * 2004-08-10 2011-09-28 ソニー株式会社 固体撮像装置およびその製造方法
KR100672701B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
CN100442530C (zh) * 2005-02-21 2008-12-10 索尼株式会社 固态成像器件及其驱动方法和照相装置
JP4979893B2 (ja) 2005-03-23 2012-07-18 ソニー株式会社 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置
JP2006269789A (ja) 2005-03-24 2006-10-05 Toshiba Corp 半導体装置及びその製造方法
JP2006278539A (ja) * 2005-03-28 2006-10-12 Matsushita Electric Ind Co Ltd Ｍｏｓ型固体撮像装置
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
JP2007048894A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
JP4940607B2 (ja) * 2005-09-22 2012-05-30 ソニー株式会社 固体撮像装置およびその製造方法、並びにカメラ
US7619266B2 (en) * 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US7531399B2 (en) * 2006-09-15 2009-05-12 Taiwan Semiconductor Manufacturing Company Semiconductor devices and methods with bilayer dielectrics
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus

Also Published As

Publication number Publication date
US20170104024A1 (en) 2017-04-13
TWI437701B (zh) 2014-05-11
CN102324431B (zh) 2014-04-30
US20090096049A1 (en) 2009-04-16
CN101669205B (zh) 2011-12-14
CN102280463A (zh) 2011-12-14
JP2008306160A (ja) 2008-12-18
JP2010226143A (ja) 2010-10-07
TWI464866B (zh) 2014-12-11
US9735192B2 (en) 2017-08-15
TW200845371A (en) 2008-11-16
CN103700680B (zh) 2017-05-03
TWI436474B (zh) 2014-05-01
US9954021B2 (en) 2018-04-24
TW201330235A (zh) 2013-07-16
US9496306B2 (en) 2016-11-15
JP2008306154A (ja) 2008-12-18
CN102324431A (zh) 2012-01-18
US8471347B2 (en) 2013-06-25
CN101471368B (zh) 2011-07-06
CN103700680A (zh) 2014-04-02
US9368536B2 (en) 2016-06-14
JP2010239155A (ja) 2010-10-21
US20090189235A1 (en) 2009-07-30
CN102254926B (zh) 2014-08-13
CN101471368A (zh) 2009-07-01
US20130299675A1 (en) 2013-11-14
US8288836B2 (en) 2012-10-16
WO2008139644A1 (ja) 2008-11-20
EP2146376B1 (en) 2015-08-12
CN102254926A (zh) 2011-11-23
JP4798130B2 (ja) 2011-10-19
US10192921B2 (en) 2019-01-29
US8486748B2 (en) 2013-07-16
JP4883207B2 (ja) 2012-02-22
KR101558120B1 (ko) 2015-10-07
US8034649B2 (en) 2011-10-11
US20190148444A1 (en) 2019-05-16
TW201330236A (zh) 2013-07-16
US20100203669A1 (en) 2010-08-12
JP2010239154A (ja) 2010-10-21
US8946840B2 (en) 2015-02-03
US20150214264A1 (en) 2015-07-30
JP4803153B2 (ja) 2011-10-26
KR101476473B1 (ko) 2014-12-24
US8410418B2 (en) 2013-04-02
JP4821917B2 (ja) 2011-11-24
US20100200942A1 (en) 2010-08-12
US20110089313A1 (en) 2011-04-21
US20160276401A1 (en) 2016-09-22
US20100193669A1 (en) 2010-08-05
TW200945569A (en) 2009-11-01
US20180204869A1 (en) 2018-07-19
US10770500B2 (en) 2020-09-08
EP2146376A4 (en) 2012-04-18
TWI426602B (zh) 2014-02-11
US8097928B2 (en) 2012-01-17
US8334552B2 (en) 2012-12-18
KR20100016308A (ko) 2010-02-12
EP2146376A1 (en) 2010-01-20
JP4821918B2 (ja) 2011-11-24
TWI413240B (zh) 2013-10-21
US20110089312A1 (en) 2011-04-21
TW200926403A (en) 2009-06-16
CN103700681A (zh) 2014-04-02
CN101669205A (zh) 2010-03-10
US20110143488A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101558120B1 (ko) 고체 촬상 장치와 그 제조 방법 및 촬상 장치
KR101596629B1 (ko) 촬상 장치, 고체 촬상 장치, 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20140725

Application number text: 1020097023252

Filing date: 20091106

A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140811

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141022

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150522

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20141022

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20150625

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20150522

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20150819

Appeal identifier: 2015101003614

Request date: 20150625

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20150625

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20150625

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20150122

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20140811

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20150819

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20150728

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150930

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180921

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20190920

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200918

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210820

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220822

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240826

Start annual number: 10

End annual number: 10