Nothing Special   »   [go: up one dir, main page]

JP2010226143A - 固体撮像装置および撮像装置 - Google Patents

固体撮像装置および撮像装置 Download PDF

Info

Publication number
JP2010226143A
JP2010226143A JP2010146814A JP2010146814A JP2010226143A JP 2010226143 A JP2010226143 A JP 2010226143A JP 2010146814 A JP2010146814 A JP 2010146814A JP 2010146814 A JP2010146814 A JP 2010146814A JP 2010226143 A JP2010226143 A JP 2010226143A
Authority
JP
Japan
Prior art keywords
film
light receiving
imaging device
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010146814A
Other languages
English (en)
Other versions
JP2010226143A5 (ja
JP4821917B2 (ja
Inventor
Itaru Oshiyama
到 押山
Takashi Ando
崇志 安藤
Susumu Hiyama
晋 檜山
Tetsuji Yamaguchi
哲司 山口
Hiroko Ogishi
裕子 大岸
Harumi Ikeda
晴美 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010146814A priority Critical patent/JP4821917B2/ja
Publication of JP2010226143A publication Critical patent/JP2010226143A/ja
Publication of JP2010226143A5 publication Critical patent/JP2010226143A5/ja
Application granted granted Critical
Publication of JP4821917B2 publication Critical patent/JP4821917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H10F39/1515—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/156—CCD or CID colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】十分なホール蓄積層の実現と暗電流の低減とを両立させることを可能とする。
【解決手段】入射光を光電変換する受光部１２を有する固体撮像装置１において、受光部１２の受光面１２ｓに形成した界面準位を下げる膜２１と、界面準位を下げる膜２１上に形成した負の固定電荷を有する膜２２とを有し、受光部１２の受光面１２ｓ側にホール蓄積層２３が形成され、受光部１２の側部に周辺回路が形成された周辺回路部１４を有し、負の固定電荷を有する膜２２の周辺回路部１４表面からの距離が受光部１２表面からの距離よりも長くなるように、周辺回路部１４表面と負の固定電荷を有する膜２２との間に絶縁膜２１，２４が形成されていることを特徴とする。
【選択図】図６

Description

本発明は、暗電流の発生を抑制した固体撮像装置および撮像装置に関する。
従来、ビデオカメラやデジタルスチルカメラなどにおいて、ＣＣＤ（Charge Coupled Device）やＣＭＯＳイメージセンサで構成された固体撮像装置が広く使用されている。これらの固体撮像装置に共通して、感度の向上と並んでノイズ低減は重要な課題である。
特に、入射光が無い状態で、入射光の光電変換により生じる純粋な信号電荷が無いにもかかわらず、受光面の基板界面に存在する微小欠陥から発生する電荷（電子）が、信号として取り入れられて微小電流となって検知される暗電流や、受光部と上層膜との界面における界面準位が発生源となる暗電流は、固体撮像装置として低減されるべきノイズである。
界面準位起因の暗電流の発生を抑制する手法として、例えば、図４２（２）に示すように、受光部（例えばフォトダイオード）１２上にＰ+層からなるホール蓄積（ホールアキュムレーション）層２３を有する埋め込み型フォトダイオード構造が用いられている。なお、本明細書では前記埋め込み型フォトダイオード構造をＨＡＤ（Hole Accumulated Diode）構造と呼ぶことにする。図４２（１）に示すように、ＨＡＤ構造を設けない構造では界面準位に起因して発生した電子が暗電流としてフォトダイオード中に流れ込む。一方、図３８（２）に示すように、ＨＡＤ構造では界面に形成されたホール蓄積層２３によって、界面からの電子の発生が抑制される、また界面から発生する電荷（電子）が発生したとしても、受光部１２のＮ+層でポテンシャルの井戸になっている電荷蓄積部分に流入することなく、ホールが多数存在するＰ+層のホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷が暗電流となって検知されることを防ぐことができ、界面準位起因による暗電流が抑制できる。
このＨＡＤ構造の作製方法としては、基板上に形成された熱酸化膜またはＣＶＤ酸化膜を介して、Ｐ+層を形成するような不純物、例えばホウ素（Ｂ）や二フッ化ホウ素（ＢＦ2）等をイオン注入した後、アニールによって注入不純物の活性化を施し、界面近傍にＰ型領域を作製することが一般的である。しかしながら、ドーピング不純物の活性化のために７００℃以上という高温の熱処理が必要不可欠であるため、４００℃以下といった低温プロセスではイオン注入によるホール蓄積層の形成が困難になっている。またドーパントの拡散を抑制するために、高温での長時間の活性化を避けたい場合も、イオン注入およびアニールを施すホール蓄積層の形成方法は好ましくない。
また、受光部上層に形成される酸化シリコンや窒化シリコンを、低温のプラズマＣＶＤなどの手法で形成すると、高温で形成した膜と受光表面との界面と比較して、界面準位は悪化する。この界面準位の悪化は、暗電流の増加を発生させる。
以上のように、イオン注入および高温でのアニール処理を避けたい場合には、従来のイオン注入によるホール蓄積層の形成はできない上に、暗電流はより悪化する方向に向かう。それを解決すべく従来のイオン注入によらない別の手法でホール蓄積層を形成する必要が生じる。
例えば、半導体領域内に形成された半導体領域の伝導型とは反対の伝導型を有する光電変換素子上の酸化シリコンからなる絶縁層に反対の伝導型と同極性の荷電粒子を埋め込むことで、光電変換部表面の電位を引き上げ、表面に反転層を形成することで、表面の空乏化を防ぎ、暗電流の発生を低減するという技術が開示されている（例えば、特許文献１参照。）。しかしながら、上記技術では、絶縁層に荷電粒子を埋め込む技術が必要であるが、どのような埋め込み技術を用いるのかが不明である。また、一般的に不揮発性メモリーで用いられているように外部から絶縁膜中に電荷を注入するためには、電荷を注入するための電極が必要となり、仮に電極を用いずに外部から非接触で電荷を注入できたとしても、いずれにせよ絶縁膜中にトラップされた電荷がデトラップされてはならず、電荷保持特性が問題となる。そのためには、電荷保持特性の高い高品質な絶縁膜が要求され、実現が困難であった。
特開平１−２５６１６８号公報
解決しようとする問題点は、受光部（光電変換部）に高濃度にイオン注入して十分なホール蓄積層を形成しようとすると、受光部にイオン注入によるダメージが入るため、高温でのアニール処理が必須となるが、その際には不純物の拡散が発生し、光電変換特性が劣化する点である。一方で、イオン注入のダメージを低減すべく、濃度を下げてイオン注入を行うと、ホール蓄積層の濃度が低くなり、ホール蓄積層としての機能を十分に有しないものとなってしまう点である。すなわち、不純物の拡散を抑制し所望の光電変換特性を有しつつ、十分なホール蓄積層の実現と暗電流の低減とを両立させることが困難な点である。
本発明は、十分なホール蓄積層の実現と暗電流の低減とを両立させることを課題とする。
本発明の固体撮像装置は、入射光を光電変換する受光部を有する固体撮像装置において、前記受光部の受光面に形成した界面準位を下げる膜と、前記界面準位を下げる膜上に形成した負の固定電荷を有する膜とを有し、前記受光部の受光面側にホール蓄積層が形成され、前記受光部の側部に周辺回路が形成された周辺回路部を有し、前記負の固定電荷を有する膜の前記周辺回路部表面からの距離が前記受光部表面からの距離よりも長くなるように、前記周辺回路部表面と前記負の固定電荷を有する膜との間に絶縁膜が形成されていることを特徴とする。
上記固体撮像装置では、界面準位を下げる膜に負の固定電荷を有する膜が形成されていることから、負の固定電荷に起因した電界により、受光部の受光面側の界面にホール蓄積（ホールアキュミュレーション）層が十分に形成される。したがって、界面からの電荷（電子）の発生が抑制されるとともに、電荷（電子）が発生しても、受光部でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層を流動し、消滅させることができる。よって、この界面起因の電荷が、暗電流となって受光部で検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。さらに、受光部の受光面に界面準位を下げる膜が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部中に流れ込むことが抑制される。
本発明の撮像装置は、入射光を集光する集光光学部と、前記集光光学部で集光した前記入射光を受光して光電変換する固体撮像装置と、光電変換された信号電荷を処理する信号処理部とを備え、前記固体撮像装置は、前記入射光を光電変換する前記固体撮像装置の受光部の受光面に形成した界面準位を下げる膜と、前記界面準位を下げる膜上に形成した負の固定電荷を有する膜とを有し、前記受光部の受光面にホール蓄積層が形成され、前記受光部の側部に周辺回路が形成された周辺回路部を有し、前記負の固定電荷を有する膜の前記周辺回路部表面からの距離が前記受光部表面からの距離よりも長くなるように、前記周辺回路部表面と前記負の固定電荷を有する膜との間に絶縁膜が形成されていることを特徴とする。
上記撮像装置では、本願発明の上記固体撮像装置を用いることから、暗電流が低減された固体撮像装置が用いられることになる。
本発明の固体撮像装置によれば、暗電流を抑制することができるため、撮像画像におけるノイズを低減できるので、高画質な画像を得ることができるという利点がある。特に、露光量が少ない長時間露光での暗電流による白点の発生（カラーＣＣＤでは原色の点）を低減することができる。
本発明の撮像装置によれば、暗電流を抑制することができる固体撮像装置を用いているため、撮像画像におけるノイズを低減できるので、高品位な映像を記録できるという利点がある。特に、露光量が少ない長時間露光での暗電流による白点の発生（カラーＣＣＤでは原色の点）を低減することができる。
本発明の固体撮像装置（第１固体撮像装置）の一実施の形態（第１実施例）を示した要部構成断面図である。 本発明の固体撮像装置（第１固体撮像装置）の効果を説明するエネルギーバンド図である。 上記固体撮像装置（第１固体撮像装置）１の一変形例を示した要部構成断面図である。 上記固体撮像装置（第１固体撮像装置）１の一変形例を示した要部構成断面図である。 負の固定電荷を有する膜が周辺回路部上の近くにある場合の負の固定電荷の作用を説明する要部構成断面図である。 本発明の固体撮像装置（第１固体撮像装置）の一実施の形態（第２実施例）を示した要部構成断面図である。 本発明の固体撮像装置（第１固体撮像装置）の一実施の形態（第３実施例）を示した要部構成断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第１実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第１実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第１実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第２実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第２実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第２実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第３実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第３実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第３実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第４実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第４実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第４実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第５実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第５実施例）を示した製造工程断面図である。 酸化ハフニウム（ＨｆＯ2）膜に負の固定電荷が存在することを示すフラットバンド電圧と酸化膜換算膜厚の関係図である。 酸化ハフニウム（ＨｆＯ2）膜に負の固定電荷が存在することを示す界面準位密度の比較図である。 熱酸化膜を基準としたエレクトロン（電子）の形成とホール（正孔）の形成を説明するフラットバンド電圧と酸化膜換算膜厚の関係図である。 本発明の固体撮像装置の製造方法（第１製造方法）の第６実施例を示した製造工程断面図である。 第１製造方法の第６実施例で製造した負の固定電荷を有する膜を用いた固体撮像装置のＣ−Ｖ（容量―電圧）特性を示した図である。 第１製造方法の第６実施例で製造した負の固定電荷を有する膜を用いた固体撮像装置のＣ−Ｖ（容量―電圧）特性を示した図である。 第１製造方法の第６実施例で製造した負の固定電荷を有する膜を用いた固体撮像装置のＣ−Ｖ（容量―電圧）特性を示した図である。 本発明の固体撮像装置（第２固体撮像装置）の一実施の形態（第１実施例）を示した要部構成断面図である。 本発明の固体撮像装置（第２固体撮像装置）の一実施の形態（第２実施例）を示した要部構成断面図である。 本発明の固体撮像装置の製造方法（第２製造方法）の一実施の形態（第１実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第２製造方法）の一実施の形態（第１実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第２製造方法）の一実施の形態（第１実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第２製造方法）の一実施の形態（第２実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第２製造方法）の一実施の形態（第２実施例）を示した製造工程断面図である。 本発明の固体撮像装置（第３固体撮像装置）の一実施の形態（実施例）を示した要部構成断面図である。 ホール蓄積補助膜を用いる固体撮像装置の構成の一例を示した要部構成断面図である。 本発明の固体撮像装置の製造方法（第３製造方法）の一実施の形態（実施例）を示したフローチャートである。 本発明の固体撮像装置の製造方法（第３製造方法）の一実施の形態（実施例）を示した製造工程断面図である。 本発明の固体撮像装置の製造方法（第３製造方法）の一実施の形態（実施例）を示した要部の製造工程断面図である。 本発明の撮像装置の一実施の形態（実施例）を示したブロック図である。 界面準位起因の暗電流の発生を抑制する手法を示した受光部の概略構成断面図である。
本発明の固体撮像装置（第１固体撮像装置）の一実施の形態（第１実施例）を、図１の要部構成断面図によって説明する。
図１に示すように、固体撮像装置１は、半導体基板（もしくは半導体層）１１に、入射光Ｌを光電変換する受光部１２を有し、この受光部１２の側部には画素分離領域１３を介して周辺回路（具体的には図示せず）が形成された周辺回路部１４を有している。なお、以下の説明では、半導体基板１１として説明する。上記受光部（後に説明するホール蓄積層２３も含む）１２の受光面１２ｓ上には、界面準位を下げる膜２１が形成されている。この界面準位を下げる膜２１は、例えば、酸化シリコン（ＳｉＯ2）膜で形成されている。上記界面準位を下げる膜２１上には負の固定電荷を有する膜２２が形成されている。これによって、上記受光部１２の受光面側にホール蓄積層２３が形成される。したがって、上記界面準位を下げる膜２１は、少なくとも受光部１２上では、上記負の固定電荷を有する膜２２によって、上記受光部１２の受光面１２ｓ側にホール蓄積層２３が形成されるような膜厚に形成されている。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
上記周辺回路部１４の周辺回路には、例えば、上記固体撮像装置１がＣＭＯＳイメージセンサの場合には、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタ等のトランジスタで構成される画素回路がある。また、複数の受光部１２で構成される画素アレイ部の読み出し行の信号の読み出し動作を行う駆動回路、読み出した信号を転送する垂直走査回路、シフトレジスタもしくはアドレスデコーダ、水平走査回路等が含まれる。
また、上記周辺回路部１４の周辺回路には、例えば、上記固体撮像装置１がＣＣＤイメージセンサの場合には、受光部より光電変換された信号電荷を垂直転送ゲートに読み出す読み出しゲート、読み出した信号電荷を垂直方向に転送する垂直電荷転送部がある。また、水平電荷転送部等が含まれる。
上記負の固定電荷を有する膜２２は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等が挙げられるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ2層を同時に１ｎｍ程度形成することができるので好適である。また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等があげられる。さらに、上記負の固定電荷を有する膜２２は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。
上記負の固定電荷を有する膜２２は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
上記負の固定電荷を有する膜２２上には、絶縁膜４１が形成され、上記周辺回路部１４上方の上記絶縁膜４１上には遮光膜４２が形成されている。この遮光膜４２によって、受光部１２に光が入らない領域が作られ、その受光部１２の出力によって画像での黒レベルが決定される。また、周辺回路部１４に光が入ることが防止されるので、周辺回路部に光が入り込むことによる特性変動が抑制される。さらに、上記入射光に対して透過性を有する絶縁膜４３が形成されている。この絶縁膜４３の表面は平坦化されていることが好ましい。さらに絶縁膜４３上には、カラーフィルター層４４および集光レンズ４５が形成されている。
上記固体撮像装置（第１固体撮像装置）１では、界面準位を下げる膜２１に負の固定電荷を有する膜２２が形成されていることから、負の固定電荷を有する膜２２の膜中の負の固定電荷により、界面準位を下げる膜２１を介して受光部１２表面に電界が加わり、受光部１２表面にホール蓄積（ホールアキュミュレーション）層２３が形成される。
そして、図２（１）に示すように、負の固定電荷を有する膜２２を形成した直後から、膜中に存在する負の固定電荷による電界によって、界面近傍をホール蓄積層２３にすることが可能となる。したがって、受光部１２と界面準位を下げる膜２１との界面での界面準位により発生する暗電流が抑制される。すなわち、その界面から発生する電荷（電子）が抑制されるとともに、界面から電荷（電子）が発生したとしても、受光部１２でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷による暗電流が受光部１２で検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。
一方、図２（２）に示すように、ホール蓄積層を設けない構成では、界面準位により暗電流が発生して、その暗電流が受光部１２に流れ込むという問題が発生する。また、図２（３）に示すように、イオン注入によりホール蓄積層２３を形成した構成では、ホール蓄積層２３が形成されるものの、前記説明したように、イオン注入でのドーピング不純物の活性化のために７００℃以上という高温の熱処理が必要不可欠であるため、不純物の拡散が起こり、界面のホール蓄積層が広がり、光電変換する領域が狭くなってしまい、所望の光電変化特性を得ることが困難になる。
また、上記固体撮像装置１では、受光部１２の受光面１２ｓに界面準位を下げる膜２１が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部１２中に流れ込むことが抑制される。
また、負の固定電荷を有する膜２２として酸化ハフニウム膜を用いた場合、酸化ハフニウム膜の屈折率が２程度あるので、膜厚を最適化することでＨＡＤ構造を形成するだけでなく、同時に反射防止効果を得ることも可能である。酸化ハフニウム膜以外の材料においても、屈折率が高い材料においては、その膜厚を最適化することで反射防止効果を得ることが可能になる。
なお、従来の固体撮像装置で用いられてきた酸化シリコンや窒化シリコンを低温で形成した場合には、膜中の固定電荷は正になることが知られており、負の固定電荷によってＨＡＤ構造を形成することは不可能である。
次に、上記固体撮像装置（第１固体撮像装置）１の一変形例を、図３の要部構成断面図によって説明する。
図３に示すように、固体撮像装置２は、上記固体撮像装置１において、負の固定電荷を有する膜２２だけでは、受光部１２上における反射防止効果が不十分な場合、負の固定電荷を有する膜２２上に、反射防止膜４６を形成する。この反射防止膜４６は、例えば、窒化シリコン膜で形成する。なお、前記固体撮像装置１で形成した絶縁膜４３は形成されていない。したがって、反射防止膜４６上にカラーフィルター層４４、集光レンズ４５が形成されている。このように、窒化シリコン膜を追加成膜することで反射防止効果を最大化することが可能となる。この構成は、次に説明する固体撮像装置３にも適用できる。
このように、反射防止膜４６が形成されることで、受光部１２に入射される前の反射を低減することができるので、受光部１２への入射光量を増大させることができるため、固体撮像装置２の感度を向上させることができる。
次に、上記固体撮像装置（第１固体撮像装置）１の一変形例を、図４の要部構成断面図によって説明する。
図４に示すように、固体撮像装置３は、上記固体撮像装置１において、上記絶縁膜４１は形成されず、負の固定電荷を有する膜２２上に上記遮光膜４２を直接形成したものである。また、絶縁膜４３を形成せず、反射防止膜４６を形成したものである。
このように、遮光膜４２が負の固定電荷を有する膜２２上に直接形成されることで、遮光膜４２を半導体基板１１表面に近づけることができるので、遮光膜４２と半導体基板１１との間隔が狭められるため、隣の受光部（フォトダイオード）の上層から斜めに入射してくる光の成分、すなわち光学的な混色成分を減らすことができる。
また、図５に示すように、負の固定電荷を有する膜２２が周辺回路部１４上の近くにある場合、負の固定電荷を有する膜２２の負の固定電荷により形成されるホール蓄積層２３によって、受光部１２の表面における界面準位起因の暗電流は抑制できる。しかし、周辺回路部１４では、受光部１２側と表面側に存在する素子１４Ｄとの間に電位差を発生させてしまい、受光部１２表面から予期しないキャリアが表面側の素子１４Ｄに流入し、周辺回路部１４の誤動作の原因になる。このような誤動作を回避する構成について、以下の第２実施例、第３実施例で説明する。
次に、本発明の固体撮像装置（第１固体撮像装置）の一実施の形態（第２実施例）を、図６の要部構成断面図によって説明する。なお、図６では、受光部の一部および周辺回路部を遮光する遮光膜、受光部に入射する光を分光するカラーフィルター層、受光部に入射光を集光する集光レンズ等の図示はしていない。
図６に示すように、固体撮像装置４は、前記固体撮像装置１において、上記負の固定電荷を有する膜２２の上記周辺回路部１４表面からの距離が上記受光部１２表面からの距離よりも大きくなるように、上記周辺回路部１４表面と上記負の固定電荷を有する膜２２との間に絶縁膜２４が形成されている。この絶縁膜２４は、上記界面準位を下げる膜２１が酸化シリコン膜で形成されている場合、周辺回路部１４上の界面準位を下げる膜２１を受光部１２上より厚く形成したものであってもよい。
このように、上記負の固定電荷を有する膜２２の上記周辺回路部１４表面からの距離が上記受光部１２表面からの距離よりも大きくなるように、上記周辺回路部１４表面と上記負の固定電荷を有する膜２２との間に絶縁膜２４が形成されていることから、周辺回路部１４には、負の固定電荷を有する膜２２中の負の固定電荷の電界による影響が周辺回路に及ぼされなくなる。よって、負の固定電荷による周辺回路の誤動作が防止できるようになる。
次に、本発明の固体撮像装置（第１固体撮像装置）の一実施の形態（第３実施例）を、図７の要部構成断面図によって説明する。なお、図７では、受光部の一部および周辺回路部を遮光する遮光膜、受光部に入射する光を分光するカラーフィルター層、受光部に入射光を集光する集光レンズ等の図示はしていない。
図７に示すように、固体撮像装置５は、上記固体撮像装置１において、上記周辺回路部１４上と上記負の固定電荷を有する膜２２との間に、負の固定電荷を有する膜と受光面との距離を離すための膜２５が形成されているものである。前記膜２５は、負の固定電荷の影響を打ち消すために正の固定電荷を有することが望ましく、窒化シリコンを用いることが好ましい。
このように、上記周辺回路部１４上と上記負の固定電荷を有する膜２２との間に正の固定電荷を有する上記膜２５が形成されていることから、負の固定電荷を有する膜２２の負の固定電荷は、上記膜２５中の正の固定電荷によって低減されるため、負の固定電荷を有する膜２２中の負の固定電荷の電界による影響が周辺回路部１４に及ぼされなくなる。よって、負の固定電荷による周辺回路部１４の誤動作が防止できるようになる。上記のように、上記周辺回路部１４上と上記負の固定電荷を有する膜２２との間に正の固定電荷を有する上記膜２５が形成される構成は、前記固体撮像装置１、２、３、４にも適用することができ、固体撮像装置５と同様なる効果を得ることができる。
上記固体撮像装置４、５における負の固定電荷を有する膜２２上の構成は、受光部１２の一部と周辺回路部１４を遮光する遮光膜、少なくとも受光部１２に入射される入射光を分光するカラーフィルター層、受光部１２に入射光を集光する集光レンズ等が設けられているものである。その構成は、一例として、前記固体撮像装置１、２、３のいずれかの構成を適用することもできる。
次に、本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第１実施例）を、図８〜図１０の要部を示した製造工程断面図によって説明する。図８〜図１０では、一例として、前記固体撮像装置１の製造工程を示す。
図８（１）に示すように、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（具体的には図示せず）が形成された周辺回路部１４等を形成する。この製造方法は、既存の製造方法を用いる。
次に、図８（２）に示すように、上記受光部１２の受光面１２ｓ上、実際には上記半導体基板１１上に界面準位を下げる膜２１を形成する。この界面準位を下げる膜２１は、例えば、酸化シリコン（ＳｉＯ2）膜で形成される。次いで上記界面準位を下げる膜２１上に負の固定電荷を有する膜２２を形成する。これによって、上記受光部１２の受光面側にホール蓄積層２３が形成される。したがって、上記界面準位を下げる膜２１は、少なくとも受光部１２上では、上記負の固定電荷を有する膜２２によって、上記受光部１２の受光面１２ｓ側にホール蓄積層２３が形成されるような膜厚に形成される必要がある。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
上記負の固定電荷を有する膜２２は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ2層を同時に１ｎｍ程度形成することができるので好適である。
また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等を用いることができる。さらに、上記負の固定電荷を有する膜２２は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。これらの膜も、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができる。
また、上記負の固定電荷を有する膜２２は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
また、上記負の固定電荷を有する膜２２を酸化ハフニウム（ＨｆＯ2）膜で形成した場合、酸化ハフニウム（ＨｆＯ2）膜の屈折率が２程度であることから、その膜厚を調整することで効率よく反射防止効果を得ることが可能になる。当然のことながら、他の種類の膜でも、屈折率に応じて膜厚を最適化することで、反射防止効果を得ることが可能である。
次に、上記負の固定電荷を有する膜２２上に、絶縁膜４１を形成し、さらに上記絶縁膜４１上に遮光膜４２を形成する。上記絶縁膜４１は、例えば、酸化シリコン膜で形成される。また、上記遮光膜４２は、例えば、遮光性を有する金属膜で形成する。このように、上記負の固定電荷を有する膜２２上に絶縁膜４１を介して遮光膜４２を形成することによって、酸化ハフニウム膜等で形成される負の固定電荷を有する膜２２と遮光膜４２の金属との反応を防止することができる。また、遮光膜をエッチングした際に絶縁膜４２がエッチングストッパとなるので、負の固定電荷を有する膜２２へのエッチングダメージを防止することができる。
次に、図９（３）に示すように、レジスト塗布、リソグラフィー技術によって、上記受光部１２の一部および上記周辺回路部１４上方の上記遮光膜４２上にレジストマスク（図示せず）を形成し、そのレジストマスクを用いたエッチングによって、上記遮光膜４２を加工して、上記受光部１２の一部および上記周辺回路部１４上方の上記絶縁膜４１上に遮光膜４２を残す。この遮光膜４２によって、受光部１２に光が入らない領域が作られ、その受光部１２の出力によって画像での黒レベルが決定される。また、周辺回路部１４に光が入ることが防止されるので、周辺回路部に光が入り込むことによる特性変動が抑制される。
次に、図９（４）に示すように、上記絶縁膜４１上に、上記遮光膜４２による段差を低減する絶縁膜４３を形成する。この絶縁膜４３は、その表面が平坦化されることが好ましく、例えば塗布絶縁膜で形成される。
次に、図１０（５）に示すように、既存の製造技術によって、上記受光部１２上方の絶縁膜４３上にカラーフィルター層４４を形成し、さらに、カラーフィルター層４４上に集光レンズ４５を形成する。その際、カラーフィルター層４４と集光レンズ４５との間に、レンズ加工の際のカラーフィルター層４４への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）が形成されてもよい。このようにして、固体撮像装置１が形成される。
上記固体撮像装置の製造方法（第１製造方法）の第１実施例では、界面準位を下げる膜２１上に負の固定電荷を有する膜２２を形成することから、負の固定電荷を有する膜２２中に負の固定電荷に起因する電界によって、受光部１２の受光面側の界面にホール蓄積（ホールアキュミュレーション）層２３が十分に形成される。したがって、界面から発生する電荷（電子）が抑制されるとともに、仮に電荷（電子）が発生しても、受光部１２でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷による暗電流が受光部で検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。さらに、受光部１２の受光面に界面準位を下げる膜２１が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部１２中に流れ込むことが抑制される。そして、負の固定電荷を有する膜２２を用いることで、イオン注入およびアニールを施すことなくＨＡＤ構造の形成が可能となる。
次に、本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第２実施例）を、図１１〜図１３の要部を示した製造工程断面図によって説明する。図１１〜図１３では、一例として、前記固体撮像装置２の製造工程を示す。
図１１（１）に示すように、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（具体的には図示せず）が形成された周辺回路部１４等を形成する。この製造方法は、既存の製造方法を用いる。
次に、図１１（２）に示すように、上記受光部１２の受光面１２ｓ上、実際には上記半導体基板１１上に界面準位を下げる膜２１を形成する。この界面準位を下げる膜２１は、例えば、酸化シリコン（ＳｉＯ2）膜で形成される。次いで上記界面準位を下げる膜２１上に負の固定電荷を有する膜２２を形成する。これによって、上記受光部１２の受光面側にホール蓄積層２３が形成される。したがって、上記界面準位を下げる膜２１は、少なくとも受光部１２上では、上記負の固定電荷を有する膜２２によって、上記受光部１２の受光面１２ｓ側にホール蓄積層２３が形成されるような膜厚に形成される必要がある。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
上記負の固定電荷を有する膜２２は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができる。
また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等を用いることができる。さらに、上記負の固定電荷を有する膜２２は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。これらの膜も、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ2層を同時に１ｎｍ程度形成することができ好適である。
また、上記負の固定電荷を有する膜２２は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
また、上記負の固定電荷を有する膜２２を酸化ハフニウム（ＨｆＯ2）膜で形成した場合、酸化ハフニウム（ＨｆＯ2）膜の屈折率が２程度であることから、その膜厚を調整することで効率よく反射防止効果を得ることが可能になる。当然のことながら、他の種類の膜でも、屈折率に応じて膜厚を最適化することで、反射防止効果を得ることが可能である。
次に、上記負の固定電荷を有する膜２２上に、絶縁膜４１を形成し、さらに上記絶縁膜４１上に遮光膜４２を形成する。上記絶縁膜４１は、例えば、酸化シリコン膜で形成される。また、上記遮光膜４２は、例えば、遮光性を有する金属膜で形成する。このように、上記負の固定電荷を有する膜２２上に絶縁膜４１を介して遮光膜４２を形成することによって、酸化ハフニウム膜等で形成される負の固定電荷を有する膜２２と遮光膜４２の金属との反応を防止することができる。また、遮光膜をエッチングした際に絶縁膜４２がエッチングストッパとなるので、負の固定電荷を有する膜２２へのエッチングダメージを防止することができる。
次に、図１２（３）に示すように、レジスト塗布、リソグラフィー技術によって、上記受光部１２の一部および上記周辺回路部１４上方の上記遮光膜４２上にレジストマスク（図示せず）を形成し、そのレジストマスクを用いたエッチングによって、上記遮光膜４２を加工して、上記受光部１２の一部および上記周辺回路部１４上方の上記絶縁膜４１上に遮光膜４２を残す。この遮光膜４２によって、受光部１２に光が入らない領域が作られ、その受光部１２の出力によって画像での黒レベルが決定される。また、周辺回路部１４に光が入ることが防止されるので、周辺回路部に光が入り込むことによる特性変動が抑制される。
次に、図１２（４）に示すように、上記遮光膜４２被覆するように上記絶縁膜４１上に反射防止膜４６を形成する。この反射防止膜４６は、例えば、屈折率が２程度の窒化シリコン膜で形成する。
次に、図１３（５）に示すように、既存の製造技術によって、上記受光部１２上方の反射防止膜４６上にカラーフィルター層４４を形成し、さらに、カラーフィルター層４４上に集光レンズ４５を形成する。その際、カラーフィルター層４４と集光レンズ４５との間に、レンズ加工の際のカラーフィルター層４４への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）が形成されてもよい。このようにして、固体撮像装置２が形成される。
上記固体撮像装置の製造方法（第１製造方法）の第２実施例では、前記第１実施例と同様な効果が得られるとともに、反射防止膜４６が形成されることで、受光部１２に入射される前の反射を低減することができるので、受光部１２への入射光量を増大させることができるため、固体撮像装置２の感度を向上させることができる。
次に、本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第３実施例）を、図１４〜図１６の要部を示した製造工程断面図によって説明する。図１４〜図１６では、一例として、前記固体撮像装置３の製造工程を示す。
図１４（１）に示すように、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（具体的には図示せず）が形成された周辺回路部１４等を形成する。この製造方法は、既存の製造方法を用いる。
次に、図１４（２）に示すように、上記受光部１２の受光面１２ｓ上、実際には上記半導体基板１１上に界面準位を下げる膜２１を形成する。この界面準位を下げる膜２１は、例えば、酸化シリコン（ＳｉＯ2）膜で形成される。次いで上記界面準位を下げる膜２１上に負の固定電荷を有する膜２２を形成する。これによって、上記受光部１２の受光面側にホール蓄積層２３が形成される。したがって、上記界面準位を下げる膜２１は、少なくとも受光部１２上では、上記負の固定電荷を有する膜２２によって、上記受光部１２の受光面１２ｓ側にホール蓄積層２３が形成されるような膜厚に形成される必要がある。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
上記負の固定電荷を有する膜２２は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ2層を同時に１ｎｍ程度形成することができ好適である。
また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等を用いることができる。さらに、上記負の固定電荷を有する膜２２は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。これらの膜も、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができる。
また、上記負の固定電荷を有する膜２２は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
また、上記負の固定電荷を有する膜２２を酸化ハフニウム（ＨｆＯ2）膜で形成した場合、酸化ハフニウム（ＨｆＯ2）膜の膜厚を調整することで効率よく反射防止効果を得ることが可能になる。当然のことながら、他の種類の膜でも、屈折率に応じて膜厚を最適化することで、反射防止効果を得ることが可能である。
次に、上記負の固定電荷を有する膜２２上に遮光膜４２を形成する。上記遮光膜４２は、例えば、遮光性を有する金属膜で形成する。このように、遮光膜４２が負の固定電荷を有する膜２２上に直接形成されることで、遮光膜４２を半導体基板１１表面に近づけることができるので、遮光膜４２と半導体基板１１との間隔が狭められるため、隣のフォトダイオードの上層から斜めに入射してくる光の成分、すなわち光学的な混色成分を減らすことができる。
次に、図１５（３）に示すように、レジスト塗布、リソグラフィー技術によって、上記受光部１２の一部および上記周辺回路部１４上方の上記遮光膜４２上にレジストマスク（図示せず）を形成し、そのレジストマスクを用いたエッチングによって、上記遮光膜４２を加工して、上記受光部１２の一部および上記周辺回路部１４上方の上記負の固定電荷を有する膜２２上に遮光膜４２を残す。この遮光膜４２によって、受光部１２に光が入らない領域が作られ、その受光部１２の出力によって画像での黒レベルが決定される。また、周辺回路部１４に光が入ることが防止されるので、周辺回路部に光が入り込むことによる特性変動が抑制される。
次に、図１５（４）に示すように、上記遮光膜４２被覆するように上記負の固定電荷を有する膜２２上に反射防止膜４６を形成する。この反射防止膜４６は、例えば、屈折率が２程度の窒化シリコン膜で形成する。
次に、図１６（５）に示すように、既存の製造技術によって、上記受光部１２上の反射防止膜４６上にカラーフィルター層４４を形成し、さらに、カラーフィルター層４４上に集光レンズ４５を形成する。その際、カラーフィルター層４４と集光レンズ４５との間に、レンズ加工の際のカラーフィルター層４４への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）が形成されてもよい。このようにして、固体撮像装置３が形成される。
上記固体撮像装置の製造方法（第１製造方法）の第２３実施例では、前記第１実施例と同様な効果が得られるとともに、遮光膜４２が負の固定電荷を有する膜２２上に直接形成されることで、遮光膜４２を半導体基板１１表面に近づけることができるので、遮光膜４２と半導体基板１１との間隔が狭められるため、隣のフォトダイオードの上層から斜めに入射してくる光の成分、すなわち光学的な混色成分を減らすことができる。また、反射防止膜４６を形成したことで、負の固定電荷を有する膜２２だけでは、反射防止効果が不十分な際に、反射防止効果を最大化することができる。
次に、本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第４実施例）を、図１７〜図１９の要部を示した製造工程断面図によって説明する。図１７〜図１９では、一例として、前記固体撮像装置４の製造工程を示す。
図１７（１）に示すように、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（例えば回路１４Ｃ）が形成された周辺回路部１４等を形成する。この製造方法は、既存の製造方法を用いる。次いで、上記入射光に対して透過性を有する絶縁膜２６を形成する。この絶縁膜２６は、例えば酸化シリコン膜で形成される。
次に、図１７（２）に示すように、レジスト塗布、リソグラフィー技術によって、上記周辺回路部１４上方の上記絶縁膜２６上にレジストマスク５１を形成する。
次に、図１８（３）に示すように、上記レジストマスク５１〔前記図１７（２）参照〕を用いたエッチングによって、上記絶縁膜２６を加工して、上記周辺回路部１４上に絶縁膜２６を残す。その後、上記レジストマスク５１を除去する。
次に、図１８（４）に示すように、上記受光部１２の受光面１２ｓ上、実際には上記半導体基板１１上に、上記絶縁膜２６を被覆する界面準位を下げる膜２１を形成する。この界面準位を下げる膜２１は、例えば、酸化シリコン（ＳｉＯ2）膜で形成される。
次に、図１９（５）に示すように、上記界面準位を下げる膜２１上に負の固定電荷を有する膜２２を形成する。これによって、上記受光部１２の受光面側にホール蓄積層２３が形成される。したがって、上記界面準位を下げる膜２１は、少なくとも受光部１２上では、上記負の固定電荷を有する膜２２によって、上記受光部１２の受光面１２ｓ側にホール蓄積層２３が形成されるような膜厚に形成される必要がある。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
上記負の固定電荷を有する膜２２は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ２層を同時に１ｎｍ程度形成することができ好適である。
また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等を用いることができる。さらに、上記負の固定電荷を有する膜２２は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。これらの膜も、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができる。
また、上記負の固定電荷を有する膜２２は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
また、上記負の固定電荷を有する膜２２を酸化ハフニウム（ＨｆＯ2）膜で形成した場合、酸化ハフニウム（ＨｆＯ2）膜の屈折率が２程度であることから、その膜厚を調整することで効率よく反射防止効果を得ることが可能になる。当然のことながら、他の種類の膜でも、屈折率に応じて膜厚を最適化することで、反射防止効果を得ることが可能である。
上記固体撮像装置４における負の固定電荷を有する膜２２上の構成は、受光部１２の一部と周辺回路部１４を遮光する遮光膜、少なくとも受光部１２に入射される入射光を分光するカラーフィルター層、受光部１２に入射光を集光する集光レンズ等が設けられているものである。その構成は、一例として、前記固体撮像装置１、２、３のいずれかの構成を適用することもできる。
上記固体撮像装置の製造方法（第１製造方法）の第４実施例では、界面準位を下げる膜２１上に負の固定電荷を有する膜２２を形成することから、負の固定電荷を有する膜２２中に負の固定電荷に起因する電界により、受光部１２の受光面側の界面にホール蓄積（ホールアキュミュレーション）層２３が十分に形成される。したがって、界面から発生する電荷（電子）を抑制できるとともに、仮に電荷（電子）が発生しても、受光部１２でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷による暗電流が受光部で検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。また、受光部１２の受光面に界面準位を下げる膜２１が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部１２中に流れ込むことが抑制される。そして、負の固定電荷を有する膜２２を用いることで、イオン注入およびアニールを施すことなくＨＡＤ構造の形成が可能となる。
さらに、周辺回路部１４上に絶縁膜２６を形成したことから、周辺回路部１４上の負の固定電荷を有する膜２２までの距離が受光部１２上の負の固定電荷を有する膜までの距離よりも長くなるので、負の固定電荷を有する膜２２から周辺回路部１４に及ぼされる負の電界が緩和される。すなわち、周辺回路部１４への負の固定電荷を有する膜２２の影響が低減されるので、負の固定電荷を有する膜２２による負の電界による周辺回路部１４の誤動作が防止される。
次に、本発明の固体撮像装置の製造方法（第１製造方法）の一実施の形態（第５実施例）を、図２０〜図２１の要部を示した製造工程断面図によって説明する。図２０〜図２１では、一例として、前記固体撮像装置４の製造工程を示す。
図２０（１）に示すように、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（例えば回路１４Ｃ）が形成された周辺回路部１４等を形成する。この製造方法は、既存の製造方法を用いる。次いで、上記入射光に対して透過性を有する界面準位を下げる膜２１を形成する。この界面準位を下げる膜２１は、例えば酸化シリコン膜で形成される。さらに、上記界面準位を下げる膜２１上に、負の固定電荷を有する膜を受光面表面から離すための膜２５を形成する。前記膜２５は負の固定電荷の影響を打ち消すために、正の固定電荷を有することが望ましく、窒化シリコンを用いることが好ましい。
上記界面準位を下げる膜２１は、少なくとも受光部１２上では、後に形成される負の固定電荷を有する膜２２によって、上記受光部１２の受光面１２ｓ側に後に説明するホール蓄積層２３が形成されるような膜厚に形成される必要がある。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
次に、図２０（２）に示すように、レジスト塗布、リソグラフィー技術によって、上記周辺回路部１４上方の上記正の固定電荷を有する膜２５上にレジストマスク５２を形成する。
次に、図２１（３）に示すように、上記レジストマスク５２〔前記図２０（２）参照〕を用いたエッチングによって、上記正の固定電荷を有する膜２５を加工して、上記周辺回路部１４上に正の固定電荷を有する膜２５を残す。その後、上記レジストマスク５２を除去する。
次に、図２１（４）に示すように、上記界面準位を下げる膜２１上に、上記正の固定電荷を有する膜２５を被覆する負の固定電荷を有する膜２２を形成する。
上記負の固定電荷を有する膜２２は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ２層を同時に１ｎｍ程度形成することができ好適である。
また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等を用いることができる。さらに、上記負の固定電荷を有する膜２２は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。これらの膜も、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができる。
また、上記負の固定電荷を有する膜２２は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
また、上記負の固定電荷を有する膜２２を酸化ハフニウム（ＨｆＯ2）膜で形成した場合、酸化ハフニウム（ＨｆＯ2）膜の膜厚を調整することで効率よく反射防止効果を得ることが可能になる。当然のことながら、他の種類の膜でも、屈折率に応じて膜厚を最適化することで、反射防止効果を得ることが可能である。
上記固体撮像装置５における負の固定電荷を有する膜２２上の構成は、受光部１２の一部と周辺回路部１４を遮光する遮光膜、少なくとも受光部１２に入射される入射光を分光するカラーフィルター層、受光部１２に入射光を集光する集光レンズ等が設けられているものである。その構成は、一例として、前記固体撮像装置１、２、３のいずれかの構成を適用することもできる。
上記固体撮像装置の製造方法（第１製造方法）の第５実施例では、界面準位を下げる膜２１上に負の固定電荷を有する膜２２を形成することから、負の固定電荷を有する膜２２中に負の固定電荷に起因する電界により、受光部１２の受光面側の界面にホール蓄積（ホールアキュミュレーション）層２３が十分に形成される。したがって、界面から発生する電荷（電子）を抑制できるとともに、仮に界面から電荷（電子）が発生したとしても、受光部１２でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷による暗電流が受光部で検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。また、受光部１２の受光面に界面準位を下げる膜２１が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部１２中に流れ込むことが抑制される。そして、負の固定電荷を有する膜２２を用いることで、イオン注入およびアニールを施すことなくＨＡＤ構造の形成が可能となる。
さらに、上記周辺回路部１４上と上記負の固定電荷を有する膜２２との間に好ましくは正の固定電荷を持ち、負の固定電荷を有する膜を受光面表面から離すための膜２５を形成したことから、負の固定電荷を有する膜２２の負の固定電荷は、正の固定電荷を有する膜２５中の正の固定電荷によって低減されるため、負の固定電荷を有する膜２２中の負の固定電荷の電界による影響が周辺回路部１４に及ぼされなくなる。よって、負の固定電荷による周辺回路部１４の誤動作が防止できるようになる。
ここで、負の固定電荷を有する膜の一例として、酸化ハフニウム（ＨｆＯ2）膜について、負の固定電荷が存在することを以下に説明する。
第１サンプルとしては、シリコン基板上に熱酸化シリコン（ＳｉＯ2）膜を介してゲート電極を形成したＭＯＳキャパシタであって、上記熱酸化シリコン膜の膜厚を変えたものを用意した。
第２サンプルとしては、シリコン基板上にＣＶＤ酸化シリコン（ＣＶＤ−ＳｉＯ2）膜を介してゲート電極を形成したＭＯＳキャパシタであって、上記ＣＶＤ酸化シリコン膜の膜厚を変えたものを用意した。
第３サンプルとしては、シリコン基板上にオゾン酸化シリコン（Ｏ3−ＳｉＯ2）膜、酸化ハフニウム（ＨｆＯ2）膜、ＣＶＤ酸化シリコン（ＳｉＯ2）膜を順に積層した積層膜を介してゲート電極を形成したＭＯＳキャパシタであって、上記ＣＶＤ酸化シリコン膜の膜厚を変えたものを用意した。なお、ＨｆＯ2膜およびＯ3−ＳｉＯ2膜の膜厚は固定とした。
上記各サンプルのＣＶＤ−ＳｉＯ2膜は、モノシラン（ＳｉＨ4）と酸素（Ｏ2）との混合ガスを用いたＣＶＤ法により形成され、ＨｆＯ2膜は、テトラキスエチルメチルアミノハフニウム（tetrakisethylmethyl-amino hafnium：ＴＥＭＡＨｆ）とオゾン（Ｏ3）とを原料としたＡＬＤ法によって形成される。上記第３サンプルにおけるＯ3−ＳｉＯ2膜は、ＡＬＤ法によってＨｆＯ2膜を形成する際に、ＨｆＯ2とシリコン基板間に形成される1ｎｍ程度の厚さの界面酸化膜である。上記各サンプルにおけるゲート電極はいずれも上層よりアルミニウム（Ａｌ）膜、窒化チタン（ＴｉＮ）膜およびチタン（Ｔｉ）膜が積層された構造が用いられる。
なお、上記サンプル構造で、第１サンプルおよび第２サンプルは、ＳｉＯ2膜の直上にゲート電極が形成されているのに対し、第３サンプルのＨｆＯ2膜の適用品のみ、ＨｆＯ2膜上にＣＶＤ−ＳｉＯ2膜を積層した構造とした。その理由は、ＨｆＯ2とゲート電極とを直接接触させることで、ＨｆＯ2と電極が界面で反応を起こすことを防ぐためである。
また第３サンプルの積層構造で、ＨｆＯ2膜厚を１０ｎｍに固定し、上層のＣＶＤ−ＳｉＯ2膜の膜厚を変えた。この理由は、ＨｆＯ2は比誘電率が大きいために、１０ｎｍレベルの膜厚を形成しても酸化膜換算の膜厚にすると数ｎｍになってしまい、フラットバンド電圧Ｖfbの酸化膜換算膜厚に対する変化を見ることが困難であるためである。
上記第１サンプル、第２サンプル、第３サンプルについて、酸化膜換算膜厚Ｔoxに対するフラットバンド電圧Ｖfbを調べた。その結果を図２２に示す。
図２２に示すように、熱酸化（Thermal−ＳｉＯ2）膜の第１サンプル、ＣＶＤ−ＳｉＯ2膜の第２サンプルは、膜厚増加に対して、フラットバンド電圧がマイナス方向にシフトしている。一方で第３サンプルのＨｆＯ2膜適用品のみ、膜厚増加に対してフラットバンド電圧はプラス方向にシフトしていることが確認できた。このフラットバンド電圧の挙動により、ＨｆＯ2膜は膜中にマイナスの電荷が存在していることが分かる。また、ＨｆＯ2以外の前記負の固定電荷を有する膜を構成する各材料についても、ＨｆＯ2と同様に負の固定電荷を有していることがわかっている。
また、上記各サンプルにおける界面準位密度のデータを図２３に示す。この図２３では、図２２においてＴoxが４０ｎｍ程度でほぼ等しい第１、第２、第３サンプルを用いて、界面準位密度Ｄitの比較を行った。
その結果、図２３に示すように、熱酸化（Thermal−ＳｉＯ2）膜の第１サンプルが２Ｅ１０(／ｃｍ2・ｅＶ)以下の特性に対し、ＣＶＤ−ＳｉＯ2膜の第２サンプルは１桁程度界面準位が悪化した結果になっている。一方、ＨｆＯ2膜を用いた第３サンプルは、３Ｅ１０／ｃｍ2・ｅＶ程度と熱酸化膜に近い良好な界面を有することが確認できた。また、ＨｆＯ2以外の前記負の固定電荷を有する膜を構成する各材料についても、ＨｆＯ2と同様に、熱酸化膜に近い良好な界面準位を有することがわかっている。
次に、正の固定電荷を有する膜２５を形成した場合の酸化膜換算膜厚Ｔoxに対するフラットバンド電圧Ｖfbを調べた。その結果を図２４に示す。
図２４に示すように、熱酸化膜のフラットバンド電圧より大きい場合、膜中に負の電荷があり、シリコン（Ｓｉ）表面は正孔（ホール）を形成する。このような積層膜として、例えば、シリコン（Ｓｉ）基板表面に、ＨｆＯ2膜、ＣＶＤ−ＳｉＯ2膜を下層より順に積層したものがある。一方、熱酸化膜のフラットバンド電圧より小さい場合、膜中に正の電荷があり、シリコン（Ｓｉ）表面は電子（エレクトロン）を形成する。このような積層膜として、例えば、シリコン（Ｓｉ）基板表面に、ＣＶＤ−ＳｉＯ2膜、ＣＶＤ−ＳｉＮ膜、ＨｆＯ2膜、ＣＶＤ−ＳｉＯ2膜を下層より順に積層したものがある。ここで、ＣＶＤ−ＳｉＮ膜の膜厚を厚くすると熱酸化膜に比べてフラットバンド電圧が大きく負方向に移行する。またＣＶＤ−ＳｉＮ膜中の正の電荷の影響が、酸化ハフニウム（ＨｆＯ2）の負の電荷を打ち消している。
上記各実施例の固体撮像装置１ないし固体撮像装置５において、前記説明したように、負の固定電荷を有する膜２２に窒素（Ｎ）を含む場合、負の固定電荷を有する膜２２を形成した後に高周波プラズマもしくはマイクロ波プラズマによる窒化処理により窒素（Ｎ）を含ませることができる。また、上記負の固定電荷を有する膜２２に対して、成膜した後に電子線照射による電子線キュア処理を実施することにより、膜中の負の固定電荷を増やすことが可能になる。
次に、上記に説明した本発明の固体撮像装置の製造方法（第１製造方法）の第１実施例〜第５実施例で用いた負の固定電荷を有する膜２２に酸化ハフニウムを用いた場合の好ましい製造方法（第６実施例）を、図２５によって、以下に説明する。図２５は、一例として、前記第１製造方法の第１実施例に適用した場合を示した。本発明の負の固定電荷を有する膜の形成方法は、前記第１製造方法の第２実施例〜第５実施例の負の固定電荷を有する膜の形成方法にも同様にして適用できる。
負の固定電荷を有する膜２２は、原子層蒸着法（ＡＬＤ法）によって、酸化ハフニウムで形成する場合、膜質は優れたものとなるが、成膜時間がかかるという問題がある。そこで、図２５（１）に示すように、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（具体的には図示せず）が形成された周辺回路部１４等が形成された半導体基板（もしくは半導体層）１１を用意し、上記受光部１２の受光面１２ｓ上、実際には上記半導体基板１１上に界面準位を下げる膜２１を形成する。次いで、原子層蒸着法によって、上記界面準位を下げる膜２１上に第１酸化ハフニウム膜２２−１を形成する。この第１酸化ハフニウム膜２２−１は、負の固定電荷を有する膜２２として必要な膜厚のうちの少なくとも３ｎｍ以上の膜厚に形成する。
上記第１酸化ハフニウム膜２２−１を成膜する原子層蒸着法（ＡＬＤ法）の成膜条件は、一例として、プリカーサに、ＴＥＭＡ−Ｈｆ（Tetrakis ethylmethylamido hafnium）、ＴＤＭＡ−Ｈｆ（Tetrakis dimethylamido hafnium）もしくはＴＤＥＡ−Ｈｆ（Tetrakis diethylamido hafnium）を用い、成膜基板温度を２００℃〜５００℃、プリカーサーの流量を１０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎ、プリカーサーの照射時間が１秒〜１５秒、オゾン（Ｏ3）流量を５ｃｍ3／ｍｉｎ〜５０ｃｍ3／ｍｉｎとした。
なお上記第１酸化ハフニウム膜２２−１は、有機金属化学気相成長法（ＭＯＣＶＤ法）によって形成することもできる。この場合の成膜条件は、一例として、プリカーサに、ＴＥＭＡ−Ｈｆ（Tetrakis ethylmethylamido hafnium）、ＴＤＭＡ−Ｈｆ（Tetrakis dimethylamido hafnium）もしくはＴＤＥＡ−Ｈｆ（Tetrakis diethylamido hafnium）を用い、成膜基板温度を２００℃〜６００℃、プリカーサーの流量を１０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎ、プリカーサーの照射時間が１秒〜１５秒、オゾン（Ｏ3）流量を５ｃｍ3／ｍｉｎ〜５０ｃｍ3／ｍｉｎとした。
続いて、図２５（２）に示すように、物理的気相成長法（ＰＶＤ法）によって上記第１酸化ハフニウム膜２２−１上に第２酸化ハフニウム膜２２−２を形成して、負の固定電荷を有する膜２２を完成させる。例えば、第１酸化ハフニウム膜２２−１と第２酸化ハフニウム膜２２−２とを合わせた膜厚が５０ｎｍ〜６０ｎｍとなるように成膜する。その後、前記第１実施例〜第５実施例等で説明したように、負の固定電荷を有する膜２２上に絶縁膜４１を形成する以降の工程を行う。
上記第２酸化ハフニウム膜２２−２の物理的気相成長法（ＰＶＤ法）での成膜条件は、一例として、ターゲットにハフニウム金属ターゲットを用い、プロセスガスにアルゴンと酸素を用い、成膜雰囲気の圧力を０．０１Ｐａ〜５０Ｐａ、パワーを５００Ｗ〜２．００ｋＷ、アルゴン（Ａｒ）流量を５ｃｍ3／ｍｉｎ〜５０ｃｍ3／ｍｉｎ、酸素（Ｏ2）流量を５ｃｍ3／ｍｉｎ〜５０ｃｍ3／ｍｉｎとした。
次に、酸化ハフニウムからなる負の固定電荷を有する膜２２の膜厚を６０ｎｍとし、そのうちの第１酸化ハフニウム膜２２−１の膜厚をパラメータとして、固体撮像装置のＣ−Ｖ（容量―電圧）特性を調べた。その結果を図２６、図２７に示す。いずれの図面も、縦軸に容量（Ｃ）を示し、横軸に電圧（Ｖ）を示した。
図２６に示すように、ＰＶＤ法のみで酸化ハフニウム（ＨｆＯ2）膜を成膜した場合、フラットバンド電圧Ｖｆｂ＝−１．３２Ｖであり、負電圧となる。これでは、負の固定電荷を有する膜とはならない。負の固定電荷を有する膜となるには、フラットバンド電圧Ｖｆｂが正電圧である必要がある。また、立ち上がりが鈍いため、界面準位密度が多くなっている。後に説明するが、この場合、界面準位密度Ｄｉｔの評価は界面準位密度があまりにも高く不能であった。
一方、ＡＬＤ法によって第１酸化ハフニウム膜２２−１を３ｎｍの厚さに形成した後、その上にＰＶＤ法によって第２酸化ハフニウム膜２２−２を５０ｎｍの厚さに成膜した場合には、フラットバンド電圧Ｖｆｂ＝＋０．４２Ｖであり、正電圧となる。したがって、負の固定電荷を有する膜となっている。また、立ち上がりが急になっているため、界面準位密度Ｄｔｉが低く、Ｄｔｉ＝５．１４Ｅ１０／ｃｍ2・ｅＶとなっている。
また、ＡＬＤ法によって第１酸化ハフニウム膜２２−１を１１ｎｍの厚さに形成した後、その上にＰＶＤ法によって第２酸化ハフニウム膜２２−２を５０ｎｍの厚さに成膜した場合には、フラットバンド電圧Ｖｆｂは正電圧でさらに高くなっている。したがって、負の固定電荷を有する膜となっている。また、立ち上がりがさらに急になっているため、界面準位密度Ｄｔｉが低くなっている。
また、図２７に示すように、ＡＬＤ法によって第１酸化ハフニウム膜２２−１を１１ｎｍの厚さに形成した後、その上にＰＶＤ法によって第２酸化ハフニウム膜２２−２を５０ｎｍの厚さに成膜した場合は、負の固定電荷を有する膜２２を全てＡＬＤ法で成膜した場合に近いフラットバンド電圧Ｖｆｂが得られ、立ち上がりもほぼ近い状態になっている。
次に、上記第１酸化ハフニウム膜２２−１を１１ｎｍの厚さに形成した後、その上にＰＶＤ法によって第２酸化ハフニウム膜２２−２を５０ｎｍの厚さに成膜した場合の負の固定電荷を有する膜について、直流を用いた一般的なＣ−Ｖ特性の測定（Ｑｓ−ＣＶ：Quasi-static-CV）と高周波を用いた測定（Ｈｆ−ＣＶ）を行った。上記Ｑｓ−ＣＶ測定は、ゲート電圧を時間の一次関数として掃引し、ゲート・基板間に流れる変位電流を求める測定法であり、ここから低周波領域のキャパシタンスを求める。その結果を図２８に示した。また、Ｑｓ−ＣＶの測定値とＨｆ−ＣＶの測定値の差分から界面準位密度Ｄｔｉを求めた。その結果、Ｄｔｉ＝５．１４Ｅ１０／ｃｍ2・ｅＶとなり、十分低い値が得られた。また、上記説明したように、フラットバンド電圧Ｖｆｂ＝＋０．４２Ｖであり、正電圧となった。
したがって、上記第１酸化ハフニウム膜２２−１を３ｎｍ以上の膜厚に成膜することで、負の固定電荷を有する膜２２のフラットバンド電圧Ｖｆｂの値を正電圧とすることができ、また界面準位密度Ｄｔｉを低くすることができる。よって、上記第１酸化ハフニウム膜２２−１を、負の固定電荷を有する膜２２として必要な膜厚のうちの少なくとも３ｎｍ以上の膜厚に形成することが好ましい。
上記第１酸化ハフニウム膜２２−１は原子層蒸着法によって形成された膜である。原子層蒸着法による酸化ハフニウム膜の成膜では、その膜厚が３ｎｍ未満では、次の第２酸化ハフニウム膜２２−２の成膜をＰＶＤ法で行った場合、そのＰＶＤ法に起因する界面ダメージが生じるが、第１酸化ハフニウム膜２２−１の膜厚が３ｎｍ以上になると次の第２酸化ハフニウム膜２２−２の成膜をＰＶＤ法によって行っても界面ダメージが抑制される。このようにＰＶＤ法による界面ダメージが抑制されるように、第１酸化ハフニウム膜２２−１の膜厚を３ｎｍ以上にすることで、第１酸化ハフニウム膜２２−１と第２酸化ハフニウム膜２２−２とを合わせた膜は、そのフラットバンド電圧Ｖｆｂの値が正電圧になるので、負の固定電荷を有する膜になる。よって、上記界面準位を下げる膜２１との界面側に形成される上記第１酸化ハフニウム膜２２−１は３ｎｍ以上の膜厚としている。なお、上記ＰＶＤ法は、一例としてスパッタ法がある。
一方、上記負の固定電荷を有する膜２２の全てを原子層蒸着法によって成膜したのでは、Ｃ−Ｖ特性は優れたものとなるが、成膜に時間がかかり過ぎるため、生産性が著しく低下することになる。このため、上記第１酸化ハフニウム膜２２−１の膜厚をあまり厚くすることができない。原子層蒸着法では、例えば１０ｎｍの厚さに酸化ハフニウムを成膜するのに４５分程度かかる。一方、物理的気相成長法では、例えば５０ｎｍの厚さに酸化ハフニウムを成膜するのに３分程度ですむ。したがって、生産性を考慮して、第１酸化ハフニウム膜２２−１の膜厚の上限が決定される。例えば、負の固定電荷を有する膜２２の成膜時間を１時間以内とするならば、第１酸化ハフニウム膜２２−１の膜厚は１１ｎｍ〜１２ｎｍ程度が上限となる。このように、原子層蒸着法と物理的気相成長法とを併用する成膜方法によれば、負の固定電荷を有する膜２２の全てを原子層蒸着法やＣＶＤ法で成膜するより成膜時間の大幅なる短縮が可能になるので、量産効率の向上が図れる。また、原子層蒸着法やＭＯＣＶＤ法では、物理的気相成長法で成膜するより下地に与えるダメージがほとんどない。このため、受光センサー部へのダメージが低減され、暗電流の発生の原因となる界面準位密度が大きくなるという問題が解決できる。
上記説明では、負の固定電荷を有する膜２２を酸化ハフニウム膜で形成した場合について説明したが、負の固定電荷を有する膜２２は、前記説明した膜、例えば、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、酸化チタン（ＴｉＯ2）膜、または、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等、さらには、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜についても、同様に、初めに原子層蒸着法で成膜し、その後物理的気相成長法で成膜する本発明の製造方法を適用することができ、酸化ハフニウム膜の場合と同様なる効果を得ることができる。
次に、本発明の固体撮像装置（第２固体撮像装置）の一実施の形態（第１実施例）を、図２９の要部構成断面図によって説明する。なお、図２９では、受光部の一部および周辺回路部を遮光する遮光膜、受光部に入射する光を分光するカラーフィルター層、受光部に入射光を集光する集光レンズ等の図示はしていない。
図２９に示すように、固体撮像装置６は、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２を有し、この受光部１２の側部には画素分離領域１３を介して周辺回路（例えば回路１４Ｃ）が形成された周辺回路部１４を有している。上記受光部（後に説明するホール蓄積層２３も含む）１２の受光面１２ｓ上には、絶縁膜２７が形成されている。この絶縁膜２７は、例えば、酸化シリコン（ＳｉＯ2）膜で形成されている。上記絶縁膜２７上には負電圧を印加する膜２８が形成されている。
図面では、上記絶縁膜２７は、上記負電圧を印加する膜２８の上記周辺回路部１４表面からの距離が上記受光部１２表面からの距離よりも長くなるように、上記受光部１２上より周辺回路部１４上のほうが厚く形成されている。また、この絶縁膜２７は、例えば酸化シリコン膜で形成されている場合、受光部１２上においては、前記説明した界面準位を下げる膜２１と同様な作用を有する。そのためには、上記受光部１２上の上記絶縁膜２７は、例えば、１原子層以上、１００ｎｍ以下の膜厚に形成されていることが好ましい。これによって、負電圧を印加する膜２８に負電圧が印加されると、上記受光部１２の受光面側にホール蓄積層２３が形成される。
上記周辺回路部１４の周辺回路には、例えば、上記固体撮像装置１がＣＭＯＳイメージセンサの場合には、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタ等のトランジスタで構成される画素回路がある。また、複数の受光部１２で構成される画素アレイ部の読み出し行の信号の読み出し動作を行う駆動回路、読み出した信号を転送する垂直走査回路、シフトレジスタもしくはアドレスデコーダ、水平走査回路等が含まれる。
また、上記周辺回路部１４の周辺回路には、例えば、上記固体撮像装置１がＣＣＤイメージセンサの場合には、受光部より光電変換された信号電荷を垂直転送ゲートに読み出す読み出しゲート、読み出した信号電荷を垂直方向に転送する垂直電荷転送部がある。また、水平電荷転送部等が含まれる。
上記負電圧を印加する膜２８は、例えば、入射光に対して透明な導電性を有する膜で形成され、例えば、可視光に対して透明な導電性膜で形成されている。このような膜としては、インジウムスズ酸化膜、インジウム亜鉛酸化膜、またはインジウム酸化膜、スズ酸化膜、ガリウム亜鉛酸化膜等を用いることができる。
上記固体撮像装置６における負電圧を印加する膜２８上の構成は、受光部１２の一部と周辺回路部１４を遮光する遮光膜、少なくとも受光部１２に入射される入射光を分光するカラーフィルター層、受光部１２に入射光を集光する集光レンズ等が設けられているものである。その構成は、一例として、前記固体撮像装置１、２、３のいずれかの構成を適用することもできる。
上記固体撮像装置（第２固体撮像装置）６では、受光部１２の受光面１２ｓに形成した絶縁膜２７上に負電圧を印加する膜２８が形成されていることから、負電圧を印加する膜２８に負電圧が印加されることで発生した電界により、受光部１２の受光面１２ｓ側の界面にホール蓄積（ホールアキュミュレーション）層が十分に形成される。したがって、界面から発生する電荷（電子）が抑制されるとともに、仮に界面から電荷（電子）が発生したとしても、受光部でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷が、暗電流となって受光部１２に検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。さらに、受光部１２の受光面１２ｓに界面準位を下げる膜となる絶縁膜２７が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部１２中に流れ込むことが抑制される。
また、図示したように、絶縁膜２７によって、上記負電圧を印加する膜２８の上記周辺回路部１４表面からの距離が上記受光部１２表面からの距離よりも長くなるように形成されていることから、負電圧を印加する膜２８に負電圧が印加された際に発生する電界の影響が周辺回路部１４に及ぶのが低減されるので、周辺回路部１４での回路誤動作をなくすことができる。
次に、本発明の固体撮像装置（第２固体撮像装置）の一実施の形態（第２実施例）を、図３０の要部構成断面図によって説明する。なお、図３０では、受光部の一部および周辺回路部を遮光する遮光膜、受光部に入射する光を分光するカラーフィルター層、受光部に入射光を集光する集光レンズ等の図示はしていない。
図３０に示すように、固体撮像装置７は、前記固体撮像装置６において、上記周辺回路部１４上、実質的には絶縁膜２７と上記負電圧を印加する膜２８との間に、負電圧を印加する膜を受光面表面から離すための膜２５を形成する。前記膜２５は負電圧の影響を打ち消すために、正の固定電荷を有することが望ましい。正の固定電荷を有する上記膜２５は、上記周辺回路部１４上と上記負電圧を印加する膜２８との間に形成されていればよく、上記絶縁膜２７上であっても絶縁膜２７の下であってもよい。また、図面では、絶縁膜２７は均一な厚さの膜で形成されている場合を示したが、前記固体撮像装置６のように、周辺回路部１４上の方が受光部１２上よりも厚さが厚い絶縁膜であってもよい。
上記正の固定電荷を有する膜２５には、一例として、窒化シリコン膜がある。
このように、上記周辺回路部１４と上記負電圧を印加する膜２８の間に正の固定電荷を有する膜２５が形成されていることから、負電圧を印加する膜２８に負電圧が印加された際に発生する負の電界は、正の固定電荷を有する膜２５中の正の固定電荷によって低減されるため、この負の電界による影響が周辺回路部１４に及ぼされなくなる。よって、負の電界による周辺回路部１４の誤動作が防止できるようになるので、周辺回路部１４の信頼性が高められる。上記のように、上記周辺回路部１４上と上記負電圧を印加する膜２８との間に正の固定電荷を有する膜２５が形成される構成は、前記固体撮像装置６にも適用することができ、固体撮像装置７と同様なる効果を得ることができる。
次に、本発明の固体撮像装置の製造方法（第２製造方法）の一実施の形態（第１実施例）を、図３１〜図３３の要部を示した製造工程断面図によって説明する。図３１〜図３３では、一例として、前記固体撮像装置４の製造工程を示す。
図３１（１）に示すように、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（例えば回路１４Ｃ）が形成された周辺回路部１４等を形成する。この製造方法は、既存の製造方法を用いる。次いで、上記入射光に対して透過性を有する絶縁膜２９を形成する。この絶縁膜２９は、例えば酸化シリコン膜で形成される。
次に、図３１（２）に示すように、レジスト塗布、リソグラフィー技術によって、上記周辺回路部１４上方の上記絶縁膜２９上にレジストマスク５３を形成する。
次に、図３２（３）に示すように、上記レジストマスク５３〔前記図３１（２）参照〕を用いたエッチングによって、上記絶縁膜２９を加工して、上記周辺回路部１４上に絶縁膜２９を残す。その後、上記レジストマスク５３を除去する。
次に、図３２（４）に示すように、上記受光部１２の受光面１２ｓ上、実際には上記半導体基板１１上に、上記絶縁膜２６を被覆する界面準位を下げる膜２１を形成する。この界面準位を下げる膜２１は、例えば、酸化シリコン（ＳｉＯ2）膜で形成される。これによって、絶縁膜２７が上記絶縁膜２９と上記界面準位を下げる膜２１とによって形成される。
次に、図３３（５）に示すように、上記界面準位を下げる膜２１上に負電圧を印加する膜２８を形成する。この負電圧を印加する膜２８に負電圧が印加されることによって、上記受光部１２の受光面側にホール蓄積層２３が形成される。したがって、上記界面準位を下げる膜２１は、少なくとも受光部１２上では、上記負電圧を印加する膜２８に印加された負電圧によって、上記受光部１２の受光面１２ｓ側にホール蓄積層２３が形成されるような膜厚に形成される必要がある。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
上記負電圧を印加する膜２８は、例えば、入射光に対して透明な導電性を有する膜で形成され、例えば、可視光に対して透明な導電性膜で形成されている。このような膜としては、インジウムスズ酸化膜、インジウム亜鉛酸化膜、またはインジウム酸化膜、スズ酸化膜、ガリウム亜鉛酸化膜等を用いることができる。
上記固体撮像装置６における負電圧を印加する膜２８上には、受光部１２の一部と周辺回路部１４を遮光する遮光膜、少なくとも受光部１２に入射される入射光を分光するカラーフィルター層、受光部１２に入射光を集光する集光レンズ等が形成される。その製造方法は、一例として、前記固体撮像装置の製造方法（第１製造方法）の各実施例で説明したいずれかの方法を適用することもできる。
上記固体撮像装置６の製造方法（第２製造方法）の第１実施例では、受光部１２の受光面１２ｓに形成した絶縁膜２７上に負電圧を印加する膜２８を形成することから、負電圧を印加する膜２８に負電圧が印加されることで発生した電界により、受光部１２の受光面１２ｓ側の界面にホール蓄積（ホールアキュミュレーション）層が十分に形成される。したがって、界面から発生する電荷（電子）が抑制できるとともに、仮に界面から電荷（電子）が発生したとしても、受光部でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷が、暗電流となって受光部１２に検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。さらに、受光部１２の受光面１２ｓに界面準位を下げる膜２１が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部１２中に流れ込むことが抑制される。
また、図示したように、絶縁膜２７によって、上記負電圧を印加する膜２８の上記周辺回路部１４表面からの距離が上記受光部１２表面からの距離よりも長くなるように、受光部１２上の絶縁膜２７の膜厚よりも周辺回路部１４上の絶縁膜２７の膜厚のほうが厚くなるように形成されている。このことから、負電圧を印加する膜２８に負電圧が印加された際に発生する電界の影響が周辺回路部１４に及ぶのが低減される。すなわち、電界強度が低減されて、周辺回路部１４表面でホールが蓄積されるのが抑制されるので、周辺回路部１４での回路誤動作をなくすことができる。
次に、本発明の固体撮像装置の製造方法（第２製造方法）の一実施の形態（第２実施例）を、図３４〜図３５の要部を示した製造工程断面図によって説明する。図３４〜図３５では、一例として、前記固体撮像装置４の製造工程を示す。
図３４（１）に示すように、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２、この受光部１２を分離する画素分離領域１３、受光部１２に対して画素分離領域１３を介して周辺回路（例えば回路１４Ｃ）が形成された周辺回路部１４等を形成する。この製造方法は、既存の製造方法を用いる。次いで、上記入射光に対して透過性を有する絶縁膜２７を形成する。この絶縁膜２７は、例えば酸化シリコン膜で形成される。さらに、上記絶縁膜２７上に正の固定電荷を有する膜２５を形成する。この正の固定電荷を有する膜２５は、例えば窒化シリコン膜で形成される。
次に、図３４（２）に示すように、レジスト塗布、リソグラフィー技術によって、上記周辺回路部１４上方の上記正の固定電荷を有する膜２５上にレジストマスク５４を形成する。
次に、図３５（３）に示すように、上記レジストマスク５４〔前記図３４（２）参照〕を用いたエッチングによって、上記正の固定電荷を有する膜２５を加工して、上記周辺回路部１４上に正の固定電荷を有する膜２５を残す。その後、上記レジストマスク５４を除去する。
次に、図３５（４）に示すように、上記絶縁膜２７および上記正の固定電荷を有する膜２５上に負電圧を印加する膜２８を形成する。この負電圧を印加する膜２８に負電圧が印加されることによって、上記受光部１２の受光面側にホール蓄積層２３が形成される。そのとき、上記絶縁膜２７を、界面準位を下げる膜として機能させることができる。そのためには、上記絶縁膜２７は、少なくとも受光部１２上では、上記負電圧を印加する膜２８に印加された負電圧によって、上記受光部１２の受光面１２ｓ側にホール蓄積層２３が形成されるような膜厚に形成される必要がある。その膜厚は、例えば、１原子層以上、１００ｎｍ以下とする。
上記負電圧を印加する膜２８は、例えば、入射光に対して透明な導電性を有する膜で形成され、例えば、可視光に対して透明な導電性膜で形成されている。このような膜としては、インジウムスズ酸化膜、インジウム亜鉛酸化膜、またはインジウム酸化膜、スズ酸化膜、ガリウム亜鉛酸化膜等を用いることができる。
上記固体撮像装置７における負電圧を印加する膜２８上には、図示はしないが、受光部１２の一部と周辺回路部１４を遮光する遮光膜、少なくとも受光部１２に入射される入射光を分光するカラーフィルター層、受光部１２に入射光を集光する集光レンズ等が形成される。その製造方法は、一例として、前記固体撮像装置の製造方法（第１製造方法）の各実施例で説明したいずれかの方法を適用することもできる。
上記固体撮像装置７の製造方法（第２製造方法）の第２実施例では、受光部１２の受光面１２ｓに形成した絶縁膜２７上に負電圧を印加する膜２８を形成することから、負電圧を印加する膜２８に負電圧が印加されることで発生した電界により、受光部１２の受光面１２ｓ側の界面にホール蓄積（ホールアキュミュレーション）層が十分に形成される。したがって、界面から発生する電荷（電子）が抑制できるとともに、仮に界面から電荷（電子）が発生したとしても、受光部でポテンシャルの井戸になっている電荷貯蓄部分に流入することなく、ホールが多数存在するホール蓄積層２３を流動し、消滅させることができる。よって、この界面起因の電荷が、暗電流となって受光部１２に検知されるのを防ぐことができ、界面準位起因による暗電流が抑制される。さらに、受光部１２の受光面１２ｓに界面準位を下げる膜２１が形成されていることから、界面準位に起因する電子の発生がさらに抑制されるので、界面準位に起因する電子が暗電流として受光部１２中に流れ込むことが抑制される。
また、上記周辺回路部１４と上記負電圧を印加する膜２８の間に正の固定電荷を有する膜２５を形成することから、負電圧を印加する膜２８に負電圧が印加された際に発生する負の電界は、正の固定電荷を有する膜２５中の正の固定電荷によって低減されるため、この負の電界による影響が周辺回路部１４に及ぼされなくなる。よって、負の電界による周辺回路部１４の誤動作が防止できる。上記のように、上記周辺回路部１４上と上記負電圧を印加する膜２８との間に正の固定電荷を有する膜２５が形成される構成は、前記固体撮像装置６にも適用することができ、固体撮像装置７と同様なる効果を得ることができる。
次に、本発明の固体撮像装置（第３固体撮像装置）の一実施の形態（実施例）を、図３６の要部構成断面図によって説明する。なお、図３６では、受光部を主に示し、周辺回路部、配線層、受光部の一部および周辺回路部を遮光する遮光膜、受光部に入射する光を分光するカラーフィルター層、受光部に入射光を集光する集光レンズ等の図示はしていない。
図３６に示すように、固体撮像装置８は、半導体基板（もしくは半導体層）１１に、入射光を光電変換する受光部１２を有する。この受光部１２の受光面１２ｓ側には、絶縁膜３１が形成され、この絶縁膜３１は、例えば、酸化シリコン（ＳｉＯ2）膜で形成されている。上記絶縁膜３１上には、光電変換する受光部１２の受光面１２ｓ側の界面よりも仕事関数の値が大きい膜（以下、ホール蓄積補助膜という。）３２が形成されており、この仕事関数の違いによりホール蓄積層２３が形成される。このホール蓄積補助膜３２は、電気的に他の素子、配線と接続されている必要がないので、絶縁膜であっても、金属膜のような導電性を有する膜であってもよい。
また、上記受光部１２が形成される半導体基板１１の光入射側とは反対側には、例えば複数層の配線５１と絶縁膜５２とからなる配線層５３が形成されている。さらにその配線層５３は、支持基板５４に支持されている。
例えば、ホール蓄積層２３はシリコン（Ｓｉ）で形成されていることから、その仕事関数の値は、およそ５．１ｅＶである。したがって、上記ホール蓄積補助膜３２は、仕事関数の値が５．１よりも大きい値の膜であればよい。
例えば、金属膜を用いる場合、理科年表によれば、イリジウム（１１０）膜の仕事関数の値は５．４２、イリジウム（１１１）膜の仕事関数の値は５．７６、ニッケル膜の仕事関数の値は５．１５、パラジウム膜の仕事関数の値は５．５５、オスミウム膜の仕事関数の値は５．９３、金（１００）膜の仕事関数の値は５．４７、金（１１０）膜の仕事関数の値は５．３７、白金膜の仕事関数の値は５．６４である。上記ホール蓄積補助膜３２には、これらの膜を用いることができる。また、上記以外の膜であっても、受光部１２の受光面１２ｓ側の界面よりも仕事関数地が大きい金属膜であれば、ホール蓄積補助膜３２に用いることができる。また、透明電極として使用されているＩＴＯ（Ｉｎ2Ｏ3）の仕事関数値は４．８ｅＶとされているが、酸化物半導体の仕事関数は、成膜方法や不純物導入で制御することが可能である。
上記ホール蓄積補助膜３２は、光入射側に形成されることから、入射光を透過する膜厚に形成されることが重要であり、その入射光の透過率は、できうる限り高い透過率を有することが好ましく、例えば、９５％以上の透過率が確保されることが好ましい。
また、ホール蓄積補助膜３２は、受光部１２表面との仕事関数差を利用できればよく、低抵抗値に制限はないため、例えば導電膜を用いた場合であったも膜厚を厚く形成する必要はない。例えば、入射光強度をＩ0、吸光係数α（ただし、α＝（４πｋ）／λ、ｋはボルツマン定数、λは入射光の波長）とすると、深さｚ位置での光強度は、Ｉ（ｚ）＝Ｉ0ｅｘｐ（−α・ｚ）で表される。よって、Ｉ（ｚ）／Ｉ0＝０．８なる厚さを求めると、例えばイリジウム膜は１．９ｎｍ。金膜は４．８ｎｍ、白金膜は３．４ｎｍとなり、膜種によって異なるが、好ましくは２ｎｍ以下であればよいことがわかる。
また、上記ホール蓄積補助膜３２は有機膜であってもよい、例えば、ポリエチレンジオキシチオフェン（polysthylenedioxytyiophene）を用いることもできる。前述したように、上記ホール蓄積補助膜３２は、受光部１２の受光面１２ｓ側界面の仕事関数値よりも高い仕事関数値を有するものであれば、導電膜であっても、絶縁膜であっても、半導体膜であってもよいのである。
上記固体撮像装置８では、受光部１２上に形成された絶縁膜３１上に受光部１２の受光面１２ｓ側界面２３よりも仕事関数の値が大きい膜（ホール蓄積補助膜）３２を有することから、それによってホール蓄積層２３のホールの蓄積効率が高められ、受光部１２の受光側界面に形成されているホール蓄積層２３は十分なホールを蓄積することが可能なものとなる。それによって、暗電流が低減される。
次に、ホール蓄積補助膜３２を用いる固体撮像装置の構成の一例を、図３７によって説明する。図３７では、ＣＭＯＳイメージセンサを示した。
図３７に示すように、半導体基板１１には、入射光を電気信号に変換する受光部（例えばフォトダイオード）１２、転送トランジスタ、増幅トランジスタ、リセットトランジスタ等のトランジスタ群５５（図面ではその一部を図示）等を有する複数の画素部６１が形成されている。上記半導体基板１１には、例えばシリコン基板を用いる。さらに、各受光部１２から読み出した信号電荷を処理する信号処理部（図示せず）が形成されている。
上記画素部６１の周囲の一部、例えば行方向もしくは列方向の画素部６１間には、素子分離領域１３が形成されている。
また、上記受光部１２が形成された半導体基板１１の表面側（図面では半導体基板１１の下側）には配線層５３が形成されている。この配線層５３は、配線５１とこの配線５１を被覆する絶縁膜５２からなる。上記配線層５３には、支持基板５４が形成されている。この支持基板５４は、例えばシリコン基板からなる。
さらに、上記固体撮像装置１には、半導体基板１１裏面側に上記ホール蓄積層２３が形成され、その上面に絶縁膜３１を介して前記説明したホール蓄積補助膜３２が形成されている。さらに絶縁膜（図示せず）を介して有機カラーフィルター層４４が形成されている。この有機カラーフィルター層４４は、上記受光部１２に対応させて形成され、例えば、青（Ｂｌｕｅ）と赤（Ｒｅｄ）と緑（Ｇｒｅｅｎ）の有機カラーフィルターを例えば市松模様に配置したものからなる。また、各有機カラーフィルター層４４上には、各受光部１２に入射光を集光させる集光レンズ４５が形成されている。
次に、本発明の固体撮像装置の製造方法（第３製造方法）の一実施の形態（第１実施例）を、図３８のフローチャート、図３９の製造工程断面図、および図４０の要部を示した製造工程断面図によって説明する。図３８〜図４０では、一例として、前記固体撮像装置８の製造工程を示す。
図３８（１）および図３９（１）に示すように、まず、シリコン基板８２上に絶縁層（例えば、酸化シリコン層）８３を介してシリコン層８４が形成されたＳＯＩ基板８１を用意し、シリコン層８４にアライメントのための裏面マーク８５を形成する。
次に、図３８（２）および図３９（２）に示すように、ＳＯＩ基板８１のシリコン層８４に、素子分離領域（図示せず）の形成、ホール蓄積層２３の形成、受光部１２の形成、トランジスタ群５５の形成、配線層５３の形成等を行う。このうちホール蓄積層２３は、後の基板薄膜化後の工程で形成してもよい。
次に、図３８（３）および図３９（３）に示すように、配線層５３と支持基板５４を張り合わせる。
次に、図３８（４）および図３９（４）に示すように、ＳＯＩ基板８１の薄膜化を実施する。ここでは、シリコン基板８２を、例えば研削、研磨により除去する。
図示はしないが、上記ホール蓄積層２３は、ＳＯＩ基板８１の絶縁膜８２を除去した後、キャップ膜（図示せず）を形成し、不純物導入および活性化処理により形成してもよい。一例として、キャップ膜としてプラズマ−ＴＥＯＳ酸化シリコン膜を３０ｎｍの厚さに形成し、不純物導入はホウ素のイオン注入で行う。このイオン注入条件は、例えば打ち込みエネルギーを２０ｋｅＶ、ドーズ量を１×１０13／ｃｍ2に設定する。また、活性化は、配線層５３と支持基板５４との貼り合わせを破壊しないような４００℃以下のアニールで行うことが好ましい。そして、上記キャップ層を、例えば希フッ酸処理で除去する。このとき、ＳＯＩ基板８１の絶縁層８３を除去してもよい。
このようにして、図４０（１）に示すように、受光部１２上に受光部の受光面側界面２３が形成される。
次に、図４０（２）に示すように、ホール蓄積層２３上（光入射側）に絶縁膜３１を形成する。一例として、プラズマ−ＴＥＯＳ酸化シリコン膜を３０ｎｍの厚さに形成する。
次に、図４０（３）に示すように、上記絶縁膜３１（光入射側）に受光部１２の受光面１２ｓ側界面（仕事関数値が約５．１ｅＶ）よりも大きい仕事関数値を有する膜、ホール蓄積補助膜３２を形成する。一例として、金属薄膜である仕事関数５．６ｅＶの白金（Ｐｔ）膜をスパッタリングで３ｎｍの厚さに成膜する。他の金属薄膜としては、イリジウム（Ｉｒ）、レニウム（Ｒｅ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、金（Ａｕ）などが候補となる。合金でももちろん可能である。
また、上記ホール蓄積補助膜３２の材料は、この例では受光部の受光面側界面の仕事関数が約５．１ｅＶであるため、ＩＴＯ（Ｉｎ2Ｏ3）でも可能である。ＩＴＯはその成膜プロセスで４．５ｅＶ〜５．６ｅＶの仕事関数を持つことが可能である。また、他の酸化物半導体としてＲｕＯ2、ＳｎＯ2、ＩｒＯ2、ＯｓＯ2、ＺｎＯ、ＲｅＯ2、ＭｏＯ2やアクセプタ不純物を導入した半導体や有機材料であるポリエチレンジオキシチオフェン（polysthylenedioxytyiophene：ＰＥＤＯＴ）なども５．１ｅＶよりも大きな仕事関数値を持たせることができるので、ホール蓄積補助膜３２の材料となり得る。また、成膜手法としては、４００℃以下の成膜手法としてＡＬＤ、ＣＶＤ、気相ドーピング等が挙げられる。
次に、図３８（５）および図３９（５）に示すように、バリアメタル９１を介して裏面電極９２を形成する。
次に、図３８（６）および図３９（６）に示すように、受光部１２上方に、カラーフィルター層４４を形成した後、集光レンズ４５を形成する。このようにして、固体撮像装置８が形成される。
上記固体撮像装置の製造方法（第３製造方法）では、受光部１２上に形成された絶縁膜３１上に受光部１２の受光面１２ｓ側界面よりも仕事関数の値が大きい膜、ホール蓄積補助膜３２を形成することから、ホール蓄積層２３のホールの蓄積効率が高められ、受光部１２の受光面１２ｓ側界面に形成されているホール蓄積層２３は十分なホールを蓄積することが可能なものとなる。それによって、暗電流が低減される。また、上記ホール蓄積補助膜３２は、ホール蓄積層２３の仕事関数値よりも高い仕事関数値を有するものであればよく、電流を通す必要がないため、導電膜であっても、絶縁膜であっても、半導体膜であってもよい。そのため、ホール蓄積補助膜３２に高抵抗となる材料の選択も可能となる。また、ホール蓄積補助膜３２には外部信号入力端子も不要であるという特徴を有する。
上記各実施例の固体撮像装置１〜８は、入射光量を電気信号に変換する受光部を有する複数の画素部と、各画素部が形成された半導体基板の一面側に配線層を備え、この配線層が形成されている面とは反対側より入射される光を上記各受光部で受光する構成の裏面照射型固体撮像装置に適用することができる。当然のことながら、受光面側に配線層が形成され、かつ受光部へ入射される入射光の光路を上記配線層の未形成領域として受光部に入射される入射光を遮らないようにした、表面照射型固体撮像装置にも適用することができる。
次に、本発明の撮像装置に係る一実施の形態（実施例）を、図４１のブロック図によって説明する。この撮像装置には、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等がある。
図４１に示すように、撮像装置５００は、撮像部５０１に固体撮像装置（図示せず）を備えている。この撮像部５０１の集光側には像を結像させる結像光学系５０２が備えられ、また、撮像部５０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部５０３が接続されている。また上記信号処理部によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置５００において、上記固体撮像装置には、前記実施の形態で説明した固体撮像装置１ないし固体撮像装置８を用いることができる。
本発明の撮像装置５００では、本願発明の固体撮像装置１もしくは固体撮像装置２または前記図４に示した構成の反射膜を形成した集光レンズを有する固体撮像装置を用いることから、上記説明したのと同様に、色再現性や解像度を高めることができる固体撮像装置用いているので、高品位な映像を記録できるという利点があるという利点がある。
なお、本発明の撮像装置５００は、上記構成に限定されることはなく、固体撮像装置を用いる撮像装置であれば如何なる構成のものにも適用することができる。
上記固体撮像装置１ないし固体撮像装置８等はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明は、固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置として、高画質化の効果が得られる。ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことを示す。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
１ 固体撮像装置、１２ 受光部、２１ 界面準位を下げる膜、２２ 負の固定電荷を有する膜、２３ ホール蓄積層

Claims (5)

  1. 入射光を光電変換する受光部を有する固体撮像装置において、
    前記受光部の受光面に形成した界面準位を下げる膜と、
    前記界面準位を下げる膜上に形成した負の固定電荷を有する膜とを有し、
    前記受光部の受光面側にホール蓄積層が形成され、
    前記受光部の側部に周辺回路が形成された周辺回路部を有し、
    前記負の固定電荷を有する膜の前記周辺回路部表面からの距離が前記受光部表面からの距離よりも長くなるように、前記周辺回路部表面と前記負の固定電荷を有する膜との間に絶縁膜が形成されている
    固体撮像装置。
  2. 前記負の固定電荷を有する膜は、
    酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜、または酸化チタン膜である請求項１記載の固体撮像装置。
  3. 前記界面準位を下げる膜は酸化シリコン膜からなる
    請求項１記載の固体撮像装置。
  4. 前記固体撮像装置は、
    入射光量を電気信号に変換する受光部を有する複数の画素部と、前記画素部が形成された半導体基板の一面側に配線層を備え、前記配線層が形成されている面とは反対側より入射される光を前記受光部で受光する裏面照射型固体撮像装置である
    請求項１〜請求項３のいずれか１項に記載の固体撮像装置。
  5. 入射光を集光する集光光学部と、
    前記集光光学部で集光した前記入射光を受光して光電変換する固体撮像装置と、
    光電変換された信号電荷を処理する信号処理部とを備え、
    前記固体撮像装置は、
    前記入射光を光電変換する前記固体撮像装置の受光部の受光面に形成した界面準位を下げる膜と、
    前記界面準位を下げる膜上に形成した負の固定電荷を有する膜とを有し、
    前記受光部の受光面にホール蓄積層が形成され、
    前記受光部の側部に周辺回路が形成された周辺回路部を有し、
    前記負の固定電荷を有する膜の前記周辺回路部表面からの距離が前記受光部表面からの距離よりも長くなるように、前記周辺回路部表面と前記負の固定電荷を有する膜との間に絶縁膜が形成されている
    撮像装置。
JP2010146814A 2007-05-07 2010-06-28 固体撮像装置および撮像装置 Active JP4821917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010146814A JP4821917B2 (ja) 2007-05-07 2010-06-28 固体撮像装置および撮像装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007122370 2007-05-07
JP2007122370 2007-05-07
JP2010146814A JP4821917B2 (ja) 2007-05-07 2010-06-28 固体撮像装置および撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007265287A Division JP4803153B2 (ja) 2007-05-07 2007-10-11 固体撮像装置とその製造方法および撮像装置

Publications (3)

Publication Number Publication Date
JP2010226143A true JP2010226143A (ja) 2010-10-07
JP2010226143A5 JP2010226143A5 (ja) 2010-11-25
JP4821917B2 JP4821917B2 (ja) 2011-11-24

Family

ID=40001873

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2007265287A Active JP4803153B2 (ja) 2007-05-07 2007-10-11 固体撮像装置とその製造方法および撮像装置
JP2007333691A Active JP4798130B2 (ja) 2007-05-07 2007-12-26 固体撮像装置の製造方法
JP2010146816A Active JP4883207B2 (ja) 2007-05-07 2010-06-28 固体撮像装置とその製造方法および撮像装置
JP2010146815A Active JP4821918B2 (ja) 2007-05-07 2010-06-28 固体撮像装置および撮像装置
JP2010146814A Active JP4821917B2 (ja) 2007-05-07 2010-06-28 固体撮像装置および撮像装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2007265287A Active JP4803153B2 (ja) 2007-05-07 2007-10-11 固体撮像装置とその製造方法および撮像装置
JP2007333691A Active JP4798130B2 (ja) 2007-05-07 2007-12-26 固体撮像装置の製造方法
JP2010146816A Active JP4883207B2 (ja) 2007-05-07 2010-06-28 固体撮像装置とその製造方法および撮像装置
JP2010146815A Active JP4821918B2 (ja) 2007-05-07 2010-06-28 固体撮像装置および撮像装置

Country Status (7)

Country Link
US (14) US8410418B2 (ja)
EP (1) EP2146376B1 (ja)
JP (5) JP4803153B2 (ja)
KR (2) KR101476473B1 (ja)
CN (6) CN102254926B (ja)
TW (5) TWI426602B (ja)
WO (1) WO2008139644A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033606A (ko) 2012-06-29 2015-04-01 소니 주식회사 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
US8257997B2 (en) * 2007-10-17 2012-09-04 Sifotonics Technologies (Usa) Inc. Semiconductor photodetectors
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
KR101776955B1 (ko) 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185236B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185208B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP4924634B2 (ja) * 2009-03-04 2012-04-25 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5347999B2 (ja) 2009-03-12 2013-11-20 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US9123653B2 (en) * 2009-07-23 2015-09-01 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US8835999B2 (en) * 2009-07-31 2014-09-16 Sri International Ring pixel for CMOS imagers
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5306141B2 (ja) * 2009-10-19 2013-10-02 株式会社東芝 固体撮像装置
GB2475086B (en) 2009-11-05 2014-02-05 Cmosis Nv Backside illuminated image sensor
JP5899519B2 (ja) 2009-11-05 2016-04-06 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
KR20110077451A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 이미지 센서, 그 제조 방법, 및 상기 이미지 센서를 포함하는 장치
JP2011159848A (ja) 2010-02-02 2011-08-18 Toshiba Corp 固体撮像装置およびその製造方法
JP2011198854A (ja) * 2010-03-17 2011-10-06 Fujifilm Corp 光電変換膜積層型固体撮像素子及び撮像装置
JP5663925B2 (ja) * 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
CN102893400B (zh) * 2010-05-14 2015-04-22 松下电器产业株式会社 固体摄像装置及其制造方法
CN106449684B (zh) 2010-06-18 2019-09-27 西奥尼克斯公司 高速光敏设备及相关方法
JP2012054321A (ja) * 2010-08-31 2012-03-15 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR101133154B1 (ko) 2011-02-03 2012-04-06 디지털옵틱스 코포레이션 이스트 상이한 파장을 균일하게 수광하기 위한 차등 높이 실리콘을 포함하는 이면 조사 센서 패키지
KR101095945B1 (ko) 2011-02-03 2011-12-19 테쎄라 노쓰 아메리카, 아이엔씨. 상이한 파장을 균일하게 수광하기 위한 흡광 재료를 포함하는 이면 조사 센서 패키지
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5810551B2 (ja) 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2012191005A (ja) * 2011-03-10 2012-10-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
JP2013012506A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像素子の製造方法、固体撮像素子、電子機器の製造方法、および電子機器。
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
FR2980304A1 (fr) * 2011-09-20 2013-03-22 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet
US8760543B2 (en) 2011-09-26 2014-06-24 Truesense Imaging, Inc. Dark reference in CCD image sensors
JP5943577B2 (ja) * 2011-10-07 2016-07-05 キヤノン株式会社 光電変換装置および撮像システム
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US9379275B2 (en) 2012-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing dark current in image sensors
JP6095268B2 (ja) 2012-02-24 2017-03-15 キヤノン株式会社 固体撮像装置、及び撮像システム
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US8759928B2 (en) 2012-04-04 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor cross-talk reduction system and method
JP5801245B2 (ja) 2012-04-09 2015-10-28 株式会社東芝 固体撮像装置
US9659981B2 (en) * 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
US9401380B2 (en) 2012-05-10 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
US8709854B2 (en) 2012-05-10 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
US9356058B2 (en) * 2012-05-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for BSI image sensor
CN102800686B (zh) * 2012-08-28 2016-12-21 豪威科技(上海)有限公司 背照式cmos影像传感器
US8957359B2 (en) * 2012-10-12 2015-02-17 Omnivision Technologies, Inc. Compact in-pixel high dynamic range imaging
KR102007279B1 (ko) 2013-02-08 2019-08-05 삼성전자주식회사 3차원 이미지 센서의 거리 픽셀, 이를 포함하는 3차원 이미지 센서 및 3차원 이미지 센서의 거리 픽셀의 구동 방법
JP5568150B2 (ja) * 2013-02-25 2014-08-06 株式会社東芝 固体撮像装置および携帯情報端末
US20140252521A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor with Improved Dark Current Performance
US9224881B2 (en) * 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5725123B2 (ja) * 2013-10-04 2015-05-27 ソニー株式会社 固体撮像装置及び電子機器
TWI709235B (zh) * 2013-11-29 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件、其製造方法及電子機器
JP6616070B2 (ja) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド 誘電性複合体構造の作製方法及び装置
US9859326B2 (en) * 2014-01-24 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, image sensors, and methods of manufacture thereof
KR102242580B1 (ko) 2014-04-23 2021-04-22 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9281333B2 (en) 2014-05-01 2016-03-08 Visera Technologies Company Limited Solid-state imaging devices having light shielding partitions with variable dimensions
JP6345519B2 (ja) * 2014-07-09 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016046336A (ja) * 2014-08-21 2016-04-04 ソニー株式会社 固体撮像素子および製造方法、並びに放射線撮像装置
JP6048483B2 (ja) * 2014-12-10 2016-12-21 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
CN113363268A (zh) * 2014-12-18 2021-09-07 索尼公司 成像器件和移动设备
JP6163511B2 (ja) * 2015-04-16 2017-07-12 ソニー株式会社 固体撮像装置、及び電子機器
KR102435031B1 (ko) 2015-08-11 2022-08-22 삼성전자주식회사 고정 전하막을 갖는 이미지 센서
WO2017047422A1 (ja) * 2015-09-17 2017-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、及び、固体撮像素子の製造方法
FR3043495A1 (fr) * 2015-11-09 2017-05-12 St Microelectronics Crolles 2 Sas Capteur d'images a obturation globale
JP6176313B2 (ja) * 2015-12-02 2017-08-09 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
CN105445237B (zh) * 2015-12-31 2018-01-05 哈尔滨工业大学 一种外加电场条件下测量液体吸收系数的方法
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
JP6567468B2 (ja) 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
KR102563588B1 (ko) 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102666073B1 (ko) * 2016-12-28 2024-05-17 삼성전자주식회사 이미지 센서
TWI640929B (zh) * 2017-04-18 2018-11-11 Gingy Technology Inc. 指紋辨識方法以及指紋辨識裝置
JP6920110B2 (ja) * 2017-06-13 2021-08-18 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
JP6663887B2 (ja) * 2017-07-11 2020-03-13 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US10361237B2 (en) * 2017-12-27 2019-07-23 International Business Machines Corporation Low dark current backside illumination sensor
CN108336105B (zh) * 2018-04-04 2019-02-15 武汉新芯集成电路制造有限公司 一种图像传感器及其器件邻近结构
CN108321158B (zh) * 2018-04-11 2024-04-16 南京邮电大学 基于光电器件的静态随机存取存储单元及其制备方法
US11320568B2 (en) 2018-05-11 2022-05-03 Corning Incorporated Curved surface films and methods of manufacturing the same
JP7214373B2 (ja) * 2018-06-04 2023-01-30 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
JP7362198B2 (ja) 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
KR102386104B1 (ko) 2018-12-21 2022-04-13 삼성전자주식회사 후면조사형 이미지 센서 및 이를 포함하는 전자 기기
JP7414492B2 (ja) * 2019-11-29 2024-01-16 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
KR102199999B1 (ko) * 2020-10-08 2021-01-08 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법
WO2023047663A1 (ja) * 2021-09-27 2023-03-30 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2023073713A (ja) * 2021-11-16 2023-05-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093897A (ja) * 2003-09-19 2005-04-07 Oki Electric Ind Co Ltd 半導体装置，及び半導体装置の製造方法
JP2006269789A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置及びその製造方法
JP2007088305A (ja) * 2005-09-22 2007-04-05 Sony Corp 固体撮像装置およびその製造方法、並びにカメラ

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538823B2 (ja) * 1971-12-22 1980-10-07
JPS5124341B2 (ja) * 1971-12-24 1976-07-23
JPH01256168A (ja) 1988-04-06 1989-10-12 Matsushita Electron Corp 半導体装置及びその製造方法
JPH0438872A (ja) 1990-06-04 1992-02-10 Mitsubishi Electric Corp 固体撮像素子
JPH05335546A (ja) * 1992-06-01 1993-12-17 Sony Corp 固体撮像装置
JPH06268243A (ja) 1993-03-12 1994-09-22 Hamamatsu Photonics Kk 半導体エネルギー検出器の製造方法
JP3070513B2 (ja) 1997-04-07 2000-07-31 日本電気株式会社 固体撮像素子及びその製造方法
US6170390B1 (en) * 1998-12-21 2001-01-09 Alan L. Backus Enclosed rotisserie with added convenience
US6890766B2 (en) * 1999-03-17 2005-05-10 International Business Machines Corporation Dual-type thin-film field-effect transistors and applications
US6809359B2 (en) * 2001-05-16 2004-10-26 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, method for manufacturing the same, and method for driving the same
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US6902681B2 (en) * 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
JP4046067B2 (ja) * 2003-11-04 2008-02-13 ソニー株式会社 固体撮像素子の製造方法
JP2005142510A (ja) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
KR20050064335A (ko) * 2003-12-23 2005-06-29 삼성전자주식회사 집광층을 포함하는 고체 촬상 소자 제조 방법
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US20050167734A1 (en) * 2004-01-20 2005-08-04 The Regents Of The University Of California Flash memory devices using large electron affinity material for charge trapping
JP4525144B2 (ja) * 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
US20050274996A1 (en) * 2004-06-14 2005-12-15 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
US7282409B2 (en) * 2004-06-23 2007-10-16 Micron Technology, Inc. Isolation structure for a memory cell using Al2O3 dielectric
JP4779320B2 (ja) * 2004-08-10 2011-09-28 ソニー株式会社 固体撮像装置およびその製造方法
KR100672701B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
CN100442530C (zh) * 2005-02-21 2008-12-10 索尼株式会社 固态成像器件及其驱动方法和照相装置
JP4979893B2 (ja) 2005-03-23 2012-07-18 ソニー株式会社 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置
JP2006278539A (ja) * 2005-03-28 2006-10-12 Matsushita Electric Ind Co Ltd Ｍｏｓ型固体撮像装置
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
JP2007048894A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
US7619266B2 (en) * 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US7531399B2 (en) * 2006-09-15 2009-05-12 Taiwan Semiconductor Manufacturing Company Semiconductor devices and methods with bilayer dielectrics
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093897A (ja) * 2003-09-19 2005-04-07 Oki Electric Ind Co Ltd 半導体装置，及び半導体装置の製造方法
JP2006269789A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置及びその製造方法
JP2007088305A (ja) * 2005-09-22 2007-04-05 Sony Corp 固体撮像装置およびその製造方法、並びにカメラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033606A (ko) 2012-06-29 2015-04-01 소니 주식회사 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기
US9911772B2 (en) 2012-06-29 2018-03-06 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus

Also Published As

Publication number Publication date
US20170104024A1 (en) 2017-04-13
TWI437701B (zh) 2014-05-11
CN102324431B (zh) 2014-04-30
US20090096049A1 (en) 2009-04-16
CN101669205B (zh) 2011-12-14
CN102280463A (zh) 2011-12-14
JP2008306160A (ja) 2008-12-18
TWI464866B (zh) 2014-12-11
US9735192B2 (en) 2017-08-15
TW200845371A (en) 2008-11-16
CN103700680B (zh) 2017-05-03
TWI436474B (zh) 2014-05-01
US9954021B2 (en) 2018-04-24
TW201330235A (zh) 2013-07-16
KR20140107633A (ko) 2014-09-04
US9496306B2 (en) 2016-11-15
JP2008306154A (ja) 2008-12-18
CN102324431A (zh) 2012-01-18
US8471347B2 (en) 2013-06-25
CN101471368B (zh) 2011-07-06
CN103700680A (zh) 2014-04-02
US9368536B2 (en) 2016-06-14
JP2010239155A (ja) 2010-10-21
US20090189235A1 (en) 2009-07-30
CN102254926B (zh) 2014-08-13
CN101471368A (zh) 2009-07-01
US20130299675A1 (en) 2013-11-14
US8288836B2 (en) 2012-10-16
WO2008139644A1 (ja) 2008-11-20
EP2146376B1 (en) 2015-08-12
CN102254926A (zh) 2011-11-23
JP4798130B2 (ja) 2011-10-19
US10192921B2 (en) 2019-01-29
US8486748B2 (en) 2013-07-16
JP4883207B2 (ja) 2012-02-22
KR101558120B1 (ko) 2015-10-07
US8034649B2 (en) 2011-10-11
US20190148444A1 (en) 2019-05-16
TW201330236A (zh) 2013-07-16
US20100203669A1 (en) 2010-08-12
JP2010239154A (ja) 2010-10-21
US8946840B2 (en) 2015-02-03
US20150214264A1 (en) 2015-07-30
JP4803153B2 (ja) 2011-10-26
KR101476473B1 (ko) 2014-12-24
US8410418B2 (en) 2013-04-02
JP4821917B2 (ja) 2011-11-24
US20100200942A1 (en) 2010-08-12
US20110089313A1 (en) 2011-04-21
US20160276401A1 (en) 2016-09-22
US20100193669A1 (en) 2010-08-05
TW200945569A (en) 2009-11-01
US20180204869A1 (en) 2018-07-19
US10770500B2 (en) 2020-09-08
EP2146376A4 (en) 2012-04-18
TWI426602B (zh) 2014-02-11
US8097928B2 (en) 2012-01-17
US8334552B2 (en) 2012-12-18
KR20100016308A (ko) 2010-02-12
EP2146376A1 (en) 2010-01-20
JP4821918B2 (ja) 2011-11-24
TWI413240B (zh) 2013-10-21
US20110089312A1 (en) 2011-04-21
TW200926403A (en) 2009-06-16
CN103700681A (zh) 2014-04-02
CN101669205A (zh) 2010-03-10
US20110143488A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
US10770500B2 (en) Solid state imaging device for reducing dark current
KR101596629B1 (ko) 촬상 장치, 고체 촬상 장치, 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R151 Written notification of patent or utility model registration

Ref document number: 4821917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250