Nothing Special   »   [go: up one dir, main page]

KR20140104717A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20140104717A
KR20140104717A KR1020130018552A KR20130018552A KR20140104717A KR 20140104717 A KR20140104717 A KR 20140104717A KR 1020130018552 A KR1020130018552 A KR 1020130018552A KR 20130018552 A KR20130018552 A KR 20130018552A KR 20140104717 A KR20140104717 A KR 20140104717A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
base semiconductor
substrate
layer
base
Prior art date
Application number
KR1020130018552A
Other languages
English (en)
Other versions
KR102022346B1 (ko
Inventor
이건훈
박성현
윤의준
윤석호
Original Assignee
삼성전자주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020130018552A priority Critical patent/KR102022346B1/ko
Publication of KR20140104717A publication Critical patent/KR20140104717A/ko
Application granted granted Critical
Publication of KR102022346B1 publication Critical patent/KR102022346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 측면은, 복수의 공극이 군집된 적어도 하나의 공극집합군을 갖는 베이스 반도체층과, 상기 베이스 반도체층 상에 형성된 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 형성된 활성층 및 상기 활성층 상에 형성된 제2 도전형 반도체층을 포함하는 반도체 발광소자를 제공한다. 본 발명의 일 실시형태에 따르면, 반도체층의 결정성이 우수하고 광 효율이 향상된 반도체 발광소자를 얻을 수 있다.

Description

반도체 발광소자 및 그 제조방법 {SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 반도체 발광소자 및 반도체 발광소자의 제조방법에 대한 것이다.
반도체 발광소자의 일종인 발광다이오드(LED)는 전자와 정공의 재결합에 의하여 다양한 색상의 광을 발생시킬 수 있는 반도체 장치로서, 필라멘트에 기초한 발광장치에 비하여 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 수요가 지속적으로 증가하고 있다. 특히, 최근에는 청색계열의 단파장 영역의 광을 발생할 수 있는 III족 질화물 반도체가 각광을 받고 있다. 한편, 질화물 반도체는 성장 시 반도체 성장용 기판을 이용함에 있어서 기판과 반도체 간의 격자상수 및 열팽창 계수 차이로 인해 반도체 내부에 격자결함이 발생하고, 응력 발생에 따른 크랙(crack) 등이 문제되고 있다. 또한, 반도체를 이루는 물질과 외부물질(예컨대, 기판 또는 공기) 간의 굴절률 차이로 인해 반도체 내에서 생성된 광이 외부로 방출되지 못하고 내부로 전반사되어 광 추출 효율이 감소하는 문제도 지적되고 있다.
본 발명의 일 목적은 반도체층의 격자결함을 개선하고, 성장 시 기판 휨에 의해 반도체층에 작용하는 응력을 최소화하며, 발광소자 내부에서 생성된 광이 외부로 효과적으로 방출될 수 있도록 함으로써, 발광효율이 향상될 수 있는 반도체 발광소자를 제공하는 것에 있다.
본 발명의 다른 목적은 상기와 같은 구조를 갖는 반도체 발광소자를 효과적으로 제조할 수 있는 방법을 제공하는 것에 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
본 발명의 일 측면은, 복수의 공극이 군집된 적어도 하나의 공극집합군을 갖는 베이스 반도체층과, 상기 베이스 반도체층 상에 형성된 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 형성된 활성층 및 상기 활성층 상에 형성된 제2 도전형 반도체층을 포함하는 반도체 발광소자를 제공한다.
상기 베이스 반도체층은 비극성 표면을 갖는 질화물 반도체층일 수 있다.
한편, 상기 베이스 반도체층 하면에 형성된 사파이어 기판을 더 포함하며, 상기 베이스 반도체층의 하면은 상기 사파이어 기판의 R면과 접할 수 있다.
또한, 상기 베이스 반도체층 하면에 형성된 기판을 더 포함하며, 상기 적어도 하나의 공극집합군은 상기 기판에 접하도록 위치할 수 있다.
상기 공극집합군 내에 군집된 복수의 공극은 상기 베이스 반도체층의 하면에서 멀어지는 방향으로 갈수록 많아지는 영역을 포함할 수 있다.
상기 베이스 반도체층은 상기 제1 도전형 반도체층과 같은 도전형을 갖도록 제1 도전형으로 도핑된 반도체층일 수 있다.
이와 달리, 상기 베이스 반도체층은 언도프 반도체층일 수 있다.
본 발명의 다른 측면은, 기판 상에 복수의 공극이 군집된 공극집합군을 적어도 하나 포함하는 베이스 반도체층을 형성하는 단계와, 상기 베이스 반도체층 상에 제1 도전형 반도체층을 형성하는 단계와, 상기 제1 도전형 반도체층 상에 활성층을 형성하는 단계 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
여기서, 상기 베이스 반도체층을 형성하는 단계는, 기판 상에 적어도 하나의 트렌치를 갖는 제1 베이스 반도체층을 형성하는 단계와, 상기 트렌치에 복수의 비드(bead)를 제공하는 단계와, 상기 제1 베이스 반도체층 상에 제2 베이스 반도체층을 형성하는 단계와, 상기 트렌치에 형성된 복수의 비드(bead)을 제거하여 상기 제1 및 제2 베이스 반도체층 내에 복수의 공극이 군집된 공극집합군을 형성하는 단계 및 상기 홈부를 덮도록 제3 베이스 반도체층을 형성하는 단계를 포함할 수 있다.
또한, 상기 기판은 사파이어 기판이며, 상기 기판 상에 베이스 반도체층을 형성하는 단계는, 사파이어 기판의 R면 상에 상기 베이스 반도체층을 형성하는 단계일 수 있다.
덧붙여, 상기한 과제의 해결 수단은 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따르면, 우수한 품질을 갖는 반도체층으로부터 발광효율이 향상된 반도체 발광소자를 얻을 수 있다.
또한, 상기와 같은 구조를 갖는 반도체 발광소자를 효율적으로 제조할 수 있는 방법을 얻을 수 있다.
다만, 본 발명의 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 언급되지 않은 다른 기술적 효과는 아래의 기재로부터 당업자에게 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 반도체 발광소자의 제조방법을 개략적으로 나타낸 순서도이다.
도 3은 베이스 반도체층을 형성하는 단계를 보다 구체적으로 설명하기 위한 공정별 단면도이다.
도 4 및 도 5은 본 발명의 또 다른 실시형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 6은 도 3에 도시된 베이스 반도체층 형성하는 단계를 나타낸 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광소자(100)를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 본 실시형태에 따른 반도체 발광소자(100)는 기판(110)과, 상기 기판(110) 상에 형성되며 복수의 공극(g)이 군집된 적어도 하나의 공극집합군(50)을 갖는 베이스 반도체층(120)과, 상기 베이스 반도체층(120) 상에 형성된 제1 도전형 반도체층(121)과, 상기 제1 도전형 반도체층(121) 상에 형성된 활성층(130) 및 상기 활성층(130) 상에 형성된 제2 도전형 반도체층(140)을 포함한다.
본 실시형태에서, 상기 반도체 발광소자(100)는 상기 제1 및 제2 도전형 반도체층(121, 140)과 전기적으로 접속된 제1 및 제2 전극(161, 162)이 구비될 수 있다.
상기 기판(110)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, GaN 등과 같이 전기 절연성 및 도전성 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 바람직하게 사용될 수 있는 것은 전기 절연성을 갖는 사파이어로서, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다.
이에 제한하는 것은 아니나, 본 실시형태에서 상기 기판(110)은 R면이 반도체 성장면으로 제공되는 사파이어 기판일 수 있다. 이 경우, 발광효율이 개선될 수 있으며, 도 3에서 후술할 바와 같이 공극집합군(50)을 형성하기에 유리한 구조를 제공할 수 있다.
발광효율이 개선될 수 있는 장점을 보다 구체적으로 설명하면, 우르츠(Wurtzite) 결정구조를 갖는 GaN계 반도체층이 사파이어 기판의 C면을 이용하여 성장되는 경우, c축 방향을 따라 위쪽은 Ga원자가, 아래쪽은 N원자가 우선 배향되는 GaN계 반도체층의 우르츠 결정 특성에 기하여 자발분극(spontaneous polariztion)이 발생한다. 나아가, 사파이어 기판의 C면은 c축 배향성을 가지므로, 압전상수가 큰 GaN계 반도체층은 성장 시 사파이어 기판과의 격자상수 차이로 인한 스트레인에 의해 c축 방향으로 압전분극(piezoelectric polarization)이 발생할 수 있는데, 이러한 분극은 상기 반도체층 내부에서 정전기장을 유발할 수 있다. 이와 같은 정전기장은 전자와 정공의 공간적 분포를 분리시키며, 활성층의 밴드갭을 왜곡시켜 발광소자의 내부양자효율을 저해하는 원인이 될 수 있다.
반면, 사파이어 기판의 R면이 성장면으로 제공되는 경우, GaN계 반도체층은 Ga원자와 N원자가 같은 면에 존재하는 M면 내지 A면으로 성장될 수 있으므로 비극성을 띄게 되어 분극현상에 따른 내부양자효율 열화가 현저히 개선될 수 있다. 이에 따르면, 상기 베이스 반도체층(120)의 하면은 사파이어 기판의 R면과 접하도록 형성되며, 상기 베이스 반도체층(120)은 비극성 표면을 갖는 질화물 반도체층일 수 있다.
다만, 반드시 이에 제한하는 것은 아니므로, 본 실시형태에 따른 기판(110)으로서 C면이 반도체 성장면으로 제공되는 사파이어 기판이 채용될 수도 있으며, 또한, 대구경화에 적합하고 상대적으로 가격이 낮은 Si 기판을 사용할 수도 있을 것이다. Si 기판을 이용하는 경우, 기판(110) 상에 AlxGa1 - xN과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있을 것이다.
상기 베이스 반도체층(120)과 제1 및 제2 도전형 반도체층(121, 140)은 질화물 반도체일 수 있으며, 예를 들어 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지는 GaN, AlGaN, InGaN, AlGaInN 등의 물질일 수 있다. 다만, 이에 제한하는 것은 아니므로, 질화물 반도체가 아닌 AlGaInP계열 반도체나 AlGaAs 계열 반도체로 이루어질 수도 있을 것이다.
상기 제1 및 제2 도전형 반도체층(121, 140)은 각각 제1 및 제2 도전형을 갖도록 도펀트가 도핑될 수 있으며, 이에 제한하는 것은 아니지만, 본 실시형태에서 상기 제1 및 제2 도전형은 각각 n형 및 p형일 수 있다. 여기서, n형 도펀트로는 대표적으로 Si를 사용할 수 있으며, p형 도펀트로는 Zn, Cd, Be, Mg, Ca, Ba 등이 사용될 수 있을 것이다.
한편, 상기 베이스 반도체층(120)은 상기 제1 도전형 반도체층(121)과 같은 도전형을 갖도록 제1 도전형으로 도핑된 반도체층일 수 있으나, 이에 한정하는 것은 아니므로, 상기 베이스 반도체층(120)은 버퍼층으로 기능하는 언도프 반도체층일 수 있다. 상기 베이스 반도체층(120)이 버퍼층으로 채용되는 경우, 상기 베이스 반도체층(120)은 제1 도전형 반도체층(121) 형성시 격자결함을 완화하는 기능을 가지며, 활성층(130) 성장 시 기판(110)의 휘는 정도를 조절하여 웨이퍼의 파장 산포를 줄이는 기능도 가질 수 있다.
또한, 상기 제1 및 제2 도전형 반도체층(121, 140)은 단층 구조로 이루어질 수 있지만, 필요에 따라 서로 다른 조성이나 두께 등을 갖는 다층 구조를 가질 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(121, 140)은 각각 전자 및 정공의 주입 효율을 개선할 수 있는 캐리어 주입층을 구비할 수 있으며, 다양한 형태의 초격자 구조를 구비할 수도 있다.
상기 제1 도전형 반도체층(121)은 활성층(130)과 인접한 부분에 전류확산층을 더 포함할 수 있다. 상기 전류확산층은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N층이 반복해서 적층되는 구조 또는 절연 물질 층이 부분적으로 형성될 수 있다. 또한, 상기 제2 도전형 반도체층(140)은 활성층(130)과 인접한 부분에 전자차단층을 더 포함할 수 있다. 상기 전자차단층은 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N를 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 상기 활성층(130)보다 밴드갭이 커서 제2 도전형(예컨대, p형)을 갖는 제2 도전형 반도체층(140)으로 전자가 오버플로우 되는 현상을 방지할 수 있다.
활성층(130)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(140) 사이에 배치되어 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다. 여기서, 활성층(130)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 또는 GaN/AlGaN 구조가 사용될 수 있다.
상기 베이스 반도체층(120)과 제1 및 제2 도전형 반도체층(121, 140) 및 활성층(130)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피탁시(Molecualr Beam Epitaxy, MBE) 등과 같이 당 기술분야에서 공지된 공정을 이용하여 성장될 수 있다.
본 실시형태에서, 상기 베이스 반도체층(120)은 복수의 공극(g)이 군집된 공극집합군(50)을 적어도 하나 포함한다. 본 실시형태에서, 상기 공극집합군(50)은 상기 베이스 반도체층(120)의 하면과 인접한 영역에 형성될 수 있으며, 상기 기판(110)과 접하도록 위치할 수 있다.
상기 공극집합군(50)은 후술할 바와 같이, 반도체 성장 과정에서 제공된 복수의 비드(bead)가 식각 등에 의해 제거됨으로써 형성된 복수의 공극(air-void)(g)이 군집된 것으로, 상기 각각의 공극(g)은 외주면이 베이스 반도체층(120)을 이루는 물질로 완전히 폐쇄되는 구조일 수도 있으나, 도시된 바와 같이 일 영역에서 다른 공극(g)의 외주면과 접하여 일부가 개방된 구조를 포함할 수 있다.
또한, 도 1에 도시된 바와 같이, 상기 복수의 공극(g)은 베이스 반도체층(120) 내에서 두께방향으로 적재되어 공극집합군(50)을 형성하되, 상기 공극집합군(50) 내에서 상기 복수의 공극(g)은 베이스 반도체층(120)의 하면에서 멀어지는 방향으로 갈수록 많아지는 영역을 포함할 수 있다. 이와 관련된 보다 구체적인 설명은 도 3과 관련된 설명에서 후술하기로 하고, 우선 본 실시형태에 따른 공극집합군(50)이 나타낼 수 있는 작용에 대해 설명하기로 한다.
구체적으로, 본 실시형태에 따른 공극집합군(50)은 반도체층 성장 시 발생하는 전위(dislocation)를 차단할 수 있다. 즉, 반도체층은 성장 시 기판과 격자상수 차이로 인해 내부에 전위와 같은 결정결함이 발생할 수 있는데, 이러한 결정결함은 반도체층 성장 방향을 따라 상부로 전파되어 반도체층의 결정성을 열화시킬 뿐만 아니라, 전류의 누설 경로 등으로 작용하여 발광효율을 저하시킬 수 있다. 이때, 상기 공극집합군(50)은 반도체층 내부에 빈 공간을 형성함으로써 전위가 반도체층의 성장과 함께 상부로 전파되는 것을 차단할 수 있으며, 이에 따라 상기 공극집합군(50) 상부에서 형성되는 반도체층은 전위결함밀도가 효과적으로 감소될 수 있다.
또한, 사파이어나 Si 등과 같은 이종물질로 이루어진 기판(110)은 그 위에 성장되는 반도체층과 열팽창계수 차이로 인하여 반도체층의 성장 과정, 성장 후 냉각 과정 등에서 휨이 발생할 수 있으며, 기판의 휨에 따른 응력에 의해 반도체층에는 균열(crack)과 같은 손상이 가해질 수 있다. 그러나 본 실시형태에 따르면, 상기 공극집합군(50)은 반도체층 내부에 빈 공간을 형성함으로 반도체층에 작용하는 응력을 완충하여 반도체층을 균열 등으로부터 보호할 수 있다.
아울러, 상기 공극집합군(50)은 상기 활성층(130)에서 생성된 광을 산란시킴으로써 광 추출 효율을 향상시킬 수 있다. 구체적으로, 반도체층 내부에서 생성된 광은 외부 물질(예컨대, 공기)과의 굴절률 차이로 인하여 외부로 추출되지 못하고 내부로 전반사되어 상당량이 광이 내부에서 소실되는 문제가 있는데, 본 실시형태에 따른 공극집합군(50)은 각각의 공극(g)에서 요철패턴과 유사한 작용을 함으로써 광을 산란시킬 수 있으며, 이에 따라 반도체 발광소자(100)의 외부양자효율을 개선하는 기능을 수행할 수 있다.
물론, 이와 같은 광 산란 기능은 기판(110) 상에 별도의 요철패턴을 추가로 형성함으로써 구현될 수도 있을 것이다. 기판(110)의 요철패턴은 기판(110)의 일부가 식각됨으로써 형성될 수 있으며, 이에 제한하는 것은 아니나, 패턴의 크기는 5nm ~ 500um 범위에서 선택될 수 있다. 상기 요철패턴은 규칙 또는 불규칙적인 패턴으로 광 추출 효율을 좋게 하기 위한 구조라면 특별히 제한되지 않고 채용될 수 있다. 모양도 기둥, 산, 반구형, 다각형 등의 다양한 형태로 채용될 수 있을 것이다.
다만, 기판(110) 상에 요철패턴을 형성하는 방식은 기판 식각 공정을 필요로 하므로 비용이 증가되고 공정이 복잡해지는 단점이 있으며, 식각 과정에 따라 기판(110)에 손상이 발생하는 문제가 발생할 수 있다. 그러나 본 실시형태에 따르면, 기판(110)에 별도의 요철패턴을 형성하지 않더라도 공극집합군(50)으로 인해 광 산란효과가 구현될 수 있으므로, 제조공정이 간소화되고 안정적인 구조의 반도체 발광소자를 얻을 수 있는 이점이 있다.
한편, 따로 도시하지는 아니하였으나, 본 실시형태에 따른 반도체 발광소자(100)는 상기 공극집합군(50) 내의 복수의 공극(g) 중 적어도 하나를 채우는 비드(bead)(b)를 더 포함할 수 있다. 상기 비드(b)는 습식식각 내지 건식식각 등에 의해 제거될 수 있는 물질이면 특별히 제한하지 않으며, 나노 실리카 비드 및 마이크로 실리카 비드 중 적어도 하나를 포함할 수 있다. 이 경우는, 반도체 성장 과정에서 제공된 복수의 비드(b)가 식각공정을 거치지 아니함으로써 잔여되거나, 식각 공정에서 일부 제거되지 않고 잔여하게 되는 실시형태로 이해될 수 있을 것이다.
상기 제1 및 제2 전극(161, 162)은 당 기술분야에서 공지된 전기전도성 물질, 예컨대 Ag, Al, Ni, Cr, Pd, Cu, Pt, Sn, W, Au, Rh, Ir, Ru, Mg, Zn 등으로부터 선택된 물질을 증착, 스퍼터링 도금 등의 공정으로 형성될 수 있다. 또한, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수도 있으며, 상기 언급된 물질에 제한되는 것은 아니므로, 도전성을 갖는 물질이라면 제한되지 않고 상기 전극을 이루는 물질로 채용될 수 있을 것이다.
도 1을 참조하면, 제1 전극(161)은 상기 제1 도전형 반도체층(121)이 노출된 영역 상에 형성되며, 제2 전극(162)은 상기 제2 도전형 반도체층(140) 상에 형성된 오믹콘택층(150) 상에 형성되어 상기 제2 도전형 반도체층(140)과 전기적으로 접속된 것으로 도시되었으나, 이에 한정하는 것은 아니므로, 도 4 및 도 5에 예시적으로 도시된 바와 같이 다양한 형태로 구비될 수 있을 것이다.
상기 오믹콘택층(150)은 제2 도전형 반도체층(140)과 전기적으로 오믹 특성을 보이는 물질로 이루어질 수 있으며, 반도체 발광소자(100)의 사용 방식에 따라 투명하거나 광 반사 물질을 사용할 수 있다. 예를 들어, 오믹콘택층(150)은 투명 전극용 물질 중 광 투과율이 높으면서도 오믹컨택 성능이 상대적으로 우수한 ITO, CIO, ZnO 등과 같은 투명전도성 산화물로 형성될 수 있다. 이와 달리, 오믹콘택층(150)은 Ag, Al 등과 같은 고 반사 물질로 이루어질 수도 있으며, 이 경우 소위 플립칩 형태로 반도체 발광소자를 실장하기에 적합할 수 있다. 다만, 오믹콘택층(150)은 본 실시형태에서 반드시 필요한 요소는 아니며, 경우에 따라서는 제외될 수도 있을 것이다.
본 실시형태에 따르면, 공극집합군(50)을 구비하여 반도체층의 격자결함 및 반도체층에 작용하는 응력을 완화하여 고품질의 반도체층을 얻을 수 있다. 이에 따라 반도체 발광소자(100)는 내부양자효율이 향상될 수 있으며, 아울러 상기 공극집합군(50)이 가지는 광 산란 기능으로 인해 외부양자효율도 개선될 수 있다.
도 2 본 발명의 일 실시형태에 따른 반도체 발광소자의 제조방법을 개략적으로 나타낸 순서도이다.
도 2를 참조하면, 본 실시형태에 따른 반도체 발광소자의 제조방법은, 기판 상에 복수의 공극이 군집된 공극집합군을 적어도 하나 포함하는 베이스 반도체층을 형성하는 단계(S10)와, 상기 베이스 반도체층 상에 제1 도전형 반도체층을 형성하는 단계(S20)와, 상기 제1 도전형 반도체층 상에 활성층을 형성하는 단계(S30) 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계(S40)를 포함한다. 이와 같은 반도체층 형성은 MOCVD, HVPE, MBE 등과 같은 공지된 반도체 성장공정을 이용할 수 있다.
우선, 도 3을 참조하여 상기 베이스 반도체층을 형성하는 단계(S10)를 보다 구체적으로 설명하기로 한다.
도 3a를 참조하면, 상기 베이스 반도체층(120)을 형성하는 단계(S10)는 기판(110) 상에 적어도 하나의 트렌치(v)를 갖는 제1 베이스 반도체층(120a)을 성장시키는 단계(S11)부터 시작된다.
본 실시형태에서, 상기 트렌치(v)는 별도의 공정을 거치지 않더라도 상기 기판(110) 상에서 제1 베이스 반도체층(120a) 성장 시 자발적으로 형성될 수 있다. 구체적으로, 상기 제1 베이스 반도체층(120a) 성장 시 기판(110)의 성장면으로서 사파이어 기판의 R면을 채용하는 경우, 제1 베이스 반도체층(120a)은 c축이 표면과 평행하게 성장면서 복수의 아일랜드(i)를 이루며, 이 경우 상기 제1 베이스 반도체층(120a)은 상면이 평탄면을 형성하지 아니한채 복수의 아일랜드(i) 간의 경계에서 자발적으로 형성되는 트렌치(v)를 구비할 수 있다.
이 경우, 트렌치(v)를 형성하기 위한 별도의 공정, 예를 들면 기판(110) 상에 SiO2와 같은 마스크를 형성하거나 베이스 반도체층을 형성한 후 일부를 식각하는 등의 공정이 요구되지 않으므로, 공정이 현저하게 간소화될 수 있다.
다음으로, 도 3b에 도시된 바와 같이 상기 트렌치(v) 상에 비드 (bead)(b)를 제공한다(S12). 상기 비드(b)는 습식식각 내지 건식식각 등에 의해 제거될 수 있는 나노 스피어 내지 마이크로 스피어로서, 예를 들면 나노 실리카 비드 및 마이크로 실리카 비드 중 적어도 하나를 포함할 수 있으며, 스핀 코팅(spin coating) 내지 스크린 프린팅(screen printing) 등을 적용하여 상기 트렌치(v) 상에 도포될 수 있다.
또한, 도시된 바와 같이, 상기 트렌치(v)가 복수의 아일랜드(i) 간의 경계에서 소정의 경사각을 갖도록 마련되는 경우, 상기 복수의 비드(b)는 상기 트렌치(v) 내에서 두께방향으로 적재되되 제1 베이스 반도체층(120a)과 기판(110)이 접하는 면에서 멀어지는 방향으로 갈수록 분포하는 양이 많아질 수 있다.
한편, 이때에 상기 비드(b)가 적재되어 이루는 두께(t2)는 추후 공정을 통해 본 발명의 실시형태에 따른 공극집합군의 두께(t3)가 될 수 있다. 즉, 본 실시형태에 따른 공극집합군의 두께(t3)는 상기 비드(b)가 적재되어 이루는 두께(t2)를 제어함으로써 조절될 수 있으며, 여기서 상기 비드(b)가 적재되어 이루는 두께(t2)는, 상기 트렌치가 형성된 제1 베이스 반도체층(120a)의 성장 두께(t1)와, 상기 트렌치에 제공되는 비드(b)의 양 중 적어도 하나의 파라미터를 조절함으로써 제어될 수 있다.
이후, 도 3c에 도시된 바와 같이 상기 제1 베이스 반도체층(120a) 상에 제2 베이스 반도체층(120b)을 형성한다(S13). 본 단계는, 상기 트렌치(v) 상에 비드(b)를 제공한 이후에 상기 제1 베이스 반도체층(120a)을 재성장하는 것으로도 이해될 수 있을 것이다.
본 단계에서, 상기 제2 베이스 반도체층(120b)이 비드(b) 사이의 간격을 보다 용이하게 메우면서 성장할 수 있도록 ELO(Epitaxial Lateral Overgrowth)를 적용할 수 있다.
다음으로, 도 3d에 도시된 바와 같이, 상기 제2 베이스 반도체층(120b)이 트렌치(v)를 완전히 덮지 않는 상태에서 제2 베이스 반도체층(120b)의 성장을 멈추고, 상기 트렌치(v)에 형성된 복수의 비드(b)를 제거하여 복수의 공극(g)이 군집된 공극집합군(50)을 형성한다(S14).
상기 비드(b)는 습식식각 내지 건식식각을 적용하여 제거할 수 있다. 습식식각을 적용하는 경우로 예를 들면, 제2 베이스 반도체층(120b)이 상기 트렌치(v)를 완전히 덮지 않는 상태에서 성장을 멈춤으로써 식각액(e)이 상기 트렌치(v) 내에 용이하게 침투될 수 있도록 하며, 식각액(e)을 이용해 비드(b)를 제거함으로써 비드(b)가 차지하던 영역에 공극(g)을 형성한다. 이때 식각액(e)으로는 예를 들면 불화수소(HF)를 사용할 수 있다.
본 단계에서 형성된 복수의 공극(g)은 각각 복수의 비드(b)가 제거됨으로써 마련되는 빈 공간으로서, 상기 복수의 공극(g)이 군집된 공극집합군(50)은 상기 도 3a에 도시된 트렌치(v)에 대응하여 마련되는 것으로 이해될 수 있을 것이다.
다음으로, 도 3e에 도시된 바와 같이, 상기 트렌치(v)를 덮도록 제3 베이스 반도체층(120c)을 형성한다(S15). 본 단계에서 제3 베이스 반도체층(120c) 은 상면이 평탄면을 이루도록 충분히 성장될 수 있으며, ELO를 적용할 수 있을 것이다.
한편, 상기 제1 내지 제3 베이스 반도체층(120a, 120b, 120c)은 제1 도전형을 갖도록 도핑된 반도체층일 수 있으나, 이에 제한하는 것은 아니므로, 상기 제1 내지 제3 베이스 반도체층(120a, 120b, 120c)은 언도프된 반도체층일 수 있다. 언도프 반도체층을 채용하는 경우, 베이스 반도체층은 반도체 발광소자에서 버퍼층으로 기능할 수 있다.
또한, 제1 내지 제3 베이스 반도체층(120a, 120b, 120c)이 반드시 같은 도펀트로 도핑될 필요는 없으므로, 제1 베이스 반도체층은(120a) 언도프 반도체층으로 마련되되, 제2 및 제3 베이스 반도체층(120b, 120c)은 제1 도전형을 갖도록 도핑된 반도체층으로 마련될 수도 있을 것이다.
다음으로, 다시 도 2을 참조하면, 상기 베이스 반도체층 상에 제1 도전형 반도체층을 형성하고(S20), 상기 제1 도전형 반도체층 상에 활성층을 형성한다(S30). 상기 활성층은 앞서 설명한 바와 같이, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 또는 GaN/AlGaN 구조를 갖도록 형성할 수 있을 것이다.
이후, 상기 활성층 상에 제2 도전형 반도체층을 형성하며(S40), 따로 도시하지는 않았으나, 상기 제2 도전형 반도체층 상에 오믹전극층을 형성한 후 제1 및 제2 도전형 반도체층과 각각 연결되도록 제1 및 제2 전극을 형성함으로써 도 1과 같은 구조를 얻을 수 있을 것이다.
본 실시형태에 따르면, 공극집합군(50)을 구비하여 반도체층의 격자결함 및 반도체층에 작용하는 응력을 완화 하여 고품질의 반도체층을 얻음으로써 내부양자효율이 향상되며, 상기 공극집합군(50)이 가지는 광 산란 기능으로 인해 외부양자효율이 향상된 반도체 발광소자를 효율적이고 용이하게 제조할 수 있다.
도 4는 본 발명의 또 다른 실시형태에 따른 반도체 발광소자(200)를 개략적으로 나타낸 단면도이다.
도 4를 참조하면, 본 실시형태에 따른 반도체 발광소자(200)는, 베이스 반도체층(120)과, 상기 베이스 반도체층(120) 상에 형성된 제1 도전형 반도체층(121)과, 상기 제1 도전형 반도체층(121) 상에 형성된 활성층(130)과, 상기 활성층(130) 상에 형성된 제2 도전형 반도체층(140) 및 상기 제2 도전형 반도체층(140) 상에 형성된 전도성 기판(170)을 포함한다.
여기서, 상기 베이스 반도체층(120)은 복수의 공극(g)이 군집된 공극집합군(50)을 적어도 하나 포함한다.
즉, 본 실시형태는 도 1의 실시형태와 달리 성장 기판(110)이 제거되고 상기 베이스 반도체층(120)의 일 면이 광방출면으로 제공되는 이른바 수직구조의 실시형태로 이해될 수 있을 것이다.
본 실시형태에서, 상기 제1 및 제2 도전형 반도체층(121, 140)과 각각 전기적으로 접속된 제1 및 제2 전극(161, 162)을 더 포함할 수 있으며, 도시된 바와 같이, 베이스 반도체층(120)이 상기 제1 도전형 반도체층(121)과 같은 도전형을 갖도록 제1 도전형이 도핑된 경우 상기 제1 전극(161)은 상기 베이스 반도체층(120) 상에 형성될 수도 있을 것이다.
또한, 상기 제2 전극(162)은 상기 제2 도전형 반도체층(140)과 전도성 기판(170) 사이에 형성될 수 있으며, 광 반사 기능 및 제2 도전형 반도체층(140)과 오믹 컨택 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다.
상기 전도성 기판(170)은 이에 한정되지는 않으나, Au, Ni, Al, Cu, W, Si, Se, GaAs, SiAl, Ge, SiC, AlN, Al2O3, GaN, AlGaN 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 또는 접착 등의 공정으로 형성될 수 있다.
본 실시형태의 경우, 상기 공극집합군(50)은 광 산란 기능을 가지므로 활성층(130)에서 생성된 광이 상기 제1 반도체층(120)의 제1 면을 통해 외부로 용이하게 출사될 수 있도록 하며, 아울러 상기 공극(g)이 갖는 굴절률은 공기와 같이 1일 수 있으므로, 반도체층 내부에서 외부물질과의 굴절률 차이에 의한 전반사 현상을 효과적으로 감소시킬 수 있다.
아울러, 본 실시형태는 반도체 성장용 기판을 제거하는 공정이 필요한데, 상기 공극집합군(50)은 반도체 성장용 기판과 베이스 반도체층(120)간의 계면에서 빈 공간을 형성하므로, 반도체 성장용 기판 제거공정이 보다 용이하게 수행될 수 있는 구조를 제공할 수 있다.
도 5는 본 발명의 또 다른 실시형태에 따른 반도체 발광소자(300)를 개략적으로 나타낸 단면도이다.
도 5를 참조하면, 본 실시형태에 따른 반도체 발광소자(300)는, 기판(110)과, 상기 기판(110) 상에 형성되며 복수의 공극(g)이 군집된 적어도 하나의 공극집합군(50)을 갖는 베이스 반도체층(120)과, 상기 베이스 반도체층(120) 상에 형성된 제1 도전형 반도체층(121)과, 상기 제1 도전형 반도체층(121) 상에 형성된 활성층(130) 및 상기 활성층(130) 상에 형성된 제2 도전형 반도체층(140)을 포함한다.
본 실시형태는 이른바 나노 LED칩 타입의 반도체 발광소자로 이해될 수 있을 것이다.
구체적으로, 상기 제1 도전형 반도체층(121)은 상기 베이스 반도체층(120)에서 돌출되는 나노 코어로 정의될 수 있으며, 상기 베이스 반도체층(120)은 나노 코어의 성장면을 제공하는 층으로서, 제1 도전형으로 도핑된 반도체일 수 있다. 상기 베이스 반도체층(120) 상에는 나노 코어 성장을 위한 오픈영역을 갖는 마스크층(m)이 형성될 수 있다. 여기서, 상기 마스크층(m)은 SiO2와 같은 실리콘 산화물이나 SiNx과 같은 실리콘 질화물 또는 실리콘 산질화물(SiOxNy) 등의 유전체 물질일 수 있다.
상기 나노 코어는 마스크층(m)의 오픈영역 상에서 형성되며, 상기 나노 코어가 이루는 돌출면 상에 쉘층으로서 활성층(130)이 형성될 수 있다. 상기 활성층(130) 상에는 제2 도전형 반도체층(140)이 형성되며, 이로써 코어-쉘(core-shell) 형태의 나노 발광구조체(N) 가 구비될 수 있다.
물론, 본 실시형태에서 상기 나노 발광구조체(N)는 코어-셸 구조로서 로드구조로 예시되어 있으나, 이에 한정되는 것은 아니므로, 피라미드 구조와 같은 구조로 구비될 수도 있을 것이다.
본 실시형태에서, 상기 반도체 발광소자는 나노 발광구조체(N) 사이에 채워진 충전물질(180)을 포함할 수 있다. 상기 충전물질(180)은 나노 발광구조체(N)를 구조적으로 안정화시킬 수 있다. 상기 충전물질(180)은 이에 한정되지는 않으나, SiO2와 같은 투명한 물질로 형성될 수 있다.
상기 나노 발광구조체(N) 상에는 제2 도전형 반도체층(140)에 접속되도록 오믹콘택층(150)이 형성될 수 있다. 이 경우, 반도체 발광소자는 상기 베이스 반도체층(120)과 상기 오믹콘택층(150)에 각각 접속된 제1 및 제2 전극(161, 162)을 포함할 수 있다.
이와 같은 나노 발광구조체(N)를 이용한 반도체 발광소자의 경우, 나노 발광구조체(N)를 활용하여 발광면적을 늘려 발광 효율을 높일 수 있고, 활성층(130)의 비극성을 보다 용이하게 유도할 수 있어, 분극에 의한 내부양자효율을 보다 효과적으로 개선할 수 있을 것이다.
도 6은 본 발명의 실시형태에 따른 반도체 발광소자를 공정 단계별로 나타낸 사진이다. 구체적으로, 도 6(a) 내지 도 6(e)는 각각 도 3a 내지 도 3e에 도시된 단계가 완료된 상태에서의 반도체 발광소자를 나타낸다.
도 6(a)에 도시된 상면도와 평면도(우측 상단)를 함께 참조하면, 복수의 아일랜드(i)를 이루는 베이스 반도체층(120a)과 트랜치(v)를 확인할 수 있다.
다음으로, 도 6(b) 및 도 6(c)를 각각 참조하면, 상기 트렌치(v)에 비드(b)가 제공된 상태 및 상기 제1 베이스 반도체층(120a) 상에 제2 베이스 반도체층(120b)이 형성된 상태를 확인할 수 있다.
이후, 습식식각을 적용하여 상기 비드(b)를 제거한 상태는 도 6(d)에 나타난 바와 같으며, 도 6(d)과 도 6(e)를 함께 참조하면, 상기 제1 및 제2 베이스 반도체층(120a, 120b) 내에 복수의 공극(g)이 군집된 공극집합군이 적어도 하나 형성되었음을 확인할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 300: 반도체 발광소자
110: 기판 120: 베이스 반도체층
121: 제1 도전형 반도체층 130: 활성층
140: 제2 도전형 반도체층 g: 공극
50: 공극집합군 150: 오믹콘택층
161: 제1 전극 162: 제2 전극
170: 전도성 기판 180: 충전물질

Claims (10)

  1. 복수의 공극이 군집된 적어도 하나의 공극집합군을 갖는 베이스 반도체층;
    상기 베이스 반도체층 상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 활성층; 및
    상기 활성층 상에 형성된 제2 도전형 반도체층;
    을 포함하는 반도체 발광소자.
  2. 제 1항에 있어서,
    상기 베이스 반도체층은 비극성 표면을 갖는 질화물 반도체층인 것을 특징으로 하는 반도체 발광소자.
  3. 제 1항에 있어서,
    상기 베이스 반도체층 하면에 형성된 사파이어 기판을 더 포함하며,
    상기 베이스 반도체층의 하면은 상기 사파이어 기판의 R면과 접하는 것을 특징으로 하는 반도체 발광소자.
  4. 제 1항에 있어서,
    상기 베이스 반도체층 하면에 형성된 기판을 더 포함하며,
    상기 적어도 하나의 공극집합군은 상기 기판에 접하도록 위치한 것을 특징으로 하는 반도체 발광소자.
  5. 제 1항에 있어서,
    상기 공극집합군 내에 군집된 복수의 공극은 상기 베이스 반도체층의 하면에서 멀어지는 방향으로 갈수록 많아지는 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 제1 항에 있어서,
    상기 베이스 반도체층은 상기 제1 도전형 반도체층과 같은 도전형을 갖도록 제1 도전형으로 도핑된 반도체층인 것을 특징으로 하는 반도체 발광소자.
  7. 제 1항에 있어서,
    상기 베이스 반도체층은 언도프 반도체층인 것을 특징으로 하는 반도체 발광소자.
  8. 기판 상에 복수의 공극이 군집된 공극집합군을 적어도 하나 포함하는 베이스 반도체층을 형성하는 단계;
    상기 베이스 반도체층 상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계;
    를 포함하는 반도체 발광소자 제조방법.
  9. 제 8항에 있어서,
    상기 베이스 반도체층을 형성하는 단계는,
    기판 상에 적어도 하나의 트렌치를 갖는 제1 베이스 반도체층을 형성하는 단계;
    상기 트렌치에 복수의 비드(bead)를 제공하는 단계;
    상기 제1 베이스 반도체층 상에 제2 베이스 반도체층을 형성하는 단계;
    상기 트렌치에 형성된 복수의 비드(bead)을 제거하여 상기 제1 및 제2 베이스 반도체층 내에 복수의 공극이 군집된 공극집합군을 형성하는 단계; 및
    상기 홈부를 덮도록 제3 베이스 반도체층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  10. 제 8항에 있어서,
    상기 기판은 사파이어 기판이며,
    상기 기판 상에 베이스 반도체층을 형성하는 단계는,
    사파이어 기판의 R면 상에 상기 베이스 반도체층을 형성하는 단계인 것을 특징으로 하는 반도체 발광소자 제조방법.
KR1020130018552A 2013-02-21 2013-02-21 반도체 발광소자 및 그 제조방법 KR102022346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130018552A KR102022346B1 (ko) 2013-02-21 2013-02-21 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018552A KR102022346B1 (ko) 2013-02-21 2013-02-21 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140104717A true KR20140104717A (ko) 2014-08-29
KR102022346B1 KR102022346B1 (ko) 2019-09-18

Family

ID=51748432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018552A KR102022346B1 (ko) 2013-02-21 2013-02-21 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102022346B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864019A (zh) * 2020-07-10 2020-10-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103774A (ja) * 2005-10-06 2007-04-19 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
KR20120092928A (ko) * 2011-02-14 2012-08-22 삼성전자주식회사 반도체 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103774A (ja) * 2005-10-06 2007-04-19 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
KR20120092928A (ko) * 2011-02-14 2012-08-22 삼성전자주식회사 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864019A (zh) * 2020-07-10 2020-10-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN111864019B (zh) * 2020-07-10 2021-11-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法

Also Published As

Publication number Publication date
KR102022346B1 (ko) 2019-09-18

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
KR101258582B1 (ko) 나노로드 발광소자
KR20120052651A (ko) 나노로드 발광소자
KR102094471B1 (ko) 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
KR20120058137A (ko) 발광소자 및 그 제조방법
KR101053116B1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
US10361339B2 (en) Light emitting device and manufacturing method therefor
KR20120055391A (ko) 나노로드 발광소자
KR20130025856A (ko) 나노로드 발광소자
KR101285164B1 (ko) 반도체 발광소자 및 이의 제조방법
JP5181370B2 (ja) 半導体装置
JP2009123836A (ja) 窒化物半導体発光素子
KR101382801B1 (ko) 반도체 발광소자 및 그 제조방법
KR20120065610A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR102022346B1 (ko) 반도체 발광소자 및 그 제조방법
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR102185686B1 (ko) 에피택셜층의 성장 방법 및 반도체 구조물
KR102369976B1 (ko) 발광소자
KR100905859B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant