KR20130103000A - 알에프아이디 태그 - Google Patents

Abstract

알에프아이디 태그는 베이스, 상기 베이스의 제1 면 상부에 배치되며, 상기 제1 도전 물질로 이루어진 다이폴부, 상기 제1 면 상부에 배치되며, 칩이 실장되는 실장 영역 및 상기 실장 영역과 연결되며 폐루프를 이루며 상기 제1 도전 물질과 다른 제2 도전 물질로 이루어진 루프부 및 상기 실장 영역에 실장된 칩을 포함한다. 따라서, 알에프아이디 태그는 충분한 인식 거리를 확보할 수 있다.

Description

알에프아이디 태그{RADIO FREQUENCY IDENTIFICATION TAG}

본 발명은 알에프아이디 태그에 관한 것이다. 보다 상세하게는 본 발명은 칩과 전파를 이용하여 식품, 동물, 사물 등의 다양한 개체의 정보를 관리할 수 있는 인식 기술인 알에프아이디(Radio Frequency Identification; RFID) 기술에 적용될 수 있는 알에프아이디 태그에 관한 것이다.

일반적으로 알에프아이디 태그는 절연시트 상에 형성된 안테나 및 상기 안테나와 결합된 칩을 포함한다. 상기 안테나는 전파를 송수신하고 기전력을 발생시키는 다이폴부와 상기 칩이 마운팅되어 폐루프를 형성하는 루프부로 이루어진다.

상기 안테나는 일반적인 인쇄회로기판 제조 방법과 마찬가지로 전도성이 상대적으로 우수한 귀금속을 이용하는 포토리소그라피 공정을 통하여 절연시트 상에 형성된다. 이후, 상기 안테나의 루프부 상에 칩이 실장될 수 있다. 상기 포토리소그라피 기술을 이용한 안테나는 포토레지스트 패턴을 형성하는 공정 및 이후 식각액을 이용하는 식각 공정을 통하여 형성될 수 있다. 따라서, 상기 안테나를 형성하는 공정들이 복잡하며 귀금속을 이용함에 따라 상대적으로 경제성이 악화되며, 나아가 상기 식각액을 이용함에 따라 여러 가지 문제가 발생한다.

본 발명의 일 목적은 상대적으로 단순한 구조를 갖는 알에프아이디 태그를 제공하기 위한 것이다.

본 발명의 다른 목적은 상대적으로 단순한 공정을 통하여 알에프아이디 태그를 제조할 수 있는 알에프아이디 제조 공정을 제공하는 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 알에프아이디 태그는 베이스, 상기 베이스의 제1 면 상부에 배치되며, 상기 제1 도전 물질로 이루어진 다이폴부, 상기 제1 면에 대향하는 제2 면에 배치되며, 칩이 실장되는 실장 영역 및 상기 실장 영역과 연결되며 폐루프를 이루며 상기 제1 도전 물질과 다른 제2 도전 물질로 이루어진 루프부 및 상기 실장 영역에 실장된 칩을 포함한다.

본 발명의 일 실시예에 있어서, 상기 루프부는 상기 다이폴부와 마주보는 오버랩 영역을 가질 수 있다. 또한, 일 실시예에 따른 알에프아이디 태그는 상기 대향 영역에 해당하는 상기 베이스를 관통하며, 상기 루프부 및 상기 다이폴부를 상호 연결하는 비아 콘택을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 다이폴부 및 상기 루프부는 서로 다른 시트로 형성되어 상기 베이스의 상기 제1 및 제2 면들에 각각 부착될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 도전 물질은 은 함유 도전성 물질을 포함하고, 상기 제1 도전 물질은 비귀금속 물질을 포함할 수 있다. 여기서, 상기 제1 도전 물질은 구리, 은이 코팅된 구리, 알루미늄 또는 전도성 탄소를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 도전 물질은 구리를 포함하고, 상기 제1 도전 물질은 은, 은 코팅된 구리, 알루미늄 또는 전도성 탄소를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 도전 물질은 은 코팅된 구리를 포함하고, 상기 제1 도전 물질은 은, 구리, 알루미늄 또는 전도성 탄소를 포함할 수 있다.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 알에프아이디 태그의 제조 방법에 있어서, 베이스의 제1 면 상부에 상기 제1 도전 물질로 이루어진 다이폴부를 형성한다. 상기 제1 면에 대향하는 제2 면 상부에 칩이 실장되는 실장 영역 및 상기 실장 영역과 연결되며 폐루프를 이루며 상기 제1 도전 물질과 다른 제2 도전 물질로 이루어진 루프부를 형성한다. 상기 실장 영역에 실장된 칩을 실장한다.

본 발명의 일 실시예에 있어서, 상기 다이폴부는 상기 루프부와 상호 마주보는 오버랩 영역을 갖도록 형성될 수 있다. 여기서, 본 발명의 실시예에 따른 알에프아이디 태그의 제조 방법에 있어서, 상기 오버랩 영역에 해당하는 상기 베이스의 일부를 관통하는 관통홀을 형성한 후, 상기 관통홀을 채우는 비아 콘택을 형성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 다이폴부는 상기 베이스의 제1 면에 제1 도전 패턴이 형성된 제1 시트를 부착하여 형성되고, 상기 루프부는 상기 제2 면상에 제2 도전 패턴이 형성된 제2 시트를 부착하여 형성될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 도전 물질은 은 함유 도전성 물질로 형성되고, 상기 제1 도전 물질은 비귀금속 물질로 형성될 수 있다.

본 발명에 의하여, 서로 다른 도전성 물질로 루프부 및 다이폴부를 구비한 알에프아이디 태그를 형성함으로써 비귀금속으로 충분한 인식 거리를 구현할 수 있다. 나아가, 비귀금속 물질을 이용하여 안테나를 형성함으로써 알에프아이디 태그의 경제성을 확보할 수 있다. 또한, 직접 인쇄 공정으로 루프부 및 다이폴부를 각각 형성함으로써 제조 공정히 단순화 될 수 있다. 그리고, 상기 루프부 및 상기 다이폴부를 서로 다른 베이스 면들에 각각 형성함에 따라 상기 알에프아이디 태그의 외관이 개선될 수 있다. 그리고, 서로 다른 금속을 이용하여 식각공정으로 루프부 및 다이폴부를 형성할 경우, 서로 다른 베이스 상에 루프부 및 다이폴부를 각각 형성하여야 하는 반면에, 본원 발명과 같이 서로 다른 금속을 이용하여 직접 인쇄 공정으로 루프부 및 다이폴부를 형성할 경우 하나의 베이스의 제1 면 및 제2 면 상에 루프부 및 다이폴부를 각각 형성할 수 있다.

도 1은 본 발명의 일 실시예에 따른 알에프아이디 태그를 설명하기 위한 평면도이다.
도 2a 및 도 2b는 도1의 루프부 및 다이폴부를 설명하기 위한 평면도들이다.
도 3은 도1의 오버랩 영역의 일 예를 설명하기 위한 단면도이다.
도 4는 도1의 오버랩 영역의 다른 예를 설명하기 위한 단면도이다.
도 5 및 도 6은 실시예 1 내지 6에서 제조된 알에프아이디 태그에 대한 인식 거리를 측정한 그래프들이다.

이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.

하나의 요소가 다른 하나의 요소 또는 층상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.

하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들인 단면 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화들은 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차들을 포함하는 것이며, 도면들에 설명된 영역들은 전적으로 개략적인 것이며 이들의 형상들은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.

도 1은 본 발명의 일 실시예에 따른 알에프아이디 태그를 설명하기 위한 평면도이다. 도 2a 및 도 2b는 도1의 루프부 및 다이폴부를 설명하기 위한 평면도들이다. 도 3은 도1의 오버랩 영역을 설명하기 위한 단면도이다.

도 1 내지 도 3을 참조하면, 본 발명의 실시예들에 따른 알에프아이디 태그(100)는 베이스(110), 다이폴부(130), 루프부(150) 및 칩(105)을 포함한다.

상기 베이스(110)는 내열성 고분자 수지를 포함할 수 있다. 예를 들면, 상기 베이스(110)는 에틸렌계 수지 또는 폴리이미드계 수지를 포함할 수 있다.

상기 다이폴부(130)는 상기 베이스(110)의 제1 면에 배치된다. 상기 다이폴부(130)는 트랜스폰더에서 제공되는 전파의 파장에 비례하여 그 길이가 결정된다. 상기 전파의 파장이 작을수록 상기 다이폴부(130)는 그 길이가 짧아지며, 상기 전파의 파장이 길어질수록 상기 다이폴부(130)는 그 길이가 길어질 수 있다. 상기 다이폴부(130)는 상기 베이스(110)의 제1면에서 차지하는 면적을 감소시키기 위하여 상기 다이폴부(130)는 미엔드 형상을 가질 수 있다. 따라서 상기 다이폴부(130)는 상대적으로 높은 유도성 리액턴스를 가질 수 있다.

상기 다이폴부(130)는 제1 도전 물질로 이루어질 수 있다. 예를 들면, 상기 다이폴부(130)는 은, 구리, 은 코팅된 구리, 도전성 탄소로 이루어질 수 있다.

상기 루프부(150)는 상기 베이스(110)의 제1 면에 대향하는 제2 면의 상부에 배치된다. 상기 루프부(150)는 칩(105)이 실장되는 실장 영역(151)을 갖는다. 또한 상기 루프부(150)는 상기 실장 영역(151)과 연결되는 폐루프 형상을 가진다. 상기 루프부(150)는 상기 다이폴부(110)를 포함하는 안테나의 유도성 리액턴스를 조정할 수 있다. 예를 들면, 상기 루프부(150)는 그 크기와 형태가 변경됨에 따라 상기 안테나의 유도성 리액턴스를 변경시킬 수 있다.

상기 루프부(150)는 상기 제1 도전 물질과 다른 제2 도전 물질로 이루어질 수 있다. 예를 들면, 상기 제1 도전 물질이 은을 포함할 경우, 상기 제2 도전 물질은 구리, 은 코팅된 구리, 알루미늄 및 도전성 탄소를 적어도 하나 포함할 수 있다. 이와 다르게, 상기 제1 도전 물질이 구리를 포함할 경우, 상기 제2 도전 물질은, 은, 은 코팅된 구리, 알루미늄 및 도전성 탄소를 적어도 하나 포함할 수 있다.

상기 칩(105)은 상기 실장 영역(151)에 실장된다. 상기 칩(105)은 다이폴부(130) 및 루프부(150)를 통하여 인가되는 전파를 정류하여 구동 전원으로 사용하기 위한 급전 회로를 포함할 수 있다. 상기 급전 회로는 쇼트키계열 다이오드 및 커패시터로 구성될 수 있다. 상기 급전 회로에는 용량성 리액턴스가 존재한다.

상기 다이폴부(130) 및 상기 루프부(150)를 포함하는 안테나에서 급전된 전파를 급전 회로로 전달하기 위해서는 안테나의 임피던스와 급전 회로의 임피던스를 정합시킬 필요가 있다. 상기 안테나 및 상기 급전 회로의 임피던스가 동일할 때 안테나에서 수신된 전파가 칩으로 최대값을 전달될 수 있다.

본 발명의 일 실시예에 있어서, 상기 루프부(150)는 상기 다이폴부(130)와 중첩되는 오버랩 영역(155)을 가질 수 있다. 상기 오버랩 영역(155)을 통하여 전파가 상기 다이폴부(130) 및 상기 루프부(150) 사이를 보다 효과적으로 전달될 수 있다.

도 4는 도1의 오버랩 영역의 다른 예를 설명하기 위한 단면도이다.

도 4를 참조하면, 상기 오버랩 영역에 대응하는 상기 베이스(110)의 위치에 상기 베이스를 관통하는 형성된 비아 콘택(115)이 배치될 수 있다. 상기 비아 콘택(115)은 상기 오버랩 영역에서 상기 다이폴부(130) 및 상기 루프부(150)를 연결한다. 따라서, 상기 오버랩 영역(155)에 형성된 비아 콘택을 통하여 전파가 상기 다이폴부(130) 및 상기 루프부(150) 사이를 보다 효과적으로 전달될 수 있다.

상기 비아 콘택(115)은 상기 다이폴부(130)와 동일한 재질로 이루어질 수 있다. 이와 다르게, 상기 비아 콘택(115)은 상기 루프부(150)와 동일한 재질로 이루어질 수 있다.

본 발명의 일 실시예에 있어서, 상기 다이폴부(130)는 제1 시트 상에 인쇄될 수 있으며 한편, 상기 루프부(150)는 제2 시트 상에 인쇄될 수 있다. 이 경우 상기 제1 및 제2 시트들이 상기 제1 면 및 상기 제2 면 상에 각각 부착될 수 있다. 이때 상기 제1 및 제2 시트들 및 상기 베이스 사이에는 접착제(미도시)가 개재되어 상기 제1 및 제2 시트들을 상호 접착시킬 수 있다.

이하, 상기 알에프아이디 태그를 제조하기 위한 공정을 설명하기로 한다.

먼저 베이스(110)를 준비한다. 상기 베이스(110)는 내열성 고분자 수지로 형성될 수 있다. 예를 들면, 상기 베이스(110)는 에틸렌계 수지 또는 폴리이미드계 수지를 이용하여 형성될 수 있다. 이어서, 상기 베이스(110)의 제1 면 상부에 상기 제1 도전 물질로 이루어진 다이폴부(130)를 형성한다. 상기 다이폴부(130)는 은, 구리, 은 코팅된 구리, 알루미늄 또는 도전성 탄소로 형성될 수 있다. 상기 다이폴부(130)가 구리로 이루어질 경우, 구리가 상대적으로 그 표면에 산화막이 형성되는 경향으로 인하여 추가적으로 산화막을 제거하는 공정이 수행될 수 있다. 상기 산화막을 제거하는 공정에는 황산, 질산, 염산과 같은 강산을 순수에 희석한 희석된 강산 용액을 이용될 수 있다.

한편, 상기 다이폴부(130)를 형성하기 위한 공정은 직접 인쇄 공정을 포함할 수 있다. 상기 직접 인쇄 공정의 예로는, 스크린 인쇄, 프렉소 인쇄, 로터리 인쇄, 그라비어 인쇄, 옵셋 인쇄 등을 들 수 있다. 상기 직접 인쇄 공정에 이용되는 도전성 페이스트는 유기물을 포함하므로 상기 유기물을 제거하기 위한 열처리 공정이 후속하여 수행될 수 있다.

이어서, 상기 제1 면에 대향하는 제2 면 상에 상부에 칩이 실장되는 실장 영역 및 상기 실장 영역과 연결되며 폐루프를 이루며 상기 제1 도전 물질과 다른 제2 도전 물질로 이루어진 루프부(150)를 형성한다. 상기 제2 도전 물질의 예로는 은, 구리, 은 코팅된 구리, 알루미늄 또는 도전성 탄소로 형성될 수 있다. 예를 들면, 상기 제1 도전 물질이 은을 포함할 경우, 상기 제2 도전 물질은 구리, 은 코팅된 구리, 알루미늄 및 도전성 탄소를 적어도 하나 포함할 수 있다. 이와 다르게, 상기 제1 도전 물질이 구리를 포함할 경우, 상기 제2 도전 물질은, 은, 은 코팅된 구리, 알루미늄 및 도전성 탄소를 적어도 하나 포함할 수 있다.

상기 실장 영역(135)에 실장된 칩(105)을 실장한다. 상기 칩(105)을 실장하기 위하여, 이방성 도전 페이스트가 이용될 수 있다.

본 발명의 일 실시예에 있어서, 상기 다이폴부(130)를 형성하기 위하여, 상기 베이스(110)의 제1 면에 제1 도전 패턴이 형성된 제1 시트를 부착하고, 상기 루프부(150)를 형성하기 위하여 상기 제2 면 상에 제2 도전 패턴이 형성된 제2 시트를 부착할 수 있다. 이와 다르게, 상기 루프부(150)를 형성하기 위하여, 상기 베이스의 제1 면에 제2 도전 패턴이 형성된 제2 시트를 먼저 부착하고, 상기 다이폴부(130)를 형성하기 위하여 상기 제2 면 상에 제1 도전 패턴이 형성된 제1 시트를 부착하여 안테나를 형성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 오버랩 영역에 대응하는 상기 베이스(110)의 위치에 상기 베이스(110)를 관통하는 형성된 비아홀을 형성할 수 있다. 이후, 상기 비아홀을 도전성 물질로 채움으로써 상기 비아홀 (110)내에 비아 콘택(115)을 형성할 수 있다. 상기 비아 콘택(115)은 예를 들면 도금 공정을 통하여 형성될 수 있다. 이와 다르게, 상기 비아홀을 도전성 페이스트를 이용하여 채움으로써 상기 비아 콘택(115)을 형성할 수 있다. 상기 도전성 페이스트의 예로는 상기 다이폴부(130) 또는 상기 루프부(150)를 이루는 물질을 들 수 있다.

상기 비아 콘택(115)은 상기 오버랩 영역에서 상기 다이폴부(130) 및 상기 루프부(150)를 연결한다. 따라서, 상기 오버랩 영역(155)에 형성된 비아 콘택을 통하여 전파가 상기 다이폴부(130) 및 상기 루프부(150) 사이를 보다 효과적으로 전달될 수 있다.

실시예1

두께 50μm PET 시트를 베이스로 하여 구리 페이스트를 제1 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제1 예비 도전 패턴을 상기 베이스의 제1 면 상에 인쇄한다. 상기 베이스를 포함한 제1 예비 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 구리 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 제1 도전 패턴을 형성한다. 이어서, 상기 제1 도전 패턴이 형성된 베이스를 5% 황산 용액에 1분간 침지하여 다이폴부를 형성한다. 이어서, 은 페이스트를 제2 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제2 도전 패턴을 상기 베이스의 제2면 상에 인쇄한다. 상기 베이스를 포함한 제2 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 은 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 폐루프를 갖는 루프부를 형성한다. 이후, 니켈 파우더가 함유된 이방성도전페이스트(anisotropic conductive paste; ACP)를 이용하여 칩을 실장한다.

실시예2

두께 50μm PET 시트를 베이스로 하여 은 코팅된 구리 페이스트를 제1 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제1 도전 패턴을 상기 베이스의 제1 면 상에 인쇄한다. 상기 베이스를 포함한 제1 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 은 코팅된 구리 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 다이폴부를 형성한다. 이어서, 은 페이스트를 제2 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제2 도전 패턴을 상기 베이스의 제2면 상에 인쇄한다. 상기 베이스를 포함한 제2 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 은 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 폐루프를 갖는 루프부를 형성한다. 이후, 니켈 파우더가 함유된 이방성도전페이스트(anisotropic conductive paste; ACP)를 이용하여 칩을 실장한다.

실시예3

두께 50μm PET 시트를 베이스로 하여 은 페이스트를 제1 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제1 도전 패턴을 상기 베이스의 제1면 상에 인쇄한다. 상기 베이스를 포함한 제1 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 은 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 다이폴부를 형성한다. 이어서, 구리 페이스트를 제2 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제2 예비 도전 패턴을 상기 베이스의 제2면 상에 인쇄한다. 상기 베이스를 포함한 제2 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 구리 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 제2 도전 패턴을 형성한다. 이어서, 상기 제2 도전 패턴이 형성된 베이스를 5% 황산 용액에 1분간 침지하여 폐루프를 갖는 루프부를 형성한다. 이후, 니켈 파우더가 함유된 이방성도전페이스트(anisotropic conductive paste; ACP)를 이용하여 칩을 실장한다.

실시예4

두께 50μm PET 시트를 베이스로 하여 은 코팅된 구리 페이스트를 제1 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제1 도전 패턴을 상기 베이스의 제1 면 상에 인쇄한다. 상기 베이스를 포함한 제1 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 은 코팅된 구리 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 다이폴부를 형성한다. 이어서, 구리 페이스트를 제2 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제2 예비 도전 패턴을 상기 베이스의 제2 면 상에 인쇄한다. 상기 베이스를 포함한 제2 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 구리 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 제2 도전 패턴을 형성한다. 이어서, 상기 제2 도전 패턴이 형성된 베이스를 5% 황산 용액에 1분간 침지하여 폐루프를 갖는 루프부를 형성한다. 이후, 니켈 파우더가 함유된 이방성도전페이스트(anisotropic conductive paste; ACP)를 이용하여 칩을 실장한다.

실시예5

두께 50μm PET 시트를 베이스로 하여 도전성 탄소 페이스트를 제1 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제1 도전 패턴을 상기 베이스의 제1 면 상에 인쇄한다. 상기 베이스를 포함한 제1 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 도전성 탄소 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 다이폴부를 형성한다. 이어서, 은 페이스트를 제2 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제2 도전 패턴을 상기 베이스의 제2면 상에 인쇄한다. 상기 베이스를 포함한 제2 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 구리 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 루프부를 형성한다. 이후, 니켈 파우더가 함유된 이방성도전페이스트(anisotropic conductive paste; ACP)를 이용하여 칩을 실장한다.

실시예6

두께 50μm PET 시트를 베이스로 하여 도전성 탄소 페이스트를 제1 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제1 도전 패턴을 상기 베이스의 제1면 상에 인쇄한다. 상기 베이스를 포함한 제1 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 도전성 탄소 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 다이폴부를 형성한다. 이어서, 구리 페이스트를 제2 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제2 예비 도전 패턴을 상기 베이스의 제2면 상에 인쇄한다. 상기 베이스를 포함한 제2 예비 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 구리 페이스트 내부의 유기물을 제거하여 상기 베이스 상에 제2 도전 패턴을 형성한다. 이어서, 상기 제2 도전 패턴이 형성된 베이스를 5% 황산 용액에 1분간 침지하여 폐루프를 갖는 루프부를 형성한다. 이후, 니켈 파우더가 함유된 이방성도전페이스트(anisotropic conductive paste; ACP)를 이용하여 칩을 실장한다.

비교예

두께 50μm PET 시트를 베이스로 하여 구리 페이스트를 제1 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제1 예비 도전 패턴을 상기 베이스의 제1면 상에 인쇄한다. 상기 베이스를 포함한 제1 예비 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 구리 페이스트 내부의 유기물을 제거하여 상기 베이스의 제1면 상에 제1 도전 패턴을 형성한다. 이어서, 상기 제1 도전 패턴이 형성된 베이스를 5% 황산 용액에 1분간 침지하여 상기 베이스의 제1 면 상에 다이폴부를 형성한다. 이어서, 구리 페이스트를 제2 도전 물질로 이용하여 평판형 스크린인쇄기를 이용하여 제2 예비 도전 패턴을 상기 베이스의 제2 면 상에 인쇄한다. 상기 베이스를 포함한 제2 예비 도전 패턴을 오븐에서 150 ℃에서 20분간 열처리를 통하여 상기 구리 페이스트 내부의 유기물을 제거하여 상기 베이스의 제2면 상에 제2 도전 패턴을 형성한다. 이어서, 상기 제1 도전 패턴이 형성된 베이스를 5% 황산 용액에 1분간 침지하여 루프부를 형성한다. 이후, 니켈 파우더가 함유된 이방성도전페이스트(anisotropic conductive paste; ACP)를 이용하여 칩을 실장한다.

표1은 실시예 1 내지 6 및 비교예에 대한 910Mhz의 주파수에서의 인식 거리 및 전체 저항을 나타낸다.

구분	루프부	다이폴부	인식거리 (@910MHz)	전기저항 (Ω)
실시예1	은	구리	5.73	71.2
실시예2	은	은 코팅 구리	4.64	110
실시예3	구리	은	3.50	11.15
실시예4	구리	은 코팅 구리	4.64	110
실시예5	은	도전성 탄소	1.17	128
실시예6	구리	도전성 탄소	1.02	130
비교예	구리	구리	3.05	47.35

표1에서와 같이 비교예에 따른 동일한 구리 페이스트로 다이폴부 및 루프부를 형성할 경우, 인식 거리가 3.05m 로 상대적으로 낮은 값을 가졌다. 반면에 실시예 1 내지 4의 경우, 인식 거리가 3.50m 이상의 상대적으로 높은 값을 가졌다.

평가-인식거리 측정-

실시예 1 내지 6에서 제조된 알에프아이디 태그에 대하여 TEMCELL 장비를 이용하여 인식 거리를 측정하였다. 태그의 주파수[870Mhz(유럽전기통신표준협회), 910Mhz(미국연방통신위원회)과 920Mhz를 포함]를 변화시킴에 따른 인식거리의 변화량을 함께 측정하였다.

도 4 및 도 5는 실시예 1 내지 6에서 제조된 알에프아이디 태그에 대하여 TEMCELL 장비를 이용하여 인식 거리를 측정한 그래프들이다.

도 4 및 도 5를 참조하면, 실시예 1 내지 4에서는 860 내지 960 MHz 의 주파수 대역에서 모두 3.50m 이상의 인식거리를 가짐으로써 양호한 특성을 가짐을 확인하였다.

Claims (13)

1. 베이스;
   상기 베이스의 제1 면 상부에 배치되며, 상기 제1 도전 물질로 이루어진 다이폴부;
   상기 제1 면에 대향하는 제2 면에 배치되며, 칩이 실장되는 실장 영역 및 상기 실장 영역과 연결되며 폐루프를 이루며 상기 제1 도전 물질과 다른 제2 도전 물질로 이루어진 루프부; 및
   상기 실장 영역에 실장된 칩을 포함하는 알에프아이디 태그.
2. 제1항에 있어서, 상기 루프부는 상기 다이폴부와 마주보는 오버랩 영역을 갖는 것을 특징으로 하는 알에프아이디 태그.
3. 제2항에 있어서, 상기 대향 영역에 해당하는 상기 베이스를 관통하며, 상기 루프부 및 상기 다이폴부를 상호 연결하는 비아 콘택을 더 포함하는 것을 특징으로 하는 알에프아이디 태그.
4. 제1항에 있어서, 상기 다이폴부 및 상기 루프부는 서로 다른 시트로 형성되어 상기 베이스의 상기 제1 및 제2 면들에 각각 부착된 것을 특징으로 하는 알에프아이디 태그.
5. 제1항에 있어서, 상기 제2 도전 물질은 은 함유 도전성 물질을 포함하고, 상기 제1 도전 물질은 비귀금속 물질을 포함하는 것을 특징으로 하는 알에프아이디 태그.
6. 제5항에 있어서, 상기 제1 도전 물질은 구리, 은이 코팅된 구리, 알루미늄 또는 전도성 탄소를 포함하는 것을 특징으로 하는 알에프아이디 태그.
7. 제1항에 있어서, 상기 제2 도전 물질은 구리를 포함하고, 상기 제1 도전 물질은 은, 은 코팅된 구리, 알루미늄 또는 전도성 탄소를 포함하는 것을 특징으로 하는 알에프아이디 태그.
8. 제1항에 있어서, 상기 제2 도전 물질은 은 코팅된 구리를 포함하고, 상기 제1 도전 물질은 은, 구리, 알루미늄 또는 전도성 탄소를 포함하는 것을 특징으로 하는 알에프아이디 태그.
9. 베이스의 제1 면 상부에 상기 제1 도전 물질로 이루어진 다이폴부를 형성하는 단계;
   상기 제1 면에 대향하는 제2 면 상부에 칩이 실장되는 실장 영역 및 상기 실장 영역과 연결되며 폐루프를 이루며 상기 제1 도전 물질과 다른 제2 도전 물질로 이루어진 루프부를 형성하는 단계 및
   상기 실장 영역에 실장된 칩을 실장하는 단계를 포함하는 알에프아이디 태그의 제조 방법.
10. 제9항에 있어서, 상기 다이폴부는 상기 루프부와 상호 마주보는 오버랩 영역을 갖도록 형성되는 것을 특징으로 하는 알에프아이디 태그의 제조 방법.
11. 제10항에 있어서, 상기 오버랩 영역에 해당하는 상기 베이스의 일부를 관통하는 관통홀을 형성하는 단계; 및
    상기 관통홀을 채우는 비아 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 알에프아이디 태그의 제조 방법.
12. 제9항에 있어서, 상기 다이폴부를 형성하는 단계는 상기 베이스의 제1 면에 제1 도전 패턴이 형성된 제1 시트를 부착하는 단계를 포함하고,
    상기 루프부를 형성하는 단계는 상기 제2 면 상에 제2 도전 패턴이 형성된 제2 시트를 부착하는 단계를 포함하는 것을 특징으로 하는 알에프아이디 태그의 제조 방법.
13. 제9항에 있어서, 상기 제2 도전 물질은 은 함유 도전성 물질로 형성되고, 상기 제1 도전 물질은 비귀금속 물질로 형성된 것을 특징으로 하는 알에프아이디 태그의 제조 방법.

Images